



# Architettura degli Elaboratori(solo tabelle e formule)

## 1-Esercizi CPU

1.1-Divisione in bit delle istruzioni

1.2-Numeri dei registri

1.3-Segnali ALU

1.4-Segnali attivi per ogni istruzione

1.5-Circuito completo(no pipeline)

## 2-Pipeline

2.1-Dove si applica il forwarding

## 3-Cache

3.1-Direct-Mapped

3.2-Set-associative

3.3-Riempire i campi di una linea

3.3.1-Tipi di miss

## 1-Esercizi CPU

### 1.1-Divisione in bit delle istruzioni

Nome	Campi						Commenti
Dimensione del campo	6 bit	5 bit	5 bit	5 bit	5 bit	6 bit	Tutte le istruzioni MIPS sono a 32 bit
Formato R	op	rs	rt	rd	shamt	funct	Formato delle istruzioni aritmetiche
Formato I	op	rs	rt	indirizzo / costante			Formato delle istruzioni di trasferimento dati di salto condizionato e immediate
Formato J	op	indirizzo di destinazione					Formato delle istruzioni di salto incondizionato

### 1.2-Numeri dei registri

Registri totali:

Registri utili:

Registro	Numero
\$at	1
\$v0	2
\$v1	3
\$a0	4
\$a1	5
\$a2	6
\$a3	7
\$t0	8
\$t1	9
\$t2	10
\$t3	11
\$t4	12
\$t5	13
\$t6	14
\$t7	15
\$s0	16
\$s1	17
\$s2	18
\$s3	19
\$s4	20
\$s5	21
\$s7	22
\$s8	23
\$t8	24
\$t9	25
\$k0	26
\$kl	27
\$gp	28
\$sp	29
\$fp	30
\$ra	31

Registro	Numero
\$at	1
\$v0	2
\$a0	4
\$t0	8
\$s0	16


### 1.3-Segnali ALU

Istruzione	ALUOP	Campo funct	Segnali ALU	Operazione
lw e sw	0 0	— — — — —	0010	ADD
beq	— 1	— — — — —	0110	SUB
add	1 —	— 0 0 0 0	0010	ADD
sub	1 —	— 0 0 1 0	0110	SUB
and	1 —	— 0 1 0 0	0000	AND
or	1 —	— 0 1 0 1	0001	OR
slt	1 —	— 1 0 1 0	0111	SLT

## 1.4-Segnali attivi per ogni istruzione

Istruzione	RegDst	RegWrite	ALUSrc	ALUOp [1]	ALUOp [0]	MemRead	MemWrite	MemToReg	Branch	Jump
Tipo R	1	1	0	1	-	-	0	0	0	0
Tipo I	0	1	1	1	-	-	0	0	0	0
lw	0	1	1	0	0	1	0	1	0	0
sw	-	0	1	0	0	0	1	-	0	0
beq	-	0	0	-	1	-	0	-	1	0
j	-	0	-	-	-	-	0	-	-	1

## 1.5-Circuito completo(no pipeline)



## 2-Pipeline

### 2.1-Dove si applica il forwarding

Dopo → Prima ↓	lw	Operazione matematica o logica: add, sub, and	Salto condizionato	sw
lw	mem → exe	mem → exe	mem → decode	mem → mem
Operazione matematica o logica: add, sub, and	exe → exe	exe → exe	exe → decode	exe → exe
li	exe → exe	exe → exe	exe → decode	exe → exe
sw	exe → exe	exe → exe	exe → decode	//

## 3-Cache

### 3.1-Direct-Mapped

Memoria con  $l$  linee(set) e  $w$  word per ogni blocco. Tutte le dimensioni sono da considerarsi in bit tranne la dimensione della cache.

Nome	Formula	Notazione
Dimensione indice di linea	$\log_2(l)$	$n$
Dimensione offset di word	$\log_2(w \cdot 4)$	$m$
Dimensione di un blocco	$w \cdot 4 \cdot 8$	DBl
Dimensione del tag	$32 - n - m$	tag
Dimensione di una linea	$V.bit(1) + tag + DBl$	DLn
Dimensione della cache(in byte)	$l \cdot DLn$	DC

**Esempio:**

$$l = 32$$

$$w = 16$$

$$n = \log_2(32) = 5$$

$$m = \log_2(16 \cdot 4) = 6$$

$$DBl = 16 \cdot 4 \cdot 8 = 512$$

$$tag = 32 - 5 - 6 = 21$$

$$DLn = 1 + 21 + 512 = 534$$

$$DC = 32 \cdot 534 = 17088 \text{ bit} = 2134 \text{ byte} \approx 2.1 \text{ KB}$$

### 3.2-Set-associative

Memoria con  $v$  vie,  $l$  linee(set) e  $w$  word per ogni blocco. Tutte le dimensioni sono da considerarsi in bit tranne la dimensione della cache.

Nome	Formula	Notazione
Dimensione indice di linea	$\log_2(l)$	$n$
Dimensione offset di word	$\log_2(w \cdot 4)$	$m$
Dimensione di un blocco	$w \cdot 4 \cdot 8$	DBl
Dimensione del tag	$32 - n - m$	tag
Dimensione di una linea	V.bit(1)+LRU bit(1)+tag+DBl	DLn
Dimensione della cache(in byte)	$v \cdot l \cdot \text{DLn}$	DC

**Esempio:**

$$v = 4$$

$$l = 32$$

$$w = 16$$

$$n = \log_2(32) = 5$$

$$m = \log_2(16 \cdot 4) = 6$$

$$\text{DBl} = 16 \cdot 4 \cdot 8 = 512$$

$$\text{tag} = 32 - 5 - 6 = 21$$

$$\text{DLn} = 1 + 1 + 21 + 512 = 535$$

$$\text{DC} = 4 \cdot 32 \cdot 535 = 68480 \text{ bit} = 8560 \text{ byte} \approx 8.36 \text{ KB}$$

### 3.3-Riempire i campi di una linea

Dato un indirizzo  $A$  e una memoria con  $l$  linee e  $w$  word per blocco.(a fianco un esempio con l'indirizzo 256 e una memoria con 4 linee e 8 word).

I risultati devono essere numeri interi e vanno approssimati per difetto.

Nome	Formula	Notazione
Numero del blocco	$\lfloor \frac{A}{w \cdot 4} \rfloor$	#Bl
Indice di linea	$\#Bl \% l$	Id
Tag	$\lfloor \frac{\#Bl}{l} \rfloor$	tag
Offset blocco	$A \% (w \cdot 4)$	OBl
Offset word	$\lfloor \frac{OBl}{4} \rfloor$	Ow

**Esempio:**

$$w = 8$$

$$l = 4$$

Chiamate alla cache sequenziali, ricordando che il bit di validità all'inizio è 0 e dopo che viene chiamato per la prima volta un indice diventa 1

	128	130	162	40	47	8
#Bl	4	4	5	1	1	0
Id	0	0	1	1	1	0
tag	1	1	1	0	0	0
Hit/Miss	MISS	HIT	MISS	MISS	HIT	MISS

### 3.3.1-Tipi di miss

Cold start: se #Bl non è mai stato caricato

Cap: se anche in una fully-associative il #Bl darebbe un MISS

Conflict: se il #Bl è stato già caricato ma poi sovrascritto da un'altro, ma non darebbe MISS in una fully-associative