

Facoltà di Ingegneria dell'Informazione, Informatica e Statistica Dipartimento di Informatica

Architettura degli Elaboratori

Autore:

Simone Lidonnici

Indice

\mathbf{E}	Eser	rcizi		1
	E.1	Esercia	zi sulla CPU	1
		E.1.1	Divisione in bit delle istruzioni	1
		E.1.2	Segnali ALU	1
		E.1.3	Segnali attivi per ogni istruzione	1
		E.1.4	Numeri dei registri	2
		E.1.5	Circuito completo senza pipeline	3
	E.2	Esercia	zi sulla pipeline	4
		E.2.1	Dove si applica il forwarding	4
	E.3	Esercia	zi sulla Cache	5
		E.3.1	Cache Direct-Mapped	5
		E.3.2	Cache Set-Associative	5
		E.3.3	Riempire i campi di una linea	6



Esercizi

E.1 Esercizi sulla CPU

E.1.1 Divisione in bit delle istruzioni

Nome	Ca			mpi			Commenti	
Dimensione	6 bit	5 bit	5 bit	5 bit 5 bit 5 bit		5 bit	Le istruzioni in MIPS sono a 32	
							bit	
Formato R	op	rs	rt	rd shamt funct		funct	Formato delle istruzioni	
							aritmetiche	
Formato I	op	rs	rt	indirizzo/costante		tante	Formato delle istruzioni di	
				,			trasferimento dati, di salto	
							condizionato e immediate	
Formato J	op	p indirizzo			stinazion	e	Formato delle istruzioni di salto	
							incondizionato	

E.1.2 Segnali ALU

Istruzione	ALUOP		Campi funct			Segnali ALU			LU	Operazione		
lw e sw	0	0	-	-	-	-	-	0	0	1	0	ADD
beq	_	1	-	-	-	-	-	0	1	1	0	SUB
add	1	-	-	0	0	0	0	0	0	1	0	ADD
sub	1	-	-	0	0	1	0	1	1	1	0	SUB
and	1	-	-	0	1	0	0	0	0	0	0	AND
or	1	-	-	0	1	0	1	0	0	0	1	OR
slt	1	-	-	1	0	1	0	0	1	1	1	SLT

E.1.3 Segnali attivi per ogni istruzione

Istruzione	RegDst	RegWrite	ALUSrc	ALU	JOP	MemRead	MemWrite	MemToReg	Branch	Jump
Tipo R	1	1	0	1	-	-	0	0	0	0
Tipo I	0	1	1	1	-	-	0	0	0	0
lw	0	1	1	0	0	1	0	1	0	0
sw	-	0	1	0	0	0	1	-	0	0
beq	-	0	0	-	1	-	0	-	1	0
j	-	0	-	-	-	-	0	_	-	1

E.1.4 Numeri dei registri


Registri utili:

Registro	Numero
\$at	1
\$v0	2
\$a0	4
\$t0	8
\$s0	16

Registri totali:

	iotan.				
Registro	Numero				
\$at	1				
\$v0	2				
\$v1	3				
\$a0	4				
\$a1	5				
\$a2	6				
\$a3	7				
\$t0	8				
\$t1	9				
\$t2	10				
\$t3	11				
\$t4	12				
\$t5	13				
\$t6	14				
\$t7	15				
\$s0	16				
\$s1	17				
\$s2	18				
\$s3	19				
\$s4	20				
\$s5	21				
\$s7	22				
\$s8	23				
\$t8	24				
\$t9	25				
\$k0	26				
\$kl	27				
gp	28				
p	29				
\$fp	30				
\$ra	31				
L					

E.1.5 Circuito completo senza pipeline



E.2 Esercizi sulla pipeline

E.2.1 Dove si applica il forwarding

Dopo→ Prima ↓	lw	Operazione matematica o logica: add, sub, and	Salto condizionato	sw
lw	$\text{mem} \rightarrow \text{exe}$	$\text{mem} \rightarrow \text{exe}$	$\text{mem} \rightarrow \text{decode}$	$\text{mem} \rightarrow \text{mem}$
Operazione matematica				
o logica:	$exe \rightarrow exe$	$exe \rightarrow exe$	$exe \rightarrow decode$	$exe \rightarrow exe$
add, sub, and				
li	$exe \rightarrow exe$	$exe \rightarrow exe$	$exe \rightarrow decode$	$exe \rightarrow exe$
SW	$exe \rightarrow exe$	$exe \rightarrow exe$	$exe \rightarrow decode$	//

E.3 Esercizi sulla Cache

E.3.1 Cache Direct-Mapped

Memoria con l linee(set) e w word per ogni blocco.

Tutte le dimensioni sono da considerarsi in bit tranne la dimensione della cache.

Nome	Formule	Notazione
Dimensione indice di linea	$\log_2(l)$	n
Dimensione offset di word	$\log_2(w\cdot 4)$	m
Dimensione di un blocco	$w \cdot 4 \cdot 8$	DBl
Dimensione del tag	32-n-m	tag
Dimensione di una linea	V.bit(1)+tag+DBl	DLn
Dimensione della cache (in byte)	$l \cdot DLn$	DC

Esempio:

$$l = 32$$

$$w = 16$$

$$n = \log_2(32) = 5$$

$$m = \log_2(16 \cdot 4) = 6$$

$$DBl = 16 \cdot 4 \cdot 8 = 512$$

$$tag = 32 - 5 - 6 = 21$$

$$DLn = 1 + 21 + 512 = 534$$

$$DC = 32 \cdot 534 = 17088 \text{ bit} = 2134 \text{ byte} \approx 2.1 \text{ KB}$$

E.3.2 Cache Set-Associative

Memoria con v vie, l linee(set) e w word per ogni blocco.

Tutte le dimensioni sono da considerarsi in bit tranne la dimensione della cache.

Nome	Formule	Notazione
Dimensione indice di linea	$\log_2(l)$	n
Dimensione offset di word	$\log_2(w\cdot 4)$	m
Dimensione di un blocco	$w \cdot 4 \cdot 8$	DBl
Dimensione del tag	32-n-m	tag
Dimensione di una linea	V.bit(1)+LRU bit(1)+tag+DBl	DLn
Dimensione della cache (in byte)	$v \cdot l \cdot DLn$	DC

Esempio:

$$\begin{array}{l} v=4\\ l=32\\ w=16\\ n=\log_2(32)=5\\ m=\log_2(16\cdot 4)=6\\ \mathrm{DBl}=16\cdot 4\cdot 8=512\\ \mathrm{tag}=32-5-6=21\\ \mathrm{DLn}=1+1+21+512=535\\ \mathrm{DC}=4\cdot 32\cdot 535=68480 \ \mathrm{bit}=8560 \ \mathrm{byte}\approx 8.36 \ \mathrm{KB} \end{array}$$

E.3.3 Riempire i campi di una linea

Dato un indirizzo A e una memoria con l linee e w word per blocco.

I risultati devono essere numeri interi e vanno approssimati per difetto. (% indica il resto della divisione)

Nome	Formule	Notazione
Numero	$\lfloor \frac{A}{4w} \rfloor$	#BL
del blocco	$\lfloor \overline{4w} \rfloor$	#-DL
Indice	#BL% <i>l</i>	Id
di linea	#DD/0t	Id
Tag	$\lfloor \frac{\#\mathrm{Bl}}{l} \rfloor$	tag
Offset	A%(4w)	OBl
del blocco	A/0(4w)	ODI
Offset	$\left \frac{OBl}{4} \right $	Ow
word	4	Ow

Esempio:

$$w = 8$$

$$l=4$$

Chiamate alla cache sequenziali, ricordando che il bit di validità all'inizio è 0 e dopo che viene chiamato per la prima volta un indice diventa 1

	128	130	162	40	47	8
#Bl	4	4	5	1	1	0
Id	0	0	1	1	1	0
tag	1	1	1	0	0	0
Hit/Miss	MISS	HIT	MISS	MISS	HIT	MISS

Tipi di MISS:

- Cold start: se #Bl non è mai stato caricato
- Cap: se anche in una cache fully-associative #Bl darebbe un MISS
- Conflict: se il #Bl è stato già caricato ma poi sovrascritto da un'altro, ma non darebbe MISS in una cache fully-associative