# ESP8684 系列

# 硬件设计指南

# 关于本文档

本文提供基于 ESP8684 的硬件设计的指导规范。ESP8684 是一款具有超低功耗的 Wi-Fi + Bluetooth® 5 (LE) 系统级芯片。

这些规范将帮助您提升电路和 PCB 版图设计的准确性。



# 目录

1	产品概述	5
2	原理图设计	6
2.1	电源	7
	2.1.1 数字电源	7
	2.1.2 模拟电源	7
2.2	上电时序与复位	8
	2.2.1 上电时序	8
	2.2.2 复位	8
0.0	2.2.3 上电、复位时序图	9
2.3	Flash	9
2.4	时钟源 2.4.1 外置主晶振时钟源(必选)	9
	2.4.2 RTC 时钟(可选)	10
2.5	射频 (RF)	10
2.6	UART	11
2.7	ADC	11
2.8	Strapping 管脚	11
2.9	GPIO	12
3	版图布局	14
3.1	版图设计通用要点	14
3.2	模组在底板上的位置摆放	14
3.3	电源	16
3.4	晶振	17
3.5	射频	18
3.6	UART	19
3.7	版图设计常见问题	19
	3.7.1 为什么电源纹波并不大,但射频的 TX 性能很差?	19
	3.7.2 为什么芯片发包时,电源纹波很小,但射频的 TX 性能不好?	20
	3.7.3 为什么 ESP8684 发包时, 仪器测试到的 power 值比 target power 值要高很多或者低很多,	20
	且 EVM 比较差? 3.7.4 为什么芯片的 TX 性能没有问题,但 RX 的灵敏度不好?	20
		20
4	开发硬件介绍	21
4.1	ESP8684 系列模组	21
4.2	ESP8684 系列开发板	21
5	硬件设计审查表	22
6	相关文档和资源	23
词》	上列表 	24

修订历史

# 表格

1	ESP8684 系列芯片上电、复位时序图参数说明	9
2	Strapping 管脚	11
3	Strapping 管脚的建立时间和保持时间的参数说明	12
4	IO MUX 管脚功能	13
插图		
1	ESP8684 系列芯片参考设计原理图	6
2	ESP8684 系列芯片数字电源	7
3	ESP8684 系列芯片模拟电源	8
4	ESP8684 系列芯片上电、复位时序图	9
5	ESP8684 系列芯片无源晶振电路图	10
6	ESP8684 系列芯片有源晶振电路图	10
7	ESP8684 系列芯片射频匹配电路图	11
8	Strapping 管脚的建立时间和保持时间	12
9	ESP8684 系列芯片版图设计	14
10	ESP8684 系列模组在底板上的位置示意图	15
11	ESP8684 天线区域净空示意图	15
12	ESP8684 系列芯片四层板电源设计	16
13	ESP8684 系列芯片四层板模拟电源设计	17
14	ESP8684 系列芯片晶振设计	17
15	ESP8684 系列芯片四层板射频部分版图设计	18
16	ESP8684 系列芯片 PCB 叠层结构设计	18
17	ESP8684 系列芯片四层板射频短截线设计	19

# 1 产品概述

### 说明:

点击链接或扫描二维码确保您使用的是最新版本的文档:

https://espressif.com/sites/default/files/documentation/esp8684\_hardware\_design\_guidelines\_cn.pdf



ESP8684 系列是极低功耗、高集成度的 MCU 系统级芯片 (SoC),集成 2.4 GHz Wi-Fi 和低功耗蓝牙 (Bluetooth® LE) 双模无线通信,专为物联网 (IoT)、智能家居、工业自动化、医疗保健及消费电子产品等各种应用而设计,具有行业领先的低功耗性能和射频性能。

ESP8684 系列搭载 RISC-V 32 位单核处理器,工作频率高达 120 MHz。芯片支持二次开发,无需使用其他微控制器或处理器。

ESP8684 系列芯片是业内集成度领先的 Wi-Fi + Bluetooth 5 (LE) 解决方案,集成了完整的发射/接收射频功能,包括天线开关、射频 balun、功率放大器、低噪声放大器、滤波器、电源管理模块和先进的自校准电路,极大减少了印刷电路板 (PCB) 的面积。

ESP8684 系列芯片还集成了先进的自校准电路,实现了动态自动调整,可以消除外部电路的缺陷,更好地适应外部环境的变化。因此,ESP8684 的批量生产不需要昂贵的专用 Wi-Fi 测试设备。

更多关于 ESP8684 系列芯片说明和订购信息请参考 《ESP8684 系列芯片技术规格书》。

### 说明:

除非特别说明,文中使用的"ESP8684"指的是 ESP8684 系列芯片,而非单一型号。

ESP8684 系列芯片的核心电路只需要 15 个左右的电阻电容电感和 1 个无源晶振。为了能够更好地保证 ESP8684 系列芯片工作性能,本章将详细介绍 ESP8684 系列芯片的原理图设计。

ESP8684 系列芯片的核心电路图如图 1 所示。




图 1: ESP8684 系列芯片参考设计原理图

ESP8684 系列芯片的核心电路图的设计有以下注意事项:

• 电源

• 上电时序与复位 • ADC

• Flash

• 时钟源

• 射频

下文将分别对上述各个部分进行描述。

# 2.1 电源

关于电源管脚使用注意事项,请查看《ESP8684系列芯片技术规格书》中的**电源管理**章节

# 2.1.1 数字电源

ESP8684 系列芯片的管脚 11 VDD3P3\_RTC 和管脚 17 VDD3P3\_CPU 分别为 RTC IO 输入电源管脚和 CPU IO 输入电源管脚,工作电压范围为  $3.0\,\mathrm{V}\sim3.6\,\mathrm{V}$ 。建议在电路中靠近数字电源管脚处分别添加  $0.1\,\mu\mathrm{F}$  电容。

ESP8684 系列芯片数字电源电路图如图 2 所示。




图 2: ESP8684 系列芯片数字电源

# 2.1.2 模拟电源

ESP8684 系列芯片的管脚 2 和 3 (均为 VDDA3P3)、管脚 21 和 24 (均为 VDDA) 为模拟电源管脚,工作电压 范围为 3.0 V ~ 3.6 V。

该部分电源需要注意的是当 ESP8684 系列芯片工作在 TX 时,瞬间电流会加大,往往引起电源的轨道塌陷。所以在电路设计时建议在电源走线上增加一个  $10~\mu F$  电容,该电容可与  $0.1~\mu F$  电容搭配使用。另外,在靠近两个 VDDA3P3 管脚处还需添加 LC 滤波电路,用于抑制高频谐波,同时请注意该电感的额定电流最好在 500~mA 及以上。其余电源管脚请参考图 3~m 放置相应的去耦电容。




图 3: ESP8684 系列芯片模拟电源

# 注意:

- 使用单电源供电时,建议供给 ESP8684 系列芯片的电源电压为 3.3 V,最大输出电流可达 500 mA 及以上。
- 总电源入口处建议添加 ESD 保护器件。

#### 2.2 上电时序与复位

# 2.2.1 上电时序

ESP8684 系列芯片使用 3.3 V 作为统一的系统电源, 所以上电时序上只需遵循: ESP8684 系列芯片的 CHIP\_EN 使能管脚上电要晚于系统电源 3.3 V 上电。具体请见章节 2.2.3。

### 注意:

为确保芯片上电时的供电正常,CHIP\_EN 管脚处需要增加 RC 延迟电路。RC 通常建议为 R = 10 k $\Omega$ , C = 1  $\mu$ F, 但具 体数值仍需根据电源的上电时序和芯片的上电复位时序进行调整。

# 2.2.2 复位

ESP8684 系列芯片的复位可使用 CHIP\_EN 管脚。当 CHIP\_EN 管脚为低电平时,建议复位电压 ( $V_{IL\_nRST}$ ) 范围 为 (-0.3 ~ 0.25 × VDD) V (其中 VDD 是 I/O 的供电电源)。为防止外界干扰引起重启, CHIP\_EN 管脚引线需尽 量短一些, 且最好加上拉电阻和对地电容。

### 注意:

该管脚不可浮空。

图 4 为 ESP8684 系列芯片上电、复位时序图。各参数说明如表 1 所示。




图 4: ESP8684 系列芯片上电、复位时序图

表 1: ESP8684 系列芯片上电、复位时序图参数说明

		最小值
参数	说明	<b>(</b> μ <b>s</b> )
+	CHIP_EN 管脚上电晚于 VDDA、VDDA3P3、VDD3P3_RTC 和	50
$t_0$	VDD3P3_CPU 上电的延时时间	30
$t_1$	CHIP_EN 电平低于 $V_{IL\_nRST}$ 的时间	50

# 2.3 Flash

ESP8684 系列芯片内置 1 MB 或 2 MB 或 4 MB flash,不需要外部再连接 flash 存储固件。

# 2.4 时钟源

ESP8684 外部可以有两个时钟源:

- 外置主晶振时钟源
- RTC 时钟源

# 2.4.1 外置主晶振时钟源(必选)

目前 ESP8684 系列芯片固件仅支持 40 MHz 晶振。

# 无源晶振

ESP8684 的无源晶振部分电路如图 5 所示,其中外部匹配电容 C1、C2 具体值需要通过对系统测试后进行调节确定。XTAL\_P 时钟走线上请放置一个串联元器件,以减小晶振的驱动能力,减弱晶振谐波对射频性能的影响,具体值需要通过测试后确认(初始可使用 24 nH)。注意,选用的无源晶振自身精度需在 ±10 ppm。




图 5: ESP8684 系列芯片无源晶振电路图

### 有源晶振

如需使用有源晶振,则将有源晶振的时钟输出通过一个串联电感(初始可使用 20 nH)连接至芯片端的 XTAL\_P 端,XTAL\_N 悬空即可。注意需要保证该有源晶振的输出时钟稳定且精度在 ±10 ppm 以内。另外,建议做好外 接无源晶振的兼容设计, 假使有源晶振电路出现问题, 可以替换为无源晶振工作。ESP8684 的有源晶振部分电 路如图 6 所示。




图 6: ESP8684 系列芯片有源晶振电路图

# 注意:

尽管 ESP8684 内部带有自校准功能,但是晶振本身的质量问题,比如自身频偏过大(例如大于 ±10 ppm),工作温度 范围内稳定度不高等晶振本身的质量问题仍然会影响芯片的正常工作、导致射频指标性能下降。

# 2.4.2 RTC 时钟 (可选)

ESP8684 支持外部时钟信号(如有源晶振)通过 GPIOO 输入,作为 RTC 时钟,通常时钟频率为 32.768 kHz, 输入时钟信号的振幅与 GPIO 输入信号的要求相同。

#### 2.5 射频 (RF)

设计时需添加  $\pi$  型匹配网络以便对天线进行匹配。建议  $\pi$  型匹配网络优先采用 CLC 结构。匹配网络的器件参数 值需根据实际天线和 PCB 布局进行测试来确定。ESP8684 系列芯片射频匹配电路如图 7 所示。




图 7: ESP8684 系列芯片射频匹配电路图

# **2.6 UART**

UOTXD 线上建议串联 499  $\Omega$  电阻用于抑制 80 MHz 谐波。

# 2.7 ADC

使用 ADC 功能时,建议靠近管脚添加  $0.1 \mu F$  的对地滤波电容。

#### Strapping 管脚 2.8

### 说明:

以下内容摘自 《ESP8684 系列芯片技术规格书》 的 Strapping 管脚章节。

ESP8684 系列芯片共有两个 Strapping 管脚。

- GPI08
- GPI09

软件可以读取 GPIO\_STRAP\_REG 寄存器的 GPIO\_STRAPPING 字段,获取 GPIO8 和 GPIO9 的值。 寄存器具体 描述请见《ESP8684 技术参考手册》 IO 交换矩阵寄存器列表章节。

在芯片的上电复位、RTC 看门狗复位、以及欠压复位过程中, Strapping 管脚对自己管脚上的电平采样并存储到 锁存器中,锁存值为"0"或"1",并一直保持到芯片掉电或关闭。

GPIO9默认连接内部弱上拉。如果该管脚没有外部连接或者连接的外部线路处于高阻抗状态,则锁存值为"1"。

为改变 Strapping 的值,您可以应用外部下拉/上拉电阻,或者应用主机 MCU 的 GPIO 控制 ESP8684 系列芯片 上电复位时的 Strapping 管脚电平。

复位放开后, Strapping 管脚和普通管脚功能相同。

配置 Strapping 管脚的详细启动模式请参阅表 2。

表 2: Strapping 管脚

系统启动模式 1			
管脚	默认	SPI 启动模式	下载启动模式
GPIO8	无	无关项	1
GPIO9	内部弱上拉	1	0
系统启动过程中,控制 ROM Code 打印			

管脚	默认	功能
		eFuse 的 EFUSE_UART_PRINT_CONTROL 字段为
		0 时(初始默认值),上电正常打印,不受 GPIO8 控制。
GPIO8	无	1 时,若 GPIO8 为 0,上电正常打印;若 GPIO8 为 1,上电不打印。
		2 时,若 GPIO8 为 0,上电不打印;若 GPIO8 为 1,上电正常打印。
		3 时,上电不打印,不受 GPIO8 控制。

<sup>&</sup>lt;sup>1</sup> GPIO8 = 0 且 GPIO9 = 0 不可使用。

图 8 显示了 CHIP\_EN 上电前和上电后 Strapping 管脚的建立时间和保持时间。各参数说明如表 3 所示。




图 8: Strapping 管脚的建立时间和保持时间

表 3: Strapping 管脚的建立时间和保持时间的参数说明

参数	说明	最小值 (ms)
$t_0$	CHIP_EN 上电前的建立时间	0
t <sub>1</sub>	CHIP_EN 上电后的保持时间	3

#### 2.9 **GPIO**

## 说明:

以下内容摘自 《ESP8684 技术参考手册》 的通用输入/输出接口 (GPIO) 章节。

ESP8684 系列共有 14 个 GPIO 管脚,通过配置对应的寄存器,可以为这些管脚分配不同的功能。除作为数字信 号管脚外, 部分 GPIO 管脚也可配置为模拟功能管脚, 比如 ADC 等管脚。

所有 GPIO 都可选择内部上拉/下拉,或设置为高阻。GPIO 配置为输入管脚时,可通过读取寄存器获取其输入 值。输入管脚也可经设置产生边缘触发或电平触发的 CPU 中断。数字 IO 管脚都是双向、非反相和三态的,包 括带有三态控制的输入和输出缓冲器。这些管脚可以复用作其他功能,例如 UART、SPI 等。当芯片低功耗运行 时, GPIO 可设定为保持状态。

IO MUX 和 GPIO 交换矩阵用于将信号从外设传输至 GPIO 管脚。两者共同组成了芯片的 IO 控制。利用 GPIO 交

换矩阵,可配置外设模块的输入信号来源于任何的 IO 管脚,并且外设模块的输出信号也可连接到任意 IO 管脚。表 4 列出了所有 GPIO 管脚的 IO MUX 功能。

更多关于 IO MUX 和 GPIO 交换矩阵的信息,请参考 <u>《ESP8684 技术参考手册》</u>的 IO MUX 和 GPIO 交换矩阵 (GPIO, IO\_MUX) 章节。

序号 管脚名称 功能 0 功能1 功能 2 复位 说明 GPI00 4 GPI00 GPI00 R 0 GPIO1 5 GPIO1 GPIO1 0 R 6 R GPIO2 GPIO2 GPIO2 **FSPIQ** 1 GPIO3 8 GPIO3 GPIO3 1 R **MTMS** 9 **MTMS** GPIO4 **FSPIHD** 1 R **FSPIWP** MTDI 10 MTDI GPIO5 1 R 1\* MTCK 12 MTCK GPIO6 **FSPICLK** MTDO 13 MTDO GPIO7 **FSPID** 1 GPIO8 14 GPIO8 GPIO8 1 GPIO9 15 GPIO9 GPIO9 3 GPIO10 GPIO10 16 **GPIO10** FSPICS0 1 **GPIO18** 18 **GPIO18 GPIO18** 0 **UORXD** 19 **UORXD GPIO19** 3 **U0TXD** 20 **U0TXD GPIO20** 4

表 4: IO MUX 管脚功能

# 复位

每个管脚复位后的默认配置。

- 0 输入关闭, 高阻 (IE = 0)
- 1 输入使能, 高阻 (IE = 1)
- 2 输入使能, 下拉电阻使能 (IE = 1, WPD = 1)
- 3 输入使能, 上拉电阻使能 (IE = 1, WPU = 1)
- 4 输出使能, 上拉电阻使能 (OE = 1, WPU = 1)
- 0\* 输入关闭, 上拉电阻使能 (IE = 0, WPU = 0), 具体见说明
- 1\* eFuse 的 EFUSE\_DIS\_PAD\_JTAG 位为
   0 时(初始默认值),管脚复位后输入使能,上拉电阻使能(IE = 1, WPU = 1)
   1 时,管脚复位后输入使能,高阻(IE = 1)

建议对处于高阻态的管脚配置上拉或下拉,以避免不必要的耗电。您可参考\_《ESP8684 系列芯片技术规格书》表格直流电气特性 (3.3 V, 25 °C) 对上下拉电阻的描述在 PCB 设计中实现上下拉,或在软件初始化时开启管脚自带的上下拉。

### 说明

R - 管脚具有模拟功能。

# 3 版图布局

本章节将以 ESP8684-MINI-1 模组的 PCB 布局为例,介绍 ESP8684 系列芯片 PCB 布局设计要点。



图 9: ESP8684 系列芯片版图设计

# 3.1 版图设计通用要点

建议采用四层板设计,即:

- 第一层(顶层), 主要用于走信号线和摆件。
- 第二层(地层),不走信号线,保证一个完整的地平面。
- 第三层 (电源层), 将电源走在该层。
- 第四层(底层),不建议摆件,铺地平面,可用来走信号线。

## 如采用两层板设计:

- 第一层(顶层),主要用于摆件和走线。
- 第二层(底层),不要摆件,走线也越少越好,尽量维持一个完整的地平面。

# 3.2 模组在底板上的位置摆放

如产品采用模组进行板上 (on-board) 设计,则需注意考虑模组在底板的布局,应尽可能地减小底板对模组 PCB 天线性能的影响。建议将模组尽可能地靠近底板板边放置,条件允许的情况下,PCB 天线区域最好是可以延伸 出底板板框外,并使天线的馈点距离板边最近。在下面模组摆放位置图中,✓代表强烈推荐的摆放位置,其他位置不推荐。




图 10: ESP8684 系列模组在底板上的位置示意图

如上述方法受限而无法实行,请确保模块不被任何金属的外壳包裹,保留必要的 PCB 天线净空区域(严禁铺铜、 走线、摆放元件),该净空区域越大越好。如图 11 所示。另外,建议 PCB 天线下方区域的底板请切割掉,以尽 可能地减少底板板材对 PCB 天线的影响。




图 11: ESP8684 天线区域净空示意图

如果产品设计时采用不符合上述规则的摆放布局,则需要对整机产品进行吞吐量和通讯距离等测试来确保产品 性能。涉及整机设计时,请注意考虑外壳对天线的影响,并进行 RF 验证。

#### 3.3 电源




图 12: ESP8684 系列芯片四层板电源设计

- 推荐优先采用四层板设计, 电源走线尽量走在第三层, 通过过孔连接至顶层芯片管脚处。主干电源换层处 请至少保证两个过孔。其余电源走线上的钻孔的直径应不小于电源走线的宽度。
- 图 12 中黄色高亮信号线即为 3.3 V 电源走线。主干电源走线的线宽建议至少 20 mil,模拟电源 VDDA3P3 分支电源走线建议至少 15 mil, 其他分支电源走线建议 10 mil。
- 图 12 左上半部分中红色圆圈标示的是 ESD 保护管,需靠近电源端口放置。电源走线进入芯片前需添加一 个 10  $\mu$ F 电容,该电容与 0.1  $\mu$ F 电容搭配使用。而后电源走线可在此分支,进行星形走线,减少不同电源 管脚之间的耦合。所有的去耦电容请靠近对应电源管脚放置,去耦电容的接地管脚请靠近打地孔,保证较 短的返回路径。
- 模拟电源 VDDA3P3 处 LC 滤波电容中的对地电容的 GND 焊盘建议添加过孔连接至第四层的地,其余层 做 keep-out 隔离处理,参考图 13。
- 电源从入口进来到 VDDA3P3 模拟电源管脚,需在该电源线与左侧的 GPIO 线间添加 GND 隔离,并尽量 能放置地孔。
- 芯片下方的地焊盘, 请注意需要至少打九个地孔连接到地平面。

### 说明:

如图 12 所示,如需在模组背面添加散热焊盘 EPAD,建议对 EPAD 进行九宫格处理,间隙处盖油墨,而地孔则打在间 隙处。这样可以有效地改善模组 EPAD 焊接至底板时的漏锡问题。




图 13: ESP8684 系列芯片四层板模拟电源设计

#### 3.4 晶振

晶振设计请参考图 14, 另外:

- 晶振需离芯片时钟管脚稍远一些放置(gap 至少为 2.0 mm), 防止晶振干扰到芯片。同时晶振走线须用地 包起来周围密集地孔屏蔽隔离。
- 晶振的时钟走线不可打孔走线,即不能跨层。晶振的时钟走线不可交叉,跨层交叉也不行。
- 晶振外接的对地调节电容请靠近晶振左右两侧摆放,并尽量置于时钟走线连接末端,保证电容的地焊盘靠 近晶振的地焊盘放置。
- 晶振下方四层都不能走高频数字信号,最佳情况是晶振下方不走任何信号线。晶振时钟走线两侧的电源线 上的过孔应尽可能地远离时钟走线放置,并使时钟走线两侧可以尽可能的包地。
- 晶振为敏感器件, 晶振周围不能有磁感应器件, 比如大电感等, 保证晶振周围有干净的大面积地平面。




图 14: ESP8684 系列芯片晶振设计

# 3.5 射频

下图 15 中高亮走线即为射频走线。




图 15: ESP8684 系列芯片四层板射频部分版图设计

• 射频走线须做 50  $\Omega$  单端阻抗控制,参考平面为第二层。射频走线上需预留一个  $\pi$  型匹配电路,且  $\pi$  型匹配电路需尽可能地靠近芯片端,并呈 Z 字型摆放。

铜距 (mil)

线宽 (mil)

铜距 (mil)

• 射频走线在做 50  $\Omega$  单端阻抗控制时,可参考图 16 所示的 PCB 叠层结构设计。

阻抗 (Ohm)

厚度 (mm)

-	50	12.2	12.6	12.2
叠层	材质	基铜厚 (oz)	厚度 (mil)	介电常数
阻焊层			0.4	4
L1_Top	成品铜厚 1 oz	0.33	0.8	
PP	7628 TG150 RC50%		8	4.39
L2_Gnd		1	1.2	
Core	芯板		可调	4.43
L3_Power		1	1.2	
PP	7628 TG150 RC50%		8	4.39
L4_Bottom	成品铜厚 1 oz	0.33	0.8	
阻焊层			0.4	4

图 16: ESP8684 系列芯片 PCB 叠层结构设计

- 射频走线线宽请注意保持一致,不可有分支走线。射频走线长度须尽量短,并注意周围密集地孔屏蔽。
- 射频走线在表层,走线不可有过孔,即不能跨层走线,且尽量使用 135° 角走线或是圆弧走线。
- π型 CLC 匹配网络中的靠近芯片侧对地电容的 GND 管脚与地之间建议增加短截线,可有效抑制二次谐波。短截线的长度建议为 15 mil,线宽根据 PCB 叠层结构进行确定,确保短截线的特征阻抗为 100 Ω ± 10%。此外,短截线地孔与第三层相连,第一、二层做 keepout 隔离处理。图 17 中的高亮走线即为短截线。当π型匹配网络元器件封装为 0201 以上时,则无需做短截线处理。

- 射频走线须保证相邻层完整地平面, 射频走线下方尽可能不要有任何走线。
- 射频走线附近不能有高频信号线。射频上的天线必须远离所有传输高频信号的器件,比如晶振、DDR、一 些高频时钟等。另外, USB 端口、USB 转串口信号的芯片、UART 信号线(包括走线、过孔、测试点、插 针引脚等)都必须尽可能地远离天线。且 UART 信号线做包地处理,周围加地孔屏蔽。




图 17: ESP8684 系列芯片四层板射频短截线设计

# **3.6 UART**

UOTXD 线上的串联电阻需尽可能地靠近芯片并远离晶振放置。UOTXD、UORXD 在顶层的走线需尽量短,而且全 路径尽量用地线包裹, 周围加地孔屏蔽。

# 3.7 版图设计常见问题

# 3.7.1 为什么电源纹波并不大,但射频的 TX 性能很差?

### 现象分析

电源纹波可极大地影响射频的 TX 性能。测量电源纹波时需注意电源纹波必须是在 ESP8684 正常发包下测试。 随着不同模式下功率的改变,电源纹波也会随之变化,发包功率越高,导致的纹波越大。

一般情况下,发送 MCS7@11n 的包时,电源纹波峰峰值必须 <80 mV。发送 11m@11b 时,电源纹波峰峰值必 须 <120 mV。

## 解决方法

在电源支路上(支路为 ESP8684 模拟电源管脚)添加一个 10  $\mu$ F 的滤波电容。10  $\mu$ F 的电容必须靠近芯片的模 拟电源管脚,越近纹波会越小越稳定。

# 3.7.2 为什么芯片发包时,电源纹波很小,但射频的 TX 性能不好?

### 现象分析

射频的 TX 性能不仅受电源纹波的影响,还受到晶振的影响。晶振的本身质量不好,频偏过大会影响射频的 TX 性能。或者晶振受到高频信号干扰,比如晶振的输入输出信号线走线跨层交叉,使得晶振的输入信号耦合到输 出信号上,输出信号耦合到输入信号上,也会影响射频的 TX 性能。另外,如果晶振的下方有其他高频信号走线, 比如 SDIO 走线、UART 走线,也会导致晶振无法正常工作。最后,晶振旁边有感性器件或辐射器件,比如大电 感、天线等也会导致芯片的射频性能不好。

### 解决方法

此问题主要是在布局上,可以重新布局,详见章节3.4。

# 3.7.3 为什么 ESP8684 发包时, 仪器测试到的 power 值比 target power 值要高很多或者 低很多,且 EVM 比较差?

### 现象分析

仪器检测到的 power 值与 target power 相差较大,可能是由于芯片射频管脚输出到天线这一段传输线上阻抗不 匹配导致信号在传输过程中有反射。其次、阻抗不匹配会影响到芯片内部 PA 的工作状态、使得 PA 非正常过早 进入饱和区域,继而使得信号失真度高, EVM 自然会变差。

### 解决方法

射频走线上预留了一个 π 型电路,可以根据需求对天线进行阻抗匹配,使得从芯片射频管脚往天线端看去,阻 抗接近芯片端口阻抗。

# 3.7.4 为什么芯片的 TX 性能没有问题,但 RX 的灵敏度不好?

### 现象分析

芯片的 TX 性能没有问题意味着射频端的阻抗匹配也没有问题。RX 灵敏度不好的可能原因是外界干扰耦合到天 线上,比如晶振离天线非常近,或是 UART 的 TX 与 RX 走线穿过射频走线等。另外,如果主板上存在非常多的 高频信号干扰源,则需根据主板设计来考量信号完整性的问题。

### 解决方法

请确保天线远离晶振,且射频走线附近不要走高频信号,具体可参考章节3.5。

# 4 开发硬件介绍

# 4.1 ESP8684 系列模组

请至乐鑫官网的模组页面查看 ESP8684 系列模组的最新详细信息。

乐鑫官网的文档页面提供模组的参考设计。

### 模组使用注意事项

- 贴片模组使用单一管脚供电,您只需外接一个3.3 V、可提供500 mA及以上电流输出的电源即可。该3.3 V电源既可为模拟电路供电,也可为数字电路供电。
- EN 管脚为模组使能管脚,正常工作时需把 EN 管脚置高电平。模组上未添加 RC 延时电路,建议客户在模组外部添加。可参考章节 2.2。
- 将 GND、RXD、TXD 接出外接 USB 转 UART 工具下载、打印 log 以及通信。

出厂模式下的模组 flash 已下载初始固件。如需自行烧录其它固件,则烧录 flash 的操作步骤如下:

- 1. 烧录前,需要设置模组在 UART 下载模式下工作,即将 IO9(默认为高)下拉到低电平,IO8 上拉到高电平;
- 2. 给模组上电,通过串口查看是否进入 UART 下载模式。
- 3. 通过 Flash 下载工具将程序固件烧录进 flash 中;
- 4. 烧录结束后, IO9 需上拉切换至高电平, 进入 SPI 启动模式下工作;
- 5. 重新上电, 芯片初始化时会从 flash 中读取程序运行。

### 注意:

- 整个操作过程都可通过 UART 打印 log 信息查看芯片运行是否正常。当无法烧录或程序无法运行时,可通过串口打印信息查看芯片初始化时设置的工作模式是否正常。
- 串口打印工具和烧录工具不能同时占用串口端口。

# 4.2 ESP8684 系列开发板

请至乐鑫官网的开发板页面查看 ESP8684 系列开发板的最新详细信息。

### 硬件设计审查表 5

建议您根据《客户硬件设计审核项目表》:

https://www.espressif.com/zh-hans/contact-us/technical-inquiries/hardware-issues 检查产品的硬件设计是否符 合设计规范。若审查表所述规范与本文所述有不一致之处,以本文为准。

# 6 相关文档和资源

# 相关文档

- 《ESP8684 技术规格书》 提供 ESP8684 芯片的硬件技术规格。
- <u>《ESP8684 技术参考手册》</u> 提供 ESP8684 芯片的存储器和外设的详细使用说明。
- 证书

https://espressif.com/zh-hans/support/documents/certificates

文档更新和订阅通知
 https://espressif.com/zh-hans/support/download/documents

# 开发者社区

- ESP-IDF 及 GitHub 上的其它开发框架 https://github.com/espressif
- ESP32 论坛 工程师对工程师 (E2E) 的社区,您可以在这里提出问题、解决问题、分享知识、探索观点。https://esp32.com/
- The ESP Journal 分享乐鑫工程师的最佳实践、技术文章和工作随笔。 https://blog.espressif.com/
- SDK 和演示、App、工具、AT 等下载资源 https://espressif.com/zh-hans/support/download/sdks-demos

# 产品

- ESP8684 系列芯片 ESP8684 全系列芯片。
   https://espressif.com/zh-hans/products/socs?id=ESP8684
- ESP8684 系列模组 ESP8684 全系列模组。
   https://espressif.com/zh-hans/products/modules?id=ESP8684
- ESP8684 系列开发板 ESP8684 全系列开发板。
   https://espressif.com/zh-hans/products/devkits?id=ESP8684
- ESP Product Selector(乐鑫产品选型工具) 通过筛选性能参数、进行产品对比快速定位您所需要的产品。 https://products.espressif.com/#/product-selector?language=zh

# 联系我们

• 商务问题、技术支持、电路原理图 & PCB 设计审阅、购买样品(线上商店)、成为供应商、意见与建议 https://espressif.com/zh-hans/contact-us/sales-questions

# 词汇列表

CLC 电容-电感-电容 DDR 双倍速率 ESD 静电释放 GND 接地 LC 电感-电容 PA 功率放大器 RC 电阻-电容 RTC 实时控制器 RX 接收 SiP 系统封装 TX 发送

# 修订历史

日期	版本	发布说明
2022-05-20	v1.1	添加章节 RTC 时钟(可选)
2022-05-05	v1.0	正式发布
2022-01-10	v0.1	初稿



# 免责声明和版权公告

本文档中的信息,包括供参考的 URL 地址,如有变更,恕不另行通知。

本文档可能引用了第三方的信息,所有引用的信息均为"按现状"提供,乐鑫不对信息的准确性、真实性做任何保证。

乐鑫不对本文档的内容做任何保证,包括内容的适销性、是否适用于特定用途,也不 提供任何其他乐鑫提案、规格书或样品在他处提到的任何保证。

乐鑫不对本文档是否侵犯第三方权利做任何保证,也不对使用本文档内信息导致的任何侵犯知识产权的行为负责。本文档在此未以禁止反言或其他方式授予任何知识产权许可,不管是明示许可还是暗示许可。

Wi-Fi 联盟成员标志归 Wi-Fi 联盟所有。蓝牙标志是 Bluetooth SIG 的注册商标。

文档中提到的所有商标名称、商标和注册商标均属其各自所有者的财产,特此声明。

版权归 © 2022 乐鑫信息科技(上海)股份有限公司。保留所有权利。