
پروژهی میان ترم معماری کامپیوتر

نیمسال دوم ۹۴–۹۵ مهلت تحویل ۹۴/۱/۱۸

حافظهی نهان

شکل زیر یک حافظه ی نهان انجمنی ۲ مجموعهای ٔرا نشان می دهد. در این حافظه هر مجموعه ٔدارای ۶۴ خط است و هر خط تنها یک کلمه ی ۴ بایتی دارد. برای سهولت کار هریک از قسمتهایی که به طور جداگانه نیاز به پیاده سازی دارند در شکل زیر با رنگهای متفاوت نشان داده شده اند. نحوه ی پیاده سازی این قسمتها در زیر توضیح داده خواهد شد.



شکل ۱ - ساختار کلی حافظهی نهان

سوال ۱) توضیح دهید چرا در ساختار بالا نیازی به offset وجود ندارد.

²⁻way set associative cache

way

همان طور که در درس خواندهاید، قسمت index برای انتخاب سطرهای حافظه ی نهان استفاده می شود. پس از اینکه سطر موردنظر انتخاب شد، قسمت tag داده ی ورودی با قسمت tag داده ی موجود در خطوط انتخاب شده از حافظه ی نهان مقایسه می شود و در صورتی که با یکدیگر مطابقت داشتند، حافظه ی نهان اعلام اعلام می کند و در غیراین صورت miss اعلام می شود. در صورتی که hit اعلام شود، داده ی در ست تو سط یک مدار انتخاب شده و خروجی داده می شود.

به منظور آسانسازی ساخت این حافظهی نهان، آن را به تعدادی بخش اصلی تقسیم کردهایم که عبارتند از:

- ۱- آرایهی داده، که مسئولیت نگهداری دادههای هر مجموعه را برعهده دارد.
- ۲- آرایهی Tag-Valid، که قسیمت Valid و قسیمت Tag هر داده ی موجود در حافظه ی نهان را نگهداری می کند.
 - ۳- منطق تطابق^۵ مداری است که بررسی میکند که آیا تطابق⁵رخ داده یا خیر؛
- ۴-آرایهی LRU، مداریاست که تصمیم می گیرد کدام خط از حافظه ی نهان باید برای جایگزینی انتخاب شود.

۱. آرایهی داده



شکل ۲ – Data Array

هدف از این آرایه جا دادن ۶۴ خط دادهی هریک از مجموعههای حافظهی نهان است (توجه داشته باشد که هر way یا مجموعه تنها ۶۴ خط دارد).

Data Array ^r

way '

Hit Logic °

Hit \

در این آرایه سینگال address، آدرس خطی از حافظه ی نهان که باید نوشته یا خوانده شود را مشخص می کند. داده ی خوانده شده از طریق سیگنال data خروجی داده می شود. فرایند نوشتن، یک فرایند همگام است و هرگاه سینگال wren فعال باشد داده ی ورودی از سیگنال wrdata در آدرس تعیین شده نوشته می شود.

این ماژول را در فایل data_array.vhd پیادهسازی کنید.

Tag-Valid د آرایهی.



شکل ۳ - آرایهی Tag-Valid

هدف از این آرایه ذحیرهسازی بیتهای Tag و Valid مربوط به دادههای موجود در Cache است. این آرایه دارای ۶۴ خط است و هر خط آن از دارای دو قسمت است؛ ۴ بیت برای Tag و یک بیت برای Valid.

فرایند خواندن و نو شتن در آن مشابه آرایهی داده است، با این تفاوت که در اینجا wrdata تنها دربردارنده علی این آرایه به کار میرود. به این ۲ag ورودی است و سیگنال invalidate نیز برای تغییر بیت Valid در این آرایه به کار میرود. به این صورت که اگر مقدار این سیگنال برابر یک با شد، بیت Valid در خط تعیین شده تو سط سینگال عرابر صفر قرار داده می شود.

این ماژول را در فایل Tag-Valid_araay.vhd پیادهسازی کنید.

٣. منطق مطابقت

کاری که این ماژول انجام میدهد این است که تعیین میکند آیا مطابقت رخ داده یا خیر. این ماژول همچنین این وظیفه را هم دارد که در صورت رخ دادن یک مطابقت، تعیین کند این مطابقت در کدامیک از مجموعه ها رخ داده است.

Synchronous ^v

way ^



شكل ۴ - منطق مطابقت

سیگنال $\mathbf{w0}$ و $\mathbf{w1}$ به ترتیب همان بیتهای \mathbf{tag} و \mathbf{tag} و \mathbf{tag} مجموعه ول و مجموعه و \mathbf{valid} و \mathbf{valid} و \mathbf{valid} و \mathbf{valid} و \mathbf{valid} است که به عنوان ورودی به حافظه ی نهان هم می دهیم (همان تگی که در حافظه ی نهان به دنبال آن می گردیم). برای مثال فرض کنیم که میخواهیم ببینیم داده ی که تگ آن \mathbf{valid} بوده و \mathbf{valid} است در حافظه ی نهان وجود دارد یا نه، یعنی \mathbf{valid} و \mathbf{valid} در این صورت به خط بیستم حافظه ی نهان رجوع \mathbf{valid} و \mathbf{valid}

ست که به way-1 نیز برابر ا ست با $\underbrace{0100}_{Valid=1}$ در این صورت چون داده ی موجود در valid=1 همان داده ی valid=1

.hit = 1 و $w1_valid = 1$ و $w0_valid = 0$ و $w1_valid = 1$ و $w1_valid = 1$

سیگنال **w0_valid** در صورتی فعال می شود که دادهی ما در مجموعهی اول ^۹با شد. سیگنال **w1_valid** نیز به طور مشابه تعیین میشود.

این ماژول را باید در فایل miss_hit_logic.vhd پیادهسازی کنید.

۴. سیاست جایگزینی حافظهی نهان ۱۰

همانطور که در درس خواندهاید، یک سیاست جایگزینی تعیین می کند که در صورتی که نیاز باشد دادهای از حافظه ی اصلی به حافظه ی نهان منتقل شود و حافظه ی نهان پر باشد، این داده باید جایگزین کدامیک از داده ها شود. در این پروژه برای سادگی کار از سیاست نامتاخر ترین بروزر سانی الستقاده می شود. این سیاست، سطری را که برای مدت زمان زیادی بروزرسانی نشده برای جایگزینی انتخاب می کند.

این قطعه باید همواره بداند که کدام خط از حافظه ی نهان بروزرسانی می شود و در نتیجه هرگاه سطری از حافظه ی نهان دچار تغییر می شود، این قطعه نیز باید دوباره برر سی کند و ببیند کدام سطر برای طولانی ترین

Way 0 1

Cache Replacement Policy 'Least Recently Updated '

مدت بروزرسانی نشده است. خروجی این قطعه تنها یک بیت است، که تعیین میکند آیا **w1** باید برای جایگزینی انتخاب شود یا خیر.

این قطعه را در فایل Iru_array.vhd پیادهسازی کنید.

۵. کنترلکنندهی حافظهی نهان

میدانیم که تمام قطعاتی که تا کنون تعریف کردهایم دارای سیگنالهای کنترلیای هستند، این سیگنالها باید توسط یک واحد تعیین شوند. این واحد که کنترل کننده ی حافظه ی نهان آثام دارد، وظیفه دارد در صورت رخدادن حوادثی خاص؛ سیگنالهای کنترلی مناسب را به قطعات مختلف ارسال کند. در ابتدای کار این واحد کنترل منتظر یک درخواست خواندن یا نوشتن از طرف واحد پردازنده ی مرکزی آلمی ماند. در صورتی که درخواست نوشتن را دریافت کند تنها کاری که باید انجام شود این است که آن خط از حافظه ی نهان را نامعتبر آلکند و همچنین سیگنال write حافظه ی اصلی را نیز فعال کند. توجه داشته باشید که در طی یک فرایند نوشتن، داده ی موجود در حافظه ی نهان تغییری نمی کند، فقط بیت Valid آن تغییر کرده و نامعتبر می شود. برای سادگی در پیاده سازی، در یک فرایند نوشتن؛ یک set از هر دو مجموعه را به طور کل نامعتبر می کنیم. پس وقتی می خواهیم خطی را در حافظه ی اصلی و حافظه ی نهان نامعتبر کنیم. برای م ثال فرض کنید به عنوان ورودی بخواهیم داده ای را در حافظه ی اصلی و حافظه ی نهان نامعتبر کنیم. برای م ثال فرض کنید به عنوان ورودی بخواهیم داده ای را در زادرس 25 یا ه مان (0000) دافظه ی اصلی بنویسیم. کاری که باید انجام دهیم این است که در خانه ی ۲۵ ام آرایه ی -علا دعوان به که در خانه ی ۲۵ ام آرایه ی -علا دعوان به دار دیم. دو مجموعه های آن را برابر ۰ قرار دهیم.

در صورتی که درخواست خواندن داده شود، در صورتی که خط موردنظر در حافظه ی نهان موجود با شد (یعنی index هم ram و هم tag داده ای که دنبالش می گردیم با یکی از داده های موجود در RAM مطابقت کند)؛ باید بیت Valid این خانه را بررسی کنیم، در صورتی که بیت Valid آن یک بود، کنترل کننده به وضعیت اولیه ی خود بازمی گردد و منتظر یک درخواست خواندن یا نوشتن دیگر می ماند. ولی در صورتی که بیت Validآن یک نبود با آن مانند یک درخواست خواندن یا آگر RAM رخ دهد، کنترل کننده سیگنال خواندن از RAM را فعال می کند و منتظر می ماند تا داده ی دریافت شده از RAM به کنترل کننده برسد (نحوه ی تشخیص داده ی دریافتی به این صورت است که این ماژول دارای یک سیگنال ورودی به نام ram_ready است که هرگاه داده از RAM

Cache Controller

Central Processing Unit - CPU 'r

invalidate \

state 1°


ر سیده باشد این سیگنال فعال می شود). بعد از اینکه این داده دریافت شد، در حافظهی نهان نوشته می شود و کنترل کننده نیز به وضعیت اول خود بازمی گردد و منتظر یک درخواست خواندن یا نوشتن می ماند.

۶. حافظهی اصلی^{۱۶}

یک ماژول به نام RAM در نظر بگیرید که مانند آرایهی داده با شد. اندازهی این حافظه ی ا صلی را از روی مقدار Tag و Tag بیابید. حافظه ی اصلی دارای یک سیگنال ورودی به نام rw است که اگر فعال باشد عمل نوشتن انجام می شود و در غیراینصورت عمل خواندن انجام می شود. برای پیاده سازی این حافظه ی اصلی از نحوه ی طراحی ماژولهای آرایه ی داده کمک بگیرید.

این ماژول یک سیگنال خروجی به نام Data_ready نیز دارد که هرگاه داده ی خوانده شده از حافظه ی اصلی آماده با شد فعال می شود. علت وجود این سیگنال همان ا ست که در بخش کنترل کننده ی حافظه ی نهان ذکر شد. ورودی های این حافظه ی اصلی عبارتند از: Data_in (32 bit), Address(?), rw, clk و خروجی ها آن هم همانطور که ذکر شد عبارتند از: Data_out(32 bit), Data_ready.

شما باید تمامی ماژولهای گفته شده را طراحی کرده و آنها را در قالب یک ماژول کلی به نام Cache_RAM قرار دهید که به شکل زیر است:



که در آن سیگنالهای reset_n, clk, read, write, addr(10 bits), wrdata(32 bits) ورودیهای مدار هستند و سیگنال او rddata(32 bits) سیگنالهای خروجی مدار را تشکیل میدهند.

Main Memory - RAM '

طرز کار کلی مدار پروژه اینگونه است که یک داده ی ۳۲ بیتی با آدرسی ۱۰ بیتی به ورودی داده می شود. در صورتی که سیگنال read فعال باشد، می خواهیم داده ی موجود در آدرس تعیین شده در addr را بخوانیم. ابتدا به می کنیم و اگر داده وجود داشت آن را به عنوان خروجی به rddata می دهیم و سیگنال hit را نیز تو سط ماژول منطق مطابقت فعال می کنیم و منتظر داده ی بعدی می مانیم. در صورتی که داده ی خواسته شده وجود نداشت، کنترلر حافظه ی نهان به رم در خواست خواندن می دهد و داده ی خوانده شده را دریافت کرده و در حافظه ی نهان می نویسد. سپس آن را به خروجی rddata می دهد. اگر حافظه ی نهان پر بود، ماژول اتسیم می گیرد که کدامیک از way ها باید جایگزین شوند.

در صورتی که سیگنال write فعال بود، ابتدا داده ی موجود در آدرس خواسته شده از RAM را نامعتبر می کنیم و سبیس همین کار را با داده ی موجود با این آدرس در حافظه ی نهان نیز انجام می دهیم. سبیس داده ی ورودی wrdata را در محل تعیین شده از RAM می نویسیم. توجه داشته باشید که در این حالت باید به حافظه ی نهان مراجعه کنیم و در صورتی که آدرسی که میخواهیم در RAM بنویسیم در حافظه ی نهان موجود باشد، آن را در حافظه ی نهان نامعتبر می کنیم (یعنی بیت valid آن را صفر می کنیم). اما در صورتی که در حافظه ی نهان وجود نداشت کاری با آن نداریم.

کارهایی که در این پروژه انجام خواهید داد عبارتند از:

- ۱. ماژولهای خواسته شده را به زبان VHDL بنویسید.
- ۲. برای ق سمت کنترل کننده ی حافظه ی نهان یک FSM طراحی کرده و سپس مدار را با
 استفاده از این FSM طراحی کنید.
 - ۳. ماژولی به نام Cache بسازید و تمامی قسمتهای ۱ تا ۴ را در آن قرار دهید.
 - ۴. ماژولی به نام RAM بسازید و آن را مطابق توضیحات پیادهسازی کنید.
- ۵. ماژول RAM_Cache را مطابق توضیدحات بسیازید و در آن RAM و Cache و Cache و Cache و Cache و Cache و Cache و Cache
- ۶. نحوه ی اتصال ماژولهای خود به یکدیگر را به طور گرافیکی نمایش دهید (برای مثال در ماژول Cache به میلا شدن ماژول Cache به شکلی بک شید و در آن نحوه ی متصل شدن ماژول Iru_array را مشخص کنید). توجه دا شته با شد که در رسم این شکل در صورتی که لازم بود گیتهای منطقی اضافه کنید آنها را هم در شکل نشان دهید. برای مثال ممکن است لازم باشد برای ساخت ورودی rw، یک سیگنال به سیگنال دیگری AND شود.

۷. ماژول کلی RAM_Cache را با ۱ ستفاده از یک سری ورودی آزمایش کنید و شکل موج آن را در گزارش پروژهی خود قرار دهید. توجه داشته باشید که برای آزمایش کردن ورودیهای مختلف نیازی به testbench نو شتن نی ست و می توانید مقادیر را به طوری دستی force کنید.

برای این پروژه باید یک گزارش تهیه کنید. گزارش تهیه شده باید به صورت تایپ شده تحویل داده شود. در این گزارش باید نحوه ساخت هریک از ماژولهای ذکر شده تو ضیح داده شود؛ برای مثال اگر قرار است در ماژول الله گزارش باید نحوه ساخت هریک از ماژولهای کنید، باید جدول کارنوی آن را بک شید و در گزارش قرار دهید. پس از طراحی هریک از ماژولهای خود، باید ماژول مورد نظر را به تنهایی تست کرده (مقداردهی دستی) و نتایج آن را در گزارش خود ذکر کنید (برای مثال از شکل موج خروجی عکس گرفته و در گزارش خود وارد کنید). همچنین FSM مربوط به مدار کنترلی و منطق پشت مدار LRU را نیز در گزارش خود توضیح دهید.

بخش امتيازي

برای بخش امتیازی دو قسمت درنظر گرفته شده است. در صورت تمایل به انجام قسمت امتیازی فقط یکی از دو قسمت زیر را انتخاب کنید. در صورتی که هردو بخش را انجام دهید نمره ی شما با حالتی که فقط یکی از آنها را انجام دهید فرقی نخواهد داشت.

بخش امتیازی ۱: پیادهسازی پروژه روی بورد FPGA

ماژولهای ساخته شده را روی بوردهای Altera DE2 پیاده سازی کنید. برای پیاده سازی این ماژولها روی بورده به یک مدار کلاکساز نیز نیاز دارید. گزارش کاملی از نحوه ی پیاده سازی و انجام این قسمت را به طور جداگانه ای تحت عنوان bonus_report.pdf بنویسید.

بخش امتیازی ۲- طراحی واحد جایگزین کنندهی **2Q**

در این پروژه ماژولی به نام Iru_array وجود داشت، وظیفه ی این ماژول همانطور که گفته شد انتخاب یک خانه از حافظه ی نهان برای جایگزینی است. در این قسمت علاوه بر ماژولی که در صورت سوال گفته شده، ماژولی به نام 2Q پیاده سازی کنید. نحوه ی کار سیا ست 2Q این گونه ا ست که دارای دو صف FIFO و IRU است. وقتی که بلوکی برای اولین بار درخوا ست می شود(زمانی که هنوز در حافظه ی نهان نیست)، آن را در بافر ویژه که از نوع FIFO است قرار می دهیم. نام این بافر IRU است. در صورتی که یک آدرس موجود در IRU درخواست داده شود، این صفحه را به بافری به نام IRU است می دهیم. این بافر از نوع IRU است. در صورتی که آدر سی بیش از یک زمان معین (این زمان را اینگونه تعیین کنید که برای مثال اگر از ۲۰ درخواست داده شده، هیچ کدام این آدرس را درخواست ندهند)آن آدرس از بافر IRU حذف می شود.

ابتدا ورودیها و خروجیهای لازم این ماژول را تعیین کنید و سپس آن را در VHDL پیادهسازی کنید.

*** برای ایجاد سهولت در طراحی و ساخت ماژولهای گفته شده، تعدادی ماژول به زبان VHDL در پوشهی پروژه قرار دارند. این فایلها در پوشهای به نام examples قرار دارند.

نکات مهم

- پروژه باید به صورت انفرادی انجام شود.
- تمام طراحیها باید به زبان VHDL باشد.
- برای شبیه سازی می توانید از نرم افزارهای Xilinx ISE ، Modelsim و کنید، اما تفاده کنید، اما توصیه می شود به منظور سهولت کار و یکپارچگی همه ی پروژه ها؛ از نرم افزار Modelsim استفاده کنید.
- کدهای خود را در فایلهای قرار داده شده در فایل zip ای که پروژه در آن قرار دارد بنویسید. در صورت نیاز به اضافه کردن ماژولها دیگر، تمام این ماژولها را در فایلهای مربوطه به خود قرار دهید. برای مثال اگر نیاز دارید تا ماژولی جدید طراحی کنید که در کنار data_array کار کند، این ماژول را در فایلی که ماژول پدر) قرار دهید. در نتیجه اگر قرار با شد فایلی که ماژول به نام my_module در آن استفاده می شود (ماژول پدر) قرار دهید در فایل cache.vhd کار کند، این ماژول باید در فایل قرار گیرد.
- توصیه می شود به منظور سهولت کار و همچنین قابلیت بازیابی کدهای خود، از نرمافزارهای کنترل نسخه مانند github یا امثال آن استفاده کنید.
- در نهایت تمام فایلهای پروژه ی خود را به همراه گزارش پروژه که به صورت report.pdf ذخیره شده است، به صورت یک فایل zip در آورده و آن را به صورت زیر نام گذاری کنید:

Mohammad_Rajabi_9231039

• از قراردادن هرگونه فایل دستنوشته و اسکن شده در گزارش خود خودداری کنید.

موفق باشيد