

UNIVERSIDADE FEDERAL DE SÃO CARLOS Centro de Ciências Exatas e Tecnologia Departamento de Computação



LÓGICA DIGITAL (1001351)

EXPERIMENTO NR.5

Implementação de funções lógicas usando multiplexadores. $^{1-2}$

1 Instruções Gerais

- Grupos definidos no AVA, só incluir os nomes de participantes efetivos;
- Ler atentamente todo o procedimento desta experiência antes de realizá-la;

2 Objetivos da Prática

- Implementação e teste de uma função lógica usando multiplexadores, segundo o método descrito na Seção 4.1.1 (ou 6.1.2 dependendo da edição) da referência [1]: (Multiplexer Synthesis Using Shannon's Expansion).
- Comparação de implementações equivalentes em Verilog estrutural e funcional;

3 Pré-laboratório

a) Obtenha uma função lógica de 4 entradas definida por $f(x_1, x_2, x_3, x_4) = \Sigma m(a, b, c, d, e, f, g)$, sendo as letras de a a g (ou menos, de acordo com o número de participantes) os **dígitos finais** dos RAs dos participantes do grupo. Exemplo: RAs = $\{10001, 10000, 10007, 10004, 10002\} \rightarrow f(x_1, x_2, x_3, x_4) = \Sigma m(1, 0, 7, 4, 2)$

4 Procedimentos Experimentais

Deseja-se implementar e testar a função lógica de quatro entradas, obtida no prélaboratório, usando multiplexadores, segundo o método descrito na seção referenciada [1, 2].

Para isso, use o template abaixo e siga os seguintes passos:

- 1. Crie um projeto novo no EDAplayground;
- Coloque o template fornecido na implementação e complete seu código instanciando e ligando os multiplexadores que precisar – para obter a função lógica segundo o método proposto em Verilog estrutural;

 $^{^1\}mathrm{Revis\~ao}$ 30/09/2020: Prof. Mauricio Figueiredo, Prof. Ricardo Menotti.

²Revisão 15/09/2021: Prof. Mauricio Figueiredo, Prof. Ricardo Menotti.



UNIVERSIDADE FEDERAL DE SÃO CARLOS Centro de Ciências Exatas e Tecnologia Departamento de Computação



```
module func4(
          input x1, x2, x3, x4,
          output f);
// Digite o seu código abaixo
endmodule
```

Código 1: Template para desenvolvimento de uma função lógica de quatro entradas.

- 3. Desenvolva um test bench que ateste o correto funcionamento do seu projeto, a partir de uma implementação em **Verilog funcional** da mesma função (não usar vetores de teste); Para isso:
 - Escreva no início do código Verilog, como comentário, qual a função desejada na forma canônica com os termos em ordem (e.g. $\Sigma m(0, 1, 2, 4, 7)$)
 - Construa o Mapa de Karnaugh com os mintermos dos respectivos dígitos dos RAs, conforme explicado acima;
 - Extraia a função mímina correspondente e implemente na forma funcional (e.g. assign f_esperado = (x1 && x2) || (x3 && x4);
 - Faça com que o teste imprima alinhadamente a tabela verdade na console do simulador:
- Envie o link da implementação no AVA, incluindo os nomes e RAs dos participantes como comentário no início do arquivo de implementação. Não há necessidade de relatório.

Referências Bibliográficas

- [1] S. Brown and Z. Vranesic, Fundamentals of Digital Logic with Verilog Design. McGraw Hill, 2000.
- [2] Vanderlei Bonato, "Blocos de construção de circuitos combinacionais." [Online]. Available: http://wiki.icmc.usp.br/images/8/88/Aula_13_-logic2_chapter6.pdf