

UNIVERSIDADE FEDERAL DE SÃO CARLOS Centro de Ciências Exatas e Tecnologia Departamento de Computação



LÓGICA DIGITAL (1001351)

EXPERIMENTO NR.7

Circuitos Sequenciais: Atribuições [não-]blocantes ¹

1 Instruções Gerais

- Grupos definidos no AVA, só incluir os nomes de quem efetivamente participou;
- Ler atentamente todo o procedimento desta experiência antes de realizá-la;
- Construir um desenho esquemático completo de cada um dos quatro circuitos, incluindo nomes para os blocos e ligações, antes de codificar;

2 Objetivos da Prática

- Implementação de circuitos sequenciais que fazem uso de latches, flip-flops ou registradores;
- Comparação de comportamentos de circuitos combinacionais com circuitos sequenciais:
 - Observação de que os circuitos fornecidos não apresentam saídas diferentes com a mesma entrada, dependendo da sequência de entradas, já que não possuem realimentação (i.e. a mesma variável dos dois lados da uma expressão);
 - Modificação dos circuitos fornecidos para circuitos sequenciais;
- Demonstrar como as atribuições blocantes e não-blocantes são interpratadas pelas ferramentas de síntese de hardware;
- Demonstrar que as transições de valores nos circuitos sequenciais ocorrem sempre de forma síncrona com o clock;
- Simulação do projeto realizado através de um arquivo de *test bench* e análise de suas saídas ao longo do tempo (análise temporal);
- Opcionalmente, implementação do projeto no Kit de desenvolvimento Zybo Z7-20.

¹Revisão 08/10/2021: Prof. Ricardo Menotti, Prof. Maurício Figueiredo



UNIVERSIDADE FEDERAL DE SÃO CARLOS Centro de Ciências Exatas e Tecnologia Departamento de Computação



3 Procedimentos Experimentais

1. Para cada um dos códigos a seguir, forneça o diagrama esquemático correspondente (observe que = é diferente de <=):

```
i) module foo1 (a, b, c, clk, x, y, z); ii) module foo2 (a, b, c, clk, x, y, z);
                                              input a, b, c, clk;
     input a, b, c, clk;
     output reg x, y;
                                              output reg x, y;
     output z;
                                              output z;
                                         4
     always @(posedge clk)
                                              always @(posedge clk)
     x <= ~c;
                                         7
                                                x = c;
     y <= ~(x & a & b);
                                               y = ~(x & a & b);
                                         8
                                         9
     assign z = c;
                                              assign z = ~c;
10
                                         10
11 endmodule
                                         11 endmodule
```

```
I) module bar1 (a, b, c, clk, x, y, z); II) module bar2 (a, b, c, clk, x, y, z);
     input a, b, c, clk;
                                                 input a, b, c, clk;
     output reg x, y, z;
                                                 output reg x, y, z;
     always @(posedge clk)
                                                 always @(posedge clk)
4
     begin
                                                 begin
      x <= a ^ c;
                                                  x = a \hat{c};
       y \le ~(x \& c);
                                                   y = (x \& c);
      z \le b \mid y;
                                                  z = b \mid y;
8
     end
                                                 end
9
   endmodule
                                               endmodule
```

- 2. Observando que os pares de circuitos possuem as mesmas expressões, explique a diferença das atribuições blocantes e não-blocantes na geração do circuito;
- 3. Implemente um *test bench* que instancie os quatro circuitos e forneça as mesmas entradas para eles, observando e analisando as saídas do circuitos;
 - Ele deve conter um sinal de clock e as entradas fornecidas devem ser modificadas em sua **borda de descida**;
 - Isso é para que as entradas estejam estáveis no momento das transições de saída geradas pelo clock, já que os circuitos respondem à **borda de subida**;
- 4. No primeiro par de circuitos, \mathbf{x} e \mathbf{z} são complementos da entrada \mathbf{c} . Explique por que suas saídas evoluem no tempo de forma diferente;
- 5. Modifique as expressões de um par de circuitos para que as saídas sejam usadas novamente como entradas das expressões;
 - Tente diferentes combinações até que consiga fazer com que o circuito apresente saídas diferentes a partir da mesma entrada;



UNIVERSIDADE FEDERAL DE SÃO CARLOS Centro de Ciências Exatas e Tecnologia Departamento de Computação



- 6. Elaborar relatório simplificado consistindo de: página de rosto (com identificação da prática e integrantes entre outras informações, tal como no relatório padrão) e seção de resultados contendo: diagramas esquemáticos dos circuitos, link para a implementação no EDAPlayground, diagrama de formas de onda (waveform) da simulação completa, captura de imagem da placa (opcional) e comentários com as explicações solicitadas.
- 7. Envie o relatório em PDF no AVA.