Lógica Digital (1001351)

Circuitos Sequenciais: Máquinas de Estados Finitos

Prof. Edilson Kato kato@ufscar.br

Prof. Ricardo Menotti menotti@ufscar.br

Prof. Maurício Figueiredo mauricio@ufscar.br

Prof. Roberto Inoue rsinoue@ufscar.br

Departamento de Computação Universidade Federal de São Carlos

Atualizado em: 29 de maio de 2019





Modelo de *Mealy*

Clock cycle: w: z:	t_0	t_1	t_2	t_3	t_4	t ₅	t ₆	t ₇	t ₈	t ₉	t ₁₀
w:	0	1	0	1	1	0	1	1	1	0	1
<i>z</i> :	0	0	0	0	1	0	0	1	1	0	0

Figure 6.22 Sequences of input and output signals.

Máquina de Estados Finitos (Mealy)




Figure 6.23 State diagram of an FSM that realizes the task in Figure 6.22.

Tabela de Estados

Present state	Next	state	Output z		
	w = 0	w = 1	w = 0	w = 1	
A	A	В	0	0	
В	A	В	0	1	

Figure 6.24 State table for the FSM in Figure 6.23.

Tabela de Atribuição de Estados

	Present	Next	state	Output		
state	w = 0	w = 1	w = 0	w = 1		
	У	Y	Y	z	z	
4	0	0	1	0	0	
В	1	0	1	0	1	


Figure 6.25 State-assigned table for the FSM in Figure 6.24.

$$Y = D = w$$
$$z = wy$$


Circuito Resultante e Simulação

Clock


w



Circuito Resultante (melhorado) e Simulação



(a) Circuit



Máquina de Estados Finitos (Mealy)




Figure 6.28 State diagram for Example 6.4.



Bibliografia

▶ Brown, S. & Vranesic, Z. - Fundamentals of Digital Logic with Verilog Design, 3rd Ed., Mc Graw Hill, 2009

Lógica Digital (1001351)

Circuitos Sequenciais: Máquinas de Estados Finitos

Prof. Edilson Kato kato@ufscar.br

Prof. Ricardo Menotti menotti@ufscar.br

Prof. Maurício Figueiredo mauricio@ufscar.br

Prof. Roberto Inoue rsinoue@ufscar.br

Departamento de Computação Universidade Federal de São Carlos

Atualizado em: 29 de maio de 2019



