Lógica Digital (1001351) Introdução à Verilog

Prof. Edilson Kato kato@ufscar.br

Prof. Ricardo Menotti menotti@ufscar.br

Prof. Maurício Figueiredo mauricio@ufscar.br

Prof. Roberto Inoue rsinoue@ufscar.br

Departamento de Computação Universidade Federal de São Carlos

Atualizado em: 6 de março de 2019





- Verilog é uma linguagem complexa, mas neste curso não vamos abordar todas as suas potencialidades;
- O que vamos aprender será suficiente para projetar e testar uma grande variedade de circuitos;
- Iremos abordar as funcionalidades da linguagem a medida que avançarmos com os circuitos digitais;
- A principal habilidade desejada neste curso é a capacidade de traduzir com facilidade um circuito para Verilog e vice-versa;
- Isso só pode ser alcançado com a prática, pois assim como na programação, estudar problemas resolvidos não ajuda muito.

- Em Verilog há várias maneiras de se descrever um mesmo circuito, por exemplo, a partir:
 - Funcional ou Lógica: de funções ou portas básicas;
 - Estrutural: de uma hierarquia de componentes;
 - Comportamental: da descrição de seu comportamento;
- Pode-se usar combinações das metodologias.

Exemplo: multiplexador




Figure 2.36 The logic circuit for a multiplexer.

```
module example1(x1, x2, s, f);
  input x1, x2, s;
  output f;

not (k, s);
  and (g, k, x1);
  and (h, s, x2);
  or (f, g, h);
endmodule
```

Outro exemplo

```
module example2 (x1, x2, x3, x4,
2
                   f, q, h);
     input x1, x2, x3, x4;
     output f, q, h;
     and (z1, x1, x3);
     and (z2, x2, x4);
     or (q, z1, z2);
     or (z3, x1, ~x3);
     or (z4, \sim x2, x4):
10
     and (h, z3, z4);
11
12
     or (f, q, h);
   endmodule
13
   module example2 (x1, x2, x3, x4,
2
                    f, a, h);
     input x1, x2, x3, x4;
     output f, q, h;
     assign g = (x1 \& x3) | (x2 \& x4);
     assign h = (x1 | \sim x3) & (\sim x2 | x4);
     assign f = q | h;
   endmodule
```




Figure 2.39 Logic circuit for the code in Figure 2.38.




Figure 2.44 A logic circuit with two modules.

```
// Top-level module
   module adder_display(x, y, a, b,
3
                     c, d, e, f, a);
     input x, y;
     output a, b, c, d, e, f, q;
     wire w1, w0;
     adder U1 (x, y, w1, w0);
     display U2 (w1, w0, a, b, c,
10
                  d, e, f, q);
   endmodule
11
   // An adder module
   module adder (a, b, s1, s0);
    input a, b;
     output s1, s0;
   assign s1 = a \& b;
     assign s0 = a ^ b;
   endmodule
```

```
1 // A module for driving a
   // 7-segment display
    module display(s1, s0, a, b,
3
                     c, d, e, f, a);
5
      input s1, s0;
      output a, b, c, d, e, f, q;
6
7
      assign a = \sim s0;
8
      assign b = 1;
10
      assign c = ~s1;
      assign d = \sim s0;
11
12
      assign e = \sim s0;
      assign f = \sim s1 \& \sim s0;
13
14
      assign \sigma = s1 \& \sim s0:
    endmodule
15
```

Como NÃO escrever Verilog

- NÃO escrever código que se assemelhe a um programa de computador, contendo muitas variáveis e loops;
 - É difícil determinar qual circuito lógico as ferramentas CAD produzirão ao sintetizar código assim;
- Neste curso veremos exemplos completos de código Verilog que representam uma ampla gama de circuitos lógicos;
 - Neles o código é facilmente relacionado ao circuito lógico descrito;
 - Procure adotar o mesmo estilo de código;
- Se não for possível determinar prontamente qual circuito lógico é descrito pelo código Verilog, então as ferramentas CAD provavelmente não sintetizarão o circuito que o projetista está tentando modelar;
- Analise o circuito resultante produzido pelas ferramentas de síntese;

Bibliografia

- Brown, S. & Vranesic, Z. Fundamentals of Digital Logic with Verilog Design, 3rd Ed., Mc Graw Hill, 2009
- http://www.asic-world.com/verilog/
- https://www.edaplayground.com/

Lógica Digital (1001351) Introdução à Verilog

Prof. Edilson Kato kato@ufscar.br

Prof. Ricardo Menotti menotti@ufscar.br

Prof. Maurício Figueiredo mauricio@ufscar.br

Prof. Roberto Inoue rsinoue@ufscar.br

Departamento de Computação Universidade Federal de São Carlos

Atualizado em: 6 de março de 2019



