Lógica Digital (1001351)

Circuitos Sequenciais: Implementação em Verilog

Prof. Edilson Kato kato@ufscar.br

Prof. Ricardo Menotti menotti@ufscar.br

Prof. Maurício Figueiredo mauricio@ufscar.br

Prof. Roberto Inoue rsinoue@ufscar.br

Departamento de Computação Universidade Federal de São Carlos

Atualizado em: 11 de maio de 2019





figure5.34.v

```
module D_latch (D, Clk, Q);
input D, Clk;
output reg Q;

always @ (D, Clk)
if (Clk)
Q = D;

endmodule
```

figure5.35.v

```
module flipflop (D, Clock, Q);
input D, Clock;
output reg Q;

always @ (posedge Clock)
Q = D;
endmodule
```

Atribuições blocantes

```
module example5_3 (D, Clock, Q1, Q2);
input D, Clock;
output reg Q1, Q2;

always @ (posedge Clock)
begin
Q1 = D;
Q2 = Q1;
end
endmodule
```

Atribuições blocantes

```
module example5_3 (D, Clock, Q1, Q2);
input D, Clock;
output reg Q1, Q2;

always @ (posedge Clock)
begin
Q1 = D;
Q2 = Q1;
end
endmodule
```




Figure 5.37 Circuit for Example 5.3.

Atribuições não-blocantes

```
module example5_4 (D, Clock, Q1, Q2);
input D, Clock;
output reg Q1, Q2;

always @ (posedge Clock)
begin
Q1 <= D;
Q2 <= Q1;
end
endmodule</pre>
```

Atribuições não-blocantes

```
module example5_4 (D, Clock, Q1, Q2);
input D, Clock;
output reg Q1, Q2;

always @ (posedge Clock)
begin
Q1 <= D;
Q2 <= Q1;
end
endmodule</pre>
```




Figure 5.39 Circuit defined in Figure 5.38.

Atribuições blocantes

```
module example5_5 (x1, x2, x3, Clock, f, g);
input x1, x2, x3, Clock;
output reg f, g;

always @(posedge Clock)
begin
f = x1 & x2;
g = f | x3;
end

endmodule
```




Figure 5.41 Circuit for Example 5.5.

Atribuições não-blocantes

```
module example5_6 (x1, x2, x3, Clock, f, g);
input x1, x2, x3, Clock;
output reg f, g;

always @(posedge Clock)
begin
f <= x1 & x2;
g <= f | x3;
end

endmodule</pre>
```




Figure 5.43 Circuit for Example 5.6.

Assíncrono vs Síncrono

```
module flipflop (D, Clock, Resetn, Q);
input D, Clock, Resetn;
output reg Q;

always @(negedge Resetn, posedge Clock)
if (!Resetn)
Q <= 0;
else
Q <= D;

endmodule</pre>
```

```
module flipflop (D, Clock, Resetn, Q);
input D, Clock, Resetn;
output reg Q;

always @(posedge Clock)
if (!Resetn)
Q <= 0;
else
Q <= D;

endmodule</pre>
```

Contador up/down com carga e enable

```
1 module updowncount (R, Clock, L, E, up_down, Q);
     parameter n = 8;
     input [n-1:0] R;
3
     input Clock, L, E, up_down;
4
     output reg [n-1:0] Q;
5
6
     always @ (posedge Clock)
     if (L)
8
     O <= R;
9
     else if (E)
10
11
       Q \le Q + (up\_down ? 1 : -1);
12
  endmodule
```

Bibliografia

▶ Brown, S. & Vranesic, Z. - Fundamentals of Digital Logic with Verilog Design, 3rd Ed., Mc Graw Hill, 2009

Lógica Digital (1001351)

Circuitos Sequenciais: Implementação em Verilog

Prof. Edilson Kato kato@ufscar.br

Prof. Ricardo Menotti menotti@ufscar.br

Prof. Maurício Figueiredo mauricio@ufscar.br

Prof. Roberto Inoue rsinoue@ufscar.br

Departamento de Computação Universidade Federal de São Carlos

Atualizado em: 11 de maio de 2019



