
Nome: Wellington Machado de Espindula Matrícula:

1) Descreva o seguinte circuito digital em VHDL na ferramenta Vivado



No testbench:


 o dado de entrada (dado_ent) deve ser os dois dígitos menos significativos da matrícula descritos em binário (Exemplo: 0022134 seria 34 em binário).

No VHDL:

- Registrador contador é inicializado com os dois dígitos mais significativos da matrícula descritos em binário (Exemplo: 0022134 seria 00 em binário), quando o reset='1', e pode contar para cima e para baixo (Up/Down).
- Os demais registradores devem ser inicializados em ZERO quando (reset='1').

Conversor:

- Conversor de Nibble para 7seg é uma grande tabela verdade onde cada entrada de 4 bits define os leds do display 7 segmentos que deve acender para desenhar o número em hexadecimal correspondente. O led é ligado com o valor lógico 1.



	7seg											
#	N3	N2	N1	N0	#	а	b	C	d	е	f	g
0	0	0	0	0	7E	1	1	1	1	1	1	0
1	0	0	0	1	30	0	0	0	0	1	1	0
2	0	0	1	0	6D	1	1	0	1	1	0	1
3	0	0	1	1	79	1	1	1	1	0	0	1
4	0	1	0	0	33	0	1	1	0	0	1	1
5	0	1	0	1	5B	1	0	1	1	0	1	1
6	0	1	1	0	5F	1	1	0	1	1	1	1
7	0	1	1	1	70	1	1	1	0	0	0	0
8	1	0	0	0	7F	1	1	1	1	1	1	1
9	1	0	0	1	7B	1	1	1	1	0	1	1
Α	1	0	1	0	77	1	1	1	0	1	1	1
b	1	0	1	1	1F	0	0	1	1	1	1	1
С	1	1	0	0	4E	1	0	0	1	1	1	0
d	1	1	0	1	3D	0	1	1	1	1	0	1
Е	1	1	1	0	4F	1	0	0	1	1	1	1
F	1	1	1	1	47	1	0	0	0	1	1	1

Cole o VHDL completo aqui: Nas próximas páginas constarão os códigos em VHDL de cada um dos componentes criados (reg, adder8bits, counter8bits). Os comentários indicam o nome do arquivo do componente. No circuito principal, existem saídas (cujos nomes iniciam por "dbg_") a mais do que constam no circuito descrito no enunciado, entretanto optei por mantê-los para facilitar no entendimento das waveforms e também na depuração.

```
-- mainCircuit.vhd
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.NUMERIC_STD.ALL;
entity mainCircuit is
    Port ( clock : in STD LOGIC;
           reset : in STD_LOGIC;
           updown : in STD LOGIC;
           dado ent : in STD_LOGIC_VECTOR(7 downto 0);
           lr : in STD LOGIC;
           sel : in STD LOGIC;
           display0 : out STD_LOGIC_VECTOR (6 downto 0);
           display1 : out STD LOGIC VECTOR (6 downto 0);
           -- debug signals
           dbg_counter : out STD_LOGIC_VECTOR(7 downto 0);
           dbg regin : out STD LOGIC VECTOR(7 downto 0);
           dbg adder : out STD LOGIC VECTOR(7 downto 0);
           dbg subtractor : out STD LOGIC VECTOR(7 downto 0);
           dbg output mux : out STD LOGIC VECTOR(7 downto 0);
           dbg regmux lsb : out STD LOGIC VECTOR(3 downto 0);
           dbg_regmux_msb : out STD_LOGIC_VECTOR(3 downto 0)
           );
end mainCircuit;
architecture Behavioral of mainCircuit is
component counter8bits is
    Port ( clk : in STD_LOGIC;
           reset : in STD LOGIC;
           up down : in STD LOGIC;
           saida : out STD_LOGIC_VECTOR (7 downto 0));
end component;
component reg is
    generic (n: integer);
    Port ( clk : in STD_LOGIC;
           reset : in STD LOGIC;
           lr : in STD LOGIC;
```

```
dado ent : in STD LOGIC VECTOR (n-1 downto 0);
           saida : out STD LOGIC VECTOR (n-1 downto 0));
end component;
component adder8bits is
    Port ( A : in STD LOGIC VECTOR (7 downto 0);
           B : in STD LOGIC VECTOR (7 downto 0);
           C : out STD LOGIC VECTOR (7 downto 0));
end component;
component subtractor8bits
 PORT (
   A : IN STD LOGIC VECTOR(7 DOWNTO 0);
    B : IN STD LOGIC VECTOR(7 DOWNTO 0);
    S : OUT STD LOGIC VECTOR(7 DOWNTO 0)
  );
END component;
component bcd is
 Port (
    bin: in STD_LOGIC_VECTOR(3 downto 0);
    dec: out STD LOGIC VECTOR(6 downto 0)
  );
end component;
signal output_counter : STD_LOGIC_VECTOR(7 downto 0);
signal output regin : STD LOGIC VECTOR(7 downto 0);
signal output adder : STD LOGIC VECTOR(7 downto 0);
signal output subtractor : STD LOGIC VECTOR(7 downto 0);
signal output_mux : STD_LOGIC_VECTOR(7 downto 0);
signal output_regmux : STD_LOGIC_VECTOR(7 downto 0);
signal output regmux msb : STD LOGIC VECTOR(3 downto 0);
signal output regmux lsb : STD LOGIC VECTOR(3 downto 0);
signal outuput bcd display0 : STD LOGIC VECTOR(6 downto 0);
signal outuput_bcd_display1 : STD_LOGIC_VECTOR(6 downto 0);
signal outuput_bcd_display0_8bits : STD_LOGIC_VECTOR(7 downto
```

```
0);
signal outuput bcd display1 8bits : STD LOGIC VECTOR(7 downto
0);
signal out_reg_display0 : STD_LOGIC_VECTOR(7 downto 0);
signal out reg display1 : STD LOGIC VECTOR(7 downto 0);
begin
counter: counter8bits
    PORT MAP (clk => clock, reset => reset, up down =>
updown, saida => output counter);
reg_in : reg
    GENERIC MAP (n \Rightarrow 8)
    PORT MAP (clk => clock, reset => reset, lr => lr,
dado_ent => dado_ent, saida => output_regin);
adder: adder8bits
    PORT MAP (A=>output counter, B=>output regin,
C=>output_adder);
subtractor: subtractor8bits
 PORT MAP (A => output counter, B => output regin, S
=>output subtractor);
output mux <= output adder when sel = '0' else
              output subtractor when sel = '1' else
              "00000000";
reg_mux : reg
    GENERIC MAP (n=>8)
    PORT MAP (clk => clock, reset => reset, lr => '1',
dado ent => output mux, saida => output regmux);
output regmux 1sb <= output regmux(3 downto ∅);
output regmux msb <= output regmux(7 downto 4);</pre>
bcd display0 : bcd
    PORT MAP (bin=>output_regmux_lsb,
dec=>outuput bcd display0);
```

```
bcd display1 : bcd
    PORT MAP (bin=>output regmux msb,
dec=>outuput bcd display1);
outuput_bcd_display0_8bits <= '0' & outuput_bcd_display0;</pre>
outuput_bcd_display1_8bits <= '0' & outuput_bcd_display1;</pre>
reg_bcd_display0 : reg
    GENERIC MAP (n=>8)
    PORT MAP (clk => clock, reset => reset, lr => '1',
        dado ent => outuput bcd display0 8bits, saida =>
out_reg_display0);
reg bcd display1 : reg
    GENERIC MAP (n=>8)
    PORT MAP (clk => clock, reset => reset, lr => '1',
        dado_ent => outuput_bcd_display1_8bits, saida =>
out reg display1);
display0 <= out reg display0(6 downto 0);</pre>
display1 <= out_reg_display1(6 downto 0);</pre>
-- Debugging signals
dbg counter <= output counter;</pre>
dbg regin <= output regin;</pre>
dbg_adder <= output_adder;</pre>
dbg subtractor <= output subtractor;</pre>
dbg output mux <= output mux;</pre>
dbg_regmux_lsb <= output_regmux_lsb;</pre>
dbg regmux msb <= output regmux msb;</pre>
end Behavioral;
```

```
-- counter8bits.vhd
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.NUMERIC_STD.ALL;
entity counter8bits is
    Port ( clk : in STD_LOGIC;
           reset : in STD_LOGIC;
           up down : in STD_LOGIC;
           saida : out STD_LOGIC_VECTOR (7 downto 0));
end counter8bits;
architecture Behavioral of counter8bits is
signal count : std logic vector(7 downto 0);
constant init_const : std_logic_vector(7 downto 0) :=
"00000000"; -- 00 sao os 2 nums mais significativos da
matricula
begin
process(clk, reset) begin
if (reset='0') then
   count <= init const;</pre>
elsif rising_edge(clk) then
    CASE up down is
        when '0' => count <=
std logic vector(unsigned(count)-1);
        when '1' => count <=
std_logic_vector(unsigned(count)+1);
        when others => count <= count;
    end case;
end if;
end process;
saida <= count;</pre>
end Behavioral;
```

```
-- reg.vhd
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.NUMERIC_STD.ALL;
entity reg is
    generic(n: natural);
    Port ( clk : in STD_LOGIC;
           reset : in STD LOGIC;
           lr : in STD_LOGIC;
           dado ent : in STD LOGIC VECTOR (n-1 downto 0);
           saida : out STD_LOGIC_VECTOR (n-1 downto 0));
end reg;
architecture Behavioral of reg is
signal output: STD LOGIC VECTOR (n-1 downto 0);
begin
process(clk, reset, lr, dado_ent) begin
    if (reset = '0') then
        output <= (others=>'0');
    elsif rising_edge(clk) then
        if (lr='1') then
            output <= dado_ent;</pre>
        end if;
    end if;
end process;
saida <= output;</pre>
end Behavioral;
```

```
-- adder8bits.vhd
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.NUMERIC_STD.ALL;

entity adder8bits is
    Port ( A : in STD_LOGIC_VECTOR (7 downto 0);
        B : in STD_LOGIC_VECTOR (7 downto 0);
        C : out STD_LOGIC_VECTOR (7 downto 0));
end adder8bits;

architecture Behavioral of adder8bits is
begin
    C <= STD_LOGIC_VECTOR(SIGNED(A) + SIGNED(B));
end Behavioral;</pre>
```

```
-- bcd.vhd
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.NUMERIC_STD.ALL;
entity bcd is
 Port (
   bin: in STD_LOGIC_VECTOR(3 downto 0);
   dec: out STD_LOGIC_VECTOR(6 downto 0)
 );
end bcd;
architecture Behavioral of bcd is
begin
   process(bin)
   begin
       case bin is
                               -- abcdefq
           when "0000" => dec <= "1111110"; -- #0 off G
            when "0001" => dec <= "0000110"; -- #1 on
e,f
            when "0010" => dec <= "1101101"; -- #2
off c,f
            when "0011" => dec <= "1111001"; -- #3
off e,f
            when "0100" => dec <= "0110011";
off a,d,e
            when "0101" => dec <= "1011011";
                                                 -- #5
off b,e
            when "0110" => dec <= "1011111";
off b
            when "0111" => dec <= "1110000"; -- #7 on
a,b,c
            when "1000" => dec <= "1111111"; -- #8 on
all
            when "1001" => dec <= "1111011"; -- #9
off e
            when "1010" => dec <= "1110111";
#10(A) off d
            when "1011" => dec <= "0011111";
#11(b) off a,b
```

2) Sintetize no VIVADO o VHDL circuito e informe a frequência e a utilização dos recursos

FPGA utilizado: xc7a12ti (Part: xc7a12ticsg325-1L)

Número de LUTs: **29** Número de flip-flops: **38**

Quantos ciclos de relógio demora para aparecer o número correto na saída do circuito quando o contador é atualizado? **3**

3) Descreva um testbench que estimule alguns casos de operação do circuito, por exemplo que o contador conte para cima e para baixo e que haja somas e subtrações. A representação dos números é em complemento de 2.


Copie e cole aqui o Testbench:


```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
entity tb mainCircuit is
-- Port ();
end tb mainCircuit;
architecture Behavioral of tb mainCircuit is
component mainCircuit is
    Port ( clock : in STD LOGIC;
           reset : in STD LOGIC;
           updown : in STD LOGIC;
           dado_ent : in STD_LOGIC_VECTOR(7 downto 0);
           lr : in STD LOGIC;
           sel : in STD LOGIC;
           display0 : out STD LOGIC VECTOR (6 downto 0);
           display1 : out STD_LOGIC_VECTOR (6 downto 0);
           -- debug signals
           dbg counter : out STD LOGIC VECTOR(7 downto 0);
           dbg_regin : out STD_LOGIC_VECTOR(7 downto 0);
           dbg adder : out STD LOGIC VECTOR(7 downto 0);
           dbg subtractor : out STD LOGIC VECTOR(7 downto 0);
           dbg output_mux : out STD_LOGIC_VECTOR(7 downto 0);
           dbg regmux lsb : out STD LOGIC VECTOR(3 downto 0);
           dbg regmux msb : out STD LOGIC VECTOR(3 downto 0)
          );
end component;
signal clock, reset, updown, lr, sel: STD_LOGIC;
signal dado ent : STD LOGIC VECTOR(7 downto 0);
signal display0, display1: STD_LOGIC_VECTOR (6 downto 0);
signal dbg counter, dbg regin, dbg adder, dbg subtractor,
dbg_output_mux : STD_LOGIC_VECTOR(7 downto 0);
signal dbg regmux lsb, dbg regmux msb : STD LOGIC VECTOR(3
downto 0);
constant clk_period : time := 20ns;
```

```
-- num de matricula 00302367
-- 67 em decimal => 43 em hex, 01000011 em binario
constant lsn matricula : std logic vector(7 downto 0) :=
"01000011";
begin
mainCircuit1 : mainCircuit
    PORT MAP (clock=>clock, reset=>reset, updown=>updown,
dado ent=>dado ent, lr=>lr,
        sel=>sel, display0=>display0, display1=>display1,
        dbg_counter=>dbg_counter,
        dbg regin=>dbg regin,
        dbg adder=>dbg adder,
        dbg subtractor=>dbg subtractor,
        dbg_output_mux=>dbg_output_mux,
        dbg regmux lsb=>dbg regmux lsb,
        dbg_regmux_msb=>dbg_regmux_msb);
process begin
    clock <= '1';
    wait for clk period/2;
    clock <= '0';
    wait for clk_period/2;
end process;
process begin
    wait for clk period;
    reset <= '0';
    dado_ent <= lsn_matricula;</pre>
    wait for clk period;
    reset <= '1';
    lr <= '1';</pre>
    updown <= '1';
    sel <= '0';
    wait for 3*clk_period;
    updown <= '0';
    sel <= '0';
    wait for 3*clk_period;
    updown <= '1';
    sel <= '1';
```

```
wait for 3*clk_period;
    updown <= '0';
    sel <= '1';
    wait for 3*clk_period;
    updown <= '1';
    sel <= '0';
    wait for 3.1*clk_period;
    reset <= '0';
    lr <= '0';
    wait for 2*clk_period;
    reset <= '1';
    wait for 3*clk_period;
    lr <= '1';
    updown <= '1';
    wait;
end process;
end Behavioral;
```

Copie e cole aqui o gráfico das simulações com ZOOM para poder observar os resultados.





Comente os resultados:

No primeiro gráfico, tentei buscar verificar se as operações up-down, de adição e subtração e de seleção estavam funcionando. Como pode-se verificar, tudo está conforme previsto, levando três bordas de subida de relógio para que mudanças em up-down, seleção e nas entradas chegassem ao display. Dessa forma, testei as combinações de *up-down* 0 e 1 com a *sel* 0 e 1. Em vermelho abaixo, pus a "decodificação" dos sinais do *display* para hexadecimal. Todos os sinais estão usando o RADIX em hexadecimal. Vale ressaltar que utilizei up = 1 e down = 0.

No segundo, busquei verificar se o reset (assíncrono) e o load estavam funcionando corretamente. Como pode-se observar, assim que o reset é acionado - fora da subida de clock -, os registradores *counter* e de *regin* são zerados instantâneamente. Assim que o reset volta a 1, na próxima subida clock, o contador (*counter*) volta a contar. Depois, quando o load volta a 1, após a próxima subida de clock, o registrador de entrada de dados (*regin*) volta a armazenar e a adição e a subtração voltam a levar em consideração o valor deste. Dessa forma, pude concluir que os resultados estão em conformidade ao esperado.