Home

МЭСМ-6

Проект МЭСМ-6 ставит целью разработать процессор с архитектурой БЭСМ-6 на основе технологии FPGA. Основные требования:

• Процессор, совместимый с БЭСМ-6 в режиме пользователя.
• Совместимость с имеющимся Pascal-компилятором от БЭСМ-6.
• Плата в формате Arduino, на основе FPGA Altera (предположительно Max10) или Xilinx (предположительно Spartan 6).
• Память данных не менее 24 кбайт (четыре листа).
• Память команд не менее 96 килобайт (16 листов).
• Консольный асинхронный порт с интерфейсом USB.
• Периферийные устройства UART, таймер, GPIO, SPI, I2C, прерывания в стиле, привычном для Arduino.

Разработка процессора ведётся на языке SystemVerilog (синтезируемое подмножество). В качестве симулятора используется бесплатная версия Modelsim, входящая в состав Altera Quartus Prime Lite. Пригождается опыт, накопленный при разработке микро-БЭСМ.

В качестве основного инструмента для составления программ для МЭСМ-6 предполагается оболочка Arduino IDE с компилятором Pascal, восстановленным Леонидом Брухисом в исходных текстах. Кросс-ассемблер и линкер будет изготовлен из as и ld от Эльбруса-Б (есть исходники).

Документация:

• Архитектура МЭСМ-6
• Микроархитектура процессора МЭСМ-6
• Модель Digital
• Карта памяти команд
• Карта памяти данных