

Σχολή Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών

Συστήματα Μικροϋπολογιστών [Ροή Υ]

2 η Ομάδα Ασκήσεων

Δημήτρης Δήμος

031 17 165

6° Εξάμηνο

Μάιος 2020

1^{n} , 2^{n} , 3^{n} και 4^{n} Άσκηση

Στον προσομοιωτή του εκπαιδευτικού προγράμματος μLab αναπτύχθηκαν τα πρόγραμματα group2.ex1.8085, group2.ex2.8085, group2.ex3ii.8085, group2.ex3iii.8085 και group2.ex4.8085 σε assembly, τέτοια ώστε να πληρούν τα ζητούμενα των αντίστοιχων εκφωνήσεων. Οι κώδικες βρίσκονται στο συμπιεσμένο αρχείο που παραδώθηκε και περιλαμβάνουν διευκρυνιστικά σχόλια αναφορικά με τις επιμέρους λειτουργίες που επιτελούν οι υπορουτίνες προκειμένου να επιτευχθεί το επιθυμητό αποτέλεσμα.

5^η Άσκηση

Η οργάνωση που παρουσιάζεται αφορά μνήμη SRAM μεγέθους 128 x 4 bit. Επομένως, συμπεραίνουμε ότι η μνήμη έχει χώρο για 128 λέξεις μεγέθους 4 bit. Χωρίζουμε, λοιπόν, την μνήμη σε 4 τμήματα - τράπεζες που το καθένα έχει μέγεθος 128 bit. Κάθε λέξη "μοιράζει" από ένα bit σε κάθε τράπεζα. Η κάθε τράπεζα θα έχει δύο διαστάσεις α και β, τέτοιες ώστε α x β = 128. Επιλέγουμε, αυθαίρετα (με σκοπό να επιτύχουμε σχήμα όσο πιο κοντά στο τετραγωνικό), διαστάσεις 16 x 8.

Για να επιλέξουμε γραμμή χρειαζόμαστε $log_216 = 4$ bit διεύθυνσης Για να επιλέξουμε στήλη χρειαζόμαστε $log_28 = 3$ bit διεύθυνσης

Για τους λόγους αυτούς, οι ακροδέκτες διευθύνσεων Α0 έως Α2 χρησιμοποιούνται για την επιλογή στήλης, με χρήση πολυπλεκτών-αποπλεκτών 8-σε-1 και οι ακροδέκτες διευθύνσεων Α3 έως Α6 χρησιμοποιούνται για την επιλογή γραμμής, με χρήση αποκωδικοποιητή 4-σε-16.

Οι ακροδέκτες D0 έως D3 είναι οι ακροδέκτες εισόδου/εξόδου 4 bit και τα σήματα $\overline{\text{CS}}$, $\overline{\text{WE}}$, $\overline{\text{RD}}$ μέσω των αντίστοιχων ακροδεκτών επιτρέπουν ή αποτρέπουν τις λειτουργίες εγγραφής και ανάγνωσης. Τα παραπάνω εξηγούνται αναλυτικότερα μέσα από ένα παράδειγμα.

Έστω ότι επιθυμούμε να:

- 1) εγγράψουμε την λέξη 0101 στην θέση μνήμης 0010101 και ύστερα να
- 2) διαβάσουμε την λέξη της θέσης μνήμης 0100010

Για την πραγματοποίηση του (1):

Αρχικά, στις εισόδους διεύθυνσης ΑΟ έως Α7 εφαρμόζεται η διεύθυνση εγγραφής, δηλαδή η 0010101. Εφαρμόζονται τα δεδομένα προς εγγραφή (δηλαδή η λέξη 0101) τους ακροδέκτες εισόδου DO έως D3. Στέλνεται αρνητικός παλμός στον ακροδέκτη επιλογής $\overline{\text{CS}}$ του κατάλληλου ολοκληρωμένου κυκλώματος SRAM και προκειμένου να γίνει η εγγραφή της λέξης στέλνεται αρνητικός παλμός στον ακροδέκτη $\overline{\text{WE}}$, ενώ στον ακροδέκτη $\overline{\text{RD}}$ στέλνεται θετικός παλμός. Έτσι η έξοδος της άνω πύλης AND (write) γίνεται 1 και της κάτω (read) 0. Επιλέγεται, δηλαδή, το chip για χρήση και σημαίνεται η εγγραφή στη μνήμη, ενώ αποτρέπεται η ανάγνωση.

Οι τρισταθείς buffers που "κοιτούν" προς τα δεξιά ενεργοποιούνται κι επιτρέπουν την διέλευση των σημάτων D0 έως D3, ενώ οι τρισταθείς buffers που "κοιτούν" προς τα αριστερά τίθενται σε κατάσταση υψηλής αντίστασης.

Έτσι, τα δεδομένα D0 έως D3 φτάνουν στους πολυπλέκτες-αποπλέκτες (λειτουργία αποπλέκτη) και τα σήματα επιλογής A0 έως A2 οδηγούν το καθένα στη στήλη 101 (δηλαδή 5 στο δεκαδικό) της αντίστοιχης τράπεζας. Τα σήματα A3 έως A6 επιλέγουν στη σειρά που αντιστοιχεί στον ελαχιστόρο 0010, δηλαδή τη σειρά 2 στο δεκαδικό.

Έτσι, το bit D0 της λέξης μας εγγράφεται στην πρώτη από αριστερά τράπεζα στη θέση (2, 5), το bit D1 της λέξης εγγράφεται στη δεύτερη από αριστερά τράπεζα στη θέση

(2, 5), το bit D2 της λέξης εγγράφεται στην τρίτη από αριστερά τράπεζα στη θέση (2, 5) και το bit D3 της λέξης εγγράφεται στην τέταρτη από αριστερά τράπεζα στη θέση (2, 5).


Για την πραγματοποίηση του (2):

Αρχικά, στις εισόδους διεύθυνσης ΑΟ έως Α7 εφαρμόζεται η διεύθυνση ανάγνωσης, δηλαδή η 0100010. Στέλνεται αρνητικός παλμός στον ακροδέκτη επιλογής $\overline{\text{CS}}$ του κατάλληλου ολοκληρωμένου κυκλώματος SRAM και προκειμένου να γίνει η ανάγνωση της λέξης στέλνεται αρνητικός παλμός στον ακροδέκτη $\overline{\text{RD}}$, ενώ στον ακροδέκτη $\overline{\text{WE}}$ στέλνεται θετικός παλμός. Έτσι η έξοδος της κάτω πύλης AND (read) γίνεται 1 και της άνω (write) 0. Επιλέγεται, δηλαδή, το chip για χρήση και σημαίνεται η ανάγνωση της μνήμη, ενώ αποτρέπεται η εγγραφή.

Οι τρισταθείς buffers που "κοιτούν" προς τα δεξιά τίθενται σε κατάσταση υψηλής αντίστασης, ενώ οι τρισταθείς buffers που "κοιτούν" προς τα αριστερά ενεργοποιούνται.

Τα σήματα Α3 έως Α6 επιλέγουν στη σειρά που αντιστοιχεί στον ελαχιστόρο 0100, δηλαδή τη σειρά 4 στο δεκαδικό. Τα σήματα επιλογής Α0 έως Α2 επιτρέπουν στα bit των στηλών 010 (δηλαδή 2 στο δεκαδικό) της σειράς 4 να φτάσουν στις εξόδους των πολυπλεκτών – αποπλεκτών (λειτουργία πολυπλέκτη). Τα bits περνούν μέσα από τους τρισταθείς buffers που "κοιτούν" αριστερά και φτάνουν στις εξόδους D0 έως D3.

Εάν συμβεί σφάλμα και σταλεί αρνητικός παλμός στους ακροδέκτες WE και RD ταυτόχρονα, τότε τα σήματα αλληλοακυρώνονται, αφού δίνουν από μία είσοδο 0 και στις δύο AND, δημιουργώντας σε αυτές έξοδο 0 και θέτοντας όλους τους τρισταθείς buffers σε κατάσταση υψηλής αντίστασης, ώστε να αποφευχθεί η σύγκρουση και πιθανή ζημιά πληροφορίας.



6η Άσκηση

Το σύστημα μνήμης προς σχεδίαση συνίσταται από τα εξής ολοκληρωμένα, που βρίσκονται σε διαδοχικές θέσεις χωρίς κενά:

✓ ROM1: 2k x 8 bit = 2k byte
 ✓ ROM2: 4k x 8 bit = 4k byte
 ✓ SRAM1: 2k x 8 bit = 2k byte
 ✓ SRAM1: 8k x 8 bit = 8k byte

Εφόσον, στο σχεδιαζόμενο σύστημα συμμετέχει ο μΕ 8085, η αναπαράσταση των δεδομένων απαιτεί 8 bits, δηλαδή οι λέξεις είναι 8 bit = 1 byte η κάθε μία. Επιπλέον, οι διευθύνσεις μνήμης αποτελούνται από το πολύ 16 bit (A_0 - A_{15}). Άρα:

- \checkmark οι λέξεις που αποθηκεύονται στην ROM1 είναι σε πλήθος $2k = 2^{11}$ λέξεις και απαιτούνται 11 bytes (A_0 A_{10}) για την διευθυνσιοδότησή τους.
- ν οι λέξεις που αποθηκεύονται στην ROM2 είναι σε πλήθος $4k = 2^{12}$ λέξεις και απαιτούνται 12 bytes $(A_0 A_{11})$ για τη διευθυνσιοδότησή τους.
- ✓ οι λέξεις που αποθηκεύονται στην SRAM1 είναι σε πλήθος $2k = 2^{11}$ λέξεις και απαιτούνται 11 bytes ($A_0 A_{10}$) για την διευθυνσιοδότησή τους.
- ν οι λέξεις που αποθηκεύονται στην SRAM2 είναι σε πλήθος $2k = 2^{13}$ λέξεις και απαιτούνται 13 bytes $(A_0 A_{12})$ για την διευθυνσιοδότησή τους.

Τα παραπάνω δεδομένα είναι αρκετά για να σχεδιάσουμε τον χάρτη μνήμης του συστήματός μας.

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	ADDRESS	MEMORY
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0000	ROM1 - 2k
0	0	0	0	0	1	1	1	1	1	1	1	1	1	1	1	07FF	
0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0800	DOMA: 41
0	0	0	1	0	1	1	1	1	1	1	1	1	1	1	1	17FF	ROM2 - 4k
0	0	0	1	1	0	0	0	0	0	0	0	0	0	0	0	1800	CDANA1 2k
0	0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1FFF	SRAM1 - 2k
0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	2000	CDANA2 OL
0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	3FFF	SRAM2 - 8k

Παρατηρούμε ότι τα bit A_{15} και A_{14} δεν χρησιμοποιούνται για τον προσδιορισμό καμίας θέσης μνήμης (έχουν για όλες τις θέσεις μνήμης τιμή 00). Χρησιμοποιούνται, λοιπόν, ως επίτρεψη στον αποκωδικοποιητή (1η υλοποίηση) ή στις λογικές πύλες του δευτέρου τρόπου.

Τα bit A₁₁, A₁₂ και A₁₃ χρησιμοποιούνται για την επιλογή του επιθυμητού ολοκληρωμένου (ROM1, ROM2, SRAM1 ή SRAM2) καθώς ένας ή δύο συνδυασμοί αυτών προσδιορίζουν μοναδικά τις περιοχές μνήμης που αντιστοιχούν στο κάθε ολοκληρωμένο.

Συγκεκριμένα:

- \checkmark A₁₃A₁₂A₁₁ = 000 \rightarrow ROM1
- \checkmark A₁₃A₁₂A₁₁ = 001 και A₁₃A₁₂A₁₁ = 010 \rightarrow ROM2
- $A_{13}A_{12}A_{11} = 011 \rightarrow SRAM1$
- $A_{13}A_{12}A_{11} = 100$, $A_{13}A_{12}A_{11} = 101$, $A_{13}A_{12}A_{11} = 110$, $A_{13}A_{12}A_{11} = 111 \rightarrow SRAM2$

Πριν προχωρήσουμε στον τελικό σχεδιασμό μένει να προσδιορίσουμε εξονυχιστικά τον τρόπο επιλογής ολοκληρωμένου.

Για το σκοπό αυτό, έχουμε στη διάθεσή μας τα bit A₁₃, A₁₂ και A₁₁.

α) Αν κάνουμε **χρήση αποκωδικοποιητή και πυλών** τότε ακολουθούμε τις εξής σχεδιαστικές κινήσεις:


Χρησιμοποιούμε αποκωδικοποιητή $3-\sigma\epsilon-8$ [74LS138]. Ο αποκωδικοποιητής παίρνει ως εισόδους τα A_{13} , A_{12} , A_{11} και τα A_{15} , A_{14} ως επιτρέψεις. Έτσι, μόνο όταν $A_{15}=A_{14}=0$ θα μπορεί μέσω του αποκωδικοποιητή να γίνει επιλογή μνήμης. Ανάλογα, με τον συνδυασμό των A_{13} , A_{12} , A_{11} όλες οι έξοδοι του αποκωδικοποιητή γίνονται 1 εκτός από αυτή που αντιστοιχεί στο συμπλήρωμα του ελαχιστόρου που καθορίζει η είσοδος. Οι έξοδοι του αποκωδικοποιητή συνδέθηκαν με τρόπο που φαίνεται στο παρακάτω σχήμα, σύμφωνα με τις παρακάτω σχέσεις:

$$CE_0 = 1$$
 ($\overline{CE}_0 = 0$) όταν $A_{13}A_{12}A_{11} = 000$, δηλαδή όταν $Y_0 = 1 \Rightarrow \overline{Y}_0 = 0$
 $\Rightarrow \overline{CE}_0 = \overline{Y}_0$


$$CE_1 = 1$$
 ($\overline{CE}_1 = 0$) όταν $A_{13}A_{12}A_{11} = 001$ ή $A_{13}A_{12}A_{11} = 010$, δηλαδή όταν $Y_1 + Y_2 = 1 \Rightarrow \overline{Y}_1 \overline{Y}_2 = 0$ $\Rightarrow \overline{CE}_1 = \overline{Y}_1 \overline{Y}_2$

$$CE_2 = 1$$
 ($\overline{CE}_2 = 0$) όταν $A_{13}A_{12}A_{11} = 011$, δηλαδή όταν $Y_3 = 1 \Rightarrow \overline{Y}_3 = 0$
 $\Rightarrow \overline{CE}_2 = \overline{Y}_3$

$$\begin{split} \mathsf{CE}_3 &= 1 \ (\overline{\mathsf{CE}}_3 = 0) \ \acute{o}\tau\alpha\nu \ \mathsf{A}_{13} \mathsf{A}_{12} \mathsf{A}_{11} = 100 \ \acute{\eta} \ \mathsf{A}_{13} \mathsf{A}_{12} \mathsf{A}_{11} = 101 \ \acute{\eta} \ \mathsf{A}_{13} \mathsf{A}_{12} \mathsf{A}_{11} = 110 \ \acute{\eta} \ \mathsf{A}_{13} \mathsf{A}_{12} \mathsf{A}_{11} = 111, \\ \delta \eta \lambda \alpha \delta \acute{\eta} \ \acute{o}\tau\alpha\nu \ \mathsf{Y}_3 + \mathsf{Y}_4 + \mathsf{Y}_5 + \mathsf{Y}_6 = 1 \Rightarrow \ \overline{\mathsf{Y}}_4 \ \overline{\mathsf{Y}}_5 \ \overline{\mathsf{Y}}_6 \ \overline{\mathsf{Y}}_7 = 0 \\ \Rightarrow \overline{\mathsf{CE}}_3 &= \ \overline{\mathsf{Y}}_4 \ \overline{\mathsf{Y}}_5 \ \overline{\mathsf{Y}}_6 \ \overline{\mathsf{Y}}_7 \end{split}$$



β) Αν κάνουμε χρήση αποκλειστικά λογικών πυλών τότε χρησιμοποιούμε κατάλληλο συνδυασμό πυλών ώστε να φτάνει αρνητικός παλμός μόνο στο chip που θέλουμε κάθε φορά να προσπελάσουμε. Επισημαίνεται ότι μόνο το bit A_{13} είναι υπεύθυνο για την επιλογή της SRAM2, καθώς μόνο αυτή μπορεί να επιλεχθεί με $A_{13} = 1$.



7η Άσκηση

Τα διαθέσιμα ολοκληρωμένα κυκλώματα είναι:

- **❤** ROM 16kB
- **▼** RAM 4kB
- **▼** RAM 8kB

Ένας συνδυασμός που να επιτρέπει τον σχεδιασμό χάρτη μνήμης, όπως αυτός ζητείται από την εκφώνηση, είναι να χρησιμοποιήσουμε:

- 1) μία μνήμη ROM των 16kB, της οποίας τα πρώτα 4kB θα αντιστοιχιστούν στις θέσεις μνήμης 0000H έως 0FFFH και τα υπόλοιπα 12kB θα αντιστοιχιστούν στις θέσεις μνήμης 4000H έως 6FFFH,
- 2) μία μνήμη RAM των 4kB αντιστοιχιζόμενη στις θέσεις μνήμης 1000H έως 1FFFH
- 3) μία μνήμη RAM των 8kB αντιστοιχιζόμενη στις θέσεις μνήμης 2000Η έως 3FFFH.

Ο χάρτης μνήμης είναι:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	ADDRESS	MEMORY
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0000H	ROM
0	0	0	0	1	1	1	1	1	1	1	1	1	1	1	1	OFFFH	
0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	1000H	D A A 4.1
0	0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1FFFH	RAM1
0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	2000H	D 4 1 4 2
0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	3FFFH	RAM2
0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	4000H	DOM
0	1	1	0	1	1	1	1	1	1	1	1	1	1	1	1	6FFFH	ROM

Παρατηρούμε ότι το bit A₁₅ δεν χρησιμοποιείται για τον προσδιορισμό καμίας θέσης μνήμης (έχει για όλες τις θέσεις μνήμης τιμή 0). Χρησιμοποιείται, λοιπόν, ως επίτρεψη στον αποκωδικοποιητή που επιλέγει ολοκληρωμένο για προσπέλαση.

Ακόμη:

 \checkmark οι λέξεις που αποθηκεύονται στην ROM είναι σε πλήθος $16k = 2^{14}$ λέξεις και απαιτούνται 14 bytes ($A_0 - A_{13}$) για την διευθυνσιοδότησή τους.

- νοι λέξεις που αποθηκεύονται στην RAM1 είναι σε πλήθος $4k = 2^{12}$ λέξεις και απαιτούνται 12 bytes $(A_0 A_{11})$ για την διευθυνσιοδότησή τους.
- νοι λέξεις που αποθηκεύονται στην RAM2 είναι σε πλήθος $8k = 2^{13}$ λέξεις και απαιτούνται 13 bytes $(A_0 A_{12})$ για την διευθυνσιοδότησή τους.

Τα bit A₁₂, A₁₃ και A₁₄ χρησιμοποιούνται για την επιλογή του επιθυμητού ολοκληρωμένου (ROM, RAM1 ή RAM2) καθώς ένας ή δύο συνδυασμοί αυτών προσδιορίζουν μοναδικά τις περιοχές μνήμης που αντιστοιχούν στο κάθε ολοκληρωμένο.

Συγκεκριμένα:

$$\checkmark$$
 A₁₄A₁₃A₁₂ = 000 και A₁₄A₁₃A₁₂ = 100, A₁₄A₁₃A₁₂ = 101 και A₁₄A₁₃A₁₂ = 110 \rightarrow ROM

$$\checkmark$$
 A₁₄A₁₃A₁₂ = 001 → RAM1

$$\checkmark$$
 A₁₄A₁₃A₁₂ = 010 και A₁₄A₁₃A₁₂ = 011 \rightarrow RAM2

Οι έξοδοι του αποκωδικοποιητή συνδέθηκαν σύμφωνα με τις παρακάτω σχέσεις. Από τον χάρτη μνήμης συμπεραίνουμε:

$$\begin{split} \text{CS}_0 &= 1 \ (\overline{\text{CS}}_0 = 0) \ \acute{o}\tau\alpha\nu \ A_{13}A_{12}A_{11} = 000, \ A_{13}A_{12}A_{11} = 100, \ A_{13}A_{12}A_{11} = 101, \ A_{13}A_{12}A_{11} = 110 \ \delta\eta\lambda\alpha\delta\acute{\eta} \\ \acute{o}\tau\alpha\nu \ Y_0 + Y_4 + Y_5 + Y_6 = 1 \Rightarrow \overline{Y}_0 \ \overline{Y}_4 \overline{Y}_5 \overline{Y}_6 = 0 \\ &\Rightarrow \overline{\textbf{CS}}_0 = \overline{\textbf{Y}}_0 \ \overline{\textbf{Y}}_4 \overline{\textbf{Y}}_5 \overline{\textbf{Y}}_6 \end{split}$$

$$CS_1 = 1$$
 ($\overline{CS}_1 = 0$) όταν $A_{13}A_{12}A_{11} = 001$, δηλαδή όταν $Y_1 = 1 \Rightarrow \overline{Y}_1 = 0$
 $\Rightarrow \overline{\textbf{CS}_1} = \overline{\textbf{Y}_1}$

$$CS_2 = 1$$
 ($\overline{CS}_2 = 0$) όταν $A_{13}A_{12}A_{11} = 010$, $A_{13}A_{12}A_{11} = 011$ δηλαδή όταν $Y_2 + Y_3 = 1 \Rightarrow \overline{Y}_2\overline{Y}_3 = 0$ $\Rightarrow \overline{CS}_2 = \overline{Y}_2\overline{Y}_3$

Για την επίτρεψη του Latch της θύρας εισόδου 7000Η κάνουμε χρήση πύλης **AND** με 16 εισόδους, η οποία δίνει στην έξοδο 1 αν:

$$A_{15}A_{14}A_{13}A_{12}A_{11}A_{10}A_{9}A_{8}A_{7}A_{6}A_{5}A_{4}A_{3}A_{2}A_{1}A_{0} = 0111000000000000$$

Για την επίτρεψη του Latch της θύρας εισόδου 70H κάνουμε χρήση του \overline{Y}_7 .

Η μνήμη ROM λαμβάνει τα bits A_0 έως A_{11} από το **address bus** και τα bit A_{12} και A_{13} από τις εξόδους των πυλών **XOR** που φαίνονται στο παρακάτω σχήμα. Αυτό συμβαίνει, ώστε τα bit A_{12} και A_{13} να μετατρέπουν τις διευθύνσεις του χάρτη μνήμης που αντιστοιχούν σε θέσεις της ROM που δεν είναι στο πρώτο τμήμα της (0000H – 0FFFH) σε συνεχόμενες θέσεις εσωτερικά στο ολοκληρωμένο (δηλαδή γίνεται αντιστοίχιση των διευθύνσεων 4000H έως 6FFFH του χάρτη μνήμης στις διευθύνσεις 1000H έως 3FFFH της ROM).

Παρουσιάζεται, στη συνέχεια, το ζητούμενο μΥ – Σ:

