
VHDL 및 실습

State Machine

과목	VHDL 및 실습
----	-----------

학과	전자공학과
----	-------

학번	2011144024
----	------------

이름	유대성 (오전)
----	----------

제출일	
-----	--


담당교수	최종성 교수님
------	---------

1. 주제 및 배경이론

i VHDL의 계층구조를 이해하고 디지털 시계를 설계해보자.

상태 기계(State Machine)

FSM(Finite State Machine) : 유한 상태 기계, FA(Finite Automaton, 유한 오토마톤)이라고도 불린다. 컴퓨터 사이언스 중 하나인 **오토마타**로 표현되는 하나의 설계도이다. 컴퓨터 프로그램과 전자 논리 회로를 설계하는 데에 주로 사용되며 간단히 상태 기계라고 부르기도 한다. FSM은 유한한 개수의 상태를 가질 수 있는 오토마타, 즉 추상 기계라고 할 수 있으며 이러한 기계는 한 번에 오로지 하나의 상태만을 가지게 되며, 현재 상태(Current State)란 임의의 주어진 시간의 상태를 칭한다. 이러한 기계는 어떠한 사건(Event)에 의해 한 상태에서 다른 상태로 변화할 수 있으며 이를 전이(Transition)이라 한다. 특정한 FSM은 현재 상태에서 가능한 전이 상태와, 이러한 전이를 유발하는 조건들의 집합으로서 정의한다.



위 그림에서 보이듯 각각의 상태는 원을 통해 표시되며 현재 상태에서 다른 상태로의 전이는 화살표를 통해 나타내어진다. 이를 통해 하나의 상태도가 완성되며 오토마타 이론에 의해 그려진 FSM이라고 할 수 있다.

Gray Code

이론상의 값과 실제의 값이 일치하는 경우는 극히 드물다. 우리가 사용하는 보드에서도 비슷한 현상이 일어난다. 두 파형 간의 관계에서 클리치가 발생하는 이유처럼 두 파형의 변화는 정확히 일치할 수 없기 때문에 원치 않는 결과를 발생시키게 된다. BCD 코드를 보자. 1에서 2로 변할 때 0001은 0010으로 두 비트가 동시에 바뀌었다. 하지만 두 과정은 결코 동시에 일어날 수 없기에 1번 비트가 먼저 변경될 경우 짧은 시간 동안 0011이라는 파형이 발생될 것이고 0번 비트가 먼저 변경될 경우엔 0000이 중간에 발생할 것이다. 이 같은 원치 않는 값을 줄이기 위해 Gray Code를 사용하는 데 이는 인접한 두 값을 하나의 비트만을 바꾸어 표현하는 것이다.

십진법	BCD 코드	그레이 코드	십진법	BCD 코드	그레이 코드
0	0000	0000	8	1000	1100
1	0001	0001	9	1001	1101
2	0010	0011	10	1010	1111
3	0011	0010	11	1011	1110
4	0100	0110	12	1100	1010
5	0101	0111	13	1101	1011
6	0110	0101	14	1110	1001
7	0111	0100	15	1111	1000

2 진수에서 그레이 코드로 변환하는 방법

- ① 2진수의 최상위 비트를 그대로 내려준다.
- ② 두번째 비트부터는 자신과 그 앞자리에 놓인 비트를 XOR 시킨다

소스코드 및 코드 설명(3, 4 단계 함께 기술)

i 소스코드를 설명과 함께 기술한다.

2. 시뮬레이션 결과 및 설명(3, 4 단계 함께 기술)

i 코드 시뮬레이션과 그 결과를 기술한다.


BCD Counter

Counter 를 통해 설계하는 10 진 카운터가 아닌 상태머신에 의해 동작하는 10 진 카운터를 설계해보자.


1. VHDL 작성

```
1 library ieee;
2   use ieee.std_logic_1164.all;
3   use ieee.std_logic_arith.all;
4   use ieee.std_logic_unsigned.all;
5
6 entity bcd_counter is
7   port(
8     nRst : in std_logic;
9     clk : in std_logic;
10    count : out std_logic_vector(3 downto 0)
11  );
12 end bcd_counter;
13
14 architecture state_machine of bcd_counter is
15   type state_type is (zero, one, two, three, four, five, six, seven, eight, nine);
16   signal state : state_type;
17 begin
18   state_move : process(nRst, clk)
19   begin
20     if(nRst = '0') then
21       state <= zero;
22     elsif rising_edge(clk) then
23       case state is
24         when zero => state <= one;
25         when one => state <= two;
26         when two => state <= three;
27         when three => state <= four;
28         when four => state <= five;
29         when five => state <= six;
30         when six => state <= seven;
31         when seven => state <= eight;
32         when eight => state <= nine;
33         when nine => state <= zero;
34         when others => state <= zero;
35       end case;
36     end if;
37   end process;
38
39   count <= "0000" when state = zero else
40     "0001" when state = one else
41     "0010" when state = two else
42     "0011" when state = three else
43     "0100" when state = four else
44     "0101" when state = five else
45     "0110" when state = six else
46     "0111" when state = seven else
47     "1000" when state = eight else
48     "1001" when state = nine else
49     "0000";
50 end state_machine;
```


2. Function simulation



3. State diagram



4. RTL Viewer



Gray Code Counter


상태 머신에 의해 동작하는 Gray code counter 을 설계해보자.

1. VHDL 작성


```
1 library ieee;
2   use ieee.std_logic_1164.all;
3   use ieee.std_logic_arith.all;
4   use ieee.std_logic_unsigned.all;
5
6 entity gray_counter is
7   port(
8     nRst : in std_logic;
9     clk : in std_logic;
10    count : out std_logic_vector(2 downto 0)
11  );
12 end gray_counter;
13
14 architecture state_machine of gray_counter is
15   type state_type is (s0, s1, s2, s3, s4, s5, s6, s7);
16   signal state : state_type;
17 begin
18   state_move : process(nRst, clk)
19   begin
20     if(nRst = '0') then
21       state <= s0;
22     elsif rising_edge(clk) then
23       case state is
24         when s0 => state <= s1;
25         when s1 => state <= s2;
26         when s2 => state <= s3;
27         when s3 => state <= s4;
28         when s4 => state <= s5;
29         when s5 => state <= s6;
30         when s6 => state <= s7;
31         when s7 => state <= s0;
32         when others => state <= s0;
33       end case;
34     end if;
35   end process;
36
37   count <= "000" when state = s0 else
38     "001" when state = s1 else
39     "011" when state = s2 else
40     "010" when state = s3 else
41     "110" when state = s4 else
42     "111" when state = s5 else
43     "101" when state = s6 else
44     "100" when state = s7 else
45     "000";
46 end state_machine;
```

Colored by Color Scripter 


2. Function simulation



3. State diagram



4. RTL Viewer



Dual Counter


10 진 기능과 16 진 카운팅 기능이 있는 듀얼 카운터를 상태 머신을 사용하여 구현해보자.

1. VHDL 작성


```
1 library ieee;
2   use ieee.std_logic_1164.all;
3   use ieee.std_logic_arith.all;
4   use ieee.std_logic_unsigned.all;
5
6 entity dual_counter is
7   port(
8     nRst : in std_logic;
9     clk : in std_logic;
10    sw_a : in std_logic;
11    sw_b : in std_logic;
12    count : out std_logic_vector(3 downto 0)
13  );
14 end dual_counter;
15
16 architecture state_machine of dual_counter is
17   type state_type is (IDLE, STATE_A, STATE_B);
18   signal state : state_type;
19   signal cnt : std_logic_vector(3 downto 0);
20 begin
21   process(nRst, clk)
22   begin
23     if(nRst = '0') then
24       state <= IDLE;
25       cnt <= (others => '0');
26     elsif rising_edge(clk) then
27       case state is
28         when IDLE =>
29           if(sw_a = '1') then state <= STATE_A;
30           elsif(sw_b = '1') then state <= STATE_B;
31           else state <= IDLE;
32           end if;
33           cnt <= (others => '0');
34         when STATE_A =>
35           if(cnt = 9) then
36             cnt <= (others => '0');
37             state <= IDLE;
38           else
39             cnt <= cnt+1;
40           end if;
41         when STATE_B =>
42           if(cnt = 15) then
43             cnt <= (others => '0');
44             state <= IDLE;
45           else
46             cnt <= cnt+1;
47           end if;
48         when others =>
49           state <= IDLE;
50       end case;
51     end if;
52   end process;
53   count <= cnt;
54 end state_machine;
```

Colored by Color ScripterCS


2. Function simulation



3. State diagram



4. RTL Viewer




Stepping Motor

Direction 을 지정하여 시계, 반시계 방향으로 회전하는 모터를 만들어 보자.


1. VHDL 작성

```
1 library ieee;
2   use ieee.std_logic_1164.all;
3   use ieee.std_logic_arith.all;
4   use ieee.std_logic_unsigned.all;
5
6 entity stepping_motor is
7   port(
8     nRst : in std_logic;
9     clk : in std_logic;
10    dir : in std_logic;
11    result : out std_logic_vector(3 downto 0)
12  );
13 end stepping_motor;
14
15 architecture state_machine of stepping_motor is
16   type state_type is (s0, s1, s2, s3);
17   signal state : state_type;
18 begin
19   process(nRst, clk)
20   begin
21     if(nRst = '0') then
22       state <= s0;
23     elsif rising_edge(clk) then
24       case state is
25         when s0 =>
26           if(dir = '1') then state <= s1;
27           else state <= s3;
28           end if;
29         when s1 =>
30           if(dir = '1') then state <= s2;
31           else state <= s2;
32           end if;
33         when s2 =>
34           if(dir = '1') then state <= s3;
35           else state <= s1;
36           end if;
37         when s3 =>
38           if(dir = '1') then state <= s0;
39           else state <= s0;
40           end if;
41         when others =>
42           state <= s0;
43         end case;
44       end if;
45     end process;
46
47     result <= "0001" when state = s0 else
48               "0010" when state = s1 else
49               "0100" when state = s2 else
50               "1000" when state = s3 else
51               "0000";
52
53 end state_machine;
```


2. Function simulation



3. State diagram



4. RTL Viewer




ADC Controller

앞에서 구상한 ADC Controller 를 직접 설계하여 보자.


1. VHDL 작성

```
1 library ieee;
2   use ieee.std_logic_1164.all;
3   use ieee.std_logic_arith.all;
4   use ieee.std_logic_unsigned.all;
5
6 entity adc_control is
7   port(
8     nRst : in std_logic;
9     clk : in std_logic;
10    t : in std_logic;
11    dr : in std_logic;
12    sc : out std_logic;
13    oe : out std_logic
14  );
15 end adc_control;
16
17 architecture BEH of adc_control is
18   type state_type is (IDLE, START, WAIT_CONV, DATA_READ);
19   signal state : state_type;
20 begin
21   process(nRst, clk)
22   begin
23     if(nRst = '0') then
24       state <= IDLE;
25       sc <= '0';
26       oe <= '0';
27     elsif rising_edge(clk) then
28       case state is
29         when IDLE =>
30           if(t = '1') then
31             state <= START;
32             sc <= '1';
33             oe <= '0';
34           else
35             state <= IDLE;
36             sc <= '0';
37             oe <= '0';
38           end if;
39         when START =>
40           state <= WAIT_CONV;
41           sc <= '0';
42           oe <= '0';
43         when WAIT_CONV =>
44           if(dr = '1') then
45             state <= DATA_READ;
46             sc <= '0';
47             oe <= '1';
48           else
49             state <= WAIT_CONV;
50             sc <= '0';
51             oe <= '0';
52           end if;
53         when DATA_READ =>
54           state <= IDLE;
55           sc <= '0';
56           oe <= '0';
57         when others =>
58           state <= IDLE;
59         end case;
60       end if;
61     end process;
62 end BEH;
```


2. Function simulation



3. State diagram



4. RTL Viewer




ADC Model

앞에서 설계한 ADC Controller 시뮬레이션을 위한 ADC Model 을 설계해 보자.


1. VHDL 작성

```
1 library ieee;
2   use ieee.std_logic_1164.all;
3   use ieee.std_logic_arith.all;
4   use ieee.std_logic_unsigned.all;
5
6 entity adc is
7   port(
8     nRst : in std_logic;
9     clk : in std_logic;
10    dr : out std_logic;
11    sc : in std_logic;
12    oe : in std_logic;
13    data : out std_logic_vector(3 downto 0)
14  );
15 end adc;
16
17 architecture BEH of adc is
18   type state_type is (IDLE, WAIT_CONV, CPLT_CONV, DATA_OE);
19   signal state : state_type;
20   signal cnt : std_logic_vector(3 downto 0);
21 begin
22   process(nRst, clk)
23   begin
24     if(nRst = '0') then
25       state <= IDLE;
26       dr <= '0';
27       cnt <= (others => '0');
28     elsif rising_edge(clk) then
29       case state is
30         when IDLE =>
31           if(sc = '1') then
32             state <= WAIT_CONV;
33             dr <= '0';
34           else
35             state <= IDLE;
36             dr <= '0';
37           end if;
38         when WAIT_CONV =>
39           if(cnt = 10) then
40             state <= CPLT_CONV;
41             dr <= '1';
42           else
43             cnt <= cnt+1;
44           end if;
45         when CPLT_CONV =>
46           if(oe = '1') then
47             state <= DATA_OE;
48             dr <= '0';
49           else
50             state <= CPLT_CONV;
51             dr <= '1';
52           end if;
53         when DATA_OE =>
54           state <= IDLE;
55           dr <= '0';
56           cnt <= (others => '0');
57         when others =>
58           state <= IDLE;
59           dr <= '0';
60           cnt <= (others => '0');
61       end case;
62     end if;
63   end process;
64
65   data <= cnt when state = DATA_OE else "0000";
66
67 end BEH;
```


2. Function simulation



3. State diagram



4. RTL Viewer




ADC Converter (Top Entity)

이제 필요한 아키텍처를 모두 설계했으니 두 가지 컴포넌트를 사용해 시뮬레이션을 진행해보자.

1. VHDL 작성


```
1 library ieee;
2   use ieee.std_logic_1164.all;
3   use ieee.std_logic_arith.all;
4   use ieee.std_logic_unsigned.all;
5
6 entity adc_converter is
7   port(
8     nRst : in std_logic;
9     clk : in std_logic;
10    t : in std_logic;
11    data : out std_logic_vector (3 downto 0)
12  );
13 end adc_converter;
14
15 architecture BEH of adc_converter is
16
17   component adc_control
18   port(
19     nRst : in std_logic;
20     clk : in std_logic;
21     t : in std_logic;
22     dr : in std_logic;
23     sc : out std_logic;
24     oe : out std_logic
25   );
26 end component;
27
28   component adc
29   port (
30     nRst : in std_logic;
31     clk : in std_logic;
32     dr : out std_logic;
33     sc : in std_logic;
34     oe : in std_logic;
35     data : out std_logic_vector(3 downto 0)
36   );
37 end component;
38
39   signal dr : std_logic;
40   signal sc : std_logic;
41   signal oe : std_logic;
42
43   begin
44     ADC_Controller : adc_control
45     port map(
46       nRst => nRst,
47       clk => clk,
48       t => t,
49       dr => dr,
50       sc => sc,
51       oe => oe
52     );
53
54     ADC_Model : adc
55     port map(
56       nRst => nRst,
57       clk => clk,
58       dr => dr,
59       sc => sc,
60       oe => oe,
61       data => data
62     );
63 end BEH;
```

2. Function simulation




3. State diagram


- 상태도가 다음과 같이 두 가지로 나타났다. 상태도를 합치면 경우에 수가 많아져 별도로 생성되는 듯 하다.



- 각각의 상태도는 개별 컴포넌트를 설계하였을 때와 동일했다. 이로써 하위 구조의 상태도는 별도로 합쳐지는 과정 없이 표시된다는 것을 알 수 있었다.



4. RTL Viewer



3. 실습보드 적용 결과

i 소스를 보드에 다운로드하여 예상한 결과에 맞게 동작하는 지 테스트하십시오

ADC Converter (Top Entity)

보드 테스트를 위해 1 초 생성기를 추가하여 테스트 하였습니다.

1) 수정된 VHDL

```
1 library ieee;
2   use ieee.std_logic_1164.all;
3   use ieee.std_logic_arith.all;
4   use ieee.std_logic_unsigned.all;
5
6 entity adc_converter is
7   port(
8     nRst : in std_logic;
9     clk : in std_logic;
10    t : in std_logic;
11    data : out std_logic_vector (3 downto 0)
12  );
13 end adc_converter;
14
15 architecture BEH of adc_converter is
16
17   component sec_gen
18     port(
19       nRst : in std_logic;
20       clk : in std_logic;
21       sec_sig : out std_logic
22     );
23   end component;
24
25   component adc_control
26     port(
27       nRst : in std_logic;
28       clk : in std_logic;
29       t : in std_logic;
30       dr : in std_logic;
31       sc : out std_logic;
32       oe : out std_logic
33     );
34   end component;
35
36   component adc
37     port (
38       nRst : in std_logic;
39       clk : in std_logic;
```

```

40     dr : out std_logic;
41     sc : in std_logic;
42     oe : in std_logic;
43     data : out std_logic_vector(3 downto 0)
44 );
45 end component;
46
47 signal sec_clk : std_logic;
48 signal dr : std_logic;
49 signal sc : std_logic;
50 signal oe : std_logic;
51
52 begin
53     sec_generator : sec_gen
54     port map(
55         nRst => nRst,
56         clk => clk,
57         sec_sig => sec_clk
58     );
59
60     ADC_Controller : adc_control
61     port map(
62         nRst => nRst,
63         clk => sec_clk,
64         t => t,
65         dr => dr,
66         sc => sc,
67         oe => oe
68     );
69
70     ADC_Model : adc
71     port map(
72         nRst => nRst,
73         clk => sec_clk,
74         dr => dr,
75         sc => sc,
76         oe => oe,
77         data => data
78     );
79
80 end BEH;

```

Colored by Color Scripter

2) Pin Planner

Node Name	Direction	Location
in clk	Input	PIN_N2
out data[3]	Output	PIN_AC22
out data[2]	Output	PIN_AB21
out data[1]	Output	PIN_AF23
out data[0]	Output	PIN_AE23
in nRst	Input	PIN_G26
in t	Input	PIN_N23

3) 보드 테스트



4. 실습소감

i 실습을 통해 경험한 것을 자유롭게 서술하시오.

금주 실습에서 이전 프로그래밍 수업시간에 배운 오토마타와 비슷한 개념의 지식을 배워 어느 정도 이해하는 데 도움이 되었다. 매주 수업마다 기존에 내가 알던 프로그래밍과 비교하며 수업을 듣게 되는데 이런 과정 자체가 VHDL 이라는 과목을 이해하는 데 많은 도움이 되고 있다. 오늘 같은 경우에 생각보다 실습하는 데 오래걸리지 않을 뿐더러 어렵지도 않았다. 2~3 주차까지에 비해 훨씬 어려운 것을 배우고 있지만 마음은 한결 편하다. 실력이 늘어 뿌듯하지만 오늘 수업 중에 교수님이 말씀하신 대로 실전에서 사용할 수 있는 수준인가라는 질문에는 답하기 어려울 듯 하다. 아직 갈 길이 멀다는 생각은 들지만 자신감이 생겨서 잘 해결해 나갈 수 있을 것 같다.

5. 문의 사항

i 실습하다 겪은 어려웠던 점을 기술하시오.

이번 실습중 ADC Model 에 대한 RTL Viewer 의 회로도가 엄청 복잡하게 나왔는데 제 설계에 문제가 있었던 것인지 궁금합니다. 회로의 동작만 보면 ADC Control 과 비슷한 동작을 하지만 구성도의 크기가 너무 차이가 나서 당황했습니다. 동작은 구현하였지만 회로 합성과정에서 불필요한 요소가 들어간 것 같은데 효율적으로 구성한다면 어느 부분을 손봐야 할 지 피드백 부탁드립니다.