VHDL 및 실습

micro processor

과목	VHDL 및 실습
학과	전자공학과
학번	2011144024
이름	유대성 (오전)
제출일	
담당교수	최종성 교수님


VHDL 의 계층구조를 이해하고 디지털 시계를 설계해보자.

Micro Processor 란?

마이크로프로세서(초소형 연산 처리 장치)는 컴퓨터의 중앙 처리장치 즉, CPU 를 말한다. 이 초소형 처리 장치는 기계어 코드를 단계별로 실행하는 데 이처리단위를 마이크로 단위로 처리하는 논리회로라고 할 수 있다. 마이크로프로세서를 설계한다는 말은 하나의 동작을 적어도 하나의 기계어 코드에 대응시켜 동작하도록 구성한다는 것이다. 이러한 동작을 인간이 알아들을 수 있는 언어로 매칭하여 '컴파일러'를 만들어 제공할 수 있다. 우리가 아는 컴파일러는 인간이 알아들을 수 있는 명령어가 어떠한 테이블에 의해 기계어로 변환되어 cpu 로 전달할 수 있게 해주는 프로그램이다.

Micro Processor 의 구성

그렇다면 마이크로프로세서는 어떠한 형태로 되어있을까? 복잡한 IC 회로가 아닌 기능상의 단위로 설명하도록 한다.



Program Counter: 명령어 인출을 위한 프로그램 카운터이다. 이 카운터를 통해 메모리 상의 주소에 접근하게 된다.

Program Memory: 명령어를 저장하고 있는 메모리이다.

Instruction Register : 출력된 명령어들을 해당 큐에 넣어 하나씩 출력한다. Instruction Decoder : 명령어를 받아 해석하고 필요한 제어신호를 생성한다. Register : 소스 데이터나 연산 결과를 저장하는 데 사용하는 레지스터이다.

Arithmetic and Logic Unit: 연산기

Decoder: Resister 을 선택하는 신호를 발생

Multiplexer: Resister 의 값을 선택하고 ALU 에 값을 전달한다.

2. Component 소개


i

Top Design 설계를 위한 컴포넌트를 소개한다.

Program Counter

Program ROM 의 명령어를 읽어오기 위한 프로그램 카운터 설계


```
brary ieee;
        use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 20 12 22 23 24 25 26 27 28 29 30
        use ieee.std_logic_unsigned.all;
      entity program_counter is
           nRst: in std_logic;
           clk: in std_logic;
           address_bus : out std_logic_vector(15 downto 0)
        end program_counter;
      architecture BEH of program_counter is signal address_cnt: std_logic_vector(15 downto 0);
      begin
        process(nRst,clk)
        begin
           if(nRst ='0') then
              address_cnt <= (others => '0');
           elsif rising_edge(clk) then
              if(address\_cnt = 50) then
                 address_cnt <=(others =>'0');
                 address_cnt <= address_cnt + 1;
              end if;
        end process;
      address_bus <= address_cnt;
end BEH;
                                         Colored by Color Scriptercs
```



Program Memory

Processor 의 기능확인을 위한 명령어 내장

```
brary ieee;
       use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
       use ieee.std_logic_unsigned.all;
     entity program_memory is
       port(
          nRst: in std_logic;
          clk: in std_logic;
          address_bus: in std_logic_vector(15 downto 0);
          data_bus : out std_logic_vector(7 downto 0)
       end program_memory;
     architecture BEH of program_memory is
       type mem_array is array(0 to 19) of std_logic_vector (7 downto 0);
       signal mem : mem_array;
     pegin
       process(nRst,clk, address_bus)
          variable index: integer range 0 to 19 := 0;
       begin
          if(nRst ='0') then
mem(0) <= "01000000";
             mem(1) <= "00001010";
            mem(2) <= "01010000";
mem(3) <= "00000101";
mem(4) <= "11000000";
             mem(5) <= "01000000";
mem(6) <= "00001110";
             mem(7) \le "01010000";
             mem(8) <= "00001101";
             mem(9) <= "11000001";
             mem(10) <= "01000000";
             mem(11) <= "00001111";
            mem(12) <= "01010000";
mem(13) <= "00001010";
mem(14) <= "11000010";
            mem(15) <= "01000000";
mem(16) <= "00001000";
mem(17) <= "01010000";
             mem(18) <= "00000001";
             mem(19) <= "11000011";
46
47
          elsif rising_edge(clk) then
             index := conv_integer(address_bus (4 downto 0));
48
             data_bus <= mem(index);
49
          end if;
50
       end process:
51
     end BEH;
                                                     Colored by Color Scriptercs
```




IR Decoder

입력받은 명령어를 해석하고 필요한 제어신호를 발생기킨다.

```
ibrary ieee;
          use ieee.std_logic_1164.all;
2
3
4
5
6
7
8
9
10
          use ieee.std_logic_arith.all;
         use ieee.std_logic_unsigned.all;
       entity IR_Decoder is
         port (
             nRst: in std logic:
             clk: in std_logic;
             Data_Bus: in std_logic_vector(7 downto 0);
SELA: out std_logic_vector (1 downto 0);
11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48
             SELB: out std_logic_vector (1 downto 0);
SELD: out std_logic_vector (1 downto 0);
              ALU_OP: out std_logic_vector (1 downto 0);
             Bus_Sel : out std_logic
       end IR_Decoder;
       architecture BEH of IR_Decoder is
      begin
         process(nRst, clk)
variable mode, D, OP : std_logic_vector(1 downto 0);
             mode := Data_Bus(7 downto 6);
             D := Data_Bus(5 downto 4);
OP := Data_Bus(1 downto 0);
             if(nRst = '0') then
                 SELA <= (others => 'Z');
                 SELB <= (others => 'Z');
SELD <= (others => 'Z');
                 ALU_OP \leftarrow (others => 'Z');
             Bus_Sel <= '0';
elsif rising_edge(clk) then
if(mode = "01") then
SELA <= "00";
                    SELB <= "01";
                    SELD <= D;
                    ALU_OP <= (others => 'Z');
                    Bus_Sel <= '0';
                 elsif(mode = "11") then
                    SELA <= "00";
SELB <= "01";
                    SELD <= "00";
                    ALU_OP <= OP;
                    Bus_Sel <= '1';
                    SELA \ll (others \Rightarrow 'Z');
                    SELB <= (others => 'Z');


SELD <= (others => 'Z');

ALU_OP <= (others => 'Z');
49
50
                    Bus Sel <= '0':
51
52
                 end if;
             end if:
53
         end process;
54
       end BEH;
55
                                                     Colored by Color Scriptercs
```



Register

입력 Load = '1'인 구간에서 클럭의 하강에지에 in_data 를 출력 Q 로 전달하는 Latch 설계



Decoder 2x4

Register 데이터 저장을 제어하기 위한 Decoder 설계

```
library ieee;
2 3 4 5 6 7 8 9 10
       use ieee.std_logic_1164.all;
       use ieee.std_logic_arith.all;
       use ieee.std_logic_unsigned.all;
     entity decoder_2x4 is
       port(
          SELD: in std_logic_vector(1 downto 0);
          A: out std_logic;
11
12
13
14
          B : out std_logic;
           C : out std_logic;
           D: out std_logic
15
16
17
18
19
20
21
22
23
     end decoder_2x4;
     architecture BEH of decoder_2x4 is
       A <= '1' when SELD = 0 else '0'; -- 각 비트가 가질 수 있는 경우의 수는 8 가지 임
       B <= '1' when SELD = 1 else '0'; -- 예외는 모두 0 으로 처리
        C \le '1' when SELD = 2 else '0';
       D <= '1' when SELD = 3 else '0';
                                                                                       0 ps
                                                                                                   80.0 ns
                                                                                                                  160.0 ns
                                                                                                                                 240.0 ns
                                                                                                                                                320.0 ns
                                                                                                                                                                400.0 ns
                                                                                                                                                                               480.0
24
     end BEH;
                                                                                0 ps
                                                                      ▷ SELD
                                                                              B 11
                                                                                              X 00 X 01 X 11 X 01 X 10 X 01 X
                                                                                                                             10
                                                                                                                                  X<sub>01</sub> X
                                                                                                                                           11
                                                                                                                                               X 00 X 11 X 00 X 11 X 10 X 01 X 00 X 11 X
                                                                  out
                                                                              В0
                                                                  out
                                                                  out
                                                                        C
                                                                              ВО
                                                                  out
                                                                        D
                                                                              B 1
```

MUX 4x1

Register 1~4 로부터 ALU 로 데이터를 전달하기 위한 MUX 설계

```
brary ieee;
         use ieee.std_logic_1164.all;
 2
         use ieee.std_logic_arith.all;
         use ieee.std_logic_unsigned.all;
4
5
6
7
8
9
10
       entity MUX_4x1 is
         port(
            reg1: in std_logic_vector (7 downto 0);
            reg2 : in std_logic_vector (7 downto 0);
              reg3 : in std_logic_vector (7 downto 0);
reg4 : in std_logic_vector (7 downto 0);
SEL : in std_logic_vector (1 downto 0);
11
12
13
14
15
16
17
18
19
20
21
22
23
            Q : out std_logic_vector (7 downto 0)
      );
end MUX_4x1;
       architecture BEH of MUX_4x1 is
         Q <= reg1 when SEL = 0 else
         reg2 when SEL = 1 else
reg3 when SEL = 2 else
reg4 when SEL = 3 else
          (others \Rightarrow 'Z');
       end BEH;
                                        ▷ reg1
                                                         HC8
                                                                                                              C8
                                                                                                                                                                                   76
                                                                                                              27
                                                                                                                                                                                   F7
                                  in<sub>b</sub>
                                        ▶ reg2
                                                         H 27
                                  ₽
                                                                                                              71
                                                                                                                                                                                   D4
                                        ▷ reg3
                                                         H 71
                                  is.
                                                                                                              47
                                                                                                                                                                                    1À
                                        ▷ reg4
                                                         H 47
                                  ₽
                                        ▷ SEL
                                                         B 00
                                                                                  00
                                                                                                01
                                                                                                              10
                                                                                                                            11
                                                                                                                                          00
                                                                                                                                                        01
                                                                                                                                                                      10
                                                                                                                                                                                    11
                                                                                                                                                                                                 00
                                                                                                                                                                                                               01
```

MUX 2x1

PROGRAM Memory 와 ALU 의 연산결과를 Data Bus 에 올려놓기 위한 MUX 설계

HC8

C8

27

71

47

C8


F7

D4

1A


F7

⊳ Q



Arithmetic and Logic Unit

실질적인 연산을 처리하는 부분으로 이번 과제에서는 덧셈, 뺄샘, &연산, |연산을 사용합니다.




3. 소스코드 및 코드 설명(3, 4 단계 함께 기술)

소스코드를 설명과 함께 기술한다.

TOP Design 설계(Schematic)

내부 Signal 의 선언이 어려우므로 Schematic 파일을 생성한 후 선 테스트 진행



TOP Design 설계(VHDL)

내부 Signal 을 선언하여 각 Component 를 연결

```
brary ieee;
                                                                                              load : in std_logic;
                                                                                              in_data : in std_logic_vector(7 downto 0);
        use ieee.std_logic_1164.all;
        use ieee.std_logic_unsigned.all;
                                                                                      end component;
    entity top_design is
                                                                                      component MUX 4x1
           nRst: in std_logic;
            clk: in std_logic;
            OUT_ADDRESS: out std_logic_vector(15 downto 0);
                                                                                                reg2: in std_logic_vector (7 downto 0);
            OUT_DATABUS : out std_logic_vector(7 downto 0);
                                                                                                reg3 : in std_logic_vector (7 downto 0);
            OUT_PROMDATA : out std_logic_vector(7 downto 0);
                                                                                                reg4 : in std_logic_vector (7 downto 0);
            OUT_REG1 : out std_logic_vector(7 downto 0);
                                                                                                SEL: in std_logic_vector (1 downto 0);
            OUT_REG2 : out std_logic_vector(7 downto 0);
            OUT_REG3 : out std_logic_vector(7 downto 0);
            OUT_REG4: out std_logic_vector(7 downto 0)
                                                                                      component ALU
        end top design;
     architecture BEH of top_design is
21
22
23
24
        component program_counter
                                                                                              B: in std_logic_vector (7 downto 0);
               nRst: in std_logic;
               address_bus : out std_logic_vector(15 downto 0)
                                                                                      signal ADDRESS : std_logic_vector (15 downto 0);
                                                                                      signal DATA_BUS : std_logic_vector (7 downto 0);
        end component;
29
30
                                                                                      signal PROM_DATA : std_logic_vector (7 downto 0);
                                                                                      signal SELA, SELB, SELD, ALU_OP: std_logic_vector (1 downto 0);
        component program_memory
                                                                                      signal A, B, C, D : std_logic;
                                                                                      signal reg1, reg2, reg3, reg4 : std_logic_vector (7 downto 0);
               nRst: in std_logic;
               clk: in std_logic;
                                                                                      signal QA, QB: std_logic_vector (7 downto 0);
                address_bus : in std_logic_vector(15 downto 0);
                                                                                      signal in_data : std_logic_vector (7 downto 0);
                                                                                      signal RESULT: std_logic_vector (7 downto 0);
                data_bus : out std_logic_vector(7 downto 0)
                                                                                      signal Bus_Sel : std_logic;
        end component;
                                                                                  begin
        component IR_Decoder is
                                                                                      PC: program_counter
           port (
               nRst: in std_logic;
                                                                                          nRst => nRst,
               clk: in std_logic;
                                                                                          clk => clk,
                Data_Bus: in std_logic_vector(7 downto 0);
                                                                                          address_bus => ADDRESS
                SELA: out std_logic_vector (1 downto 0);
                SELB : out std_logic_vector (1 downto 0);
                                                                                      PM: program_memory
                ALU_OP: out std_logic_vector (1 downto 0);
                                                                                      port map(
                Bus_Sel: out std_logic
                                                                                          nRst => nRst,
                                                                                          clk => clk.
        end component;
                                                                                          address_bus => ADDRESS,
                                                                                          data_bus => PROM_DATA
        component decoder_2x4
                 SELD : in std_logic_vector(1 downto 0);
                                                                                      IR_DEC: IR_Decoder
                                                                                      port map(
                                                                                          nRst => nRst,
                 C : out std_logic;
                                                                                          clk => clk,
                  D : out std_logic
                                                                                          Data_Bus => PROM_DATA.
                                                                                          SELB => SELB,
        end component;
        component MUX_2x1
                                                                                          ALU_OP => ALU_OP,
                                                                                          Bus_Sel => Bus_Sel
                  A: in std_logic_vector (7 downto 0);
                 B: in std_logic_vector (7 downto 0);
                                                                                      DEC : decoder_2x4
                                                                                            SELD => SELD,
        end component;
                                                                                            B \Rightarrow B.
        component reg_Latch
                                                                                            C \Rightarrow C.
                                                                                            D \Rightarrow D
            port (
                                                                             145
```

```
DATA_BUS_MUX : MUX_2x1
                                                                           ALU_A_MUX : MUX_4x1
     A => PROM_DATA,
                                                                                reg1 \Rightarrow reg1,
     sel => Bus_Sel,
                                                                                reg2 => reg2,
     Q => DATA_BUS
                                                                                reg3 => reg3,
                                                                                reg4 => reg4,
                                                                                SEL => SELA,
                                                                                Q \Rightarrow QA
U_REG01 : reg_Latch
   clk => clk,
                                                                           ALU_B_MUX : MUX_4x1
    load => B,
   in_data => DATA_BUS,
                                                                                reg1 => reg1,
                                                                                reg2 => reg2,
                                                                                reg3 => reg3,
                                                                                reg4 => reg4,
U_REG02 : reg_Latch
                                                                                SEL => SELB,
                                                                                Q => QB
    in_data => DATA_BUS,
                                                                           ALU_UNIT: ALU
   Q => reg2
                                                                               op => ALU_OP,
                                                                               A \Rightarrow QA.
U_REG03 : reg_Latch
                                                                               Q => RESULT
   clk => clk,
   load => A,
   in_data => DATA_BUS,
                                                                               OUT_ADDRESS <= ADDRESS;
    Q => reg3
                                                                               OUT_DATABUS <= DATA_BUS;
                                                                   219
220
                                                                               OUT_PROMDATA <= PROM_DATA;
                                                                               OUT_REG1 <= reg1;
                                                                               OUT_REG2 <= reg2;
OUT_REG3 <= reg3;
U_REG04 : reg_Latch
   clk => clk,
                                                                               OUT_REG4 <= reg4;
    load => D,
    in_data => DATA_BUS,
                                                                        end BEH;
   Q => reg4
```

4. 시뮬레이션 결과 및 설명(3, 4 단계 함께 기술)



코드 시뮬레이션과 그 결과를 기술한다.


덧셈 연산

00001010(10) + 00000101(5) = 00001111(15)

in_	nRst	B 0									
in_	clk	B 0									
*	▶ ADDRESS	В 000000000	000000000	000000000000000000001	000000000000000000000000000000000000000	0000000000000011	0000000000000100	0000000000000101	000000000000110		000000000
**	▷ PROM_D	B 00000000	00000000	01000000	00001010	01010000	00000101	11000000	01000000		0000
**	DATA_BUS	B 00000000	00000000	01000000	00001010	01010000	00000101	11000000	00001111	00010100	0000
**	▶ RESULT	B ZZZZZZZZ				ZZZZZZZZ			00001111	(00010100	
**	▷ reg1	B 00000000		00000000	X		00001010			0000	1111
**	▷ reg2	B 00000000			00000000		X			00000	0101
**	⊳ reg3	B 00000000									
**	⊳ reg4	B 00000000									
В	IR_Deco	В 0									
B	▷ IR_Deco	B ZZ				ZZ			<u> </u>	0	
B	MUX_4x	B ZZZZZZZZ		ZZZZZZZZ	00000000	ZZZZZZZZ	00000000 00000101	ZZZZZZZZ	X	0000	0101
B	MUX_4x	B ZZZZZZZZ		ZZZZZZZZ	00000000 00001010	ZZZZZZZZ	00001010	ZZZZZZZZ	00001010	0000	1111
B	▷ IR_Deco	B ZZ		ZZ	00	ZZ	X 00	ZZ	X	0	0
B	▷ IR_Deco	B ZZ		ZZ	01	ZZ	01	ZZ	X	0	
S	▷ IR_Deco	B ZZ		ZZ	00	ZZ	01	ZZ	X	00	

뺄셈 연산


00001110(14) - 00001101(13) = 00000000(1)



&(AND)연산

00001111 & 00001010 = 00001010


둘 다 1 일 때 1 이 되는 것을 확인할 수 있다.



l(OR)연산

00001000 | 00000001 = 00001001

캡쳐가 잘려 잘 보이지 않지만, 둘 중 하나가 1 일 때 1 이 되는 것을 확인할 수 있다.



5. 실습보드 적용 결과

소스를 보드에 다운로드하여 예상한 결과에 맞게 동작하는 지 테스트하시오

보드 테스트는 미처 진행하지 못했습니다. 이번 실습을 바탕으로 추후에 보드테스트 또한 진행할 수 있도록 하겠습니다.

6. 실습소감



실습을 통해 경험한 것을 자유롭게 서술하시오.

이번 실습은 특히나 어려운 실습이었다. VHDL 로 Top Design 을 설계했을 때 Function Simulation 이 계속 U 로 표시되는 이상증상과 원치 않은 출력이 나오는 것을 반복하고 또 이를 수정하는 작업이 계속되었다. 시험기간과 겹치면서 포기할까 생각도 했지만 조금만 더하면 될 거 같은데라는 생각이 이 프로젝트에서 손을 뗄 수 없게 했다. 다행히도 수정과 새로 작성을 반복하던 끝에 원하는 결과가 출력되었다. 이번 실습의 성공을 통해 VHDL 의 모든 실습을 성공적으로 마칠 수 있게 되었다. 아직 모르는 것도 산더미고 작은 프로젝트 하나를 완성시키는 데에 온 힘을 쏟아 넣어야 했지만 포기하지 않고 하다보면 원하는 결과를 얻을 수 있다는 긍정적인 힘이 생긴 것 같아 뿌듯하다.

7. 감사합니다. 최종성 교수님

그 동안 고생하셨습니다. 또 감사 합니다.

최종성 교수님 안녕하십니까. 여기까지 읽어주셨다면 아마 제 과제가 미흡하다는 것이겠죠. 과제는 별로일 지 모르겠지만 이번 한 학기 동안 새로운 분야에 도전하여 주어진 과제를 잘 해냈다는 만족감에 매우 뿌듯합니다. 하루에 2~3 시간 주무시는 교수님을 보고 시간이 없다는 것은 핑계라고 생각했고 힘든 몸을 이끌고 강의하시는 모습에서 과연 나도 저럴 수 있을까라는 생각을 해봤습니다. 그래서 게으른 제 자신을 한 번 돌아보게 된 것 같습니다. 이번 학기는 엄청나게 많은 과제들과 함께했지만 교수님의 모습에서 열정을 본받아 잘 헤쳐나간 것 같습니다. 앞으로 남은 3 학기 동안 교수님을 다시 뵙게 될 지 모르나 이번 강의의 모습으로 최종성이라는 멋진 교수님이 있었다는 기억을 계속 간직하게 될 것 같습니다. VHDL 강의 내용자체로 또, 그 밖의 다른 요소들로 많이 배워가는 한 학기였습니다. 다시 한번 감사 드립니다!!!