VHDL 및 실습

계층구조 설계 및 디지털 시계설계

과목	VHDL 및 실습
학과	전자공학과
학번	2011144024
이름	유대성 (오전)
제출일	
담당교수	최종성 교수님

1. 주제 및 배경이론

i

VHDL 의 계층구조를 이해하고 디지털 시계를 설계해보자.

계층구조(Hierarchy Structure)

프로젝트의 크기가 커지고 복잡해지면 변경된 사항이 다른 사람의 작업 내역에 반영되지 않거나 내용이 너무 많아 내 수정내용을 찾는 데 오랜 시간이 걸리는 등의 문제가 발생하게 된다. 프로젝트를 세분화하여 각각의 파일을 담당자가 직접 수정하여 나중에 취합하는 방식으로 해결할 수 있는데 이를 계층구조라고 한다. 세분화, 취합하는 과정에 따라 Top-Down, Bottom-Up 으로 구분할 수 있다.

Top Entity (Top Design)

계층 구조를 최종적으로 취합하는 과정이다. 각각의 디자인이 최종적으로 합쳐지므로 Top Design 이라고도 부른다. Top Entity 에선 다음과 같은 역할을 수행한다.

- 최종 입출력 포트를 정의한다.
- 각 디자인의 입출력 포트를 연결하는 등의 취합과정을 진행한다.

Altera Quartus II 에서는 프로젝트 생성을 Schematic / HDL 로 나누어 진행할 수 있지만 Schematic 은 다른 플랫폼으로의 변경에 어려움이 있다.

디지털 시계(Digital Watch)

〈 주요 기능 〉

- 1 초마다 시간을 카운트 한다.
- 시간을 조정할 수 있는 기능이 있다.

〈구현 방식〉

- 1 초라는 단위를 만들기 위해 FPGA 내의 Clock 을 이용한다.
- 각 초, 분, 시의 상태를 저장할 카운터가 필요하다.
- 초, 분, 시를 표현하기 위해 FND decoder 를 사용한다.
- 초, 분, 시를 변경하기 위한 외부 signal 을 받기 위해 MUX 를 추가로 연결한다.


2. Component 소개

디지털 시계 설계를 위한 하위 계층 부품에 대한 설명입니다.

1 초 생성기

FPGA 내부의 클럭을 사용해 '초'라는 단위를 발생시켜야 한다. 50MHz 클럭을 사용해 이를 구현할 수 있다.

```
ibrary ieee;
      use ieee.std_logic_1164.all;
      use ieee.std_logic_arith.all;
      use ieee.std_logic_unsigned.all;
    entity sec_gen is
      port(
         nRst
                   : in std_logic;
         clk
                 : in std_logic;
         sec_sig : out std_logic
    end sec_gen;
    architecture BEH of sec_gen is
      signal cnt : std_logic_vector(31 downto 0);
      signal sig : std_logic;
19
20
21
      sec_sig <=sig;
22
      -- begin ~ end 문장
23
      -- initial, if, case, always 등을 사용할 때 블록을 지정할때 사용한다.
24
      -- C 언어에서 {... }와 같은 개념이다.
25
26
      process(nRst,clk)
28
            if(nRst = '0') then
29
               sig <= '0';
30
               cnt <=(others =>'0');
            elsif rising_edge(clk) then
               -- 입력클럭 50MHz 이므로 50% 듀티사이클 펄스는 아래와 같이 구할 수 있다.
               if(cnt = 24999999) then
                  cnt <= (others => '0');
                  sig <= not sig;
                  cnt <= cnt + 1;
38
               end if:
            end if;
      end process;
42 end BEH;
43
                                                                Colored by Color Scriptercs
```




60 진 카운터

시간을 카운팅할 때 초, 분은 60 진수로 카운팅 되므로 60 진 카운터로 설계하여야 한다.

```
ibrary ieee;
    use ieee.std_logic_1164.all;
    use ieee.std_logic_arith.all;
    use ieee.std_logic_unsigned.all;
   entity counter_60 is
     port(
        -- 60 진 카운터에서는 sec, min 에 대한 각각의 클럭으로 카운팅이 일어나며 reset 을 통해 0 으로 리셋된다.
        -- 또한 FND 디코더에 연결된 4bit 의 출력을 내보낸다. 60 이 카운팅 되면 다음 단위로 carry 가 발생한다.
        -- 이를 통해 외부 입출력을 정의하면 다음과 같다.
                   : in std_logic;
       clk
                 : in std_logic;
14
        digit_one : out std_logic_vector(3 downto 0);
        digit_ten : out std_logic_vector(3 downto 0);
        carry
                    : out std_logic
18
     end counter_60;
19
   architecture BEH of counter_60 is
21
     -- 다음은 내부 시그널이다. 위 port 는 외부 시그널을 의미하기 때문에 실질적 동작은 아래 기술하게 된다
                         : std_logic_vector(3 downto 0);
     signal count_one
23
     signal count_ten
                        : std_logic_vector(3 downto 0);
24
     signal count_carry : std_logic;
25
     begin
27
     process(nRst, clk)
29
        -- reset 동작은 active low 라는 점에 유의하자.
        if(nRst = '0') then
```

```
count_one <= (others => '0');
            count_ten <= (others => '0');
         -- clk'EVENT AND clk='1'은 rising edge 를 clk'EVENT AND clk='0'을 falling edge 를 의미
         -- RISING_EDGE(clk), FALLING_EDGE(clk)로 직접 작성하는 방법도 있다.
         elsif RISING EDGE(clk) then
            if(count_carry = '1') then
               count_carry <= '0';
            end if;
            if(count_one = 9) then
               -- (others => '0')으로 대체하여 쓸 수 있다.
               count_one <= "0000";
44
               if(count_ten = 5 ) then
                  -- (others => '0')으로 대체하여 쓸 수 있다.
                  count_ten <= "0000";
                  count_carry <= '1';
48
                  count_ten <= count_ten + 1;</pre>
               count_one <= count_one + 1;</pre>
            end if;
         carry <= count_carry;</pre>
         digit_one <= count_one;</pre>
         digit_ten <= count_ten;</pre>
      end process;
60
   end BEH;
```




12 진 카운터

시간을 카운팅할 때 시간은 12 진수로 카운팅 되므로 12 진 카운터로 설계하여야 한다.

```
library ieee;
    use ieee.std logic 1164.all;
    use ieee.std_logic_arith.all;
    use ieee.std_logic_unsigned.all;
   entity counter_12 is
      port(
        -- 12 진 카운터에서는 hour 에 대한 각각의 클럭으로 카운팅이 일어나며 reset 을 통해 12 로 리셋된다.
        -- 또한 FND 디코더에 연결된 4bit 의 출력을 내보낸다. 12 가 카운팅 되면 carry 없이 1 로 돌아간다.
        -- 이를 통해 외부 입출력을 정의하면 다음과 같다.
        nRst
                 : in std_logic;
         clk
                 : in std_logic;
        digit_one : out std_logic_vector(3 downto 0);
14
         digit_ten : out std_logic_vector(3 downto 0)
      end counter_12;
   architecture BEH of counter_12 is
      -- 다음은 내부 시그널이다. 위 port 는 외부 시그널을 의미하기 때문에 실질적 동작은 아래 기술하게 된다
20
      signal count_one
                         : std_logic_vector(3 downto 0);
21
      signal count_ten
                         : std_logic_vector(3 downto 0);
23
24
25
      process(nRst, clk)
27
        -- reset 동작은 active low 라는 점에 유의하자.
28
        if(nRst = '0') then
29
              -- 12 를 표현하기 위해서 아래 값으로 reset
           count_one <= "0010";
           count_ten <= "0001";
        -- clk'EVENT AND clk='1'은 rising edge 를 clk'EVENT AND clk='0'을 falling edge 를 의미
34
        -- RISING_EDGE(clk), FALLING_EDGE(clk)로 직접 작성하는 방법도 있다.
        elsif RISING EDGE(clk) then
          if(count_one = 9) then
37
              -- (others => '0')으로 대체하여 쓸 수 있다.
              count_one <= "0000";
39
              count_ten <= count_ten + 1;</pre>
40
              count_one <= count_one + 1;</pre>
42
           end if;
44
              if(count_one = 2 and count_ten = 1) then
45
              count_one <= "0001";
                 count_ten <= "0000";
47
              end if;
        end if:
48
```

```
digit_one <= count_one;
digit_ten <= count_ten;
end process;
end BEH;

Colored by Color Scripter
```



FND Decoder

시간을 출력하기 위해서는 다양한 방법이 존재할 수 있지만 직관적인 이해를 위해 FND Decoder 을 사용하기로 했다.

```
1 library ieee;
2    use ieee.std_logic_1164.all;
3    use ieee.std_logic_arith.all;
4    use ieee.std_logic_unsigned.all;
5    entity fnd_decoder is
7    port (
9         data: in std_logic_vector(3 downto 0);
10         fnd_data: out std_logic_vector(6 downto 0)
11    );
```


```
end fnd_decoder;
    architecture beh of fnd_decoder is
      fnd_data \le "1000000" when data = x"0" else
                  "1111001" when data = x"1" else
                  "0100100" when data = x"2" else
                  "0110000" when data = x"3" else
                  "0011001" when data = x"4" else
                  "0010010" when data = x"5" else
23
                  "0000010" when data = x"6" else
24
                  "1011000" when data = x"7" else
                  "0000000" when data = x"8" else
                  "0010000" when data = x"9" else
28
   end beh;
```



2X1 MUX

시간의 입력 방법엔 자연적으로 카운팅 되는 신호와 외부 입력으로 값을 바꿔줄 수 있는 신호가 있다. 이를 구현하기 위해 2X1 MUX 를 사용한다.

```
ibrary ieee;
      use ieee.std_logic_1164.all;
      use ieee.std_logic_arith.all;
      use ieee.std_logic_unsigned.all;
    entity multiplexer is
      port(
         A: in std_logic;
         B: in std_logic;
         SEL: in std_logic;
         Y: out std_logic
    end multiplexer;
   architecture BEH of multiplexer is
    begin
      Y \le A when SEL = '0' else
          B when SEL = '1' else
          'Z'; -- 예외 출력 조건을 다음과 같이 Z로 설정, Z는 대문자 사용
    end BEH;
20
                                                Colored by Color Scriptercs
```



3. 소스코드 및 코드 설명(3, 4 단계 함께 기술)

소스코드를 설명과 함께 기술한다.


4. 시뮬레이션 결과 및 설명(3, 4 단계 함께 기술)

코드 시뮬레이션과 그 결과를 기술한다.


Schematic

Schematic 은 회로를 좀 더 직관적으로 이해 할 수 있기 때문에 VHDL 보다 우선적으로 시행해보는 것이 좋다.


1. 프로젝트 생성 시, 하위 component 들을 연결해주어 프로젝트가 해당 파일을 인식할 수 있도록 하자.



2. Top entity 에서 각각의 컴포넌트들은 하나의 소자로 볼 수 있다. 이를 소자로 만들어 주는 기능인 'create symbol'을 실행하자.




3. 각 심볼을 생성하고 도면을 더블클릭하면 해당 심볼이 생성된 것을 볼 수 있다.




4. 이제 각 심볼을 이용하여 하위 컴포넌트들을 연결해보자.


1) 1 초 생성기




2) 60 진 카운터




3) 12 진 카운터



4) 멀티플렉서




5) FND 디코더




6) 입출력 포트 (특징적인 signal 만 표시)



7) 최종본



5. RTL Viewer 를 통해 어떤식으로 회로가 구성되는 지 살펴보자. (VHDL 로 작성한 파일과 동일한 구조를 가지는 지 살펴보자)



- 6. Pin planner 를 통해 각각의 핀을 배치해보자.
 - 1) 1 초 생성기의 input 인 50MHz 클락

Signal Name	FPGA Pin No.	Description
CLOCK_27	PIN_D13	TV Decoder Clock Input.
CLOCK_50	PIN_N2	50 MHz clock input

Node Name	Direction	Location
in_ clk	Input	PIN_N2


2) 푸시 버튼을 통해 reset 기능과 초, 분, 시의 각각의 key 값을 연결

KEY[0]	PIN_G26	Pushbutton[0]
KEY[1]	PIN_N23	Pushbutton[1]
KEY[2]	PIN_P23	Pushbutton[2]
KEY[3]	PIN_W26	Pushbutton[3]

3) 스위치를 통해 시간 조정 여부를 조절 할 수 있도록 한다.

Signal Name	FPGA Pin No.	Description
SW[0]	PIN_N25	Toggle Switch[0]

<u>in</u> _ key_hr	Input	PIN_W26
in_ key_hr in_ key_min	Input	PIN_P23
in_ key_sec	Input	PIN_N23
in_ nRst	Input	PIN_G26
in_ sel_sw	Input	PIN_N25



HEX3[1]

HEX3[2]

HEX3[3]

HEX3[4]

HEX3[5]

HEX3[6]

HEX2[2]

HEX2[3]

HEX2[4]

HEX2[5]

HEX2[6]

PIN_AC25

PIN_AC26

PIN_AB26

PIN_AB25

PIN_Y24

PIN_AA25

PIN_AA26

PIN_Y26

PIN_Y25

PIN_U22

PIN W24

Output

fnd_sec_one[2]

out fnd_sec_one[1]

gut fnd_sec_ten[6]

fnd_sec_ten[5]

cut fnd_sec_ten[2]

gut fnd_sec_ten[0]

fnd_sec_one[0]

fnd_sec_ten[4] out fnd_sec_ten[3]

fnd_sec_ten[1]

PIN_AC26

PIN_AC25

PIN_V22

PIN_AB23

PIN_U22

PIN_Y25


PIN_Y26

PIN_AA26

PIN_AA25

PIN_Y23

5) 핀 배치가 완료되었다. 복잡하긴 하지만 매뉴얼을 본다면 쉽게 따라할 수 있을 것이다.



VHDL

VHDL 은 처음에 복잡할 수 있으나 다른 플랫폼으로의 전환이 용이하므로 익숙해 질 수 있도록 하자.

- 1. HDL 작성
 - 1) 최 외곽 input, output 을 선언한다.
 - 2) 외부 파일에 있는 포트구조를 가져온다.
 - 3) Port map 에 컴포넌트의 시그널들을 정의한다. Top entity 에 있는 시그널을 연결하여야 한다.
 - 4) 3)단계 작성 중 top entity 에 선언되지 않은 내부 시그널은 architecture 내에 선언하여 사용한다.

아래는 위와 같은 단게를 거쳐 만들어진 디지털 시계의 상세 코드이다.

```
ibrary ieee;
 2
      use ieee.std_logic_1164.all;
      use ieee.std_logic_arith.all;
      use ieee.std_logic_unsigned.all;
 5
    entity digitalWatch is
      port
 8
 9
        -- top entity 의 입출력 포트 작성
                     in std_logic;
        nRst:
        clk:
                     in std_logic;
12
        key_sec:
13
                      in std_logic;
                      in std_logic;
        key_min:
14
        key_hr:
                       in std_logic;
                       in std_logic;
16
        sel_sw:
18
        fnd_hr_one : out std_logic_vector(6 downto 0);
        fnd_hr_ten : out std_logic_vector(6 downto 0);
19
        fnd_min_one: out std_logic_vector(6 downto 0);
fnd_min_ten: out std_logic_vector(6 downto 0);
20
21
22
        fnd_sec_one : out std_logic_vector(6 downto 0);
<u>--</u>
        fnd_sec_ten : out std_logic_vector(6 downto 0)
24
25
    );
end digitalWatch;
26
27
28
29
    architecture beh of digitalWatch is
      -- 1 초 발생기
      component sec_gen
        port(
30
          nRst
                   : in std_logic;
                  in std logic
           clk
32
           sec_sig : out std_logic
33
        );
34
      end component;
35
      -- 60 진 카운터
36
      component counter 60
37
        port(
38
          -- 60 진 카운터에서는 sec, min 에 대한 각각의 클럭으로 카운팅이 일어나며 reset 을 통해 0 으로 리셋된다.
39
           -- 또한 FND 디코더에 연결된 4bit 의 출력을 내보낸다. 60 이 카운팅 되면 다음 단위로 carry 가 발생한다.
40
           -- 이를 통해 외부 입출력을 정의하면 다음과 같다.
           nRst
                      : in std_logic;
42
                    : in std_logic;
           clk
43
           digit_one : out std_logic_vector(3 downto 0);
44
          digit_ten : out std_logic_vector(3 downto 0);
carry : out std_logic
45
46
      );
end component;
47
48
      -- 12 진 카운터
49
      component counter_12
50
         port(
51
            -- 12 진 카운터에서는 hour 에 대한 각각의 클럭으로 카운팅이 일어나며 reset 을 통해 12 로 리셋된다.
52
            -- 또한 FND 디코더에 연결된 4bit 의 출력을 내보낸다. 12 가 카운팅 되면 carry 없이 1 로 돌아간다.
53
54
            -- 이를 통해 외부 입출력을 정의하면 다음과 같다.
55
                   : in std_logic;
56
                   : in std_logic;
            clk
57
            digit_one : out std_logic_vector(3 downto 0);
58
            digit_ten : out std_logic_vector(3 downto 0)
```


```
);
end component;
 60
        -- FND decoder
62
       component fnd_decoder
 63
 64
                       in std_logic_vector(3 downto 0);
            data:
 65
            fnd_data : out std_logic_vector(6 downto 0)
 66
 67
       end component;
 68
       -- MUX
 69
       component multiplexer
 70
          port(
 71
              A :
                    in std_logic;
              B: in std_logic;
 73
74
              SEL: in std_logic;
              Y: out std_logic
 75
 76
       end component;
 77
        -- 내부 시그널 작성부
 78
       signal sec_cnt_one : std_logic_vector(3 downto 0);
       signal sec_cnt_ten: std_logic_vector(3 downto 0); signal min_cnt_one: std_logic_vector(3 downto 0);
 79
 80
 81
       signal min_cnt_ten: std_logic_vector(3 downto 0); signal hr_cnt_one: std_logic_vector(3 downto 0);
 82
 83
       signal hr_cnt_ten: std_logic_vector(3 downto 0);
 84
 85
       signal sec_carry : std_logic; signal min_carry : std_logic;
 86
 87
       signal sec_sig:
                            std_logic;
 88
       signal sec_clk:
                            std_logic;
 89
       signal min_sig:
                            std_logic;
 90
       signal min_clk:
                            std_logic
 91
       signal hr_sig:
                           std_logic;
 92
       signal hr_clk:
                          std_logic;
 93
 94
 95
          -- 각 컴포넌트의 입출력을 정의, 하위 계층의 시그널 이름을 top entity 에서 다시 정의하는 것을 볼 수 있다.
 96
          U_sec_gen : sec_gen
 97
          port map(
 98
            nRst
                       => nRst,
99
            clk
                     => clk,
100
            sec_sig => sec_sig
101
102
103
          U_sec_mux : multiplexer
104
          port map(
105
             A => sec_sig,
B => key_sec,
SEL => sel_sw,
106
107
108
                 => sec_clk
109
110
111
          U_cnt_sec: counter_60
          port map(
113
              nRst => nRst,
114
              clk => sec_clk,
115
              digit_one => sec_cnt_one,
116
              digit_ten => sec_cnt_ten,
117
              carry => sec_carry
118
119
120
          U_min_mux : multiplexer
121
          port map(
122
              A => sec_carry,
123
              B => key_min,
124
              SEL => sel_sw,
125
                 => min_clk
126
127
128
          U_cnt_min: counter_60
129
          port map(
130
              nRst => nRst,
131
              clk => min_clk,
132
              digit_one => min_cnt_one,
133
              digit_ten => min_cnt_ten,
134
              carry => min_carry
135
```

```
136
137
         U_hr_mux : multiplexer
138
         port map(
139
            A => sec_carry,
140
            B => key_sec,
            SEL => sel_sw,
142
            Y => hr_clk
143
144
145
         U_cnt_hr: counter_12
146
         port map(
147
            nRst => nRst,
148
            clk => hr_clk,
149
            digit_one => hr_cnt_one,
150
            digit_ten => hr_cnt_ten
151
152
153
         U_fnd_sec_one : fnd_decoder
154
         port map(
155
                     => sec_cnt_one,
            data
156
            fnd_data => fnd_sec_one
157
158
159
         U_fnd_sec_ten : fnd_decoder
160
         port map(
161
            data
                     => sec_cnt_ten,
162
            fnd_data => fnd_sec_ten
163
164
         U_fnd_min_one : fnd_decoder
165
166
         port map(
167
            data
                     => min_cnt_one,
            fnd_data => fnd_min_one
168
169
         );
170
171
         U_fnd_min_ten: fnd_decoder
172
         port map(
173
                     => min_cnt_ten,
174
            fnd_data => fnd_min_ten
175
176
177
         U_fnd_hr_one : fnd_decoder
178
         port map(
179
            data
                     => hr_cnt_one,
180
            fnd_data => fnd_hr_one
181
182
183
         U_fnd_hr_ten: fnd_decoder
184
         port map(
185
                     => hr_cnt_ten,
186
            fnd_data => fnd_hr_ten
187
         );
188
189
    end beh;
```

빠른 작성을 위한 팁을 적자면

- 외부 파일에서 component 시그널을 가져와 port 오버라이딩
- 위쪽에 선언된 컴포넌트 정의를 가져와 portmap 오버라이딩
- 문법적인 에러가 아닌 경우 선언된 시그널의 이름이 없거나 잘못 매치되었을 확률이 높다. 에러메시지를 더블클릭해 해당 코드를 살펴보도록 하자.

2. RTL Viewer 를 통해 어떤식으로 회로가 구성되는 지 살펴보자. (Schematic 으로 작성한 파일과 동일한 구조를 가지는 지 살펴보자)



5. 실습보드 적용 결과

소스를 보드에 다운로드하여 예상한 결과에 맞게 동작하는 지 테스트하시오

실습 시간 중 에러가 너무 많이 발생해 당황하여 보드를 통해 구현하지 못했습니다. 이후 실습시간에 시간이 있다면 다운로드를 진행하여 결과를 확인할 수 있도록 하겠습니다.

6. 실습소감

실습을 통해 경험한 것을 자유롭게 서술하시오.

이번 실습 시 준비해 가야 하는 항목들이 있었는데 이전에 만들어 놓은 MUX 의 포트명이 실습 동영상과 달라 자꾸만 에러가 발생했었다. 때문에 수업 중실습시간에 다운로드를 진행하지 못한 점이 아쉬웠다. 이번 실습에 자잘한 문제로 컴필레이션 시에 많은 에러가 발생는데 보드 테스트에서는 한번에 원하는 결과가 나올 수 있도록 메뉴얼을 잘 살펴보았다. 다음 수업 시간에 다운로딩 해 볼 여유가 있다면 보드 테스트를 진행해볼 생각이다. 또 회로를 직접 만지는 것이 아니라 익숙한 코딩 형태로 하드웨어를 조작할 수 있어 직관적이고 편리했다. 이전엔 브레드보드에 신호등을 구현하거나 PCB 를 구매해 스피커를 만들었는데 원하는 결과가 나오지 않으면 보드를 새로 구매하거나 회로를 뜯어내고 다시 조립하는 등의 어려움이 있었다. HDL 로 구현하는 것이 훨씬 편리하다는 것을 느끼니 훨씬 유익하고 즐겁게 느껴졌다. 직접 구현하는 회로의 한계를 벗어나 Quartus II 를 사용해 극복할 수 있다면 머릿속으로 그린 상상을 구현해 낼 수 있을 것 같다.

이번 실습에서 가장 어려웠던 점은 1 초 발생기의 시뮬레이션 중 시간 폭을 바꾸어 테스트하는 것이였다. Top entity 에서도 동일하게 시간 폭을 바꾸어보았지만 function simulation 을 클릭하면 나오는 화면에서 계속 멈춰있는 문제가 발생해 진행할 수 없었다. 아무런 에러메시지 없이 멈춰버리니 어찌할 방도가 없었다.

7. 문의 사항

실습하다 겪은 어려웠던 점을 기술하시오.

이번 실습 시, 1 초 생성기와 같은 방식으로 top entity 에도 시간 폭을 변경하여 시뮬레이션 해보려고 했으나 function simulation 버튼을 클릭 시 다음 화면에서 멈춰져 결과 파형이 나타나지 않은 문제가 발생하였습니다. 방법을 몰라 대처하지 못했는데 이 점 질문 드립니다. 다음은 멈춤 현상이 발생한 부분의 캡쳐화면입니다.

