Laboratório de Sistemas Digitais Aula Teórica 10

Ano Letivo 2014/15

Bibliotecas e Pacotes VHDL Resumo dos Tipos de Dados em VHDL Macros/Funções de Conversão entre Tipos

Conteúdo

- Bibliotecas (*libraries*) e Pacotes (*packages*) em
 VHDL
- Funções (functions) e procedimentos (procedures)
- Resumo dos tipos de dados em VHDL
- Macros/Funções de conversão entre tipos
- Modelação e utilização de situações de alta impedância (tri-state)



Bibliotecas e Pacotes em VHDL

- Uma biblioteca (*library*)
 consiste em um ou mais
 pacotes (*packages*)
 - Uma biblioteca contem definições (tipos, constantes, componentes, funções, etc.) úteis para vários projetos
 - Um pacote contém definições úteis para vários projetos e/ou módulos
- Bibliotecas standard
 - IEEE
 - STD
- Library WORK
 - Biblioteca do projeto "actual"

Packages VHDL Standard

```
library STD;
use STD.textio;
library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.numeric bit.all;
use IEEE.numeric_std.all;
use IEEE.std_logic_signed.all;
use IEEE.std_logic_unsigned.all;
use IEEE.std_logic_textio.all;
use IEEE.std_logic_arith.all;
use IEEE.math_real.all;
use IEEE.math_complex.all;
```

Simulação

Síntese

Pouco usadas

Exemplo de *Package Header* c/ Tipos, Constantes e Protótipos de Funções

```
library IEEE;
use IEEE.STD LOGIC 1164.all;
package LSDPack is
  subtype TNibble
                      is std logic vector(3 downto 0);
  subtype TWord
                      is std logic vector(31 downto 0);
  constant WORD MAX : TWord := (others => '1');
  function min(a, b : integer) return integer;
  function boolean2std logic(v : boolean) return std logic;
end LSDPack;
                                              Ficheiro
                                            LSDPack.vhd
```

Exemplo de *Package Body* com a Implementação de Funções

```
package body LSDPack is
  function min(a, b : integer) return integer is
 begin
    if (a < b) then
      return a;
    else
     return b;
    end if:
  end min;
  function boolean2std logic(v : boolean) return std logic is
  begin
    if (v = false) then
      return '0';
    else
      return '1';
    end if:
  end boolean2std logic;
```

End LSDPack;

Ficheiro LSDPack.vhd



Utilização de *Packages* em Módulos VHDL e Outras *Packages*

Alguns exemplos

```
library IEEE;
use IEEE.std logic 1164.all;
use IEEE.numeric std.all;
library WORK;
use WORK.LSDPack.all;
(se a package LSDPack estiver definida no projeto atual)
Library LSD;
Use LSD.LSDPack.all;
(se a package LSDPack estiver definida noutra biblioteca, e.g. LSD)
```

Resumo dos Tipos de Dados em VHDL

- Vamos de seguida resumir a definição e utilização típica dos seguintes tipos de dados em VHDL
 - std_logic(_vector)
 - bit(_vector)
 - integer
 - natural
 - positive
 - unsigned
 - signed
 - boolean
 - character
 - string
 - real
 - time
 - Tipos enumerados

... começando pelo std_logic(_vector)



std logic 1164 – Valores Predefinidos

"Resolved" standard logic type - std_logic / std_logic_vector

- '0' "Strong" Low level (active driver / saída ativa)
- '1' "Strong" High level (active driver / saída ativa)
- 'L' "Weak"Low level (passive driver / saída passiva)
- 'H' "Weak" High level (passive driver / saída passiva)
- 'Z' Tristate (high impedance / alta impedância)
- '-' Don't care (útil para especificar condições de don't care para efeitos de otimização)


Valores geridos pelo simulador (não atribuídos explicitamente!)


- 'X' "Strong" Conflict (devido a active drivers)
- 'W' "Weak" Conflict (devido a passive drivers)
- 'U' Uninitialized (útil para detetar sinais não inicializados durante a simulação – valor inicial por omissão de um std logic)

std logic 1164 – Strong (Active) Drivers

'1' – Strong High Level

'0' - Strong Low Level






Podem ser testados (incluído em condições) e usados em atribuições a sinais, portos e variáveis




std logic 1164 –Weak (Passive) Drivers

'H' – Weak High Level


'L' – Weak Low Level





Podem ser usados em atribuições a sinais, portos e variáveis


std logic 1164 – Conflitos Ativos ('X')



Gerado pelo simulador devido a conflitos entre drivers ativos ou como resultado da propagação de valores Uninitialized


Não faz sentido ser testado (em condições) nem usado em atribuições a sinais, portos ou variáveis

std logic 1164 – Conflitos Passivos ('W')



Gerado pelo simulador devido a conflitos entre *drivers* passivos Não faz sentido ser testado (em condições) nem usado em atribuições a sinais, portos ou variáveis


std logic 1164 – Outros Casos que não Resultam em Conflitos



std logic 1164 – Tabela de Resolução

+VDD

+VDD




Definição std_logic(_vector) na Package std_logic_1164

```
type std ulogic is ('U', -- Uninitialized
                    'X', -- Forcing Unknown
                    '0', -- Forcing 0
                   '1', -- Forcing 1
                   'Z', -- High Impedance
                   'W', -- Weak Unknown
                   'L', -- Weak 0
                   'H', -- Weak 1
                    '-' -- Don't care);
subtype std logic is resolved std ulogic;
type std logic vector is array(natural range <>) of std logic;
```

- Utilização
 - Abstração dos níveis lógicos possíveis em hardware e em simulação
 - Operações sobre vetores de bits



std logic 1164 – Utilização de Tri-state



Modelação de linhas partilhadas (shared)

exemplo com atribuições condicionais)

Pode também ser usado com barramentos do tipo std_logic_vector



Portos Bidirecionais e Lógica Tri-state

```
entity EntityName
    port(...
                                                         enableSignal
          ioPort : inout std logic;
                                                                    Module
          . . . );
                                                ioPort
                                                         outSignal
                                                                    Internal
end EntityName;
                                                                    Logic
                                                         inSignal
architecture RTL of EntityName
    signal inSignal, outSignal, enableSignal : std logic;
begin
    ioPort <= outSignal when (enableSignal = '1') else
                \Z';
    inSignal <= ioPort;</pre>
end RTL;
Tipicamente usados com pinos externos da FPGA (portos da entidade top-level).
```

Podem também ser usados com barramentos do tipo std logic vector

Resumo dos Tipos de Dados em VHDL (mais frequentes)

• integer

Definição (na package STANDARD)

```
type integer is range -2147483647 to 2147483647;
```

- Utilização típica
 - Indexação de arrays e como segundo operando de deslocamentos (shifts) e rotações (rotates) – número de posições a deslocar

natural

Definição (na package STANDARD)

```
subtype natural is integer range 0 to integer high;
```

- Utilização típica
 - Semelhante ao tipo integer, mas para valores naturais
- positive
 - Definição (na package STANDARD)

```
subtype positive is integer range 1 to integer high;
```

- Utilização típica
 - Semelhante ao tipo integer, mas para valores positivos



Resumo dos Tipos de Dados em VHDL (mais frequentes)

unsigned

- Definição (na package NUMERIC_STD)
 type UNSIGNED is array (NATURAL range <>) of STD_LOGIC;
- Utilização típica
 - Operações aritméticas e lógicas em quantidades inteiras <u>sem</u> sinal

signed

- Definição (na package NUMERIC_STD)
 type SIGNED is array (NATURAL range <>) of STD_LOGIC;
- Utilização típica
 - Operações aritméticas e lógicas em quantidades inteiras com sinal

tipos enumerados

- Definição
 - Pelo utilizador num módulo ou package
- Utilização típica
 - Definição dos estados simbólicos de uma FSM



Outros Tipos de Dados

boolean

— Definição (na package STANDARD) type boolean is (false, true);

- Utilização típica
 - Resultado de condições e expressões booleanas
- character / string
 - Definição (na package STANDARD)
 - Utilização típica
 - Manipulação de caracteres e arrays de caracteres
- <u>real</u>
 - Definição (na package STANDARD)

```
type real is range -1.0E308 to 1.0E308;
```

- Utilização típica
 - Operações aritméticas em quantidades reais em simulação apenas



Outros Tipos de Dados

time

```
Definição (na package STANDARD)

type time is range -2147483648 to 2147483647

units
    fs;
    ps = 1000 fs;
    ns = 1000 ps;
    us = 1000 ns;
    ms = 1000 us;
    sec = 1000 ms;
    min = 60 sec;
    hr = 60 min;
end units;
```

- Utilização típica
 - Simulação e construção de testbenches

bit e bit_vector

Definição (na package STANDARD)
 type bit is ('0', '1');
 Type bit_vector is array (natural range <>) of bit;
 Pouco usado devido à existência do tipo std logic (vector)



Macros/Funções de Conversão entre Tipos

- Para simplificar a interface entre módulos deve-se utilizar sempre portos do tipo std_logic ou std_logic_vector
- Se necessário, as conversões são efetuadas dentro dos módulos para os tipos requeridos pelas operações a realizar
- Macros de conversão (un) signed <-> std_logic_vector
 - unsigned(parâmetro do tipo std logic vector)
 - macro/operador de conversão de std_logic_vector para unsigned
 - signed(parâmetro do tipo std_logic_vector)
 - macro/operador de conversão de std_logic_vector para signed
 - std_logic_vector(parâmetro do tipo signed/unsigned)
 - macro/operador de conversão de signed ou unsigned para std logic vector

Macros/Funções de Conversão entre Tipos

Funções de conversão integer <-> (un) signed

- Consoante a conversão pretendida, pode ser necessário uma ou duas conversões em cascata
 - e.g. std_logic_vector->integer
 - to_integer(unsigned(Vetor_de_Bits_a_Conv)



Comentários Finais

- No final desta aula deverá ser capaz de:
 - Usar adequadamente os principais tipos de dados suportados pelo VHDL (tanto para síntese como para simulação)
 - Compreender em profundidade o tipo
 std_logic e o significado dos seus valores
 predefinidos
 - Modelar sinais e portos tri-state
 - Utilizar corretamente as macros e funções de conversão entre tipos