LABORATÓRIO 2


```
Dupla:
Erick Macedo Pinto - 1112114
Livia Aloise – 1510952
3.2
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity inversor is
  Port ( A: in STD_LOGIC_VECTOR (3 downto 0);
     S:in STD_LOGIC;
      B: out STD_LOGIC_VECTOR (3 downto 0));
end inversor;
architecture rtl of inversor is
begin
B(0) \le A(3) when S = '1' else A(0);
B(1) \le A(2) when S = '1' else A(1);
B(2) \le A(1) when S = '1' else A(2);
B(3) \le A(0) when S = '1' else A(3);
end rtl;
3.3
LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
ENTITY inversor_tb IS
END inversor_tb;
```

```
ARCHITECTURE behavior OF inversor_tb IS
 --Inputs
 signal A : std_logic_vector(3 downto 0);
 signal S : std_logic;
--Outputs
 signal B : std_logic_vector(3 downto 0);
BEGIN
-- Instantiate the Unit Under Test (UUT)
 uut: entity work.inversor PORT MAP (
     A => A,
     S => S,
     B => B
    );
 -- Stimulus process
A <= "0001", "0010" after 200 ns, "1001" after 400 ns, "0100" after 600 ns, "0110" after 800 ns;
S <= '1', '0' after 100 ns , '1' after 200 ns, '0' after 300 ns, '1' after 400 ns , '0' after 500 ns, '1' after 600
ns, '0' after 700 ns, '1' after 800 ns, '0' after 900 ns;
```

END;



3.5



O circuito funciona tendo 4 multiplexadores, a saída de cada um deles é um bit do vetor de saída. Esse bit do vetor de saída é escolhido entre o bit do vetor de entrada da mesma posição ou da posição invertida dependendo do valor do seletor, se ele for 1 escolhe o bit da posição invertida se for 0 o bit da mesma posição.