

# Port, component, signal の説明 Ver.3.0.0.0

## ・ife.vhd (Instruction Fetch)

### ・・Port

Port(

clk : in std\_logic;  
siki から送られてくるクロック  
clk (siki.vhd) => clk

state : in std\_logic\_vector(1 downto 0);  
siki で管理されている state  
state が"00"で BRAM に PC を読み込みアドレスを入れ、"10"で読み込まれた次の命令を  
next\_instr に格納し"11"で ID に渡している。  
state (siki.vhd) => state

exec\_mode : in std\_logic; --activate pipeline mode when '1'  
'1'になっているとパイプライン処理に変更できる  
(現在は未実装)  
'0'のときは連続処理(微妙にパイプライン化されているが)を行う  
(現在はこちらを使用中)  
pipeline\_mode (siki.vhd) => exec\_mode

write\_mem : in std\_logic; --write BRAM(write: '1', read: '0')  
WEA(Write EnAble)とつながっており、siki から命令データを BRAM に格納するかの  
シグナルを受け取る。  
これが立っているときはプロセス文が命令データ読み込みサイクルに入り、下りているときは命  
令実行モードになっている。  
'1'で書き込み、'0'で読み込み  
load\_instr (siki.vhd) => write\_mem

write\_BRAM : in std\_logic\_vector(15 downto 0); --write to this BRAM address  
命令データを受け取るとき siki から命令を書き込むアドレスをここに格納し、BRAM  
の ADDRA(Address A)に伝える  
write\_BRAM (siki.vhd) => write\_BRAM

next\_PC : in std\_logic\_vector(15 downto 0);  
これから読み込む命令の PC  
最初は siki から初期 PC が送られ、その後は ALU から次の PC が送られる。  
next\_PC (siki.vhd) => next\_PC

instruction : in std\_logic\_vector(31 downto 0); --data to BRAM  
siki から送られる BRAM に書き込まれる命令データ

full\_recv (siki.vhd) => instruction

prev\_PC : out std\_logic\_vector(15 downto 0); --previous PC

id に現在処理している命令の PC を渡している。

prev\_PC => write\_PC (siki.vhd) => write\_PC (siki.vhd)

recv\_data : out std\_logic\_vector(31 downto 0)); --data from BRAM

BRAM から読み込んだ命令

recv\_data => instr (siki.vhd) => instr (id.vhd)

## ••Component

component BRAM

port(

ADDRA : in std\_logic\_vector(15 downto 0); --address of BRAM

ADDRess A のこと

BRAM にアクセスする際のアドレス

基本的に PC がアドレスとして用いられている。

ADDRA => addra\_buf

DINA : in std\_logic\_vector(31 downto 0); --data in

Data IN A のこと

BRAM に書き込むデータ

読み込まれた命令データか書き込まれる

DINA => dina\_buf

WEA : in std\_logic\_vector(0 downto 0); --write enable(write: '1', read: '0')

Write Enable A のこと

'1'のとき BRAM に DINA の内容が書き込まれ、'0'のとき DOUTA にデータが送られる。

WEA => wea\_buf

CLKA : in std\_logic;

CLocK A のこと

BRAM に渡している clk

CLKA => clk

DOUTA : out std\_logic\_vector(31 downto 0)); --data out

Data OUT A のこと

命令処理中に次に処理する命令が BRAM から送られてくる。

DOUT => douta\_buf

## ••Signal

signal prev\_PC\_buf : std\_logic\_vector(15 downto 0) := x"0000";

signal recv\_data\_buf : std\_logic\_vector(31 downto 0) := x"00000000";

バッファ群

state が”11”になったとき ID にデータを渡している。

```
signal addra_buf : std_logic_vector(15 downto 0) := x"0000";  
signal dina_buf : std_logic_vector(31 downto 0) := x"00000000";  
signal wea_buf : std_logic_vector(0 downto 0) := "0";  
signal douta_buf : std_logic_vector(31 downto 0) := x"00000000";  
    BRAM とのやりとりで用いられるバッファ
```

```
signal PC : std_logic_vector(15 downto 0) := x"0000"; --previous PC  
    next_PC と直結  
    現在処理している PC が格納されている。  
    (不要な可能性あり)
```

```
signal next_instr : std_logic_vector(31 downto 0) := x"00000000"; --instruction  
    命令処理中に douta_buf から次の命令を読み取り保持する。
```

```
signal write_data : std_logic_vector(31 downto 0) := x"00000000"; --write to BRAM  
    instruction と直結  
    siki が受け取った命令データを BRAM に渡す。  
    (不要な可能性あり、というか不要、というか使われてないじゃん!)
```

```
signal delay_state : std_logic_vector(1 downto 0) := "00"; --sequential modes state (next  
instruction starts when previous instruction is at memory write state)  
    命令を連続処理モードで処理している時に次の命令を実行するタイミングまでこれで実行を  
    停止させる。  
    “00”, “01”, “10”, “00”, ... と遷移し, “00” となっているときに次の命令を ID に送る。
```

## ・id.vhd (Instruction Decode & Write Register)

### ・Port

Port(  
clk

: in std\_logic;  
siki から送られてくるクロック  
clk (siki.vhd) => clk

state : in std\_logic\_vector(1 downto 0);  
siki で管理されている state  
“11”になったとき ALU にデータを渡し、更にレジスタの中身を更新する  
state (siki.vhd) => state

write\_PC : in std\_logic\_vector(15 downto 0); --(present)PC  
現在処理している命令の PC  
ALU にそのまま渡したり data\_1 に渡したりする  
prev\_PC(ife.vhd) => write\_PC (siki.vhd) => write\_PC

instr : in std\_logic\_vector(31 downto 0);  
ife から送られてきた次の命令  
この instr を各パーツに分解し、データを得る  
recv\_data (ife.vhd) => instr (siki.vhd) => instr

mem\_to\_R\_sig\_return : in std\_logic; --signal from memory whether to write  
外部から送られてくるレジスタに書き込むかのシグナル  
基本的に mem から送られてくるが初期値設定やシステムコールで siki が介入することがある。  
mem\_to\_R\_sig\_return (siki.vhd) => mem\_to\_R\_sig\_return

mem\_to\_R\_pointer : in std\_logic\_vector(4 downto 0); --write data to this register  
外部から送られてくるどのレジスタに書き込むかを指示するシグナル  
基本的に mem から送られてくるが初期値設定やシステムコールで siki が介入することがある。  
mem\_to\_R\_pointer (siki.vhd) => mem\_to\_R\_pointer

mem\_to\_R : in std\_logic\_vector(31 downto 0); --data from memory  
外部から送られてくるレジスタに書き込むデータ  
基本的に mem から送られてくるが初期値設定やシステムコールで siki が介入することがある。  
mem\_to\_R (siki.vhd) => mem\_to\_R

sys\_sig : out std\_logic; --call system call  
システムコールが呼ばれるというシグナル  
ALU, mem を介して siki に渡される。

sys\_sig => sys\_call\_sig (siki.vhd) => sys\_call\_sig (ALU.vhd)

sys\_type : out std\_logic\_vector(1 downto 0); --system call type  
呼ばれたシステムコールの種類  
ALU,mem を介して siki に渡される。  
sys\_type => sys\_call\_type (siki.vhd) => sys\_call\_type (ALU.vhd)

branch\_instr : out std\_logic;  
命令が分岐命令であるというシグナル  
ALU に渡されて PC の操作を行う。  
branch\_instr => check\_branch (siki.vhd) => check\_branch (ALU.vhd)

branch\_cond : out std\_logic\_vector(2 downto 0);  
分岐命令の種類を示す。  
ALU に渡されて PC の操作の制御を行う。  
branch\_cond => which\_cond (siki.vhd) => which\_cond (ALU.vhd)

jump\_instr : out std\_logic;  
命令がジャンプ命令であるというシグナル  
ALU に渡されて PC の操作を行う。  
jump\_instr => check\_jump (siki.vhd) => check\_jump (ALU.vhd)

store\_instr : out std\_logic;  
命令がストア命令であるというシグナル  
ALU を介して mem でデータをストアする。  
store\_instr => store\_sig (siki.vhd) => store\_sig (ALU.vhd)

load\_instr : out std\_logic;  
命令がロード命令であるというシグナル。  
ALU を介して mem でデータをロードし、id にデータを戻してレジスタに書き込む  
load\_instr => load\_sig (siki.vhd) => load\_sig (ALU.vhd)

mem\_write : out std\_logic; --write data to memory  
命令がロード命令であるというシグナル  
(不要な可能性あり、というか load\_instr と重複していてこれも使われてなかった…)  
mem\_write => write\_mem\_sig (siki.vhd) => write\_mem\_sig (ALU.vhd)

mem\_to\_R\_sig : out std\_logic; --write data to register from memory  
メモリから読み込んだデータをレジスタに書き込むかを指示するシグナル  
ALU,mem を介して id に戻り、レジスタを更新するかを指示する。  
mem\_to\_R\_sig => write\_R\_sig (siki.vhd) => write\_R\_sig (ALU.vhd)

write\_data\_R : out std\_logic\_vector(4 downto 0); --write to this register  
メモリから読み込んだデータをどのレジスタに書き込むかを指示する。  
ALU,mem を介して id に戻り、どのレジスタを更新するか指定する。

write\_data\_R => write\_R (siki.vhd) => write\_R (ALU.vhd)

now\_PC : out std\_logic\_vector(15 downto 0);

現在の PC を表す。

ALU に渡し、次の PC の決定に用いられる。

now\_PC => base\_PC (siki.vhd) => base\_PC (ALU.vhd)

add\_to\_PC : out std\_logic\_vector(15 downto 0); --add this to PC

分岐命令等で現在の PC から相対 PC を求める際に now\_PC に加える値

add\_to\_PC => add\_PC (siki.vhd) => add\_PC (ALU.vhd)

change\_PC : out std\_logic\_vector(15 downto 0); --jump to this PC

ジャンプ命令等で now\_PC に代わり次の PC とする値

change\_PC => jump\_PC (siki.vhd) => jump\_PC (ALU.vhd)

data\_1 : out std\_logic\_vector(31 downto 0);

ALU で演算に用いられる引数の 1 番目

data\_1 => input\_int\_1 (siki.vhd) => input\_int\_1 (ALU.vhd)

data\_2 : out std\_logic\_vector(31 downto 0);

ALU で演算に用いられる引数の 2 番目

data\_2 => input\_int\_2 (siki.vhd) => input\_int\_2 (ALU.vhd)

data\_to\_mem : out std\_logic\_vector(31 downto 0); --store this data

ストア命令でメモリに格納するデータ

ALU を介して mem に渡され、ALU での演算で求められたアドレスに格納される。

data\_to\_mem => store\_data (siki.vhd) => store\_data (ALU.vhd)

ALU\_control : out std\_logic\_vector(3 downto 0); --write this

ALU の演算でどのような操作が行われるかを指示する。

ALU\_control => calcu\_type (siki.vhd) => calcu\_type (ALU.vhd)

r0\_data : out std\_logic\_vector(31 downto 0);

r1\_data : out std\_logic\_vector(31 downto 0);

r2\_data : out std\_logic\_vector(31 downto 0);

r3\_data : out std\_logic\_vector(31 downto 0);

r4\_data : out std\_logic\_vector(31 downto 0);

r5\_data : out std\_logic\_vector(31 downto 0);

r6\_data : out std\_logic\_vector(31 downto 0);

r7\_data : out std\_logic\_vector(31 downto 0);

r8\_data : out std\_logic\_vector(31 downto 0);

r9\_data : out std\_logic\_vector(31 downto 0);

r10\_data : out std\_logic\_vector(31 downto 0);

```

r11_data      : out std_logic_vector(31 downto 0);
r12_data      : out std_logic_vector(31 downto 0);
r13_data      : out std_logic_vector(31 downto 0);
r14_data      : out std_logic_vector(31 downto 0);
r15_data      : out std_logic_vector(31 downto 0);
r16_data      : out std_logic_vector(31 downto 0);
r17_data      : out std_logic_vector(31 downto 0);
r18_data      : out std_logic_vector(31 downto 0);
r19_data      : out std_logic_vector(31 downto 0);
r20_data      : out std_logic_vector(31 downto 0);
r21_data      : out std_logic_vector(31 downto 0);
r22_data      : out std_logic_vector(31 downto 0);
r23_data      : out std_logic_vector(31 downto 0);
r24_data      : out std_logic_vector(31 downto 0);
r25_data      : out std_logic_vector(31 downto 0);
r26_data      : out std_logic_vector(31 downto 0);
r27_data      : out std_logic_vector(31 downto 0);
r28_data      : out std_logic_vector(31 downto 0);
r29_data      : out std_logic_vector(31 downto 0);
r30_data      : out std_logic_vector(31 downto 0);
r31_data      : out std_logic_vector(31 downto 0));

```

各レジスタのデータ

siki で読み取れるようにしている。

$rX\_data \Rightarrow rX\_data$  (siki.vhd) ( $X \in N$ )

## ・・Component

(なし)

## ・・Signal

```

signal sys_sig_buf    : std_logic := '0';
signal sys_type_buf   : std_logic_vector(1 downto 0) := "00";
signal branch_instr_buf : std_logic := '0';
signal branch_cond_buf : std_logic_vector(2 downto 0) := "000";
signal jump_instr_buf  : std_logic := '0';
signal store_instr_buf : std_logic := '0';
signal load_instr_buf  : std_logic := '0';
signal mem_write_buf   : std_logic := '0';
signal mem_to_R_sig_buf : std_logic := '0';
signal write_data_R_buf : std_logic_vector(4 downto 0) := "00000";
signal now_PC_buf     : std_logic_vector(15 downto 0) := x"0000";
signal add_to_PC_buf   : std_logic_vector(15 downto 0) := x"0000";
signal change_PC_buf   : std_logic_vector(15 downto 0) := x"0000";
signal data_1_buf      : std_logic_vector(31 downto 0) := x"00000000";

```

```
signal data_2_buf      : std_logic_vector(31 downto 0) := x"00000000";
signal data_to_mem_buf : std_logic_vector(31 downto 0) := x"00000000";
signal ALU_control_buf : std_logic_vector(3 downto 0) := "0000";
```

バッファ群  
state が””11”になったとき ALU に渡している。

```
signal head          : std_logic_vector(5 downto 0) := "000000";
```

命令データの head 部分  
命令の種類の特定に用いられる。

```
signal rs_pointer     : std_logic_vector(4 downto 0) := "00000";
```

命令データの rs 部分  
rs に格納するレジスタのデータを指定する。

```
signal rt_pointer     : std_logic_vector(4 downto 0) := "00000";
```

命令データの rt 部分  
rt に格納するレジスタのデータを指定する。

```
signal rd_pointer     : std_logic_vector(4 downto 0) := "00000";
```

命令データの rd 部分  
rd が存在する命令で ALU で求めた値をどのレジスタに格納するかを指定する。

```
signal sa             : std_logic_vector(4 downto 0) := "00000";
```

命令データの sa 部分  
小さな即値として ALU の演算で用いられる。

```
signal tail           : std_logic_vector(5 downto 0) := "000000";
```

命令データの tail 部分  
命令の種類の特定に用いられる。

```
signal offset         : std_logic_vector(15 downto 0) := x"0000";
```

命令データの offset 部分  
PC の操作や ALU の引数として用いられる即値を表す。

```
signal instr_index     : std_logic_vector(25 downto 0) :=
"00000000000000000000000000000000";
```

命令データの instr\_index 部分  
大きな即値として ALU の演算で用いられる。

```
signal code           : std_logic_vector(25 downto 6) := x"00000";
```

命令データの code 部分  
システムコールで用いられる特別なデータ



signal rs : std\_logic\_vector(31 downto 0) := x"00000000";  
ALU の引数設定で用いられる。

signal rt : std\_logic\_vector(31 downto 0) := x"00000000";  
ALU の引数設定で用いられる。

signal sys\_sig\_sub : std\_logic := '0';  
システムコールを実行するかを命令データから判断し、ほかのシグナルの設定に用いられる。

signal sys\_type\_sub : std\_logic\_vector(1 downto 0) := "00";  
実行するシステムコールの種類をレジスタと mem から戻ってくる書き込みデータから判断

signal branch\_instr\_sub : std\_logic := '0';  
分岐命令かを命令データから判断

signal branch\_cond\_sub : std\_logic\_vector(2 downto 0) := "000";  
分岐命令の種類を命令データから判断

signal jump\_instr\_sub : std\_logic := '0';  
ジャンプ命令かを命令データから判断

signal store\_instr\_sub : std\_logic := '0';  
ストア命令かを命令データから判断

signal load\_instr\_sub : std\_logic := '0';  
ロード命令かを命令データから判断

signal mem\_write\_sub : std\_logic := '0';  
ロード命令かを命令データから判断  
(不要な可能性あり、というか Port で書いたとおり不要)

signal mem\_to\_R\_sig\_sub : std\_logic := '0';  
メモリからレジスタに書き込むかを命令データから判断する。

signal write\_data\_R\_sub : std\_logic\_vector(4 downto 0) := "00000";  
メモリからどのレジスタに書き込むかを命令データから判断する。

signal now\_PC\_sub : std\_logic\_vector(15 downto 0) := x"0000";  
現在の PC を格納  
(不要な可能性あり、これはシグナルの書き方の統一性のために存在)

signal add\_to\_PC\_sub : std\_logic\_vector(15 downto 0) := x"0000";  
現在の PC に加える値を命令データから判断

signal change\_PC\_sub : std\_logic\_vector(15 downto 0) := x"0000";

ジャンプ先の PC を命令データから判断

```
signal data_1_sub    : std_logic_vector(31 downto 0) := x"00000000";  
    ALU に渡す一つ目の引数を命令データから判断
```

```
signal data_2_sub    : std_logic_vector(31 downto 0) := x"00000000";  
    ALU に渡す二つ目の引数を命令データから判断
```

```
signal data_to_mem_sub : std_logic_vector(31 downto 0) := x"00000000";  
    mem に書き込むデータを命令データから判断  
    ALU を介して mem に渡し、ALU で求めたアドレスに格納する。
```

```
signal ALU_control_sub : std_logic_vector(3 downto 0) := "0000";  
    ALU で行う演算の種類を命令データから判断
```

```
signal r0      : std_logic_vector(31 downto 0) := x"00000000";  
signal r1      : std_logic_vector(31 downto 0) := x"00000000";  
signal r2      : std_logic_vector(31 downto 0) := x"00000000";  
signal r3      : std_logic_vector(31 downto 0) := x"00000000";  
signal r4      : std_logic_vector(31 downto 0) := x"00000000";  
signal r5      : std_logic_vector(31 downto 0) := x"00000000";  
signal r6      : std_logic_vector(31 downto 0) := x"00000000";  
signal r7      : std_logic_vector(31 downto 0) := x"00000000";  
signal r8      : std_logic_vector(31 downto 0) := x"00000000";  
signal r9      : std_logic_vector(31 downto 0) := x"00000000";  
signal r10     : std_logic_vector(31 downto 0) := x"00000000";  
signal r11     : std_logic_vector(31 downto 0) := x"00000000";  
signal r12     : std_logic_vector(31 downto 0) := x"00000000";  
signal r13     : std_logic_vector(31 downto 0) := x"00000000";  
signal r14     : std_logic_vector(31 downto 0) := x"00000000";  
signal r15     : std_logic_vector(31 downto 0) := x"00000000";  
signal r16     : std_logic_vector(31 downto 0) := x"00000000";  
signal r17     : std_logic_vector(31 downto 0) := x"00000000";  
signal r18     : std_logic_vector(31 downto 0) := x"00000000";  
signal r19     : std_logic_vector(31 downto 0) := x"00000000";  
signal r20     : std_logic_vector(31 downto 0) := x"00000000";  
signal r21     : std_logic_vector(31 downto 0) := x"00000000";  
signal r22     : std_logic_vector(31 downto 0) := x"00000000";  
signal r23     : std_logic_vector(31 downto 0) := x"00000000";  
signal r24     : std_logic_vector(31 downto 0) := x"00000000";  
signal r25     : std_logic_vector(31 downto 0) := x"00000000";  
signal r26     : std_logic_vector(31 downto 0) := x"00000000";
```

```

signal r27      : std_logic_vector(31 downto 0) := x"00000000";
signal r28      : std_logic_vector(31 downto 0) := x"00000000";
signal r29      : std_logic_vector(31 downto 0) := x"ffffffff"; --$sp
signal r30      : std_logic_vector(31 downto 0) := x"00010000"; --$hp
signal r31      : std_logic_vector(31 downto 0) := x"00000000"; --$ra

```

レジスタの実態

ここに各レジスタの値が格納されている。

```

signal r0_sub   : std_logic_vector(31 downto 0) := x"00000000";
signal r1_sub   : std_logic_vector(31 downto 0) := x"00000000";
signal r2_sub   : std_logic_vector(31 downto 0) := x"00000000";
signal r3_sub   : std_logic_vector(31 downto 0) := x"00000000";
signal r4_sub   : std_logic_vector(31 downto 0) := x"00000000";
signal r5_sub   : std_logic_vector(31 downto 0) := x"00000000";
signal r6_sub   : std_logic_vector(31 downto 0) := x"00000000";
signal r7_sub   : std_logic_vector(31 downto 0) := x"00000000";
signal r8_sub   : std_logic_vector(31 downto 0) := x"00000000";
signal r9_sub   : std_logic_vector(31 downto 0) := x"00000000";
signal r10_sub  : std_logic_vector(31 downto 0) := x"00000000";
signal r11_sub  : std_logic_vector(31 downto 0) := x"00000000";
signal r12_sub  : std_logic_vector(31 downto 0) := x"00000000";
signal r13_sub  : std_logic_vector(31 downto 0) := x"00000000";
signal r14_sub  : std_logic_vector(31 downto 0) := x"00000000";
signal r15_sub  : std_logic_vector(31 downto 0) := x"00000000";
signal r16_sub  : std_logic_vector(31 downto 0) := x"00000000";
signal r17_sub  : std_logic_vector(31 downto 0) := x"00000000";
signal r18_sub  : std_logic_vector(31 downto 0) := x"00000000";
signal r19_sub  : std_logic_vector(31 downto 0) := x"00000000";
signal r20_sub  : std_logic_vector(31 downto 0) := x"00000000";
signal r21_sub  : std_logic_vector(31 downto 0) := x"00000000";
signal r22_sub  : std_logic_vector(31 downto 0) := x"00000000";
signal r23_sub  : std_logic_vector(31 downto 0) := x"00000000";
signal r24_sub  : std_logic_vector(31 downto 0) := x"00000000";
signal r25_sub  : std_logic_vector(31 downto 0) := x"00000000";
signal r26_sub  : std_logic_vector(31 downto 0) := x"00000000";
signal r27_sub  : std_logic_vector(31 downto 0) := x"00000000";
signal r28_sub  : std_logic_vector(31 downto 0) := x"00000000";
signal r29_sub  : std_logic_vector(31 downto 0) := x"00010000";
signal r30_sub  : std_logic_vector(31 downto 0) := x"ffffffff";
signal r31_sub  : std_logic_vector(31 downto 0) := x"00000000";

```

レジスタの値を更新する際に用いられる。

siki から送られる mem\_to\_R\_sig\_return が '1' のとき外部から送られるデータにレジスタを更新する。

- **ALU.vhd (ALU)**

- **Port**