



Министерство науки и высшего образования Российской Федерации
Федеральное государственное бюджетное образовательное учреждение
высшего образования
«Московский государственный технический университет
имени Н.Э. Баумана
(национальный исследовательский университет)»
(МГТУ им. Н.Э. Баумана)

ФАКУЛЬТЕТ ИНФОРМАТИКА И СИСТЕМЫ УПРАВЛЕНИЯ
КАФЕДРА КОМПЬЮТЕРНЫЕ СИСТЕМЫ И СЕТИ (ИУ6)
НАПРАВЛЕНИЕ ПОДГОТОВКИ **09.03.04 ПРОГРАММНОЕ ОБЕСПЕЧЕНИЕ ЭВМ И
ИНФОРМАЦИОННЫЕ ТЕХНОЛОГИИ (ИУ7)**

Отчет
по лабораторной работе № 3

Название: Исследование дешифратора

Дисциплина: Архитектура ЭВМ

Вариант: 1

Студент гр. ИУ7-43Б _____ В. П. Авдейкина
(Подпись, дата) (И.О. Фамилия)

Преподаватель _____ А. Ю. Попов
(Подпись, дата) (И.О. Фамилия)

Оглавление

Оглавление	2
Цели и задачи работы	3
Выполнение работы	4
Задание №1	4
Задание №2	7
Задание №3	11
Задание №4	14
Задание №5	16
Контрольные вопросы	18
1 Что называется счётчиком?	18
2 Что называется коэффициентом пересчёта?	18
3 Перечислить основные классификационные признаки счётчиков.	18
4 Указать основные параметры счётчиков.....	19
5 Что такое время установки кода счётчика?	19
6 Объяснить работу синхронного счётчика с параллельным переносом, оценить его быстродействие.....	19
7 Объяснить методику синтеза синхронных счётчиков на двухступенчатых <i>JK</i> - и <i>D</i> - триггерах.	19

Цели и задачи работы

Цель работы - изучение принципов построения счетчиков, овладение методом синтеза синхронных счетчиков, экспериментальная оценка динамических параметров счетчиков, изучение способов наращивания разрядности синхронных счетчиков.

Выполнение работы

Задание №1

Формулировка

Исследование четырехразрядного синхронного суммирующего счётчика с параллельным переносом на Т-триггерах. Проверить работу счётчика

- от одиночных импульсов, подключив к прямым выходам разрядов световые индикаторы,
- от импульсов генератора.

Просмотреть на экране логического анализатора (осциллографа) временную диаграмму сигналов на входе и выходах счетчика, провести анализ временной диаграммы сигналов счетчика. Измерить время задержки распространения счетчика и максимальную частоту счета.

Выполнение

В ходе работы был построен четырехразрядный синхронный суммирующий счетчик с параллельным переносом на Т-триггерах (рис. 1). Счетчик работает корректно как с одиночными импульсами, так и с импульсами генератора (рис. 2).




Рисунок 1. Схема четырехразрядного синхронного суммирующего счетчика с параллельным переносом на Т-триггерах (анализ с помощью одиночных импульсов)




Рисунок 2. Схема четырехразрядного синхронного суммирующего счетчика с параллельным переносом на T-триггерах (анализ с помощью импульсов генератора)

На рисунке 3 изображены результаты работы логического анализатора:




Рисунок 3. Результат работы логического анализатора

Полученные результаты не позволяют определить время задержки распространения счетчика, поэтому необходимо собрать схему, изображенную на рисунке 4.




Рисунок 4. Схема счетчика, предназначенная для определения задержки

Проанализировав выходные сигналы (рис. 5), получаем значение времени задержки распространения счетчика, а затем проводим необходимые расчеты.




Рисунок 5. Результат работы логического анализатора (с задержкой)

- Время задержки распространения счетчика: 2,9 нс
- Промежуток установления триггера: $2,9 * 2 = 5,8 \approx 6$ нс
- Максимальная частота счета: $1 / 6\text{нс} \approx 167$ МГц

Задание №2

Формулировка

Синтезировать двоично-десятичный счётчик с заданной последовательностью состояний. Последовательность состояний счётчика для каждого варианта работы приведена в табл.3; десятичными числами обозначены номера двоичных наборов, изображающие десятичные цифры и определяющие состояние счётчика. Начертить схему счётчика на элементах интегрального базиса (И-НЕ; И, ИЛИ, НЕ), синхронных JK-триггерах.

Вариант №1: 3, 4, 5, 6, 7, 8, 9, 10, 11, 12.

Выполнение

Входные данные для синтеза счетчика: $M = 10$, естественный порядок изменения состояний.

- 1) Количество триггеров: $n_1 = \lceil \log_2 10 \rceil = 4$.
- 2) Составляем обобщенную таблицу функционирования счетчика (табл. 1), пользуясь матрицами переходов для JK-триггеров (табл. 2).

№	Время t				Время t+1				Функции возбуждения							
	Q ₃	Q ₂	Q ₁	Q ₀	Q ₃ [*]	Q ₂ [*]	Q ₁ [*]	Q ₀ [*]	J ₃	K ₃	J ₂	K ₂	J ₁	K ₁	J ₀	K ₀
3	0	<u>0</u>	<u>1</u>	<u>1</u>	0	<u>1</u>	<u>0</u>	<u>0</u>	0	α	1	α	α	1	α	1
4	0	1	0	<u>0</u>	0	1	0	<u>1</u>	0	α	α	0	0	α	1	α
5	0	1	<u>0</u>	<u>1</u>	0	1	<u>1</u>	<u>0</u>	0	α	α	0	1	α	α	1
6	0	1	1	<u>0</u>	0	1	1	<u>1</u>	0	α	α	0	α	0	1	α
7	<u>0</u>	<u>1</u>	<u>1</u>	<u>1</u>	<u>1</u>	<u>0</u>	<u>0</u>	<u>0</u>	1	α	α	1	α	1	α	1
8	1	0	0	<u>0</u>	1	0	0	<u>1</u>	α	0	0	α	0	α	1	α
9	1	0	<u>0</u>	<u>1</u>	1	0	<u>1</u>	<u>0</u>	α	0	0	α	1	α	α	1
10	1	0	1	<u>0</u>	1	0	1	<u>1</u>	α	0	0	α	α	0	1	α
11	1	<u>0</u>	<u>1</u>	<u>1</u>	1	<u>1</u>	<u>0</u>	<u>0</u>	α	0	1	α	α	1	α	1
12	<u>1</u>	<u>1</u>	<u>0</u>	<u>0</u>	<u>0</u>	<u>0</u>	<u>1</u>	<u>1</u>	α	1	α	1	1	α	1	α

Таблица 1. Таблица функционирования счетчика

$Q - Q^*$	J	K
0 – 0	0	α
0 – 1	1	α
1 – 0	α	1
1 – 1	α	0

Таблица 2. Таблица переходов JK-триггера

Синтезированный счетчик является самовосстанавливающимся, так как после первого такта он возвращается в первое рабочее состояние – 3.

- 3) Минимизируем функции возбуждения триггеров счетчика с учетом неиспользуемых состояний (1010, 1011, 1100, 1101, 1110, 1111) с помощью метода Квайна (с применением карт Карно, представленных в табл. 3–10) *Синим цветом в таблицах выделены результирующие ϕ -ии.*

$Q_3Q_2 \backslash Q_1Q_0$	00	01	11	10
00	-	-	0	-
01	0	0	1	0
11	α	-	-	-
10	α	α	α	α

Таблица 3. Карта Карно J3: $Q_2 \& Q_1 \& Q_0$

$Q_3Q_2 \backslash Q_1Q_0$	00	01	11	10
00	-	-	α	-
01	α	α	α	α
11	1	-	-	-
10	0	0	0	0

Таблица 4. Карта Карно K3: Q_2

$Q_3Q_2 \backslash Q_1Q_0$	00	01	11	10
00	-	-	1	-
01	α	α	α	α
11	α	-	-	-
10	0	0	1	0

Таблица 5. Карта Карно J2: $Q_1 \times Q_0$

$Q_3Q_2 \backslash Q_1Q_0$	00	01	11	10
00	-	-	α	-
01	0	0	1	0
11	1	-	-	-
10	α	α	α	α

Таблица 6. Карта Карно K2: $Q1 \& Q0 + Q3$

$Q_3Q_2 \backslash Q_1Q_0$	00	01	11	10
00	-	-	α	-
01	0	1	α	α
11	1	-	-	-
10	0	1	α	α

Таблица 7. Карта Карно J1: $Q0 + Q3 \& Q2$

$Q_3Q_2 \backslash Q_1Q_0$	00	01	11	10
00	-	-	1	-
01	α	α	1	0
11	α	-	-	-
10	α	α	1	0

Таблица 8. Карта Карно K1: $Q0$

$Q_3Q_2 \backslash Q_1Q_0$	00	01	11	10
00	-	-	α	-
01	1	α	α	1
11	1	-	-	-
10	1	α	α	1

Таблица 9. Карта Карно J0: ЛОГ1

$Q_3Q_2 \backslash Q_1Q_0$	00	01	11	10
00	-	-	1	-
01	α	1	1	α
11	α	-	-	-
10	α	1	1	α

Таблица 10. Карта Карно K0: ЛОГ1

4) Реализуем комбинационную часть счетчика в базисе И, ИЛИ, ЛОГ1 (логическая единица). Схема счетчика представлена на рисунке 6.




Рисунок 6. Схема синтезированного счетчика (вариант 1)

Задание №3

Формулировка

Собрать десятичный счётчик, используя элементную базу приложения Multisim или учебного макета. Установить счётчик в начальное состояние, подав на установочные входы R соответствующий сигнал.

Выполнение

Выполняем синтез аналогично синтезу из задания №2. Таблица функционирования счетчика представлена в табл. 11.

№	Время t				Время t+1				Функции возбуждения							
	Q ₃	Q ₂	Q ₁	Q ₀	Q ₃ *	Q ₂ *	Q ₁ *	Q ₀ *	J ₃	K ₃	J ₂	K ₂	J ₁	K ₁	J ₀	K ₀
0	0	0	0	0	0	0	0	1	0	α	0	α	0	α	1	α
1	0	0	0	1	0	0	1	0	0	α	0	α	1	α	α	1
2	0	0	1	0	0	0	1	1	0	α	0	α	α	0	1	α
3	0	0	1	1	0	1	0	0	0	α	1	α	α	1	α	1
4	0	1	0	0	0	1	0	1	0	α	α	0	0	α	1	α
5	0	1	0	1	0	1	1	0	0	α	α	0	1	α	α	1
6	0	1	1	0	0	1	1	1	0	α	α	0	α	0	1	α
7	0	1	1	1	1	0	0	0	1	α	α	1	α	1	α	1
8	1	0	0	0	1	0	0	1	α	0	0	α	0	α	1	α
9	1	0	0	1	0	0	0	0	α	1	0	α	0	α	α	1

Таблица 11. Таблица функционирования счетчика

Минимизация функций триггеров счетчика представлена в табл. 12–19.

Q ₃ Q ₂ \ Q ₁ Q ₀	Q ₁ Q ₀			
	00	01	11	10
00	0	0	0	0
01	0	0	1	0
11	-	-	-	-
10	α	α	-	-

Таблица 12. Карта Карно J₃: Q₂&Q₁&Q₀

$Q_3Q_2 \backslash Q_1Q_0$	00	01	11	10
00	α	α	α	α
01	α	α	α	α
11	-	-	-	-
10	0	1	-	-

Таблица 13. Карта Карно K3: $Q0$

$Q_3Q_2 \backslash Q_1Q_0$	00	01	11	10
00	0	0	1	0
01	α	α	α	α
11	-	-	-	-
10	0	0	-	-

Таблица 14. Карта Карно J2: $Q1xQ0$

$Q_3Q_2 \backslash Q_1Q_0$	00	01	11	10
00	α	α	α	α
01	0	0	1	0
11	-	-	-	-
10	α	α	-	-

Таблица 15. Карта Карно K2: $Q1 \& Q0$

$Q_3Q_2 \backslash Q_1Q_0$	00	01	11	10
00	0	1	α	α
01	0	1	α	α
11	-	-	-	-
10	0	0	-	-

Таблица 16. Карта Карно J1: $Q0+Q3 \& Q2$

$Q_3Q_2 \backslash Q_1Q_0$	00	01	11	10
00	α	α	1	0
01	α	α	1	0
11	-	-	-	-
10	α	α	-	-

Таблица 17. Карта Карно K1: $Q0$

$Q_3Q_2 \backslash Q_1Q_0$	00	01	11	10
00	α	α	1	0
01	α	α	1	0
11	-	-	-	-
10	α	α	-	-

Таблица 18. Карта Карно J0: ЛОГ1

$Q_3Q_2 \backslash Q_1Q_0$	00	01	11	10
00	α	1	1	α
01	α	1	1	α
11	-	-	-	-
10	1	α	-	-

Таблица 19. Карта Карно K0: ЛОГ1

Результирующая схема представлена на рисунке 7.




Рисунок 7. Результат синтеза

Задание №4

Формулировка

Исследование четырёхразрядного синхронного суммирующего счётчика с параллельным переносом ИС K555ИЕ9, аналог ИС 74LS160.

Проверить работу счётчика

- от одиночных импульсов, подключив к прямым выходам разрядов световые индикаторы,
- от импульсов генератора.

Просмотреть на экране логического анализатора (осциллографа) временную диаграмму сигналов на входе и выходах счетчика, провести анализ временной диаграммы сигналов счетчика. Измерить время задержки распространения счетчика и максимальную частоту счета.

Выполнение

На рис. 8 представлена схема работы счетчика от одиночных импульсов, а на рис.9 – от импульсов генератора.




Рисунок 8. Работа счетчика от одиночных импульсов




Рисунок 9. Работа счетчика от импульсов генератора

На рисунке 10 представлен результат работы логического анализатора (с задержкой).




Рисунок 10. Результат работы логического анализатора

Время задержки распространения счетчика: 800 пс

Задание №5

Формулировка

Исследование схем наращивания разрядности счетчиков ИЕ9 до четырех секций с последовательным переносом между секциями (рис. 11) и по структуре «быстрого» счета (рис. 12):




Рисунок 11. Схема наращивания с последовательным переносом




Рисунок 12. Схема наращивания по структуре «быстрого» счета

Выполнение

На рис. 13 и 14 представлена реализация схем наращивания с дополнительными элементами, предназначенными для анализа работы построенных схем.




Рисунок 13. Схема по рис. 11




Рисунок 14. Схема по рис. 12

Контрольные вопросы

1 Что называется счётчиком?

Счётчик – это операционный узел ЭВМ, предназначенный для выполнения счёта, кодирования в определённой системе счисления и хранения числа сигналов импульсного типа, поступающих на счётный вход.

2 Что называется коэффициентом пересчёта?

Коэффициент пересчёта – число входных сигналов, которое возвращает схему в начальное состояние, в качестве которого может быть взято любое её состояние.

3 Перечислить основные классификационные признаки счётчиков.

- По значению модуля счёта:
 - Двоичные счётчики ($M = 2n$, n - кол-во двоичных разрядов)
 - Двоично-кодированные счётчики
 - Счётчики с одинарным кодированием (состояние представлено местом расположения единственной единицы)
- По направлению счёта:
 - Суммирующие
 - Вычитающие
 - Реверсивные
- По способу организации межразрядных связей:
 - Счетчики с последовательным переносом
 - Счетчики со сквозным переносом
 - Счетчики с параллельным переносом
 - Счетчики с групповым переносом
- По порядку изменения состояний:
 - С естественным порядком счета
 - С произвольным порядком счета
- По способу управления переключением триггеров во время счёта:
 - Синхронные

- Асинхронные

4 Указать основные параметры счётчиков.

- Модуль счёта M
- Емкость счётчика N
- Статические и динамические параметры счётчика (максимальная частота счёта, минимальные длительности различных импульсов).

5 Что такое время установки кода счётчика?

Время установки кода счётчика – один из параметров, влияющих на его быстродействие. Время установки кода t_{set} равно времени между моментом поступления входного сигнала и моментом установки счетчика в новое устойчивое состояние.

6 Объяснить работу синхронного счётчика с параллельным переносом, оценить его быстродействие.

Синхронные счётчики строятся на синхронных триггерах, синхронизирующие входы объединены. Счётные сигналы подаются на входы. Поэтому триггеры переключаются одновременно. Поэтому время задержки распространения сигнала от счетного входа до выходов его триггеров равно времени задержки распространения сигнала любого триггера счетчика от C -входа до его выхода. Максимальная частота – при параллельном образовании сигналов. Сигналы переноса формируются в каждом разряде, с помощью логических схем. В качестве триггеров – синхронные триггеры с динамическим управлением. В синхронном двоичном суммирующем счётчике с параллельным переносом, построенном на JK -триггерах, функции возбуждения формируются параллельно.

7 Объяснить методику синтеза синхронных счётчиков на двухступенчатых JK - и D - триггерах.

Синтез синхронного счетчика как цифрового автомата содержит 7 этапов:

1. Определение числа триггеров счетчика, исходя из модуля счета M и

максимального состояния L счётчика:

2. $n_1 = \lceil \log_2 M \rceil$,
3. $n_2 = \lceil \log_2 L \rceil$, где $\lceil \dots \rceil$ – округление до ближайшего большего целого числа.
4. Составление обобщенной таблицы переходов счётчика и функций возбуждения триггеров.
5. Минимизация функции возбуждения триггеров счётчика.
6. Перевод минимизированных функций возбуждения в заданный базис логических функций.
7. Построение функциональной схемы счётчика
8. Проверка полученной схемы счётчика на самовосстановление после сбоев