

Arora V DSP ユーザーガイド

UG305-1.0J, 2023-04-20

著作権について(2023)

著作権に関する全ての権利は、Guangdong Gowin Semiconductor Corporation に留保されています。

GOWIN高云、Gowin、及び GOWINSEMI は、当社により、中国、米国特許商標庁、及び その他の国において登録されています。商標又はサービスマークとして特定されたその他 全ての文字やロゴは、それぞれの権利者に帰属しています。何れの団体及び個人も、当社 の書面による許可を得ず、本文書の内容の一部もしくは全部を、いかなる視聴覚的、電子的、機械的、複写、録音等の手段によりもしくは形式により、伝搬又は複製をしてはなりません。

#### 免責事項

当社は、GOWINSEMI Terms and Conditions of Sale (GOWINSEMI取引条件)に規定されている内容を除き、(明示的か又は黙示的かに拘わらず)いかなる保証もせず、また、知的財産権や材料の使用によりあなたのハードウェア、ソフトウェア、データ、又は財産が被った損害についても責任を負いません。当社は、事前の通知なく、いつでも本文書の内容を変更することができます。本文書を参照する何れの団体及び個人も、最新の文書やエラッタ(不具合情報)については、当社に問い合わせる必要があります。

# バージョン履歴

日付	バージョン	説明
2023/04/20	1.0J	初版。

# 目次

Ħ	次	iv
図	]一覧	v
表	<b>:一</b> 覧	vi
1	本マニュアルについて	1
	1.1 マニュアル内容	1
	1.2 関連ドキュメント	1
	1.3 用語、略語	1
	<b>1.4</b> テクニカル・サポートとフィードバック	2
2	概要	3
3 I	DSP の構造	4
	DSP プリミティブ	
	4.1 MULT	8
	4.1.1 MULT12X12	8
	4.1.2 MULT27X36	16
	4.2 MULTALU	27
	4.2.1 MULTALU27X18	27
	4.3 MULTADDALU	55
	4.3.1 MULTADDALU12X12	55
5 I	<b>IP</b> の呼び出し	75
	5.1 MULT	75
	5.2 MULTALU	78
	5.3 MULTADDALU	82

# 図一覧

図 3-1 DSP の構造	. 5
図 4-1 MULT12X12 の構造	. 9
図 4-2 MULT12X12 のポート図	9
図 4-3 MULT27X36 の構造	. 16
図 4-4 MULT27X36 のポート図	. 17
図 4-5 MULTALU27X18 の構造	. 28
図 4-6 MULTALU27X18 のポート図	. 28
図 4-7 MULTADDALU12X12 の構造	. 56
図 4-8 MULTADDALU12X12 のポート図	. 57
図 5-1 MULT IP の構成ウィンドウ	. 76
図 5-2 MULTALU IP の構成ウィンドウ	. 79
図 5-3 MULTADDALU IP の構成ウィンドウ	. 83

UG305-1.0J v

# 表一覧

表 1-1 用語、略語	1
表 3-1 DSP のポートの説明	5
表 3-2 DSP ブロックの内部レジスタの説明	6
表 <b>4-1 MULT12X12</b> のポートの説明	10
表 4-2 MULT12X12 のパラメータの説明	10
表 4-3 MULT27X36 のポートの説明	17
表 <b>4-4 MULT27X36</b> のパラメータの説明	18
表 4-5 MULTALU27X18 のポートの説明	29
表 4-6 MULTALU27X18 のパラメータの説明	30
表 <b>4-7 MULTADDALU12X12</b> のポートの説明	57
表 4-8 MULTADDAL U12X12 のパラメータの説明	58

UG305-1.0J vi

1本マニュアルについて 1.1マニュアル内容

# 1 本マニュアルについて

# 1.1 マニュアル内容

本マニュアルは、主に Arora V FPGA 製品の DSP リソースの構造、信号の定義、及び呼び出し方法について説明し、ユーザーの Gowin DSP の最大限の活用と設計効率の向上を目的としています。

# 1.2 関連ドキュメント

**GOWIN** セミコンダクターの公式 **Web** サイト <u>www.gowinsemi.com/ja</u>から、以下の関連ドキュメントがダウンロード、参考できます:

- GW5AT シリーズ FPGA 製品データシート(<u>DS981</u>)
- GW5A シリーズ FPGA 製品データシート(DS1103)
- GW5AST シリーズ FPGA 製品データシート(DS1104)
- **Gowin** ソフトウェア ユーザーガイド(**SUG100**)

# 1.3 用語、略語

表 1-1 に、本マニュアルで使用される用語、略語、及びその意味を示します。

#### 表 1-1 用語、略語

用語、略語	正式名称	意味
CFU	Configurable Function Unit	コンフィギャラブル機能ユニ ット
DSP	Digital Signal Processing	デジタル信号処理
FIR	Finite Impulse Response	有限インパルス応答フィルタ
FFT	Fast Fourier Transformation	高速フーリエ変換
MULT	Multiplier	乗算器
PADD	Pre-adder	前置加算器
48-bit ALU	48-bit Arithmetic Logic Unit	48 ビットの算術論理演算装 置

UG305-1.0J 1(84)

# 1.4 テクニカル・サポートとフィードバック

GOWIN セミコンダクターは、包括的な技術サポートをご提供しています。使用に関するご質問、ご意見については、直接弊社までお問い合わせください。

Web サイト: <u>www.gowinsemi.com/ja</u>

E-mail: support@gowinsemi.com

UG305-1.0J 2(84)

# **2**概要

Gowin Arora V FPGA 製品には、FIR、FFT 設計などの高性能デジタル信号処理を可能にする豊富な DSP リソースがあります。 DSP ブロックは、安定したタイミングパフォーマンス、高いリソース使用率、低消費電力等の特性を備えています。このマニュアルは、ユーザーが Arora V FPGA 製品の DSP リソースを使いこなせるよう作成されています。

DSP ブロックの機能及び特性は以下の通りです:

- 3 つの幅(12X12, 27X18, 27X36)の乗算器
- 26 ビットの前置加算器
- 48 ビットの ALU
- シフト機能をポート
- 複数の乗算器のカスケード接続によるデータ幅の拡大をサポート
- 27X18 乗算器の累積、乗算加算機能をサポート
- 2 つの 12X12 乗算器の加算後の累積をサポート
- レジスタのパイプラインとバイパス機能をサポート
- 符号付きデータ操作


UG305-1.0J 3(84)

# **3**DSP の構造

Arora V FPGA 製品の DSP リソースは、FPGA のアレイに行として配置されています。 DSP は、乗算、前置加算、累積、シフトなどの機能を実行することができます。 MULT、PADD、48 ビット ALU などの機能ブロックから構成されています。各 DSP は 3 つの CFU を占有します。各 DSP は、2 つの独立したクロック信号、2 つの独立したクロックイネーブル信号、2 つの独立したリセット信号を持っています。 レジスタレベルは最大 4 つです(すなわち input reg, pipe reg, out reg, fb preg)。

UG305-1.0J 4(84)

#### 図 3-1 DSP の構造



DSP のポートの説明及び意味は、表 3-1 に示すとおりです。内部レジスタは表 3-2 に示すとおりです。また、入力信号 CLK、CE、および RESET はレジスタを制御するために使用されます。

表 3-1 DSP のポートの説明

ポート名	I/O タイ プ	説明
A[26:0]	I	<b>27-bit</b> データ入力 A
B[17:0]	1	18-bit データ入力 B
C[47:0]	I	<b>48-bit</b> データ入力 <b>C</b>
D[25:0]	1	<b>26-bit</b> データ入力 D
SIA[26:0]	I	カスケード接続に使用されるシフトデータ入 カ A。入力信号 SIA は、前の隣接する DSP ブロックの出力信号 SOA に直接接続されま

UG305-1.0J 5(84)

ポート名	I/O タイ プ	説明		
		す。		
CASI[47:0]	1	前の DSP ブロックの CASO からの、カスケード接続に使用される 48-bit ALU 入力		
CASISEL	I	48-bit ALU 入力 CASI/0 の制御信号		
ASEL	1	前置加算器の A 入力選択		
PSEL	I	乗算器のA入力選択		
PADDSUB	I	前置加算器のロジック加算または減算を選択 するために使用される前置加算器の操作制御 信号		
CLK[1:0]	1	クロック入力		
CE[1:0]	1	クロックイネーブル信号、アクティブ High		
RESET[1:0]		同期モード/非同期モードをサポートするリセット信号、アクティブ High		
ADDSUB[1:0]		M0/0,M1/C/0 のロジック加算または減算を選 択するために使用される、48-bit ALU の操作 制御信号		
CSEL	I	48-bit ALU 入力 C/0 制御信号		
ACCSEL	I	48-bit ALU 入力 PRE_LOAD/DOUT 制御信号		
M0SEL	I	48-bit ALU 入力 M0/0 制御信号		
SOA[26:0]	0	シフトデータ出力 <b>A</b>		
DOUT[47:0]	0	DSP 出力データ		
CASO[47:0] O		カスケード接続用。次の <b>DSP</b> ブロックに出 力されます。		

# 表 3-2 DSP ブロックの内部レジスタの説明

レジスタ	説明および関連属性
AREG	A 入力レジスタ
BREG	B入力レジスタ
C_IREG	C入力レジスタ
DREG	D入力レジスタ
ADDSUB_IREG	ADDSUB 入力レジスタ
PADDSUB_IREG	PADDSUB 入力レジスタ
PSEL_IREG	PSEL 入力レジスタ

UG305-1.0J 6(84)

レジスタ	説明および関連属性
M0SEL_IREG	M0SEL 入力レジスタ
CASISEL_IREG	CASISEL 入力レジスタ
CSEL_IREG	CSEL 入力レジスタ
ACCSEL_IREG	ACCSEL 入力レジスタ
C_PREG	C パイプライン入力レジスタ
ADDSUB_PREG	ADDSUB パイプライン入力レジスタ
M0SEL_PREG	M0SEL パイプライン入力レジスタ
CASISEL_PREG	CASISEL パイプライン入力レジスタ
CSEL_PREG	CSEL パイプライン入力レジスタ
ACCSEL_PREG	ACCSEL パイプライン入力レジスタ
OREG	DOUT 出力レジスタ
PREG0	左乗算器パイプライン出力レジスタ
PREG1	右乗算器パイプライン出力レジスタ
FB_PREG	フィードバック出力パイプラインレジスタ
SOA_PREG	シフト出力パイプラインレジスタ

UG305-1.0J 7(84)

# **4**DSP プリミティブ

# **4.1 MULT**

MULT(Multiplier)は DSP の乗算器です。A と B は乗算器の乗数入力信号で、DOUT は積の出力信号です。次の乗算を実現できます。

$$DOUT = A * B$$
  
 $DOUT = (A \pm D) * B$ 

各 DSP には、乗算に使用される 2 つの乗算器があります。Multiplier は、データ幅によって 12x12、27x36 などの乗算器に構成でき、それぞれ プリミティブの MULT12x12、MULT27x36 に対応します。27x36 乗算器 に構成するには、2 つの DSP ブロックが必要となります。

#### 4.1.1 MULT12X12


プリミティブの紹介

MULT12X12(12x12 Multiplier)は 12 ビットの乗算を実現する 12x12 の乗算器です。

UG305-1.0J 8(84)


# 構造

#### 図 4-1 MULT12X12 の構造



ポート図

#### 図 4-2 MULT12X12 のポート図



UG305-1.0J 9(84)

# ポートの説明

#### 表 4-1 MULT12X12 のポートの説明

ボート	I/O	説明
A[11:0]	入力	<b>12-bit</b> データ入力信号 A
B[11:0]	入力	12-bit データ入力信号 B
CLK[1:0]	入力	クロック入力信号
CE[1:0]	入力	クロックイネーブル信号、アクティブ High
RESET[1:0]	入力	リセット入力信号、アクティブ High
DOUT[23:0]	出力	データ出力信号

# パラメータの説明

# 表 4-2 MULT12X12 のパラメータの説明

パラメータ	範囲	デフォルト	説明
AREG_CLK	BYPASS, CLK0, CLK1	BYPASS	<ul> <li>入力 A レジスタのクロック制御信号</li> <li>● BYPASS:バイパスモード。</li> <li>● CLK0:レジスタモード。レジスタのクロック制御信号は CLK[0]から供給されます。</li> <li>● CLK1:レジスタモード。レジスタのクロック制御信号は CLK[1]から供給されます。</li> </ul>
AREG_CE	CE0, CE1	CE0	<ul> <li>入力 A レジスタのクロックイネーブル制御信号</li> <li>● CE0:レジスタのクロックイネーブル制御信号は CE[0]から供給されます。</li> <li>● CE1:レジスタのクロックイネーブル制御信号は CE[1]から供給されます。</li> </ul>
AREG_RESET	RESETO, RESET1	RESET0	<ul> <li>入力 A レジスタのリセット制御信号</li> <li>● RESET0: レジスタのリセット制御信号は RESET[0]から供給されます。</li> <li>● RESET1: レジスタのリセット制御信号は RESET[1]から供給されます。</li> </ul>
BREG_CLK	BYPASS, CLK0, CLK1	BYPASS	入力 B レジスタのクロック制御信号  ● BYPASS: バイパスモード。

UG305-1.0J 10(84)

パラメータ	範囲	デフォルト	説明
			<ul> <li>CLK0: レジスタモード。レジスタのクロック制御信号は CLK[0]から供給されます。</li> <li>CLK1: レジスタモード。レジスタのクロック制御信号は CLK[1]から供給されます。</li> </ul>
BREG_CE	CE0, CE1	CE0	<ul> <li>入力 B レジスタのクロックイネーブル制御信号</li> <li>● CE0:レジスタのクロックイネーブル制御信号は CE[0]から供給されます。</li> <li>● CE1:レジスタのクロックイネーブル制御信号は CE[1]から供給されます。</li> </ul>
BREG_RESET	RESET0, RESET1	RESET0	<ul> <li>入力 B レジスタのリセット制御信号</li> <li>■ RESET0: レジスタのリセット制御信号は RESET[0]から供給されます。</li> <li>■ RESET1: レジスタのリセット制御信号は RESET[1]から供給されます。</li> </ul>
PREG_CLK	BYPASS, CLK0, CLK1	BYPASS	<ul> <li>Pipeline レジスタのクロック制御信号</li> <li>● BYPASS:バイパスモード。</li> <li>● CLK0:レジスタモード。レジスタのクロック制御信号は CLK[0]から供給されます。</li> <li>● CLK1:レジスタモード。レジスタのクロック制御信号は CLK[1]から供給されます。</li> </ul>
PREG_CE	CE0, CE1	CE0	<ul> <li>Pipeline レジスタのクロックイネーブル制御信号</li> <li>● CE0: レジスタのクロックイネーブル制御信号は CE[0]から供給されます。</li> <li>● CE1: レジスタのクロックイネーブル制御信号は CE[1]から供給されます。</li> </ul>
PREG_RESET	RESETO, RESET1	RESET0	<ul> <li>Pipeline レジスタのリセット制御信号</li> <li>■ RESET0: レジスタのリセット制御信号は RESET[0]から供給されます。</li> <li>■ RESET1: レジスタのリセット制御信号は RESET[1]から供給されます。</li> </ul>
OREG_CLK	BYPASS, CLK0,	BYPASS	出力レジスタのクロック制御信号

UG305-1.0J 11(84)

パラメータ	範囲	デフォルト	説明
	CLK1		<ul> <li>BYPASS:バイパスモード。</li> <li>CLK0:レジスタモード。レジスタのクロック制御信号は CLK[0]から供給されます。</li> <li>CLK1:レジスタモード。レジスタのクロック制御信号は CLK[1]から供給されます。</li> </ul>
OREG_CE	CE0, CE1	CE0	出力レジスタのクロックイネーブル制御信号
OREG_RESE T	RESETO, RESET1	RESET0	<ul> <li>出力レジスタのリセット制御信号</li> <li>■ RESET0:レジスタのリセット制御信号はRESET[0]から供給されます。</li> <li>■ RESET1:レジスタのリセット制御信号はRESET[1]から供給されます。</li> </ul>
MULT_RESET _MODE	SYNC, ASYNC	SYNC	リセットのモード <ul><li>SYNC:同期リセット</li><li>ASYNC:非同期リセット</li></ul>

# プリミティブのインスタンス化

プリミティブを直接インスタンス化するか、IP Core Generator で生成できます。詳しくは、5 IP の呼び出し</u>を参照してください。

#### Verilog でのインスタンス化:

MULT12X12 mult12x12\_inst (

.DOUT(dout),

.A(a),

.B(b),

.CLK(clk),

.CE(ce),

.RESET(reset)

UG305-1.0J 12(84)

); defparam mult12x12 inst.AREG CLK = "BYPASS"; defparam mult12x12 inst.AREG CE = "CE0"; defparam mult12x12 inst.AREG RESET = "RESET0"; defparam mult12x12 inst.BREG CLK = "BYPASS"; defparam mult12x12 inst.BREG CE = "CE0"; defparam mult12x12 inst.BREG RESET = "RESET0"; defparam mult12x12 inst.PREG CLK = "BYPASS"; defparam mult12x12 inst.PREG CE = "CE0"; defparam mult12x12 inst.PREG RESET = "RESET0"; defparam mult12x12 inst.OREG CLK = "BYPASS"; defparam mult12x12 inst.OREG CE = "CE0"; defparam mult12x12 inst.OREG RESET = "RESET0"; defparam mult12x12 inst.MULT RESET MODE = "SYNC"; VHDL でのインスタンス化: **COMPONENT MULT12X12** GENERIC ( AREG CLK: string:= "BYPASS"; AREG CE : string := "CE0"; AREG RESET: string := "RESET0"; BREG CLK: string:="BYPASS"; BREG CE : string := "CE0"; BREG RESET: string := "RESET0"; PREG\_CLK: string := "BYPASS"; PREG\_CE : string := "CE0"; PREG RESET: string := "RESET0"; OREG CLK: string:= "BYPASS"; OREG CE: string:= "CE0"; OREG RESET: string := "RESET0"; MULT\_RESET\_MODE : string := "SYNC"

UG305-1.0J 13(84)

```
);
   PORT (
       DOUT: out std logic vector(23 downto 0);
       A: in std logic vector(11 downto 0);
       B: in std logic vector(11 downto 0);
       CLK: in std logic vector(1 downto 0);
       CE: in std logic vector(1 downto 0);
       RESET: in std logic vector(1 downto 0)
   );
end COMPONENT;
mult12x12 inst: MULT12X12
   GENERIC MAP (
       AREG_CLK => "BYPASS",
       AREG_CE => "CE0",
       AREG_RESET => "RESET0",
       BREG_CLK => "BYPASS",
       BREG_CE => "CE0",
       BREG_RESET => "RESET0",
       PREG_CLK => "BYPASS",
       PREG_CE => "CE0",
       PREG_RESET => "RESET0",
       OREG_CLK => "BYPASS",
       OREG_CE => "CE0",
       OREG_RESET => "RESET0",
       MULT_RESET_MODE => "SYNC"
   )
   PORT MAP (
       DOUT => dout,
       A => a,
       B \Rightarrow b,
       CLK => CLK i,
```

UG305-1.0J 14(84)

```
CE => CE_i,

RESET => RESET_i
);
```

UG305-1.0J 15(84)


# 4.1.2 MULT27X36

# プリミティブの紹介

MULT27X36(27x36 Multiplier)は 27 ビット X36 ビットの乗算を実現する 27x36 の乗算器です。

#### 構造


#### 図 4-3 MULT27X36 の構造



UG305-1.0J 16(84)

# ポート図

#### 図 4-4 MULT27X36 のポート図



# ポートの説明

#### 表 4-3 MULT27X36 のポートの説明

ポート	I/O	説明
A[26:0]	入力	<b>27-bit</b> データ入力信号 A
B[35:0]	入力	<b>36-bit</b> データ入力信号 B
D[25:0]	入力	<b>26-bit</b> データ入力信号 D
PSEL	入力	乗算器の A 入力ソース選択
PADDSUB	入力	前置加算器のロジック加算または減算を選択するために使用される前置加算器の操作 制御信号
CLK[1:0]	入力	クロック入力信号
CE[1:0]	入力	クロックイネーブル信号、アクティブ High
RESET[1:0]	入力	リセット入力信号、アクティブ High
DOUT[62:0]	出力	データ出力信号

UG305-1.0J 17(84)

# パラメータの説明

表 4-4 MULT27X36 のパラメータの説明

パラメータ	範囲	デフォルト	説明
AREG_CLK	BYPASS, CLK0, CLK1	BYPASS	<ul> <li>入力 A レジスタのクロック制御信号</li> <li>● BYPASS:バイパスモード。</li> <li>● CLK0:レジスタモード。レジスタの制御信号 clk は CLK[0]から供給されます。</li> <li>● CLK1:レジスタモード。レジスタの制御信号 clk は CLK[1]から供給されます。</li> </ul>
AREG_CE	CE0, CE1	CE0	<ul> <li>入力 A レジスタのクロックイネーブル制御信号</li> <li>CE0:レジスタのクロックイネーブル制御信号は CE[0]から供給されます。</li> <li>CE1:レジスタのクロックイネーブル制御信号は CE[1]から供給されます。</li> </ul>
AREG_RESET	RESET0, RESET1	RESET0	<ul> <li>入力 A レジスタのリセット制御信号</li> <li>● RESET0: レジスタのリセット制御信号は RESET[0]から供給されます。</li> <li>● RESET1: レジスタのリセット制御信号は RESET[1]から供給されます。</li> </ul>
BREG_CLK	BYPASS, CLK0, CLK1	BYPASS	<ul> <li>入力 B レジスタのクロック制御信号</li> <li>● BYPASS:バイパスモード。</li> <li>● CLK0:レジスタモード。レジスタの制御信号 clk は CLK[0]から供給されます。</li> <li>● CLK1:レジスタモード。レジスタの制御信号 clk は CLK[1]から供給されます。</li> </ul>
BREG_CE	CE0, CE1	CE0	<ul> <li>入力 B レジスタのクロックイネーブル制御信号</li> <li>CE0:レジスタのクロックイネーブル制御信号は CE[0]から供給されます。</li> <li>CE1:レジスタのクロックイネーブル制御信号は CE[1]から供給されます。</li> </ul>
BREG_RESET	RESET0, RESET1	RESET0	<ul> <li>入力 B レジスタのリセット制御信号</li> <li>● RESET0: レジスタのリセット制御信号は RESET[0]から供給されます。</li> <li>● RESET1: レジスタのリセット制御信号は RESET[1]から供給されます。</li> </ul>

UG305-1.0J 18(84)

パラメータ	範囲	デフォルト	説明
DREG_CLK	BYPASS, CLK0, CLK1	BYPASS	<ul> <li>入力 D レジスタのクロック制御信号</li> <li>● BYPASS:バイパスモード。</li> <li>● CLK0:レジスタモード。レジスタの制御信号 clk は CLK[0]から供給されます。</li> <li>● CLK1:レジスタモード。レジスタの制御信号 clk は CLK[1]から供給されます。</li> </ul>
DREG_CE	CE0, CE1	CE0	<ul> <li>入力 D レジスタのクロックイネーブル制御信号</li> <li>CE0: レジスタのクロックイネーブル制御信号は CE[0]から供給されます。</li> <li>CE1: レジスタのクロックイネーブル制御信号は CE[1]から供給されます。</li> </ul>
DREG_RESE T	RESETO, RESET1	RESET0	<ul> <li>入力 D レジスタのリセット制御信号</li> <li>■ RESET0: レジスタのリセット制御信号は RESET[0]から供給されます。</li> <li>■ RESET1: レジスタのリセット制御信号は RESET[1]から供給されます。</li> </ul>
PADDSUB_IR EG_CLK	BYPASS, CLK0, CLK1	BYPASS	<ul> <li>入力 PADDSUB レジスタのクロック制御信号</li> <li>● BYPASS:バイパスモード。</li> <li>● CLK0:レジスタモード。レジスタの制御信号 clk は CLK[0]から供給されます。</li> <li>● CLK1:レジスタモード。レジスタの制御信号 clk は CLK[1]から供給されます。</li> </ul>
PADDSUB_IR EG_CE	CE0, CE1	CE0	<ul> <li>入力 PADDSUB レジスタのクロックイネーブル制御信号</li> <li>● CE0:レジスタのクロックイネーブル制御信号は CE[0]から供給されます。</li> <li>● CE1:レジスタのクロックイネーブル制御信号は CE[1]から供給されます。</li> </ul>
PADDSUB_IR EG_RESET	RESETO, RESET1	RESET0	<ul> <li>入力 PADDSUB レジスタのリセット制御信号</li> <li>■ RESET0: レジスタのリセット制御信号は RESET[0]から供給されます。</li> <li>■ RESET1: レジスタのリセット制御信号は RESET[1]から供給されます。</li> </ul>
PSEL_IREG_ CLK	BYPASS, CLK0, CLK1	BYPASS	入力 PSEL レジスタのクロック制御信号  ● BYPASS:バイパスモード。

UG305-1.0J 19(84)

パラメータ	範囲	デフォルト	説明
			<ul> <li>CLK0: レジスタモード。レジスタの制御信号 clk は CLK[0]から供給されます。</li> <li>CLK1: レジスタモード。レジスタの制御信号 clk は CLK[1]から供給されます。</li> </ul>
PSEL_IREG_ CE	CE0, CE1	CE0	<ul> <li>入力 PSEL レジスタのクロックイネーブル制御信号</li> <li>● CE0:レジスタのクロックイネーブル制御信号は CE[0]から供給されます。</li> <li>● CE1:レジスタのクロックイネーブル制御信号は CE[1]から供給されます。</li> </ul>
PSEL_IREG_ RESET	RESETO, RESET1	RESET0	<ul> <li>入力 PSEL レジスタのリセット制御信号</li> <li>■ RESET0: レジスタのリセット制御信号は RESET[0]から供給されます。</li> <li>■ RESET1: レジスタのリセット制御信号は RESET[1]から供給されます。</li> </ul>
PREG_CLK	BYPASS, CLK0, CLK1	BYPASS	<ul> <li>Mult Pipeline レジスタのクロック制御信号</li> <li>● BYPASS:バイパスモード。</li> <li>● CLK0:レジスタモード。レジスタの制御信号 clk は CLK[0]から供給されます。</li> <li>● CLK1:レジスタモード。レジスタの制御信号 clk は CLK[1]から供給されます。</li> </ul>
PREG_CE	CE0, CE1	CE0	<ul> <li>Mult Pipeline レジスタのクロックイネーブル 制御信号</li> <li>● CE0: レジスタのクロックイネーブル制 御信号は CE[0]から供給されます。</li> <li>● CE1: レジスタのクロックイネーブル制 御信号は CE[1]から供給されます。</li> </ul>
PREG_RESET	RESETO, RESET1	RESET0	<ul> <li>Mult Pipeline レジスタのリセット制御信号</li> <li>■ RESET0: レジスタのリセット制御信号は RESET[0]から供給されます。</li> <li>■ RESET1: レジスタのリセット制御信号は RESET[1]から供給されます。</li> </ul>
OREG_CLK	BYPASS, CLK0, CLK1	BYPASS	<ul><li>出力レジスタのクロック制御信号</li><li>● BYPASS:バイパスモード。</li><li>● CLK0:レジスタモード。レジスタの制御信号 clk は CLK[0]から供給されます。</li></ul>

UG305-1.0J 20(84)

パラメータ	範囲	デフォルト	説明
			● CLK1: レジスタモード。レジスタの制御 信号 clk は CLK[1]から供給されます。
OREG_CE	CE0, CE1	CE0	出力レジスタのクロックイネーブル制御信号 <ul><li>CE0:レジスタのクロックイネーブル制御信号は CE[0]から供給されます。</li><li>CE1:レジスタのクロックイネーブル制御信号は CE[1]から供給されます。</li></ul>
OREG_RESE T	RESETO, RESET1	RESET0	<ul> <li>出力レジスタのリセット制御信号</li> <li>■ RESET0: レジスタのリセット制御信号は RESET[0]から供給されます。</li> <li>■ RESET1: レジスタのリセット制御信号は RESET[1]から供給されます。</li> </ul>
MULT_RESET _MODE	SYNC, ASYNC	SYNC	リセットのモード
P_SEL	1'b0, 1'b1	1'b0	選択の静的制御。A または A +/- D に接続することを選択します。  ■ 1'b0: INA に直接接続することを選択します。  ■ 1'b1: 前置加算器を選択します
DYN_P_SEL	FALSE, TRUE	FALSE	INA または INA +/- D の選択の動的制御。  ● FALSE: P_SEL により mult0 が INA または INA +/- D を選択するかを静的に制御します。  ● TRUE: 入力 PSEL により mult0 が INAまたは INA +/- D を選択するかを動的に制御します。
P_ADDSUB	1'b0, 1'b1	1'b0	前置加算器の加算または減算の選択の静的制御
DYN_P_ADDS UB	FALSE, TRUE	FALSE	前置加算器の加算または減算の選択の動的制御  ● FALSE: P_ADDSUB により前置加算器の加算または減算の選択を静的に制御します。  ● TRUE: 入力 PSEL により前置加算器の加算または減算の選択を動的に制御しま

UG305-1.0J 21(84)

パラメータ	範囲	デフォル ト	説明
			す。

#### プリミティブのインスタンス化

プリミティブを直接インスタンス化するか、IP Core Generator で生成できます。詳しくは、5 IP の呼び出し</u>を参照してください。

```
Verilog でのインスタンス化:
MULT27X36 mult27x36 inst (
    .DOUT(dout),
   .A({gw_gnd,a[25:0]}),
   .B(b),
   .D(d),
   .PSEL(gw_gnd),
   .PADDSUB(gw gnd),
    .CLK({gw_gnd,clk}),
    .CE({gw_gnd,ce}),
   .RESET({gw gnd,reset})
);
defparam mult27x36 inst.AREG CLK = "CLK0";
defparam mult27x36 inst.AREG CE = "CE0";
defparam mult27x36 inst.AREG RESET = "RESET0";
defparam mult27x36 inst.BREG CLK = "CLK0";
defparam mult27x36 inst.BREG CE = "CE0";
defparam mult27x36 inst.BREG RESET = "RESET0";
defparam mult27x36 inst.DREG CLK = "CLK0";
defparam mult27x36 inst.DREG CE = "CE0";
defparam mult27x36 inst.DREG RESET = "RESET0";
defparam mult27x36_inst.PADDSUB_IREG CLK = "BYPASS";
defparam mult27x36 inst.PADDSUB IREG CE = "CE0";
```

UG305-1.0J 22(84)

```
defparam mult27x36 inst.PADDSUB IREG RESET = "RESET0";
defparam mult27x36 inst.PREG CLK = "BYPASS";
defparam mult27x36 inst.PREG CE = "CE0";
defparam mult27x36 inst.PREG RESET = "RESET0";
defparam mult27x36 inst.PSEL IREG CLK = "BYPASS";
defparam mult27x36 inst.PSEL IREG CE = "CE0";
defparam mult27x36 inst.PSEL IREG RESET = "RESET0";
defparam mult27x36 inst.OREG CLK = "CLK0";
defparam mult27x36 inst.OREG CE = "CE0";
defparam mult27x36 inst.OREG RESET = "RESET0";
defparam mult27x36 inst.MULT RESET MODE = "SYNC";
defparam mult27x36 inst.DYN P SEL = "FALSE";
defparam mult27x36 inst.P SEL = "1'b1";
defparam mult27x36_inst.DYN_P_ADDSUB = "FALSE";
defparam mult27x36_inst.P_ADDSUB = "1'b0";
VHDL でのインスタンス化:
  COMPONENT MULT27X36
         GENERIC (AREG CLK:string:="CLK0";
                   AREG CE:string:="CE0";
                   AREG RESET:string:="RESET0";
                   BREG CLK:string:="CLK0";
                   BREG CE:string:="CE0";
                   BREG_RESET:string:="RESET0";
                   DREG CLK:string:="CLK0";
                   DREG_CE:string:="CE0";
                   DREG RESET:string:="RESET0";
                   PADDSUB IREG CLK:string:="CLK0";
                   PADDSUB IREG CE:string:="CE0";
                   PADDSUB IREG RESET:string:="RESET0";
                   PREG CLK:string:="CLK0";
                   PREG CE:string:="CE0";
```

UG305-1.0J 23(84)

PREG RESET:string:="RESET0";

```
PSEL_IREG_CLK:string:="CLK0";
                  PSEL IREG CE:string:="CE0";
                  PSEL IREG RESET:string:="RESET0";
                  OREG CLK:string:="CLK0";
                  OREG CE:string:="CE0";
                  OREG RESET:string:="RESET0";
                  MULT RESET MODE:string:="ASYNC";
                  DYN P SEL:string:="FALSE";
                  P SEL:bit:='0';
                  DYN P ADDSUB:string:="FALSE";
                  P ADDSUB:bit:='0';
      );
       PORT(
             DOUT:OUT std logic vector(62 downto 0);
            A:IN std logic vector(26 downto 0);
             B:IN std logic vector(35 downto 0);
            D:IN std_logic_vector(25 downto 0);
            PSEL: IN std logic;
            PADDSUB: IN std logic;
             CLK:IN std_logic_vector(1 downto 0);
             CE:IN std_logic_vector(1 downto 0);
            RESET:IN std logic vector(1 downto 0)
        );
END COMPONENT;
uut:MULT27X36
      GENERIC MAP (AREG_CLK=>"CLK0",
                      AREG CE=>"CE0",
                      AREG RESET=>"RESET0",
                      BREG CLK=>"CLK0",
```

UG305-1.0J 24(84)

BREG\_CE=>"CE0",

```
BREG_RESET=>"RESET0",
              DREG_CLK=>"CLK0",
              DREG CE=>"CE0",
              DREG RESET=>"RESET0",
              PADDSUB IREG CLK=>"CLK0",
              PADDSUB IREG CE=>"CE0",
              PADDSUB IREG RESET=>"RESET0",
              PREG CLK=>"CLK0",
              PREG CE=>"CE0",
              PREG RESET=>"RESET0",
              PSEL IREG CLK=>"CLK0",
              PSEL_IREG_CE=>"CE0",
              PSEL_IREG_RESET=>"RESET0",
              OREG CLK=>"CLK0",
              OREG CE=>"CE0",
              OREG_RESET=>"RESET0",
              MULT_RESET_MODE=>"ASYNC",
              DYN_P_SEL=>"FALSE",
              P SEL=>'1',
              DYN_P_ADDSUB=>"FALSE",
              P_ADDSUB=>'0'
)
PORT MAP (
   DOUT=>dout,
   A=>A i,
   B=>b,
   D=>d,
   PSEL=>gw_gnd,
   PADDSUB=>gw gnd,
   CLK=>clk,
```

UG305-1.0J 25(84)

CE=>ce,
RESET=>reset
);

UG305-1.0J 26(84)

# **4.2 MULTALU**

#### 4.2.1 MULTALU27X18

MULTALU モードでは、乗算器の出力の 48-bit ALU 演算が実現されます。対応するプリミティブは MULTALU27X18 です。MULTALU27X18 には 16 の演算モードがあります。

 $DOUT = \pm (A * B)$  $DOUT = \pm (A * B) \pm C$  $DOUT = \pm (A * B) + DOUT$  $DOUT = \pm (A * B) \pm C + DOUT$  $DOUT = \pm ((A \pm D) * B)$  $DOUT = \pm ((A \pm D) * B) \pm C$  $DOUT = \pm ((A \pm D) * B) + DOUT$  $DOUT = \pm ((A \pm D) * B) \pm C + DOUT$  $DOUT = \pm (A * B) + CASI$  $DOUT = \pm (A * B) + CASI \pm C$  $DOUT = \pm (A * B) + CASI + DOUT$  $DOUT = \pm (A * B) + CASI + DOUT \pm C$  $DOUT = \pm (SIA * B)$  $DOUT = \pm (SIA * B) \pm C$  $DOUT = \pm (SIA * B) + DOUT$  $DOUT = \pm (SIA * B) + DOUT \pm C$ 


#### プリミティブの紹介

MULTALU 27X18 (27x18 Multiplier with ALU)は、ALU 機能付きの27X18 の乗算器です。乗算、乗算加算、累積、乗算累積、乗算/乗算加算/累積/乗算累積に基づくシフト、乗算/乗算加算/累積/乗算累積に基づくカスケード、および乗算/乗算加算/累積/乗算累積に基づく前置加算と前置減算を実装します。

UG305-1.0J 27(84)


#### 構造

#### 図 4-5 MULTALU27X18 の構造



ポート図

#### 図 4-6 MULTALU27X18 のポート図



UG305-1.0J 28(84)

# ポートの説明

#### 表 4-5 MULTALU27X18 のポートの説明

ポート	I/O	説明
A[26:0]	入力	<b>27-bit</b> データ入力信号 <b>A</b>
B[17:0]	入力	<b>18-bit</b> データ入力信号 B
D[25:0]	入力	26-bit 前置加算器データ入力信号 D
C[47:0]	入力	48-bit ALU データ入力信号 C
CASI[47:0]	入力	48-bit ALU カスケード接続入力信号
SIA[26:0]	入力	27-bit シフトデータ入力信号(シフト用)入力信号 SIA は、前の隣接する DSP ブロックのシフト出力信号 SOA に直接接続されます。
CLK[1:0]	入力	クロック入力信号
CE[1:0]	入力	クロックイネーブル信号、アクティブ High
RESET[1:0]	入力	リセット入力信号、アクティブ High
ADDSUB[1:0]	入力	加算/減算の動的制御信号
CSEL	入力	<b>48-bit ALU</b> の入力 <b>C</b> または <b>0</b> の選択の制御信号
CASISEL	入力	48-bit ALU の入力 CASI または 0 の選択の制 御信号
ACCSEL	入力	<b>48-bit ALU</b> の入力 <b>DOUT</b> または <b>PRE_LOAD</b> の選択の制御信号
ASEL	入力	前置加算器または乗算器のAまたはSIAの 選択の制御信号
PSEL	入力	乗算器の INA または INA+/-D の選択の制御 信号
PADDSUB	入力	前置加算器のロジック加算または減算を選 択するために使用される前置加算器の操作 制御信号
SOA[26:0]	出力	シフトデータ出力信号
DOUT[47:0]	出力	データ出力信号
CASO[47:0]	出力	48-bit カスケード接続出力信号

UG305-1.0J 29(84)

# パラメータの説明

#### 表 4-6 MULTALU27X18 のパラメータの説明

パラメータ	- 範囲 - 一	デフォルト	説明
AREG_CLK	BYPASS, CLK0, CLK1	BYPASS	<ul> <li>入力 A(A または SIA)レジスタのクロック制御信号</li> <li>● BYPASS:バイパスモード。</li> <li>● CLK0:レジスタモード。レジスタのクロック制御信号は CLK[0]から供給されます。</li> <li>● CLK1:レジスタモード。レジスタのクロック制御信号は CLK[1]から供給されます。</li> </ul>
AREG_CE	CE0, CE1	CE0	<ul> <li>入力 A(A または SIA)レジスタのクロックイネーブル制御信号</li> <li>● CE0:レジスタのクロックイネーブル制御信号は CE[0]から供給されます。</li> <li>● CE1:レジスタのクロックイネーブル制御信号は CE[1]から供給されます。</li> </ul>
AREG_RESET	RESETO, RESET1	RESET0	<ul> <li>入力 A(A または SIA)レジスタのリセット制御信号</li> <li>● RESET0:レジスタのリセット制御信号は RESET[0]から供給されます。</li> <li>● RESET1:レジスタのリセット制御信号は RESET[1]から供給されます。</li> </ul>
BREG_CLK	BYPASS, CLK0, CLK1	BYPASS	<ul> <li>入力 B レジスタのクロック制御信号</li> <li>● BYPASS:バイパスモード。</li> <li>● CLK0:レジスタモード。レジスタのクロック制御信号は CLK[0]から供給されます。</li> <li>● CLK1:レジスタモード。レジスタのクロック制御信号は CLK[1]から供給されます。</li> </ul>
BREG_CE	CE0, CE1	CE0	入力 B レジスタのクロックイネーブル 制御信号

UG305-1.0J 30(84)

パラメータ	範囲	デフォルト	説明
			<ul> <li>CE0:レジスタのクロックイネーブル制御信号は CE[0]から供給されます。</li> <li>CE1:レジスタのクロックイネーブル制御信号は CE[1]から供給されます。</li> </ul>
BREG_RESET	RESETO, RESET1	RESET0	<ul> <li>入力 B レジスタのリセット制御信号</li> <li>● RESET0: レジスタのリセット制御信号は RESET[0]から供給されます。</li> <li>● RESET1: レジスタのリセット制御信号は RESET[1]から供給されます。</li> </ul>
DREG_CLK	BYPASS, CLK0, CLK1	BYPASS	<ul> <li>入力 D レジスタのクロック制御信号</li> <li>● BYPASS:バイパスモード。</li> <li>● CLK0:レジスタモード。レジスタのクロック制御信号は CLK[0]から供給されます。</li> <li>● CLK1:レジスタモード。レジスタのクロック制御信号は CLK[1]から供給されます。</li> </ul>
DREG_CE	CE0, CE1	CE0	<ul> <li>入力 D レジスタのクロックイネーブル 制御信号</li> <li>◆ CE0:レジスタのクロックイネー ブル制御信号は CE[0]から供給されます。</li> <li>◆ CE1:レジスタのクロックイネー ブル制御信号は CE[1]から供給されます。</li> </ul>
DREG_RESET	RESETO, RESET1	RESET0	<ul> <li>入力 D レジスタのリセット制御信号</li> <li>● RESET0: レジスタのリセット制御信号は RESET[0]から供給されます。</li> <li>● RESET1: レジスタのリセット制御信号は RESET[1]から供給されます。</li> </ul>
C_IREG_CLK	BYPASS, CLK0, CLK1	BYPASS	入力 C レジスタのクロック制御信号

UG305-1.0J 31(84)

パラメータ	- 範囲 - 一	デフォルト	説明
			<ul> <li>BYPASS:バイパスモード。</li> <li>CLK0:レジスタモード。レジスタのクロック制御信号は CLK[0]から供給されます。</li> <li>CLK1:レジスタモード。レジスタのクロック制御信号は CLK[1]から供給されます。</li> </ul>
C_IREG_CE	CE0, CE1	CE0	<ul> <li>入力 C レジスタのクロックイネーブル 制御信号</li> <li>● CE0:レジスタのクロックイネー ブル制御信号は CE[0]から供給され ます。</li> <li>● CE1:レジスタのクロックイネー ブル制御信号は CE[1]から供給され ます。</li> </ul>
C_IREG_RESET	RESET0, RESET1	RESET0	<ul> <li>入力 C レジスタのリセット制御信号</li> <li>● RESET0: レジスタのリセット制御信号は RESET[0]から供給されます。</li> <li>● RESET1: レジスタのリセット制御信号は RESET[1]から供給されます。</li> </ul>
C_PREG_CLK	BYPASS, CLK0, CLK1	BYPASS	<ul> <li>入力 C pipeline レジスタのクロック制御信号</li> <li>● BYPASS:バイパスモード。</li> <li>● CLK0:レジスタモード。レジスタのクロック制御信号は CLK[0]から供給されます。</li> <li>● CLK1:レジスタモード。レジスタのクロック制御信号は CLK[1]から供給されます。</li> </ul>
C_PREG_CE	CE0, CE1	CE0	<ul> <li>入力 C pipeline レジスタのクロックイネーブル制御信号</li> <li>● CE0:レジスタのクロックイネーブル制御信号は CE[0]から供給されます。</li> <li>● CE1:レジスタのクロックイネーブル制御信号は CE[1]から供給されていた制御信号は CE[1]から供給されていた。</li> </ul>

UG305-1.0J 32(84)

パラメータ	範囲	デフォルト	説明
			ます。
C_PREG_RESET	RESET0, RESET1	RESET0	<ul> <li>入力 C pipeline レジスタのリセット制御信号</li> <li>● RESET0: レジスタのリセット制御信号は RESET[0]から供給されます。</li> <li>● RESET1: レジスタのリセット制御信号は RESET[1]から供給されます。</li> </ul>
ADDSUB0_IREG _CLK	BYPASS, CLK0, CLK1	BYPASS	<ul> <li>入力 ADDSUB[0]レジスタのクロック制御信号</li> <li>● BYPASS:バイパスモード。</li> <li>● CLK0:レジスタモード。レジスタのクロック制御信号は CLK[0]から供給されます。</li> <li>● CLK1:レジスタモード。レジスタのクロック制御信号は CLK[1]から供給されます。</li> </ul>
ADDSUB0_IREG _CE	CE0, CE1	CE0	<ul> <li>入力 ADDSUB[0]レジスタのクロックイネーブル制御信号</li> <li>● CE0:レジスタのクロックイネーブル制御信号は CE[0]から供給されます。</li> <li>● CE1:レジスタのクロックイネーブル制御信号は CE[1]から供給されます。</li> </ul>
ADDSUB0_IREG _RESET	RESETO, RESET1	RESET0	<ul> <li>入力 ADDSUB[0]レジスタのリセット制御信号</li> <li>● RESET0:レジスタのリセット制御信号は RESET[0]から供給されます。</li> <li>● RESET1:レジスタのリセット制御信号は RESET[1]から供給されます。</li> </ul>
ADDSUB1_IREG _CLK	BYPASS, CLK0, CLK1	BYPASS	入力 ADDSUB[1]レジスタのクロック制 御信号 ● BYPASS: バイパスモード。

UG305-1.0J 33(84)

パラメータ	- 範囲	デフォルト	説明
			<ul> <li>CLK0: レジスタモード。レジスタのクロック制御信号は CLK[0]から供給されます。</li> <li>CLK1: レジスタモード。レジスタのクロック制御信号は CLK[1]から供給されます。</li> </ul>
ADDSUB1_IREG _CE	CE0, CE1	CE0	<ul> <li>入力 ADDSUB[1]レジスタのクロックイネーブル制御信号</li> <li>◆ CE0:レジスタのクロックイネーブル制御信号は CE[0]から供給されます。</li> <li>◆ CE1:レジスタのクロックイネーブル制御信号は CE[1]から供給されます。</li> </ul>
ADDSUB1_IREG _RESET	RESET0, RESET1	RESET0	<ul> <li>入力 ADDSUB[1]レジスタのリセット制御信号</li> <li>● RESET0:レジスタのリセット制御信号は RESET[0]から供給されます。</li> <li>● RESET1:レジスタのリセット制御信号は RESET[1]から供給されます。</li> </ul>
ADDSUB0_PRE G_CLK	BYPASS, CLK0, CLK1	BYPASS	<ul> <li>入力 ADDSUB[0] pipeline レジスタのクロック制御信号</li> <li>● BYPASS:バイパスモード。</li> <li>● CLK0:レジスタモード。レジスタのクロック制御信号は CLK[0]から供給されます。</li> <li>● CLK1:レジスタモード。レジスタのクロック制御信号は CLK[1]から供給されます。</li> </ul>
ADDSUB0_PRE G_CE	CE0, CE1	CE0	<ul> <li>入力 ADDSUB[0] pipeline レジスタのクロックイネーブル制御信号</li> <li>● CE0:レジスタのクロックイネーブル制御信号は CE[0]から供給されます。</li> <li>● CE1:レジスタのクロックイネーブル制御信号は CE[1]から供給されていた。</li> </ul>

UG305-1.0J 34(84)

パラメータ	範囲	デフォルト	説明
			ます。
ADDSUB0_PRE G_RESET	RESET0, RESET1	RESET0	<ul> <li>入力 ADDSUB[0] pipeline レジスタのリセット制御信号</li> <li>● RESET0: レジスタのリセット制御信号は RESET[0]から供給されます。</li> <li>● RESET1: レジスタのリセット制御信号は RESET[1]から供給されます。</li> </ul>
ADDSUB1_PRE G_CLK	BYPASS, CLK0, CLK1	BYPASS	<ul> <li>入力 ADDSUB[1] pipeline レジスタのクロック制御信号</li> <li>● BYPASS:バイパスモード。</li> <li>● CLK0:レジスタモード。レジスタのクロック制御信号は CLK[0]から供給されます。</li> <li>● CLK1:レジスタモード。レジスタのクロック制御信号は CLK[1]から供給されます。</li> </ul>
ADDSUB1_PRE G_CE	CE0, CE1	CE0	<ul> <li>入力 ADDSUB[1] pipeline レジスタのクロックイネーブル制御信号</li> <li>● CE0:レジスタのクロックイネーブル制御信号は CE[0]から供給されます。</li> <li>● CE1:レジスタのクロックイネーブル制御信号は CE[1]から供給されます。</li> </ul>
ADDSUB1_PRE G_RESET	RESETO, RESET1	RESET0	<ul> <li>入力 ADDSUB[1] pipeline レジスタのリセット制御信号</li> <li>● RESET0: レジスタのリセット制御信号は RESET[0]から供給されます。</li> <li>● RESET1: レジスタのリセット制御信号は RESET[1]から供給されます。</li> </ul>
PADDSUB_IREG _CLK	BYPASS, CLK0, CLK1	BYPASS	入力 PADDSUB レジスタのクロック制 御信号 ● BYPASS: バイパスモード。

UG305-1.0J 35(84)

パラメータ	範囲	デフォルト	説明
			<ul> <li>CLK0: レジスタモード。レジスタのクロック制御信号は CLK[0]から供給されます。</li> <li>CLK1: レジスタモード。レジスタのクロック制御信号は CLK[1]から供給されます。</li> </ul>
PADDSUB_IREG _CE	CE0, CE1	CE0	<ul> <li>入力 PADDSUB レジスタのクロックイネーブル制御信号</li> <li>● CE0:レジスタのクロックイネーブル制御信号は CE[0]から供給されます。</li> <li>● CE1:レジスタのクロックイネーブル制御信号は CE[1]から供給されます。</li> </ul>
PADDSUB_IREG _RESET	RESETO, RESET1	RESET0	<ul> <li>入力 PADDSUB レジスタのリセット制御信号</li> <li>● RESET0: レジスタのリセット制御信号は RESET[0]から供給されます。</li> <li>● RESET1: レジスタのリセット制御信号は RESET[1]から供給されます。</li> </ul>
PSEL_IREG_CL K	BYPASS, CLK0, CLK1	BYPASS	<ul> <li>入力 PSEL レジスタのクロック制御信号</li> <li>● BYPASS:バイパスモード。</li> <li>● CLK0:レジスタモード。レジスタのクロック制御信号は CLK[0]から供給されます。</li> <li>● CLK1:レジスタモード。レジスタのクロック制御信号は CLK[1]から供給されます。</li> </ul>
PSEL_IREG_CE	CE0, CE1	CE0	<ul> <li>入力 PSEL レジスタのクロックイネーブル制御信号</li> <li>● CE0:レジスタのクロックイネーブル制御信号は CE[0]から供給されます。</li> <li>● CE1:レジスタのクロックイネーブル制御信号は CE[1]から供給されています。</li> </ul>

UG305-1.0J 36(84)

パラメータ	<b>範囲</b>	デフォルト	説明
			ます。
PSEL_IREG_RE SET	RESETO, RESET1	RESET0	<ul> <li>入力 PSEL レジスタのリセット制御信号</li> <li>■ RESET0: レジスタのリセット制御信号は RESET[0]から供給されます。</li> <li>■ RESET1: レジスタのリセット制御信号は RESET[1]から供給されます。</li> </ul>
CSEL_IREG_CL K	BYPASS, CLK0, CLK1	BYPASS	<ul> <li>入力 CSEL レジスタのクロック制御信号</li> <li>● BYPASS:バイパスモード。</li> <li>● CLK0:レジスタモード。レジスタのクロック制御信号は CLK[0]から供給されます。</li> <li>● CLK1:レジスタモード。レジスタのクロック制御信号は CLK[1]から供給されます。</li> </ul>
CSEL_IREG_CE	CE0, CE1	CE0	<ul> <li>入力 CSEL レジスタのクロックイネーブル制御信号</li> <li>● CE0:レジスタのクロックイネーブル制御信号は CE[0]から供給されます。</li> <li>● CE1:レジスタのクロックイネーブル制御信号は CE[1]から供給されます。</li> </ul>
CSEL_IREG_RE SET	RESETO, RESET1	RESET0	<ul> <li>入力 CSEL レジスタのリセット制御信号</li> <li>■ RESET0: レジスタのリセット制御信号は RESET[0]から供給されます。</li> <li>■ RESET1: レジスタのリセット制御信号は RESET[1]から供給されます。</li> </ul>
CSEL_PREG_CL K	BYPASS, CLK0, CLK1	BYPASS	入力 CSEL pipeline レジスタのクロック 制御信号 ● BYPASS: バイパスモード。

UG305-1.0J 37(84)

パラメータ	範囲	デフォルト	説明
			<ul> <li>CLK0: レジスタモード。レジスタのクロック制御信号は CLK[0]から供給されます。</li> <li>CLK1: レジスタモード。レジスタのクロック制御信号は CLK[1]から供給されます。</li> </ul>
CSEL_PREG_CE	CE0, CE1	CE0	<ul> <li>入力 CSEL pipeline レジスタのクロックイネーブル制御信号</li> <li>● CE0:レジスタのクロックイネーブル制御信号は CE[0]から供給されます。</li> <li>● CE1:レジスタのクロックイネーブル制御信号は CE[1]から供給されます。</li> </ul>
CSEL_PREG_RE SET	RESET0, RESET1	RESET0	入力 CSEL pipeline レジスタのリセット 制御信号  ● RESET0: レジスタのリセット制御 信号は RESET[0]から供給されま す。  ● RESET1: レジスタのリセット制御 信号は RESET[1]から供給されま す。
CASISEL_IREG_ CLK	BYPASS, CLK0, CLK1	BYPASS	<ul> <li>入力 CASISEL レジスタのクロック制御信号</li> <li>● BYPASS:バイパスモード。</li> <li>● CLK0:レジスタモード。レジスタのクロック制御信号は CLK[0]から供給されます。</li> <li>● CLK1:レジスタモード。レジスタのクロック制御信号は CLK[1]から供給されます。</li> </ul>
CASISEL_IREG_ CE	CE0, CE1	CE0	<ul> <li>入力 CASISEL レジスタのクロックイネーブル制御信号</li> <li>● CE0: レジスタのクロックイネーブル制御信号は CE[0]から供給されます。</li> <li>● CE1: レジスタのクロックイネーブル制御信号は CE[1]から供給されていた。</li> </ul>

UG305-1.0J 38(84)

パラメータ	<b>範囲</b>	デフォルト	説明
			ます。
CASISEL_IREG_ RESET	RESET0, RESET1	RESET0	<ul> <li>入力 CASISEL レジスタのリセット制御信号</li> <li>● RESET0: レジスタのリセット制御信号は RESET[0]から供給されます。</li> <li>● RESET1: レジスタのリセット制御信号は RESET[1]から供給されます。</li> </ul>
CASISEL_PREG _CLK	BYPASS, CLK0, CLK1	BYPASS	<ul> <li>入力 CASISEL pipeline レジスタのクロック制御信号</li> <li>● BYPASS:バイパスモード。</li> <li>● CLK0:レジスタモード。レジスタのクロック制御信号は CLK[0]から供給されます。</li> <li>● CLK1:レジスタモード。レジスタのクロック制御信号は CLK[1]から供給されます。</li> </ul>
CASISEL_PREG _CE	CE0, CE1	CE0	<ul> <li>入力 CASISEL pipeline レジスタのクロックイネーブル制御信号</li> <li>● CE0:レジスタのクロックイネーブル制御信号は CE[0]から供給されます。</li> <li>● CE1:レジスタのクロックイネーブル制御信号は CE[1]から供給されます。</li> </ul>
CASISEL_PREG _RESET	RESET0, RESET1	RESET0	<ul> <li>入力 CASISEL pipeline レジスタのリセット制御信号</li> <li>● RESET0:レジスタのリセット制御信号は RESET[0]から供給されます。</li> <li>● RESET1:レジスタのリセット制御信号は RESET[1]から供給されます。</li> </ul>
ACCSEL_IREG_ CLK	BYPASS, CLK0, CLK1	BYPASS	入力 ACCSEL レジスタのクロック制御 信号 ● BYPASS: バイパスモード。

UG305-1.0J 39(84)

パラメータ	<b>範囲</b>	デフォルト	説明
			<ul> <li>CLK0: レジスタモード。レジスタのクロック制御信号は CLK[0]から供給されます。</li> <li>CLK1: レジスタモード。レジスタのクロック制御信号は CLK[1]から供給されます。</li> </ul>
ACCSEL_IREG_ CE	CE0, CE1	CE0	<ul> <li>入力 ACCSEL レジスタのクロックイネーブル制御信号</li> <li>● CE0: レジスタのクロックイネーブル制御信号は CE[0]から供給されます。</li> <li>● CE1: レジスタのクロックイネーブル制御信号は CE[1]から供給されます。</li> </ul>
ACCSEL_IREG_ RESET	RESET0, RESET1	RESET0	<ul> <li>入力 ACCSEL レジスタのリセット制御信号</li> <li>● RESET0: レジスタのリセット制御信号は RESET[0]から供給されます。</li> <li>● RESET1: レジスタのリセット制御信号は RESET[1]から供給されます。</li> </ul>
ACCSEL_PREG_ CLK	BYPASS, CLK0, CLK1	BYPASS	<ul> <li>入力 ACCSEL pipeline レジスタのクロック制御信号</li> <li>● BYPASS:バイパスモード。</li> <li>● CLK0:レジスタモード。レジスタのクロック制御信号は CLK[0]から供給されます。</li> <li>● CLK1:レジスタモード。レジスタのクロック制御信号は CLK[1]から供給されます。</li> </ul>
ACCSEL_PREG_ CE	CE0, CE1	CE0	<ul> <li>入力 ACCSEL pipeline レジスタのクロックイネーブル制御信号</li> <li>● CE0:レジスタのクロックイネーブル制御信号は CE[0]から供給されます。</li> <li>● CE1:レジスタのクロックイネーブル制御信号は CE[1]から供給されていた</li> </ul>

UG305-1.0J 40(84)

パラメータ	<b>範囲</b>	デフォルト	説明
			ます。
ACCSEL_PREG_ RESET	RESETO, RESET1	RESET0	<ul> <li>入力 ACCSEL pipeline レジスタのリセット制御信号</li> <li>● RESET0: レジスタのリセット制御信号は RESET[0]から供給されます。</li> <li>● RESET1: レジスタのリセット制御信号は RESET[1]から供給されます。</li> </ul>
PREG_CLK	BYPASS, CLK0, CLK1	BYPASS	<ul> <li>M0 Pipeline レジスタのクロック制御信号</li> <li>● BYPASS:バイパスモード。</li> <li>● CLK0:レジスタモード。レジスタのクロック制御信号は CLK[0]から供給されます。</li> <li>● CLK1:レジスタモード。レジスタのクロック制御信号は CLK[1]から供給されます。</li> </ul>
PREG_CE	CE0, CE1	CE0	<ul> <li>M0 Pipeline レジスタのクロックイネーブル制御信号</li> <li>CE0:レジスタのクロックイネーブル制御信号は CE[0]から供給されます。</li> <li>CE1:レジスタのクロックイネーブル制御信号は CE[1]から供給されます。</li> </ul>
PREG_RESET	RESETO, RESET1	RESET0	<ul> <li>M0 Pipeline レジスタのリセット制御信号</li> <li>RESET0:レジスタのリセット制御信号は RESET[0]から供給されます。</li> <li>RESET1:レジスタのリセット制御信号は RESET[1]から供給されます。</li> </ul>
FB_PREG_EN	FALSE, TRUE	FALSE	フィードバック出力 pipeline レジスタ の制御パラメータ ● FALSE:バイパスモード。

UG305-1.0J 41(84)

パラメータ	- 範囲 - 範囲	デフォルト	説明
			● TRUE:レジスタモード。制御信号 clk/ce/reset は、OREG と同じです。
SOA_PREG_EN	FALSE, TRUE	FALSE	シフト出力 SOA pipeline レジスタの制御パラメータ  ■ FALSE: バイパスモード。  ■ TRUE: レジスタモード。制御信号 clk/ce/reset は、AREG と同じです。
OREG_CLK	BYPASS, CLK0, CLK1	BYPASS	<ul> <li>出力レジスタのクロック制御信号</li> <li>● BYPASS:バイパスモード。</li> <li>● CLK0:レジスタモード。レジスタのクロック制御信号は CLK[0]から供給されます。</li> <li>● CLK1:レジスタモード。レジスタのクロック制御信号は CLK[1]から供給されます。</li> </ul>
OREG_CE	CE0, CE1	CE0	出力レジスタのクロックイネーブル制御信号  ● CEO:レジスタのクロックイネーブル制御信号は CE[0]から供給されます。  ● CE1:レジスタのクロックイネーブル制御信号は CE[1]から供給されます。
OREG_RESET	RESET0, RESET1	RESET0	<ul> <li>出力レジスタのリセット制御信号</li> <li>● RESET0:レジスタのリセット制御信号は RESET[0]から供給されます。</li> <li>● RESET1:レジスタのリセット制御信号は RESET[1]から供給されます。</li> </ul>
MULT_RESET_M ODE	SYNC, ASYNC	SYNC	リセットモードの構成 <ul><li>SYNC:同期リセット</li><li>ASYNC:非同期リセット</li></ul>
PRE_LOAD	48' h00000000000000000 ~48' hFFFFFFFFFFFF	48' h0	PRE_LOAD の初期値

UG305-1.0J 42(84)

パラメータ	範囲	デフォルト	説明
A_SEL	1' b0, 1' b1	1' b0	A または SIA の選択の静的制御 <ul><li>1'b0: A を選択します</li><li>1'b1: SIA を選択します</li></ul>
DYN_A_SEL	FALSE, TRUE	FALSE	A または SIA の選択の動的制御  ● FALSE: A_SEL により A または SIA の選択を静的に制御します。  ● TRUE: 入力 ASEL により A また は SIA の選択を動的に制御します。  す。
P_SEL	1' b0, 1' b1	1' b0	INA または INA+/-D の選択の静的制御  ■ 1'b0: INA を選択します  ■ 1'b1: INA+/-D を選択します
DYN_P_SEL	FALSE, TRUE	FALSE	INA または INA+/-D の選択の動的制御  ● FALSE: P_SEL により INA または INA+/-D の選択を静的に制御します。  ● TRUE: 入力 PSEL により INA または INA+/-D の選択を動的に制御します。
P_ADDSUB	1' b0, 1' b1	1' b0	前置加算器の加算または減算の選択の 静的制御 • 1'b0:加算 • 1'b1:減算
DYN_P_ADDSU B	FALSE, TRUE	FALSE	前置加算器の加算または減算の選択の動的制御  ● FALSE: P_ADDSUB により前置加算器の加算または減算の選択を静的に制御します。  ● TRUE: 入力 PADDSUB により前置加算器の加算または減算の選択を動的に制御します。
ADD_SUB_0	1' b0, 1' b1	1' b0	<ul><li>M0/0 の加算または減算の選択の静的制御</li><li>● 1'b0:加算</li><li>● 1'b1:減算</li></ul>
DYN_ADD_SUB_	FALSE, TRUE	FALSE	M0/0 の加算または減算の選択の動的制

UG305-1.0J 43(84)

パラメータ	<b>範囲</b>	デフォルト	説明
0			<ul> <li>FALSE: ADD_SUB_0 により M0/0 の加算または減算の選択を静的に制御します。</li> <li>TRUE: 入力 ADDSUB[0]により M0/0 の加算または減算の選択を動的に制御します。</li> </ul>
ADD_SUB_1	1' b0, 1' b1	1' b0	<ul><li>C/O の加算または減算の選択の静的制御</li><li>1'bO:加算</li><li>1'b1:減算</li></ul>
DYN_ADD_SUB_ 1	FALSE, TRUE	FALSE	<ul> <li>C/O の加算または減算の選択の動的制御</li> <li>● FALSE: ADD_SUB_1 により C/O の加算または減算の選択を静的に制御します。</li> <li>● TRUE: 入力 ADDSUB[1]により M1/C/O の加算または減算の選択を動的に制御します。</li> </ul>
CASI_SEL	1' b0, 1' b1	1' b0	<ul><li>CASI または 0 の選択の静的制御</li><li>1'b0:0を選択します</li><li>1'b1: CASI を選択します</li></ul>
DYN_CASI_SEL	FALSE, TRUE	FALSE	<ul> <li>CASI または 0 の選択の動的制御</li> <li>FALSE: CASI_SEL により CASI または 0 の選択を静的に制御します。</li> <li>TRUE: 入力 CASISEL により CASI または 0 の選択を動的に制御します。</li> </ul>
ACC_SEL	1' b0, 1' b1	1' b0	PRE_LOAD または DOUT の選択の静的 制御  ■ 1'b0: PRE_LOAD を選択します  ■ 1'b1: 出力フィードバックを選択します
DYN_ACC_SEL	FALSE, TRUE	FALSE	PRE_LOAD または DOUT の選択の動的 制御 ● FALSE: ACC_SEL により PRE_LOAD または出力フィードバ ックの選択を静的に制御します。

UG305-1.0J 44(84)

パラメータ	<b>範囲</b>	デフォルト	説明
			● TRUE: 入力 ACCSEL により PRE_LOAD または出力フィードバックの選択を動的に制御します。
C_SEL	1' b0, 1' b1	1' b0	<ul><li>Cまたは0の選択の静的制御</li><li>1'b0:0を選択します</li><li>1'b1:Cを選択します</li></ul>
DYN_C_SEL	FALSE, TRUE	FALSE	<ul> <li>Cまたは0の選択の動的制御</li> <li>FALSE: C_SEL により C または0の選択を静的に制御します。</li> <li>TRUE: 入力 CSEL により C または0の選択を動的に制御します。</li> </ul>
MULT12X12_EN	FALSE, TRUE	FALSE	M0 モードの制御 <ul><li>FALSE: 27X18 モード</li><li>TRUE: 12X12 モード</li></ul>

### プリミティブのインスタンス化

プリミティブを直接インスタンス化するか、IP Core Generator で生成できます。詳しくは、5 IP の呼び出し</u>を参照してください。

#### Verilog でのインスタンス化:

MULTALU27X18 multalu27x18\_inst (

.DOUT(dout),

.CASO(caso),

.SOA(soa),

.A({a[25],a[25:0]}),

.B(b),

.C(c),

.D(d),

.SIA({gw\_gnd,gw\_

.CASI(casi),

.ACCSEL(gw\_gnd),

UG305-1.0J 45(84)

```
.CASISEL(gw_gnd),
    .ASEL(gw gnd),
    .PSEL(gw gnd),
    .CSEL(gw gnd),
    .ADDSUB({gw gnd,gw gnd}),
    .PADDSUB(gw gnd),
   .CLK({gw gnd,clk}),
   .CE({gw gnd,ce}),
    .RESET({gw gnd,reset})
);
defparam multalu27x18 inst.AREG CLK = "CLK0";
defparam multalu27x18 inst.AREG CE = "CE0";
defparam multalu27x18 inst.AREG RESET = "RESET0";
defparam multalu27x18 inst.BREG CLK = "CLK0";
defparam multalu27x18 inst.BREG CE = "CE0";
defparam multalu27x18 inst.BREG RESET = "RESET0";
defparam multalu27x18 inst.DREG CLK = "CLK0";
defparam multalu27x18 inst.DREG CE = "CE0";
defparam multalu27x18 inst.DREG RESET = "RESET0";
defparam multalu27x18 inst.C IREG CLK = "CLK0";
defparam multalu27x18 inst.C IREG CE = "CE0";
defparam multalu27x18_inst.C_IREG_RESET = "RESET0";
defparam multalu27x18 inst.PSEL IREG CLK = "BYPASS";
defparam multalu27x18 inst.PSEL IREG CE = "CE0";
defparam multalu27x18_inst.PSEL_IREG_RESET = "RESET0";
defparam multalu27x18_inst.PADDSUB_IREG_CLK = "BYPASS";
defparam multalu27x18 inst.PADDSUB IREG CE = "CE0";
defparam multalu27x18 inst.PADDSUB IREG RESET = "RESET0";
defparam multalu27x18 inst.ADDSUB0 IREG CLK = "BYPASS";
defparam multalu27x18 inst.ADDSUB0 IREG CE = "CE0";
defparam multalu27x18 inst.ADDSUB0 IREG RESET = "RESET0";
```

UG305-1.0J 46(84)

```
defparam multalu27x18 inst.ADDSUB1 IREG CLK = "BYPASS";
defparam multalu27x18 inst.ADDSUB1 IREG CE = "CE0";
defparam multalu27x18 inst.ADDSUB1 IREG RESET = "RESET0";
defparam multalu27x18 inst.CSEL IREG CLK = "BYPASS";
defparam multalu27x18 inst.CSEL IREG CE = "CE0";
defparam multalu27x18 inst.CSEL IREG RESET = "RESET0";
defparam multalu27x18 inst.CASISEL IREG CLK = "BYPASS";
defparam multalu27x18 inst.CASISEL IREG CE = "CE0";
defparam multalu27x18 inst.CASISEL IREG RESET = "RESET0";
defparam multalu27x18 inst.ACCSEL IREG CLK = "BYPASS";
defparam multalu27x18 inst.ACCSEL IREG CE = "CE0";
defparam multalu27x18 inst.ACCSEL IREG RESET = "RESET0";
defparam multalu27x18 inst.PREG CLK = "BYPASS";
defparam multalu27x18 inst.PREG CE = "CE0";
defparam multalu27x18 inst.PREG RESET = "RESET0";
defparam multalu27x18 inst.ADDSUB0 PREG CLK = "BYPASS";
defparam multalu27x18 inst.ADDSUB0 PREG CE = "CE0";
defparam multalu27x18 inst.ADDSUB0 PREG RESET = "RESET0";
defparam multalu27x18 inst.ADDSUB1 PREG CLK = "BYPASS";
defparam multalu27x18 inst.ADDSUB1 PREG CE = "CE0";
defparam multalu27x18 inst.ADDSUB1 PREG RESET = "RESET0";
defparam multalu27x18 inst.CSEL PREG CLK = "BYPASS";
defparam multalu27x18 inst.CSEL PREG CE = "CE0";
defparam multalu27x18 inst.CSEL PREG RESET = "RESET0";
defparam multalu27x18_inst.CASISEL_PREG_CLK = "BYPASS";
defparam multalu27x18_inst.CASISEL_PREG_CE = "CE0";
defparam multalu27x18 inst.CASISEL PREG RESET = "RESET0";
defparam multalu27x18 inst.ACCSEL PREG CLK = "BYPASS";
defparam multalu27x18 inst.ACCSEL PREG CE = "CE0";
defparam multalu27x18 inst.ACCSEL PREG RESET = "RESET0";
defparam multalu27x18 inst.C PREG CLK = "CLK0";
```

UG305-1.0J 47(84)

```
defparam multalu27x18 inst.C PREG CE = "CE0";
defparam multalu27x18 inst.C PREG RESET = "RESET0";
defparam multalu27x18 inst.FB PREG EN = "FALSE";
defparam multalu27x18 inst.SOA PREG EN = "FALSE";
defparam multalu27x18 inst.OREG CLK = "CLK0";
defparam multalu27x18 inst.OREG CE = "CE0";
defparam multalu27x18 inst.OREG RESET = "RESET0";
defparam multalu27x18 inst.MULT RESET MODE = "SYNC";
defparam multalu27x18 inst.DYN P SEL = "FALSE";
defparam multalu27x18 inst.P SEL = 1'b0;
defparam multalu27x18 inst.DYN P ADDSUB = "FALSE";
defparam multalu27x18_inst.P_ADDSUB = 1'b0;
defparam multalu27x18 inst.DYN A SEL = "FALSE";
defparam multalu27x18 inst.A SEL = 1'b0;
defparam multalu27x18 inst.DYN ADD SUB 0 = "FALSE";
defparam multalu27x18 inst.ADD SUB 0 = 1'b0;
defparam multalu27x18 inst.DYN ADD SUB 1 = "FALSE";
defparam multalu27x18 inst.ADD SUB 1 = 1'b0;
defparam multalu27x18_inst.DYN C SEL = "FALSE";
defparam multalu27x18 inst.C SEL = 1'b1;
defparam multalu27x18 inst.DYN CASI SEL = "FALSE";
defparam multalu27x18 inst.CASI SEL = 1'b1;
defparam multalu27x18 inst.DYN ACC SEL = "FALSE";
defparam multalu27x18 inst.ACC SEL = 1'b0;
defparam multalu27x18 inst.MULT12X12 EN = "FALSE";
VHDL でのインスタンス化:
   COMPONENT MULTALU27X18
       GENERIC (
             AREG CLK: string:="BYPASS";
             AREG CE: string:= "CE0";
```

UG305-1.0J 48(84)

```
AREG RESET : string := "RESET0";
BREG CLK: string := "BYPASS";
BREG CE : string := "CE0";
BREG RESET: string := "RESET0";
DREG CLK: string:= "BYPASS";
DREG CE: string:="CE0";
DREG RESET : string := "RESET0";
C IREG CLK: string:= "BYPASS";
C IREG CE: string:= "CE0";
C IREG RESET: string := "RESET0";
PSEL IREG CLK: string := "BYPASS";
PSEL IREG CE: string:= "CE0";
PSEL IREG RESET: string := "RESET0";
PADDSUB IREG CLK: string:= "BYPASS";
PADDSUB IREG CE: string := "CE0";
PADDSUB IREG RESET: string := "RESET0";
ADDSUB0_IREG_CLK : string := "BYPASS";
ADDSUB0_IREG_CE : string := "CE0";
ADDSUB0 IREG RESET: string := "RESET0";
ADDSUB1 IREG CLK: string:= "BYPASS";
ADDSUB1 IREG CE: string:= "CE0";
ADDSUB1 IREG RESET: string := "RESET0";
CSEL IREG CLK: string := "BYPASS";
CSEL IREG CE : string := "CE0";
CSEL_IREG_RESET : string := "RESET0";
CASISEL_IREG_CLK : string := "BYPASS";
CASISEL IREG CE : string := "CE0";
CASISEL IREG RESET : string := "RESET0";
ACCSEL IREG CLK: string:= "BYPASS";
ACCSEL IREG CE: string:= "CE0";
ACCSEL IREG RESET: string:= "RESET0";
```

UG305-1.0J 49(84)

```
PREG CLK: string := "BYPASS";
PREG CE : string := "CE0";
PREG RESET: string := "RESET0";
ADDSUB0 PREG CLK: string:= "BYPASS";
ADDSUB0 PREG CE: string:= "CE0";
ADDSUB0 PREG RESET: string := "RESET0";
ADDSUB1 PREG CLK: string:= "BYPASS";
ADDSUB1 PREG CE: string:= "CE0";
ADDSUB1 PREG RESET: string := "RESET0";
CSEL PREG CLK: string:= "BYPASS";
CSEL PREG_CE: string:= "CE0";
CSEL PREG RESET: string := "RESET0";
CASISEL PREG CLK: string := "BYPASS";
CASISEL PREG CE: string := "CE0";
CASISEL PREG RESET : string := "RESET0";
ACCSEL PREG CLK: string := "BYPASS";
ACCSEL_PREG_CE : string := "CE0";
ACCSEL PREG RESET: string := "RESET0";
C PREG CLK: string := "BYPASS";
C PREG CE: string := "CE0";
C PREG RESET: string := "RESET0";
FB PREG EN: string := "FALSE";
SOA PREG EN : string := "FALSE";
OREG CLK: string:= "BYPASS";
OREG_CE : string := "CE0";
OREG_RESET : string := "RESET0";
MULT RESET MODE : string := "SYNC";
PRE LOAD: bit vector := X"000000000000;
DYN P SEL: string := "FALSE";
P SEL : bit := '0';
DYN P ADDSUB: string:= "FALSE";
```

UG305-1.0J 50(84)

```
P ADDSUB : bit := '0';
      DYN_A_SEL : string := "FALSE";
      A SEL : bit := '0';
      DYN ADD SUB 0: string := "FALSE";
      ADD SUB 0 : bit := '0';
      DYN ADD SUB 1: string := "FALSE";
      ADD SUB 1: bit := '0';
      DYN C SEL: string := "FALSE";
      C SEL: bit := '0';
      DYN CASI SEL: string:= "FALSE";
      CASI SEL: bit := '0';
      DYN ACC SE: string:= "FALSE";
      ACC SEL: bit := '0';
      MULT12X12_EN : string := "FALSE"
);
PORT (
    DOUT: out std logic vector(47 downto 0);
    CASO: out std logic vector(47 downto 0);
    SOA: out std logic vector(26 downto 0);
    A: in std logic vector(26 downto 0);
    B: in std_logic_vector(17 downto 0);
    C: in std_logic_vector(47 downto 0);
    D: in std logic vector(25 downto 0);
    SIA: in std logic vector(26 downto 0);
    CASI: in std_logic_vector(47 downto 0);
    ACCSEL: in std_logic;
    CASISEL: in std_logic;
    ASEL: in std logic;
    PSEL: in std logic;
    CSEL: in std logic;
    ADDSUB: in std logic vector(1 downto 0);
```

UG305-1.0J 51(84)

```
PADDSUB: in std logic;
             CLK: in std_logic_vector(1 downto 0);
             CE: in std logic vector(1 downto 0);
             RESET: in std logic vector(1 downto 0)
         );
     end COMPONENT:
 begin
     gw gnd \le '0';
     A i \le a[25] \& a(25 \text{ downto } 0);
     SIA i <= gw gnd & gw gnd & gw gnd & gw gnd & gw gnd &
gw_gnd & gw_gnd & gw_gnd & gw_gnd & gw_gnd & gw_gnd & gw_gnd &
gw gnd & gw gnd & gw gnd & gw gnd & gw gnd & gw gnd & gw gnd &
gw gnd & gw gnd & gw gnd & gw gnd & gw gnd & gw gnd & gw gnd &
gw gnd;
     ADDSUB i <= gw gnd & gw gnd;
     CLK i <= gw gnd & clk;
     CE i <= gw gnd & ce;
     RESET i <= gw gnd & reset;
     multalu27x18 inst: MULTALU27X18
         GENERIC MAP (
             AREG CLK => "CLK0",
             AREG CE => "CE0",
             AREG RESET => "RESET0",
             BREG CLK => "CLK0",
             BREG CE => "CE0",
             BREG_RESET => "RESET0",
             DREG CLK => "CLK0",
             DREG CE => "CE0",
             DREG RESET => "RESETO",
             C IREG CLK => "CLK0",
```

UG305-1.0J 52(84)

```
C_IREG_CE => "CE0",
C IREG RESET => "RESET0",
PSEL IREG CLK => "BYPASS",
PSEL IREG CE => "CE0",
PSEL_IREG_RESET => "RESET0",
PADDSUB IREG CLK => "BYPASS",
PADDSUB IREG CE => "CEO",
PADDSUB IREG RESET => "RESETO",
ADDSUB0 IREG CLK => "BYPASS",
ADDSUB0 IREG CE => "CE0",
ADDSUB0 IREG RESET => "RESET0",
ADDSUB1 IREG CLK => "BYPASS",
ADDSUB1_IREG_CE => "CE0",
ADDSUB1_IREG_RESET => "RESET0",
CSEL IREG CLK => "BYPASS",
CSEL IREG CE => "CE0",
CSEL_IREG_RESET => "RESET0",
CASISEL_IREG_CLK => "BYPASS",
CASISEL IREG CE => "CE0",
CASISEL IREG RESET => "RESETO",
ACCSEL_IREG_CLK => "BYPASS",
ACCSEL_IREG_CE => "CE0",
ACCSEL IREG RESET => "RESETO",
PREG CLK => "BYPASS",
PREG_CE => "CE0",
PREG_RESET => "RESET0",
ADDSUB0_PREG_CLK => "BYPASS",
ADDSUB0 PREG CE => "CE0",
ADDSUB0 PREG RESET => "RESET0",
ADDSUB1 PREG CLK => "BYPASS",
ADDSUB1 PREG CE => "CE0",
```

UG305-1.0J 53(84)

```
ADDSUB1_PREG_RESET => "RESET0",
CSEL PREG CLK => "BYPASS",
CSEL PREG CE => "CE0",
CSEL PREG RESET => "RESETO",
CASISEL PREG CLK => "BYPASS",
CASISEL PREG CE => "CE0",
CASISEL PREG RESET => "RESETO",
ACCSEL PREG CLK => "BYPASS",
ACCSEL PREG CE => "CEO",
ACCSEL PREG RESET => "RESETO",
C PREG CLK => "CLK0",
C PREG CE => "CE0",
C_PREG_RESET => "RESET0",
FB_PREG_EN => "FALSE",
SOA PREG EN => "FALSE",
OREG CLK => "CLK0",
OREG_CE => "CE0",
OREG_RESET => "RESET0",
MULT RESET MODE => "SYNC",
PRE LOAD => X"000000000000",
DYN P SEL => "FALSE",
P SEL => '0',
DYN P ADDSUB => "FALSE",
P ADDSUB => '0',
DYN_A_SEL => "FALSE",
A SEL => '0',
DYN_ADD_SUB_0 => "FALSE",
ADD SUB 0 \Rightarrow 0'
DYN ADD SUB 1 => "FALSE",
ADD SUB 1 => '0',
DYN C SEL => "FALSE",
```

UG305-1.0J 54(84)

```
C_SEL => '1',
   DYN_CASI_SEL => "FALSE",
   CASI_SEL => '1',
   DYN ACC SEL => "FALSE",
   ACC_SEL => '0',
   MULT12X12 EN => "FALSE"
)
PORT MAP (
   DOUT => dout,
   CASO => caso,
   SOA => soa,
   A => A i
   B \Rightarrow b
   C \Rightarrow c
   D => d
    SIA => SIA i,
   CASI => casi,
   ACCSEL => gw_gnd,
   CASISEL => gw_gnd,
   ASEL => gw_gnd,
   PSEL => gw_gnd,
   CSEL => gw_gnd,
   ADDSUB => ADDSUB_i,
   PADDSUB => gw_gnd,
   CLK => CLK_i,
   CE \Rightarrow CE_i
   RESET => RESET_i
   );
```

# 4.3 MULTADDALU

### 4.3.1 MULTADDALU12X12

UG305-1.0J 55(84)

MULTADDALU モードでは、2 つの 12x12 乗算器の出力の 48-bit ALU 演算が実現されます。対応するプリミティブは MULTADDALU12x12 です。

MULTADDALU12x12には4つの演算モードがあります。

 $DOUT = A0 * B0 \pm A1 * B1$ 

 $DOUT = DOUT \pm (A0 * B0 \pm A1 * B1)$ 

 $DOUT = CASI \pm A0 * B0 \pm A1 * B1$ 


 $DOUT = CASI \pm (A0 * B0 \pm A1 * B1) + DOUT$ 

### プリミティブの紹介

MULTADDALU12x12(The Sum of Two 12x12 Multipliers with ALU)は、12 ビットの乗算の加算後の累積を実現する、ALU 機能付きの 12x12 乗算加算器です。

### 構造


#### 図 4-7 MULTADDALU12X12 の構造



UG305-1.0J 56(84)

### ポート図

#### 図 4-8 MULTADDALU12X12 のポート図



ポートの説明

表 4-7 MULTADDALU12X12 のポートの説明

ポート	I/O	説明
A0[11:0]	入力	<b>12-bit</b> データ入力信号 <b>A0</b>
B0[11:0]	入力	<b>12-bit</b> データ入力信号 B0
A1[11:0]	入力	<b>12-bit</b> データ入力信号 <b>A1</b>
B1[11:0]	入力	<b>12-bit</b> データ入力信号 B1
CASI[47:0]	入力	前の <b>DSP</b> からの <b>48-bit</b> カスケード接続 入力信号
CASISEL	入力	48-bit ALU の CASI/0 の選択の制御信号
ADDSUB[1:0]	入力	加算/減算の動的制御信号
ACCSEL	入力	48-bit ALU の DOUT/PRE_LOAD の選 択の制御信号
CLK[1:0]	入力	クロック入力信号
CE[1:0]	入力	クロックイネーブル信号
RESET[1:0]	入力	リセット入力信号
DOUT[53:0]	出力	データ出力信号
CASO[54:0]	出力	48-bit カスケード接続出力信号

UG305-1.0J 57(84)

## パラメータの説明

### 表 4-8 MULTADDALU12X12 のパラメータの説明

パラメータ	範囲	デフォルト	説明
A0REG_CLK	BYPASS, CLK0, CLK1	BYPASS	<ul> <li>入力 A0 レジスタのクロック制御信号</li> <li>● BYPASS: バイパスモード。</li> <li>● CLK0: レジスタモード。レジスタのクロック制御信号は CLK[0]から供給されます。</li> <li>● CLK1: レジスタモード。レジスタのクロック制御信号は CLK[1]から供給されます。</li> </ul>
A0REG_CE	CE0, CE1	CE0	<ul> <li>入力 A0 レジスタのクロックイネーブル制御信号</li> <li>● CE0: レジスタのクロックイネーブル制御信号は CE[0]から供給されます。</li> <li>● CE1: レジスタのクロックイネーブル制御信号は CE[1]から供給されます。</li> </ul>
A0REG_RESET	RESET0, RESET1	RESET0	<ul> <li>入力 A0 レジスタのリセット制御信号</li> <li>● RESET0: レジスタのリセット制御信号は RESET[0]から供給されます。</li> <li>● RESET1: レジスタのリセット制御信号は RESET[1]から供給されます。</li> </ul>
B0REG_CLK	BYPASS, CLK0, CLK1	BYPASS	<ul> <li>入力 B0 レジスタのクロック制御信号</li> <li>● BYPASS: バイパスモード</li> <li>● CLK0: レジスタモード。レジスタのクロック制御信号は CLK[0]から供給されます。</li> <li>● CLK1: レジスタモード。レジスタのクロック制御信号は CLK[1]から供給されます。</li> </ul>
B0REG_CE	CE0, CE1	CE0	<ul> <li>入力 B0 レジスタのクロックイネーブル制御信号</li> <li>● CE0: レジスタのクロックイネーブル制御信号は CE[0]から供給されます。</li> <li>● CE1: レジスタのクロックイネーブル制御信号は CE[1]から供給されます。</li> </ul>
B0REG_RESET	RESETO, RESET1	RESET0	入力 B0 レジスタのリセット制御信号

UG305-1.0J 58(84)

パラメータ	範囲	デフォルト	説明
			<ul> <li>RESET0: レジスタのリセット制御信号は RESET[0]から供給されます。</li> <li>RESET1: レジスタのリセット制御信号は RESET[1]から供給されます。</li> </ul>
A1REG_CLK	BYPASS, CLK0, CLK1	BYPASS	<ul> <li>入力 A1 レジスタのクロック制御信号</li> <li>● BYPASS: バイパスモード。</li> <li>● CLK0: レジスタモード。レジスタのクロック制御信号は CLK[0]から供給されます。</li> <li>● CLK1: レジスタモード。レジスタのクロック制御信号は CLK[1]から供給されます。</li> </ul>
A1REG_CE	CE0, CE1	CE0	<ul> <li>入力 A1 レジスタのクロックイネーブル制御信号</li> <li>● CE0: レジスタのクロックイネーブル制御信号は CE[0]から供給されます。</li> <li>● CE1: レジスタのクロックイネーブル制御信号は CE[1]から供給されます。</li> </ul>
A1REG_RESET	RESET0, RESET1	RESET0	<ul> <li>入力 A1 レジスタのリセット制御信号</li> <li>■ RESET0: レジスタのリセット制御信号は RESET[0]から供給されます。</li> <li>■ RESET1: レジスタのリセット制御信号は RESET[1]から供給されます。</li> </ul>
B1REG_CLK	BYPASS, CLK0, CLK1	CLK0	<ul> <li>入力 B1 レジスタのクロック制御信号</li> <li>● BYPASS: バイパスモード。</li> <li>● CLK0: レジスタモード。レジスタのクロック制御信号は CLK[0]から供給されます。</li> <li>● CLK1: レジスタモード。レジスタのクロック制御信号は CLK[1]から供給されます。</li> </ul>
B1REG_CE	CE0, CE1	CE0	<ul> <li>入力 B1 レジスタのクロックイネーブル制御信号</li> <li>● CE0: レジスタのクロックイネーブル制御信号は CE[0]から供給されます。</li> <li>● CE1: レジスタのクロックイネーブル制御信号は CE[1]から供給されます。</li> </ul>

UG305-1.0J 59(84)

パラメータ	範囲	デフォルト	説明
B1REG_RESET	RESET0, RESET1	RESET0	<ul> <li>入力 B1 レジスタのリセット制御信号</li> <li>■ RESET0: レジスタのリセット制御信号は RESET[0]から供給されます。</li> <li>■ RESET1: レジスタのリセット制御信号は RESET[1]から供給されます。</li> </ul>
ADDSUB0_IREG _CLK	BYPASS, CLK0, CLK1	BYPASS	<ul> <li>入力 ADDSUB[0]レジスタのクロック制御信号</li> <li>● BYPASS: バイパスモード。</li> <li>● CLK0: レジスタモード。レジスタのクロック制御信号は CLK[0]から供給されます。</li> <li>● CLK1: レジスタモード。レジスタのクロック制御信号は CLK[1]から供給されます。</li> </ul>
ADDSUB0_IREG _CE	CE0, CE1	CE0	<ul> <li>入力 ADDSUB[0]レジスタのクロックイネーブル制御信号</li> <li>● CE0: レジスタのクロックイネーブル制御信号は CE[0]から供給されます。</li> <li>● CE1: レジスタのクロックイネーブル制御信号は CE[1]から供給されます。</li> </ul>
ADDSUB0_IREG _RESET	RESET0, RESET1	RESET0	<ul> <li>入力 ADDSUB[0]レジスタのリセット制御信号</li> <li>● RESET0: レジスタのリセット制御信号は RESET[0]から供給されます。</li> <li>● RESET1: レジスタのリセット制御信号は RESET[1]から供給されます。</li> </ul>
ADDSUB1_IREG _CLK	BYPASS, CLK0, CLK1	BYPASS	<ul> <li>入力 ADDSUB[1]レジスタのクロック制御信号</li> <li>● BYPASS: バイパスモード。</li> <li>● CLK0: レジスタモード。レジスタのクロック制御信号は CLK[0]から供給されます。</li> <li>● CLK1: レジスタモード。レジスタのクロック制御信号は CLK[1]から供給されます。</li> </ul>
ADDSUB1_IREG _CE	CE0, CE1	CE0	<ul> <li>入力 ADDSUB[1]レジスタのクロックイネーブル制御信号</li> <li>● CE0: レジスタのクロックイネーブル制御信号は CE[0]から供給されます。</li> <li>● CE1: レジスタのクロックイネーブル制</li> </ul>

UG305-1.0J 60(84)

パラメータ	範囲	デフォルト	説明
			御信号は CE[1]から供給されます。
ADDSUB1_IREG _RESET	RESETO, RESET1	RESET0	<ul> <li>入力 ADDSUB[1]レジスタのリセット制御信号</li> <li>● RESET0: レジスタのリセット制御信号は RESET[0]から供給されます。</li> <li>● RESET1: レジスタのリセット制御信号は RESET[1]から供給されます。</li> </ul>
ADDSUB0_PRE G_CLK	BYPASS, CLK0, CLK1	BYPASS	<ul> <li>入力 ADDSUB[0] Pipeline レジスタのクロック制御信号</li> <li>● BYPASS: バイパスモード。</li> <li>● CLK0: レジスタモード。レジスタのクロック制御信号は CLK[0]から供給されます。</li> <li>● CLK1: レジスタモード。レジスタのクロック制御信号は CLK[1]から供給されます。</li> </ul>
ADDSUB0_PRE G_CE	CE0, CE1	CE0	<ul> <li>入力 ADDSUB[0] Pipeline レジスタのクロックイネーブル制御信号</li> <li>● CE0: レジスタのクロックイネーブル制御信号は CE[0]から供給されます。</li> <li>● CE1: レジスタのクロックイネーブル制御信号は CE[1]から供給されます。</li> </ul>
ADDSUB0_PRE G_RESET	RESET0.RESET1	RESET0	<ul> <li>入力 ADDSUB[0] Pipeline レジスタのリセット制御信号</li> <li>● RESET0: レジスタのリセット制御信号は RESET[0]から供給されます。</li> <li>● RESET1: レジスタのリセット制御信号は RESET[1]から供給されます。</li> </ul>
ADDSUB1_PRE G_CLK	BYPASS, CLK0, CLK1	BYPASS	<ul> <li>入力 ADDSUB[1] Pipeline レジスタのクロック制御信号</li> <li>● BYPASS: バイパスモード。</li> <li>● CLK0: レジスタモード。レジスタのクロック制御信号は CLK[0]から供給されます。</li> <li>● CLK1: レジスタモード。レジスタのクロック制御信号は CLK[1]から供給されます。</li> </ul>
ADDSUB1_PRE	CE0, CE1	CE0	入力 ADDSUB[1] Pipeline レジスタのクロッ

UG305-1.0J 61(84)

パラメータ	範囲	デフォルト	説明
G_CE			<ul> <li>クイネーブル制御信号</li> <li>CE0: レジスタのクロックイネーブル制御信号は CE[0]から供給されます。</li> <li>CE1: レジスタのクロックイネーブル制御信号は CE[1]から供給されます。</li> </ul>
ADDSUB1_PRE G_RESET	RESET0, RESET1	RESET0	<ul> <li>入力 ADDSUB[1] Pipeline レジスタのリセット制御信号</li> <li>● RESET0: レジスタのリセット制御信号はRESET[0]から供給されます。</li> <li>● RESET1: レジスタのリセット制御信号はRESET[1]から供給されます。</li> </ul>
CASISEL_IREG_ CLK	BYPASS, CLK0, CLK1	BYPASS	<ul> <li>入力 CASISEL レジスタのクロック制御信号</li> <li>● BYPASS: バイパスモード。</li> <li>● CLK0: レジスタモード。レジスタのクロック制御信号は CLK[0]から供給されます。</li> <li>● CLK1: レジスタモード。レジスタのクロック制御信号は CLK[1]から供給されます。</li> </ul>
CASISEL_IREG_ CE	CE0, CE1	CE0	<ul> <li>入力 CASISEL レジスタのクロックイネーブル制御信号</li> <li>● CE0: レジスタのクロックイネーブル制御信号は CE[0]から供給されます。</li> <li>● CE1: レジスタのクロックイネーブル制御信号は CE[1]から供給されます。</li> </ul>
CASISEL_IREG_ RESET	RESET0, RESET1	RESET0	<ul> <li>入力 CASISEL レジスタのリセット制御信号</li> <li>■ RESET0: レジスタのリセット制御信号はRESET[0]から供給されます。</li> <li>■ RESET1: レジスタのリセット制御信号はRESET[1]から供給されます。</li> </ul>
CASISEL_PREG _CLK	BYPASS, CLK0, CLK1	BYPASS	<ul> <li>入力 CASISEL Pipeline レジスタのクロック制御信号</li> <li>● BYPASS: バイパスモード。</li> <li>● CLK0: レジスタモード。レジスタのクロック制御信号は CLK[0]から供給されます。</li> <li>● CLK1: レジスタモード。レジスタのクロ</li> </ul>

UG305-1.0J 62(84)

パラメータ	範囲	デフォルト	説明
			ック制御信号は <b>CLK[1]</b> から供給されま す。
CASISEL_PREG _CE	CE0, CE1	CE0	<ul> <li>入力 CASISEL Pipeline レジスタのクロックイネーブル制御信号</li> <li>● CE0: レジスタのクロックイネーブル制御信号は CE[0]から供給されます。</li> <li>● CE1: レジスタのクロックイネーブル制御信号は CE[1]から供給されます。</li> </ul>
CASISEL_PREG _RESET	RESET0, RESET1	RESET0	<ul> <li>入力 CASISEL Pipeline レジスタのリセット制御信号</li> <li>● RESET0: レジスタのリセット制御信号はRESET[0]から供給されます。</li> <li>● RESET1: レジスタのリセット制御信号はRESET[1]から供給されます。</li> </ul>
ACCSEL_IREG_ CLK	BYPASS, CLK0, CLK1	BYPASS	<ul> <li>入力 ACCSEL レジスタのクロック制御信号</li> <li>● BYPASS: バイパスモード。</li> <li>● CLK0: レジスタモード。レジスタのクロック制御信号は CLK[0]から供給されます。</li> <li>● CLK1: レジスタモード。レジスタのクロック制御信号は CLK[1]から供給されます。</li> </ul>
ACCSEL_IREG_ CE	CE0, CE1	CE0	<ul> <li>入力 ACCSEL レジスタのクロックイネーブル制御信号</li> <li>● CE0: レジスタのクロックイネーブル制御信号は CE[0]から供給されます。</li> <li>● CE1: レジスタのクロックイネーブル制御信号は CE[1]から供給されます。</li> </ul>
ACCSEL_IREG_ RESET	RESET0, RESET1	RESET0	<ul> <li>入力 ACCSEL レジスタのリセット制御信号</li> <li>■ RESET0: レジスタのリセット制御信号は RESET[0]から供給されます。</li> <li>■ RESET1: レジスタのリセット制御信号は RESET[1]から供給されます。</li> </ul>
ACCSEL_PREG_ CLK	BYPASS, CLK0, CLK1	BYPASS	入力 ACCSEL Pipeline レジスタのクロック制 御信号  ■ BYPASS: バイパスモード。  ■ CLK0: レジスタモード。レジスタのクロ

UG305-1.0J 63(84)

パラメータ	範囲	デフォルト	説明
			ック制御信号は CLK[0]から供給されます。  ● CLK1: レジスタモード。レジスタのクロック制御信号は CLK[1]から供給されます。
ACCSEL_PREG_ CE	CE0, CE1	CE0	<ul> <li>入力 ACCSEL Pipeline レジスタのクロックイネーブル制御信号</li> <li>● CE0: レジスタのクロックイネーブル制御信号は CE[0]から供給されます。</li> <li>● CE1: レジスタのクロックイネーブル制御信号は CE[1]から供給されます。</li> </ul>
ACCSEL_PREG_ RESET	RESET0, RESET1	RESET0	<ul> <li>入力 ACCSEL Pipeline レジスタのリセット制御信号</li> <li>● RESET0: レジスタのリセット制御信号は RESET[0]から供給されます。</li> <li>● RESET1: レジスタのリセット制御信号は RESET[1]から供給されます。</li> </ul>
PREG0_CLK	BYPASS, CLK0, CLK1	BYPASS	<ul> <li>Mult0 Pipeline レジスタのクロック制御信号</li> <li>● BYPASS: バイパスモード。</li> <li>● CLK0: レジスタモード。レジスタのクロック制御信号は CLK[0]から供給されます。</li> <li>● CLK1: レジスタモード。レジスタのクロック制御信号は CLK[1]から供給されます。</li> </ul>
PREG0_CE	CE0, CE1	CE0	<ul> <li>Mult0 Pipeline レジスタのクロックイネーブル 制御信号</li> <li>● CE0: レジスタのクロックイネーブル制 御信号は CE[0]から供給されます。</li> <li>● CE1: レジスタのクロックイネーブル制 御信号は CE[1]から供給されます。</li> </ul>
PREG0_RESET	RESETO, RESET1	RESET0	<ul> <li>Multo Pipeline レジスタのリセット制御信号</li> <li>● RESET0: レジスタのリセット制御信号は RESET[0]から供給されます。</li> <li>● RESET1: レジスタのリセット制御信号は RESET[1]から供給されます。</li> </ul>
PREG1_CLK	BYPASS, CLK0,	BYPASS	Mult1 Pipeline レジスタのクロック制御信号

UG305-1.0J 64(84)

パラメータ	範囲	デフォルト	説明
	CLK1		<ul> <li>BYPASS: バイパスモード。</li> <li>CLK0: レジスタモード。レジスタのクロック制御信号は CLK[0]から供給されます。</li> <li>CLK1: レジスタモード。レジスタのクロック制御信号は CLK[1]から供給されます。</li> </ul>
PREG1_CE	CE0, CE1	CE0	<ul> <li>Mult1 Pipeline レジスタのクロックイネーブル 制御信号</li> <li>● CE0: レジスタのクロックイネーブル制 御信号は CE[0]から供給されます。</li> <li>● CE1: レジスタのクロックイネーブル制 御信号は CE[1]から供給されます。</li> </ul>
PREG1_RESET	RESET0, RESET1	RESET0	<ul> <li>Mult1 Pipeline レジスタのリセット制御信号</li> <li>■ RESET0: レジスタのリセット制御信号は RESET[0]から供給されます。</li> <li>■ RESET1: レジスタのリセット制御信号は RESET[1]から供給されます。</li> </ul>
FB_PREG_EN	FALSE, TRUE	FALSE	フィードバック出力 Pipeline レジスタのモード制御パラメータ  ■ FALSE: バイパスモード。  ■ TRUE: レジスタモード。制御信号 clk/ce/reset は、OREG と同じです。
OREG_CLK	BYPASS, CLK0, CLK1	BYPASS	<ul> <li>出力レジスタのクロック制御信号</li> <li>● BYPASS: バイパスモード。</li> <li>● CLK0: レジスタモード。レジスタのクロック制御信号は CLK[0]から供給されます。</li> <li>● CLK1: レジスタモード。レジスタのクロック制御信号は CLK[1]から供給されます。</li> </ul>
OREG_CE	CE0, CE1	CE0	<ul> <li>出力レジスタのクロックイネーブル制御信号</li> <li>◆ CEO: レジスタのクロックイネーブル制御信号は CE[0]から供給されます。</li> <li>◆ CE1: レジスタのクロックイネーブル制御信号は CE[1]から供給されます。</li> </ul>
OREG_RESET	RESETO, RESET1	RESET0	出力レジスタのリセット制御信号

UG305-1.0J 65(84)

パラメータ	範囲	デフォルト	説明
			<ul> <li>RESET0: レジスタのリセット制御信号は RESET[0]から供給されます。</li> <li>RESET1: レジスタのリセット制御信号は RESET[1]から供給されます。</li> </ul>
MULT_RESET_M ODE	SYNC, ASYNC	SYNC	同期または非同期
PRE_LOAD	48bits value	48' h0	PRE_LOAD の初期値
ADD_SUB_0	1' b0, 1' b1	1' b0	M0/0 の加算または減算の選択の静的制御 <ul><li>1'b0:加算</li><li>1'b1:減算</li></ul>
DYN_ADD_SUB_ 0	FALSE, TRUE	FALSE	<ul> <li>M0/0 の加算または減算の選択の動的制御</li> <li>● FALSE: ADD_SUB_0 により M0/0 の加算または減算の選択を静的に制御します。</li> <li>● TRUE: 入力 ADDSUB[0]により M0/0 の加算または減算の選択を動的に制御します。</li> </ul>
ADD_SUB_1	1' b0, 1' b1	1' b0	M1/0 の加算または減算の選択の静的制御 <ul><li>1'b0: 加算</li><li>1'b1: 減算</li></ul>
DYN_ADD_SUB_ 1	FALSE, TRUE	FALSE	<ul> <li>M1/0 の加算または減算の選択の動的制御</li> <li>● FALSE: ADD_SUB_1 により M1/0 の加算または減算の選択を静的に制御します。</li> <li>● TRUE: 入力 ADDSUB[1]により M1/0 の加算または減算の選択を動的に制御します。</li> </ul>
CASI_SEL	1' b0, 1' b1	1' b0	CASI/0 の選択の静的制御  ■ 1' b0: 0  ■ 1' b1: CASI
DYN_CASI_SEL	FALSE, TRUE	FALSE	<ul> <li>CASI/0 の選択の動的制御</li> <li>● FALSE: CASI_SEL により CASI/0 の選択を静的に制御します。</li> <li>● TRUE: 入力 CASISEL により CASI/0 の選択を動的に制御します。</li> </ul>
ACC_SEL	1' b0, 1' b1	1' b0	PRE_LOAD/DOUT の選択の静的制御  ■ 1'b0: PRE_LOAD  ■ 1'b1: フィードバックされる DOUT

UG305-1.0J 66(84)

パラメータ	範囲	デフォルト	説明
DYN_ACC_SEL	FALSE, TRUE	FALSE	PRE_LOAD/DOUT の選択の動的制御  ● FALSE: ACC_SEL により PRE_LOAD/DOUT の選択を静的に制御します。  ● TRUE: 入力 ACCSEL により PRE_LOAD/DOUT の選択を動的に制御します。

#### プリミティブのインスタンス化

プリミティブを直接インスタンス化するか、IP Core Generator で生 成できます。詳しくは、5IPの呼び出しを参照してください。

# Verilog でのインスタンス化:

```
MULTADDALU12X12 multaddalu12x12 inst (
    .DOUT(dout),
    .CASO(caso),
    .A0(a0),
    .B0(b0),
    .A1(a1),
    .B1(b1),
    .CASI(casi),
    .ACCSEL(gw_gnd),
    .CASISEL(gw_gnd),
    .ADDSUB({gw_gnd,gw_gnd}),
    .CLK({gw_gnd,clk}),
    .CE({gw_gnd,ce}),
    .RESET({gw_gnd,reset})
);
defparam multaddalu12x12_inst.A0REG_CLK = "CLK0";
defparam multaddalu12x12_inst.A0REG_CE = "CE0";
defparam multaddalu12x12 inst.A0REG RESET = "RESET0";
```

UG305-1.0J 67(84)

```
defparam multaddalu12x12 inst.A1REG CLK = "CLK0";
defparam multaddalu12x12 inst.A1REG CE = "CE0";
defparam multaddalu12x12 inst.A1REG RESET = "RESET0";
defparam multaddalu12x12 inst.B0REG CLK = "CLK0";
defparam multaddalu12x12 inst.B0REG CE = "CE0";
defparam multaddalu12x12 inst.B0REG RESET = "RESET0";
defparam multaddalu12x12 inst.B1REG CLK = "CLK0";
defparam multaddalu12x12 inst.B1REG CE = "CE0";
defparam multaddalu12x12 inst.B1REG RESET = "RESET0";
defparam multaddalu12x12 inst.ACCSEL IREG CLK = "BYPASS";
defparam multaddalu12x12 inst.ACCSEL IREG CE = "CE0";
defparam multaddalu12x12 inst.ACCSEL IREG RESET = "RESET0";
defparam multaddalu12x12 inst.CASISEL IREG CLK = "BYPASS";
defparam multaddalu12x12 inst.CASISEL IREG CE = "CE0";
defparam multaddalu12x12 inst.CASISEL IREG RESET = "RESET0";
defparam multaddalu12x12 inst.ADDSUB0 IREG CLK = "BYPASS";
defparam multaddalu12x12 inst.ADDSUB0 IREG CE = "CE0";
defparam multaddalu12x12 inst.ADDSUB0 IREG RESET = "RESET0";
defparam multaddalu12x12 inst.ADDSUB1 IREG CLK = "BYPASS";
defparam multaddalu12x12 inst.ADDSUB1 IREG CE = "CE0";
defparam multaddalu12x12 inst.ADDSUB1 IREG RESET = "RESET0";
defparam multaddalu12x12 inst.PREG0 CLK = "BYPASS";
defparam multaddalu12x12 inst.PREG0 CE = "CE0";
defparam multaddalu12x12 inst.PREG0 RESET = "RESET0";
defparam multaddalu12x12_inst.PREG1_CLK = "BYPASS";
defparam multaddalu12x12_inst.PREG1_CE = "CE0";
defparam multaddalu12x12 inst.PREG1 RESET = "RESET0";
defparam multaddalu12x12 inst.FB PREG EN = "FALSE";
defparam multaddalu12x12 inst.ACCSEL PREG CLK = "BYPASS";
defparam multaddalu12x12 inst.ACCSEL PREG CE = "CE0";
defparam multaddalu12x12 inst.ACCSEL PREG RESET = "RESET0";
```

UG305-1.0J 68(84)

```
defparam multaddalu12x12 inst.CASISEL PREG CLK = "BYPASS";
 defparam multaddalu12x12 inst.CASISEL PREG CE = "CE0";
 defparam multaddalu12x12 inst.CASISEL PREG RESET = "RESET0";
 defparam multaddalu12x12 inst.ADDSUB0 PREG CLK = "BYPASS";
 defparam multaddalu12x12 inst.ADDSUB0 PREG CE = "CE0";
 defparam multaddalu12x12 inst.ADDSUB0 PREG RESET =
"RESETO":
 defparam multaddalu12x12 inst.ADDSUB1 PREG CLK = "BYPASS";
 defparam multaddalu12x12 inst.ADDSUB1 PREG CE = "CE0";
 defparam multaddalu12x12 inst.ADDSUB1_PREG_RESET =
"RESET0":
 defparam multaddalu12x12 inst.OREG CLK = "CLK0";
 defparam multaddalu12x12 inst.OREG CE = "CE0";
 defparam multaddalu12x12 inst.OREG RESET = "RESET0";
 defparam multaddalu12x12 inst.MULT RESET MODE = "SYNC";
 defparam multaddalu12x12 inst.PRE LOAD = 48'h000000000000;
 defparam multaddalu12x12 inst.DYN ADD SUB 0 = "FALSE";
 defparam multaddalu12x12 inst.ADD SUB 0 = 1'b0;
 defparam multaddalu12x12 inst.DYN ADD SUB 1 = "FALSE";
 defparam multaddalu12x12 inst.ADD SUB 1 = 1'b0;
 defparam multaddalu12x12 inst.DYN CASI SEL = "FALSE";
 defparam multaddalu12x12 inst.CASI SEL = 1'b1;
 defparam multaddalu12x12 inst.DYN ACC SEL = "FALSE";
 defparam multaddalu12x12 inst.ACC SEL = 1'b0;
 VHDL でのインスタンス化:
 COMPONENT MULTADDALU12X12
         GENERIC (
              A0REG CLK: string:="BYPASS";
              A0REG CE: string := "CE0";
              A0REG RESET : string := "RESET0";
              A1REG CLK: string:= "BYPASS";
```

UG305-1.0J 69(84)

```
A1REG CE : string := "CE0";
A1REG RESET : string := "RESET0";
BOREG CLK: string := "BYPASS";
B0REG E: string := "CE0";
BOREG RESET: string:= "RESETO";
B1REG CLK: string := "BYPASS";
B1REG CE: string := "CE0";
B1REG RESET: string := "RESET0";
ACCSEL IREG CLK: string:= "BYPASS";
ACCSEL IREG CE: string:= "CE0";
ACCSEL IREG RESET: string:= "RESET0";
CASISEL IREG CLK: string:= "BYPASS";
CASISEL IREG CE: string:= "CE0";
CASISEL IREG RESET: string := "RESET0";
ADDSUB0 IREG CLK: string:= "BYPASS";
ADDSUB0 IREG CE: string:= "CE0";
ADDSUB0 IREG RESET: string := "RESET0";
ADDSUB1_IREG_CLK : string := "BYPASS";
ADDSUB1 IREG CE : string := "CE0";
ADDSUB1 IREG RESET: string:= "RESET0";
PREG0 CLK: string:= "BYPASS";
PREG0 CE: string := "CE0";
PREG0 RESET: string := "RESET0";
PREG1 CLK: string := "BYPASS";
PREG1_CE : string := "CE0";
PREG1_RESET : string := "RESET0";
FB PREG EN : string := "FALSE";
ACCSEL PREG CLK: string := "BYPASS";
ACCSEL PREG CE: string := "CE0";
ACCSEL PREG RESET: string := "RESET0";
CASISEL PREG CLK: string:= "BYPASS";
```

UG305-1.0J 70(84)

```
CASISEL PREG CE : string := "CE0";
      CASISEL PREG RESET: string := "RESET0";
      ADDSUB0 PREG CLK: string := "BYPASS";
      ADDSUB0 PREG CE: string:= "CE0";
      ADDSUB0 PREG RESET: string:= "RESET0";
      ADDSUB1 PREG CLK: string:= "BYPASS";
     ADDSUB1 PREG CE: string:= "CE0";
     ADDSUB1 PREG RESET: string := "RESET0";
      OREG CLK: string:= "BYPASS";
      OREG CE: string := "CE0";
      OREG RESET: string := "RESET0";
      MULT RESET MODE: string:= "SYNC";
      PRE LOAD: bit vector := X"000000000000";
      DYN ADD SUB 0 : string := "FALSE";
      ADD SUB 0 : bit := '0';
      DYN ADD SUB 1: string := "FALSE";
      ADD SUB 1: bit := '0';
      DYN CASI SEL: string := "FALSE";
      CASI SEL: bit := '0';
      DYN ACC SE: string:= "FALSE";
      ACC SEL: bit := '0';
);
PORT (
    DOUT: out std logic vector(47 downto 0);
    CASO: out std_logic_vector(47 downto 0);
   A0: in std_logic_vector(11 downto 0);
    B0: in std logic vector(11 downto 0);
   A1: in std logic vector(11 downto 0);
    B1: in std logic vector(11 downto 0);
    CASI: in std logic vector(47 downto 0);
   ACCSEL: in std logic;
```

UG305-1.0J 71(84)

```
CASISEL: in std_logic;
           ADDSUB: in std_logic_vector(1 downto 0);
           CLK: in std_logic_vector(1 downto 0);
           CE: in std logic vector(1 downto 0);
           RESET: in std logic vector(1 downto 0)
       );
   end COMPONENT;
begin
   gw gnd <= '0';
   ADDSUB i <= gw gnd & gw gnd;
   CLK i <= gw gnd & clk;
   CE i <= gw gnd & ce;
   RESET_i <= gw_gnd & reset;
   multaddalu12x12 inst: MULTADDALU12X12
       GENERIC MAP (
           A0REG_CLK => "CLK0",
           A0REG_CE => "CE0",
           A0REG RESET => "RESET0",
           A1REG_CLK => "CLK0",
           A1REG_CE => "CE0",
           A1REG RESET => "RESET0",
           BOREG CLK => "CLKO",
           B0REG_CE => "CE0",
           B0REG_RESET => "RESET0",
           B1REG CLK => "CLK0",
           B1REG CE => "CE0",
           B1REG RESET => "RESETO",
           ACCSEL IREG CLK => "BYPASS",
           ACCSEL IREG CE => "CE0",
```

UG305-1.0J 72(84)

```
ACCSEL IREG RESET => "RESET0",
CASISEL IREG CLK => "BYPASS",
CASISEL IREG CE => "CE0",
CASISEL IREG RESET => "RESETO",
ADDSUB0 IREG CLK => "BYPASS",
ADDSUB0 IREG CE => "CE0",
ADDSUB0 IREG RESET => "RESET0",
ADDSUB1 IREG CLK => "BYPASS",
ADDSUB1 IREG CE => "CE0",
ADDSUB1 IREG RESET => "RESETO",
PREGO CLK => "BYPASS",
PREG0 CE => "CE0",
PREG0 RESET => "RESET0",
PREG1 CLK => "BYPASS",
PREG1 CE => "CE0",
PREG1 RESET => "RESET0",
FB PREG_EN => "FALSE",
ACCSEL_PREG_CLK => "BYPASS",
ACCSEL PREG CE => "CE0",
ACCSEL PREG RESET => "RESET0",
CASISEL_PREG_CLK => "BYPASS",
CASISEL_PREG_CE => "CE0",
CASISEL PREG RESET => "RESETO",
ADDSUB0 PREG CLK => "BYPASS",
ADDSUB0_PREG_CE => "CE0",
ADDSUB0_PREG_RESET => "RESET0",
ADDSUB1 PREG CLK => "BYPASS",
ADDSUB1 PREG CE => "CE0",
ADDSUB1 PREG RESET => "RESETO",
OREG CLK => "CLK0",
OREG CE => "CE0",
```

UG305-1.0J 73(84)

```
OREG_RESET => "RESET0",
   MULT_RESET_MODE => "SYNC"
   PRE_LOAD => X"000000000000",
   DYN ADD SUB 0 => "FALSE",
   ADD SUB 0 \Rightarrow 0',
   DYN_ADD_SUB_1 => "FALSE",
   ADD SUB 1 => '0',
   DYN CASI SEL => "FALSE",
   CASI SEL => '1',
   DYN_ACC_SEL => "FALSE",
   ACC SEL => '0',
)
PORT MAP (
   DOUT => dout,
   CASO => caso,
   A0 => a0,
   B0 => b0.
   A1 => a1
   B1 => b1,
   CASI => casi,
   ACCSEL => gw_gnd,
   CASISEL => gw_gnd,
   ADDSUB => ADDSUB i,
   CLK => CLK i,
   CE \Rightarrow CE_i
   RESET => RESET_i
);
```

UG305-1.0J 74(84)

5 IP の呼び出し 5.1 MULT

# **5** IP の呼び出し

IP Core Generator は、3 種類の DSP プリミティブ(MULT、MULTALU、MULTADDALU)の生成をサポートします。

## **5.1 MULT**

MULT は、乗算、乗算に基づく前置加算と前置減算を実現します。IP Core Generator のインターフェースで "MULT" をクリックすると、右側に MULT の概要が表示されます。


#### IP の構成

IP Core Generator インターフェースで MULT をダブルクリックする と、MULT の "IP Customization" ウィンドウがポップアップします(図 5-1)。このウィンドウには "File" 構成タブ、"Multiplier" 構成タブ、およびポート図があります。

UG305-1.0J 75(84)

**5 IP** の呼び出し 5.1 MULT

# 図 5-1 MULT IP の構成ウィンドウ 🎄 IP Customization



- 1. File 構成タブは、生成される IP ファイルの構成に使用されます。
- Device:対象デバイス。
- Part Number: 部品番号。
- Language: IP を実現するハードウェア記述言語。右側のドロップダウン・リストからターゲット言語(Verilog または VHDL)を選択します。
- Module Name: 生成される IP ファイルのモジュール名。右側の テキストボックスで編集できます。 Module Name をプリミティブ 名と同じにすることはできません。同じである場合、エラーが報 告されます。
- File Name: 生成される IP ファイルのファイル名。右側のテキストボックスで再編集できます。
- Create In:生成される IP ファイルのパス。右側のテキストボックスでパスを直接編集するか、テキストボックスの右側にある選択ボタンを使用してパスを選択できます。

UG305-1.0J 76(84)

**5 IP** の呼び出し **5.1 MULT** 

- 2. Multiplier 構成タブは IP のカスタマイズに使用されます(図 5-1)。
- Data Options: データオプションを構成します。
  - 入力ポート(Input A Width)の最大データ幅は 27 ビットです。
  - 入力ポート(Input B Width)の最大データ幅は 36 ビットです。
  - 入力ポート( Input D Width)の最大データ幅は 26 ビットです。
  - 出力ポートのデータ幅(Output Width)は、入力データ幅に従って自動的に調整されるため、ユーザーによる設定を必要としません。インスタンス化の際にデータ幅に従って MULT12X12 または MULT27X36 が生成されます。
- Pre-addition Options:前置加算のオプションを構成します。
  - "Enable PADD": PADD をイネーブルします。
  - "PADD SEL": PADD のイネーブルを動的にまたは静的に制 御するかを構成します。
  - "PADD ADDSUB": PADD の前置加減算を動的にまたは静的 に制御するかを構成します。
  - 出力ポートのデータ幅(Output Width)は、入力データ幅に従って自動的に調整されるため、ユーザーによる設定を必要としません。インスタンス化の際にデータ幅に従って MULT12X12 または MULT27X36 が生成されます。
- Register Options: レジスタの動作モードを構成します。
  - "Reset Mode": MULT のリセットモードを構成します。同期 モード"Synchronous"と非同期モード"Asynchronous"が サポートされます。
  - "Input A Register": Input A Register の CLK、CE、および Reset 信号のソースを構成します。CLK には Bypass, CLK0, および CLK1 という項目があり、CE には CE0 と CE1 という 項目があり、Reset には RESET0 と RESET1 という項目があります。
  - "Input B Register": Input B Register の CLK、CE、および Reset 信号のソースを構成します。構成項目は上記と同様で す。
  - "Input D Register": Input D Register の CLK、CE、および Reset 信号のソースを構成します。構成項目は上記と同様です。
  - "PSEL Input Register": PSEL Input Register の CLK、CE、 および Reset 信号のソースを構成します。構成項目は上記と

UG305-1.0J 77(84)

同様です。

- "PADDSUB Input Register": PADDSUB Input Register の CLK、CE、および Reset 信号のソースを構成します。構成項目は上記と同様です。

- "Pipeline Register": Pipeline Register の CLK、CE、および Reset 信号のソースを構成します。構成項目は上記と同様で す。
- "Output Register": Output Register の CLK、CE、および Reset 信号のソースを構成します。構成項目は上記と同様です。
- 3. ポート図:現在の IP Core の構成結果を表示します。入力・出力ポートおよびそのビット幅は Options 構成に従ってリアルタイムで更新されます(図 5-1)。

#### 生成されるファイル

IP の構成が完了したら、"File Name" によって命名された 3 つのファイルが生成されます:

- "gowin\_mult.v" は完全な verilog モジュールです。
- "gowin mult tmp.v"は IP のテンプレートファイルです。
- "gowin\_mult.ipc"は IP の構成ファイルです。

#### 注記:

VHDL が設計の言語として選択されている場合、生成される最初の2つのファイル名のサフィックスは.vhd になります。

### 5.2 MULTALU

#### MULTALU は、

乗算、乗算加算、累積、乗算累積、乗算/乗算加算/累積/乗算累積に基づくシフト、乗算/乗算加算/累積/乗算累積に基づくカスケード、および乗算/乗算加算/累積/乗算累積に基づく前置加算と前置減算を実装します。IP Core Generator のインターフェースで MULTALU をクリックすると、右側に MULTALU の概要が表示されます。


#### IP の構成

IP Core Generator インターフェースで "MULTALU" をダブルクリックすると、"IP Customization" ウィンドウがポップアップします。このウィンドウには、"File" 構成タブ、"Mode"、"Multiplier"、"C Operation"、"Cascade"、"Accumulation"、"Common" 構成タブがあります(図

UG305-1.0J 78(84)

#### 5-2)<sub>o</sub>

#### 図 5-2 MULTALU IP の構成ウィンドウ



- File 構成タブは、生成される IP ファイルの構成に使用されます。
   MULTALU の File 構成タブの使用は MULT モジュールと同様です。
   5.1 MULT を参照してください。
- 2. Mode 構成タブ: MULTALU27X18 の演算モードを構成します。
  - Mode Options: MULTALU27X18 の演算モードを構成します。そのオプションは次のとおりです:
    - $-\pm (A*B)$
    - $\pm ((A \pm D) *B)$
    - ±(A\*B) ± C
    - $-\pm((A\pm D)*B)\pm C$
    - Accum  $\pm$  (A\*B)
    - Accum  $\pm ((A \pm D) *B)$

UG305-1.0J 79(84)

- Accum  $\pm$  (A\*B)  $\pm$  C
- Accum  $\pm$  ((A $\pm$ D) \*B)  $\pm$  C
- CASI  $\pm$ (A\*B)
- CASI  $\pm$ ((A $\pm$ D) \*B)
- CASI  $\pm$ (A\*B)  $\pm$  C
- CASI  $\pm$ ((A $\pm$ D) \*B)  $\pm$  C
- Accum  $\pm$  (A\*B) +CASI
- Accum  $\pm$ ((A $\pm$ D) \*B) +CASI
- Accum  $\pm$ (A\*B)  $\pm$  C +CASI
- Accum  $\pm$ ((A $\pm$ D) \*B)  $\pm$  C +CASI
- 3. Multiplier 構成タブ:乗算器を構成します。Data Options、Preaddition Options、ASEL Option、ADDSUB0 Option、Shift Option、Register Options があります。
  - MULTALU の Data Options、Pre-addition Options、Register Options の構成方法は MULT モジュールと同様です。 <u>5.1 MULT</u> を 参照してください。
  - ASEL Option: A または SIA ソースの選択の制御モードを構成します。
    - 動的制御 "Dynamic"と静的制御 "Static" がサポートされま す。
    - 動的制御の場合、ASEL 入力ポートがイネーブルされます。
    - 静的制御の場合、"Parallel" (A を選択) または "Shift" (SIA を選択) として構成できます。
  - ADDSUB0 Option: M0/0 の加算または減算の選択の制御モードを 構成します。
    - 動的制御 "Dynamic"と静的制御 "Static"がサポートされま す。
    - 動的制御の場合、ADDSUBO入力ポートがイネーブルされます。
    - 静的制御の場合、"add"(加算を選択) または "sub1"(減算 を選択) として構成できます。
  - Shift Option: shift out 機能をイネーブルします。
- 4. C Opreation 構成タブ:入力 C を構成します。Data Options、CSEL

UG305-1.0J 80(84)

Option、ADDSUB1 Option、Register Options があります。

- MULTALU の Data Options と Register Options の構成方法は MULT モジュールと同様です。 <u>5.1 MULT</u> を参照してください。
- **CSEL Option**: **C** または **0** ソースの選択の制御モードを構成します。
  - 動的制御 "Dynamic" と静的制御 "Static" がサポートされます。
- ADDSUB1 Option: M1/C/O の加算または減算の選択の制御モード を構成します。
  - 動的制御 "Dynamic" と静的制御 "Static" がサポートされます。
  - 動的制御の場合、ADDSUB1入力ポートがイネーブルされます。
  - 静的制御の場合、"add"(加算を選択) または "sub1"(減算 を選択) として構成できます。
- 5. Cascade 構成タブ:カスケード入力 CASI を構成します。CASISEL Option と Register Options があります。
  - MULTALU の Register Options の構成方法は MULT モジュールと 同様です。5.1 MULT を参照してください。
  - CASISEL Option: CASI または 0 ソースの選択の制御モードを構成します。
    - 動的制御 "Dynamic" と静的制御 "Static" がサポートされます。
    - 動的制御の場合、CASISEL 入力ポートがイネーブルされます。
- 6. Accumulation 構成タブ: ACCSEL と PRE\_LOAD を構成します。 ACCSEL Option、Initialization Option、および Register Options があります。
  - MULTALU の Register Options の構成方法は MULT モジュールと 同様です。 <u>5.1 MULT</u> を参照してください。
  - ACCSEL Option: PRE\_LOAD または出力フィードバックの選択 の制御モードを構成します。
    - 動的制御 "Dynamic" と静的制御 "Static" がサポートされます。
    - 動的制御の場合、ACCSEL 入力ポートがイネーブルされま

UG305-1.0J 81(84)

5 IP の呼び出し 5.3 MULTADDALU

す。

- 静的制御の場合、"PRE\_LOAD"(PRE\_LOAD を選択)または "DOUT"(出力フィードバックを選択)として構成できます。

- Initialization Option: PRE LOAD の初期値を設定します。
- 7. Common 構成タブ:出力とリセットモードを構成します。Data Options と Register Options があります。
  - MULTALU の Data Options と Register Options の構成方法は MULT モジュールと同様です。5.1 MULT を参照してください。
- 8. ポート図:現在の IP Core の構成結果を表示します。入力・出力ポートおよびそのビット幅は Options 構成に従ってリアルタイムで更新されます(図 5-2)。

#### 生成されるファイル

IP の構成が完了したら、"File Name" によって命名された 3 つのファイルが生成されます:

- "gowin multalu.v" は完全な verilog モジュールです。
- "gowin\_multalu\_tmp.v"は IP のテンプレートファイルです。
- "gowin\_multalu.ipc"は IP の構成ファイルです。

#### 注記:

VHDL が設計の言語として選択されている場合、生成される最初の2つのファイル名のサフィックスは.vhd になります。

# 5.3 MULTADDALU


MULTADDALU は、乗算の加算後の累積を実現します。IP Core Generator のインターフェースで "MULTADDALU" をクリックすると、右側に MULTADDALU の概要が表示されます。

#### IP の構成

IP Core Generator インターフェースで "MULTADDALU" をダブルクリックすると、MULTADDALU の "IP Customization" ウィンドウがポップアップします。このウィンドウには "File" 構成タブ、"Options" 構成タブ、およびポート図があります(図 5-3)。

UG305-1.0J 82(84)

5 IP の呼び出し 5.3 MULTADDALU



#### 図 5-3 MULTADDALU IP の構成ウィンドウ

 File 構成タブは、生成される IP ファイルの構成に使用されます。 MULTADDALU の File 構成タブの使用は MULT モジュールと同様です。
 5.1 MULT を参照してください。

OK Cancel Next Back Help

- **2. Mode Option**: **MULTADDALU** の演算モードを構成します。そのオプションは次のとおりです:
  - $\pm$  (A0 \* B0)  $\pm$  (A1 \* B1)
  - CASI ± (A0 \* B0) ± (A1 \* B1)
  - Accum ± (A0 \* B0) ± (A1 \* B1)
  - Accum  $\pm$  CASI  $\pm$  (A0 \* B0)  $\pm$  (A1 \* B1)
  - 3. Multiplier Sum, Cascade, Accumulation, Common 構成タブでのパラメータの構成は MULTALU と同様です。 <u>5.2 MULTALU</u>を参照してください。
  - 4. ポート図:現在の IP Core の構成結果を表示します。入力・出力ポートおよびそのビット幅は Options 構成に従ってリアルタイムで更新されます(図 5-3)。

UG305-1.0J 83(84)

5 IP の呼び出し 5.3 MULTADDALU

#### 生成されるファイル

IP の構成が完了したら、"File Name" によって命名された 3 つのファイルが生成されます:

- "gowin\_multaddalu.v" は完全な verilog モジュールです。
- "gowin\_multaddalu\_tmp.v"はIPのテンプレートファイルです。
- "gowin\_multaddalu.ipc"は IP の構成ファイルです。

#### 注記:

VHDL が設計の言語として選択されている場合、生成される最初の2つのファイル名のサフィックスは.vhd になります。

UG305-1.0J 84(84)

