

# Arora V BSRAM & SSRAM ユーザーガイド

UG300-1.0J, 2023-04-20

著作権について(2023)

著作権に関する全ての権利は、Guangdong Gowin Semiconductor Corporation に留保されています。

GO₩IN富元、Gowin、Arora、及びGOWINSEMIは、当社により、中国、米国特許商標庁、及びその他の国において登録されています。商標又はサービスマークとして特定されたその他全ての文字やロゴは、それぞれの権利者に帰属しています。何れの団体及び個人も、当社の書面による許可を得ず、本文書の内容の一部もしくは全部を、いかなる視聴覚的、電子的、機械的、複写、録音等の手段によりもしくは形式により、伝搬又は複製をしてはなりません。

#### 免責事項

当社は、GOWINSEMI Terms and Conditions of Sale (GOWINSEMI取引条件)に規定されている内容を除き、(明示的か又は黙示的かに拘わらず)いかなる保証もせず、また、知的財産権や材料の使用によりあなたのハードウェア、ソフトウェア、データ、又は財産が被った損害についても責任を負いません。当社は、事前の通知なく、いつでも本文書の内容を変更することができます。本文書を参照する何れの団体及び個人も、最新の文書やエラッタ(不具合情報)については、当社に問い合わせる必要があります。

# バージョン履歴

日付	バージョン	説明
2023/04/20	1.0J	初版。

i

# 目次

目後	欠	i
図-	一覧	iii
表-	_覧	v
1	本マニュアルについて	1
	1.1 マニュアル内容	1
	1.2 関連ドキュメント	1
	1.3 用語、略語	2
	1.4 テクニカル・サポートとフィードバック	2
2	概要	3
	2.1 BSRAM の特性	3
	2.2 BSRAM 配置模式	4
3	BSRAM プリミティブ	7
	3.1 デュアルポート・モード	7
	3.2 シングルポート・モード	19
	3.3 セミ・デュアルポート・モード	25
	3.4 ECC 機能付きのセミ・デュアルポート・モード	31
	3.5 ROM モード	39
4	<b>BSRAM</b> 出力のリセット	45
5	SSRAM プリミティブ	48
	5.1 RAM16S1	48
	5.2 RAM16S2	52
	5.3 RAM16S4	54
	5.4 RAM16SDP1	56
	5.5 RAM16SDP2	59
	5.6 RAM16SDP4	61
	5.7 ROM16	64
6	<b>IP</b> の呼び出し	66
	6.1 デュアルポート・モードの BSRAM	66

	6.2 ECC 機能付きのセミ・デュアルポート・モードの BSRAM	69	
	6.3 シングルポート・モードの SSRAM	.71	
7	初期化ファイル	74	
	7.1 2 進数形式(Bin File)	.74	
	7.2 16 進数形式(Hex File)	.74	
	7.3 アドレス付き 16 進数(Address-Hex File)	.75	

UG300-1.0J ii

# 図一覧

図 3-1 DPB/DPX9B Normal 書き込みモードのタイミング図 (Bypass 読み出しモード)	. 8
図 3-2 DPB/DPX9B Normal 書き込みモードのタイミング図 (Pipeline 読み出しモード)	. 9
図 3-3 DPB/DPX9B Write-through 書き込みモードのタイミング図 (Bypass 読み出しモード)	. 10
図 3-4 DPB/DPX9B Write-through 書き込みモードのタイミング図 (Pipeline 読み出しモード)	. 11
図 3-5 DPB/DPX9B Read-before-write 書き込みモードのタイミング図 (Bypass 読み出しモード)	12
図 3-6 DPB/DPX9B Read-before-write 書き込みモードのタイミング図(Pipeline 読み出しモード)	. 13
図 3-7 DPB/DPX9B のポート図	. 14
図 3-8 SP/SPX9 のポート図	. 21
図 3-9 セミ・デュアルポート BSRAM の normal 書き込みモードのタイミング図 (Bypass 読み出ード)	
図 3-10 セミ・デュアルポート BSRAM の normal 書き込みモードのタイミング図 (Pipeline 読みード)	
図 3-11 SDPB/SDPX9B のポート図	. 27
図 3-12 SDP36KE のポート図	. 33
図 3-13 ROM のタイミング図(Bypass モード)	. 40
図 3-14 ROM のタイミング図(Pipeline モード)	. 40
図 3-15 pROM/pROMX9 のポート図	. 41
図 4-1 出力リセットのブロック図	. 45
図 4-2 同期リセットのタイミング図(Pipeline モード)	. 46
図 4-3 同期リセットのタイミング図(Bypass モード)	. 46
図 4-4 非同期リセットのタイミング図(Pipeline モード)	. 46
図 4-5 非同期リセットのタイミング図(Bypass モード)	. 47
図 5-1 RAM16S1 モードのタイミング図	. 49
図 5-2 RAM16S1 のポート図	. 49
図 5-3 RAM16S2 のポート図	. 52
図 5-4 RAM16S4 のポート図	. 54
図 5-5 RAM16SDP1 モードのタイミング図	. 57
図 5-6 RAM16SDP1 のポート図	. 57
図 5-7 RAM16SDP2 のポート図	. 59
図 5-8 RAM16SDP4 のポート図	. 62

図 5-9 ROM16 モードのタイミング図	64
図 5-10 ROM16 のポート図	64
図 6-1 DPB IP の構成ウィンドウ	67
図 6-2 SDP36KE IP の構成ウィンドウ	70
図 6-3 RAM16S IP の構成ウィンドウ	72

UG300-1.0J iv

# 表一覧

表 1-1 用語、略語	. 2
表 2-1 BSRAM の構成モード一覧	. 4
表 2-2 BSRAM のデータ幅とアドレス幅の対応関係	. 4
表 2-3 デュアルポート・モードにおけるデータ幅	. 5
表 2-4 セミ・デュアルポート・モードにおけるデータ幅	. 5
表 2-5ECC 機能付きのセミ・デュアルポート・モードにおけるデータ幅	. 6
表 3-1 DPB/DPX9B のデータ幅とアドレス幅の対応関係	. 13
表 3-2 DPB/DPX9B のパラメータの説明	. 15
表 3-3 SP/SPX9 のデータ幅とアドレス幅の対応関係	. 20
表 3-4 SP/SPX9 のポートの説明	. 21
表 3-5 SP/SPX9 のパラメータの説明	. 22
表 3-6 SDPB/SDPX9B のデータ幅とアドレス幅の対応関係	. 26
表 3-7 SDPB/SDPX9B のポートの説明	. 27
表 3-8 SDPB/SDPX9B のパラメータの説明	. 28
表 3-9 SDP36KE のデータ幅とアドレス幅の対応関係	. 32
表 3-10 SDP36KE のポートの説明	. 33
表 3-11 SDP36KE のパラメータの説明	. 34
表 3-12 pROM/pROMX9 のデータ幅とアドレス幅の対応関係	. 40
表 3-13 pROM/pROMX9 のポートの説明	. 41
表 3-14 pROM/pROMX9 のパラメータの説明	. 42
表 5-1 SSRAM のモード	. 48
表 5-2 RAM16S1 のポートの説明	. 49
表 5-3 RAM16S1 のパラメータの説明	. 50
表 5-4 RAM16S2 のポートの説明	. 52
表 5-5 RAM16S2 のパラメータの説明	. 53
表 5-6 RAM16S4 のポートの説明	. 55
表 5-7 RAM16S4 のパラメータの説明	. 55
表 5-8 RAM16SDP1 のポートの説明	. 57
表 5-9 RAM16SDP1 のパラメータの説明	. 58

表 5-10 RAM16SDP2 のポートの説明	59
表 5-11 RAM16SDP2 のパラメータの説明	60
表 5-12 RAM16SDP4 のポートの説明	62
表 5-13 RAM16SDP4 のパラメータの説明	62
表 5-14 ROM16 のポートの説明	64
表 5-15 ROM16 のパラメータの説明	64

UG300-1.0J vi

1本マニュアルについて 1.1マニュアル内容

# 1本マニュアルについて

# 1.1 マニュアル内容

このマニュアルは、主に GOWIN セミコンダクターArora V FPGA の BSRAM と SSRAM の特性、動作モード、プリミティブ、及び IP の呼び 出しなどについて説明します。

# 1.2 関連ドキュメント

**GOWIN** セミコンダクターの公式 **Web** サイト <u>www.gowinsemi.com/ja</u> から、以下の関連ドキュメントがダウンロード、参考できます:

- Arora V シリーズ FPGA 製品データシート(<u>DS981</u>)
- Gowin ソフトウェア ユーザーガイド(SUG100)

UG300-1.0J 1(75)

1 本マニュアルについて 1.3 用語、略語

# 1.3 用語、略語

表 1-1 に、本マニュアルで使用される用語、略語、及びその意味を示します。

表 1-1 用語、略語

用語、略語	正式名称	意味
BSRAM	Block SRAM	ブロック SRAM
CFU	Configurable Function Unit	コンフィギャラブル機能ユ ニット
DP	True Dual Port 16K Block SRAM	16K のデュアルポート BSRAM
ECC	Error Checking and Correction	誤り検出と訂正
ROM	Read-Only Memory	読み出し専用メモリ
SDP	Semi Dual Port 16K Block SRAM	16Kのセミ・デュアルポート BSRAM
SDP36KE	Semi Dual Port 36K Block SRAM with ECC function	ECC 機能付きの 36K のセ ミ・デュアルポート BSRAM
SP	Single Port 16K Block SRAM	16K のシングルポート BSRAM
SSRAM	Shadow SRAM	分散 SRAM

# 1.4 テクニカル・サポートとフィードバック

GOWIN セミコンダクターは、包括的な技術サポートをご提供しています。使用に関するご質問、ご意見については、直接弊社までお問い合わせください。

Web サイト: www.gowinsemi.com/ja

E-mail: support@gowinsemi.com

UG300-1.0J 2(75)

2.1BSRAM の特性

# 2概要

Gowin セミコンダクターの Arora V FPGA 製品には、ブロック SRAM(BSRAM)と分散 SRAM(SSRAM)を含む豊富なメモリリソースがあります。

各 BSRAM は最大 36K ビットに構成でき、そのデータ幅やアドレスの深さも構成可能です。各 BSRAM には、A ポートと B ポートの 2 つの独立したポートがあります。この 2 つのポートには独立したクロック、アドレス、データ、及び制御信号があるため、個別に読み出し/書き込みを行うことができます。なお、この 2 つのポートは 1 つのメモリ領域を共有します。

Arora V FPGA の基本構成要素であるコンフィギャラブル機能ユニット (CFU) は、アプリケーションシナリオに応じて、 $16 \times 4$  ビットの SRAM と ROM(ROM16)を含む SSRAM として構成できます。

## 2.1 BSRAM の特性

- BSRAM ごとの最大容量は 36K ビット
- クロック周波数は最大 380MHz(Read-before-write モードの場合は 230MHz)
- シングルポート・モード(SP)をサポート
- デュアルポート・モード(DP)をサポート
- セミ・デュアルポート・モード(SDP)をサポート
- ECC 機能付きのセミ・デュアルポート・モード(SDP36KE)をサポート
- 読み出し専用モード(ROM)をサポート
- 最大 72 ビットのデータ幅をサポート
- デュアルポート・モードとセミ・デュアルポート・モードは、独立した読み出し/書き込みクロックと独立したデータ幅をサポート

UG300-1.0J 3(75)

2 概要 2.2 BSRAM 配置模式

● 書き込みは Normal モード、read-before-write モード、および write-through モードをサポート

# 2.2 BSRAM 配置模式

各 BSRAM(SDP36KE を除く)は 16K ビットまたは 18K ビットに構成でき、SDP36KE は 36K ビットをサポートします。5 つのモードの構成可能なアドレス深さとデータ幅を表 2-1 に示します。

表 2-1	RSR A	M	の構成モー	ド一階
4X 4-1	DOILE	LVL	Vノ14411X L	」 原

容量	シングルポ ート・モー ド	デュアルポ ート・モー ド	セミ・デュア ルポート・モ ード	ECC 機能付き のセミ・デュ アルポート・ モード	ROM モ ード
	16K x 1	16K x 1	16K x 1	-	16K x 1
	8K x 2	8K x 2	8K x 2	_	8K x 2
16Kbits	4K x 4	4K x 4	4K x 4	_	4K x 4
TONDIES	2K x 8	2K x 8	2K x 8	-	2K x 8
	1K x 16	1K x 16	1K x 16	-	1K x 16
	512 x 32	_	512 x 32	_	512 x 32
18Kbits	2K x 9	2K x 9	2K x 9	-	2K x 9
	1K x 18	1K x 18	1K x 18	-	1K x 18
	512 x 36	_	512 x 36	-	512 x 36
36Kbits	_	-	-	1K x 36	-
	-	-	-	512 x 72	-

SDP36KE 以外の各 BSRAM のアドレスの幅は 14 ビット(すなわち、AD[13:0])であるため、最大アドレス深さは 16,384 になります。 SDP36KE のアドレスの幅は 10 ビット(すなわち、AD[9:0])であるため、最大アドレス深さは 1024 になります。データ幅とアドレス幅の対応関係は表 2-2 に示す通りです。

表 2-2 BSRAM のデータ幅とアドレス幅の対応関係

容量	構成モード	データ幅	アドレス深さ	アドレス幅
16Kbits	16K x 1	[0:0]	16,384	[13:0]
	8K x 2	[1:0]	8,192	[13:1]
	4K x 4	[3:0]	4,096	[13:2]
	2K x 8	[7:0]	2,048	[13:3]
	1K x 16	[15:0]	1,024	[13:4]
	512 x 32	[31:0]	512	[13:5]
18Kbits	2K x 9	[8:0]	2,048	[13:3]
	1K x 18	[17:0]	1,024	[13:4]
	512 x 36	[35:0]	512	[13:5]

UG300-1.0J 4(75)

2 概要 2.2 BSRAM 配置模式

容量	構成モード	データ幅	アドレス深さ	アドレス幅
36Kbits	1K x 36	[35:0]	1024	[9:0]
	512 x 72	[71:0]	512	[9:1]

デュアルポート・モード、セミ・デュアルポート・モード、および ECC 機能付きのセミ・デュアルポート・モードの書き込みクロックと読み出しクロックは独立しており、独立した読み出し/書き込みのデータ幅がサポートされています。デュアルポート・モードでは、A ポートと B ポートがサポートするデータ幅は表 2-3 に示す通りです。セミ・デュアルポート・モードでは、A ポートと B ポートがサポートするデータ幅は表 2-4 に示す通りです。ECC 機能付きのセミ・デュアルポート・モードでは、A ポートと B ポートがサポートするデータ幅は表 2-5 に示す通りです。

表 2-3 デュアルポート・モードにおけるデータ幅

容量	Bポート	A ポート						
	D W - L	16K x 1	8K x 2	4K x 4	2K x 8	1K x 16	2K x 9	1K x 18
	16K x 1	Yes	Yes	Yes	Yes	Yes	N/A	N/A
	8K x 2	Yes	Yes	Yes	Yes	Yes	N/A	N/A
16Kbits	4K x 4	Yes	Yes	Yes	Yes	Yes	N/A	N/A
	2K x 8	Yes	Yes	Yes	Yes	Yes	N/A	N/A
	1K x 16	Yes	Yes	Yes	Yes	Yes	N/A	N/A
40171-11-	2K x 9	N/A	N/A	N/A	N/A	N/A	Yes	Yes
18Kbits	1K x 18	N/A	N/A	N/A	N/A	N/A	Yes	Yes

表 2-4 セミ・デュアルポート・モードにおけるデータ幅

	A ポート											
容量 Bポート	16K x 1	8K x	4K x	2K x	1K x 16	512x 32	2K x	1K x18	512 x 36	1K x 36	512 x 72	
	16K x 1	Yes	Yes	Yes	Yes	Yes	Yes	N/A	N/A	N/A	N/A	N/A
	8K x 2	Yes	Yes	Yes	Yes	Yes	Yes	N/A	N/A	N/A	N/A	N/A
16Khita	4K x 4	Yes	Yes	Yes	Yes	Yes	Yes	N/A	N/A	N/A	N/A	N/A
16Kbits	2K x 8	Yes	Yes	Yes	Yes	Yes	Yes	N/A	N/A	N/A	N/A	N/A
	1K x 16	Yes	Yes	Yes	Yes	Yes	Yes	N/A	N/A	N/A	N/A	N/A
	512 x 32	Yes	Yes	Yes	Yes	Yes	Yes	N/A	N/A	N/A	N/A	N/A
101/bita	2K x 9	N/A	N/A	N/A	N/A	N/A	N/A	Yes	Yes	Yes	N/A	N/A
18Kbits	1K x 18	N/A	N/A	N/A	N/A	N/A	N/A	Yes	Yes	Yes	N/A	N/A

UG300-1.0J 5(75)

2 概要 2.2 BSRAM 配置模式

## 表 2-5 ECC 機能付きのセミ・デュアルポート・モードにおけるデータ幅

容量	Bポート	A ポート		
<b>分里</b>		1K x 36	512 x 72	
201/1-14-	1K x 36	Yes	N/A	
36Kbits	512 x 72	N/A	Yes	

UG300-1.0J 6(75)

# **3**BSRAM プリミティブ

Block SRAM は、静的アクセス機能を備えたブロック状のスタティック RAM です。BSRAM の特性によれば、シングルポート・モード (SP/SPX9)、デュアルポート・モード(DPB/DPX9B)、セミ・デュアルポート・モード(SDPB/SDPX9B)、ECC 機能付きのセミ・デュアルポート・モード(SDP36KE)、および読み出し専用モード(pROM/pROMX9)に分類できます。

# 3.1 デュアルポート・モード

#### プリミティブの紹介

DPB/DPX9B(True Dual Port 16K Block SRAM/True Dual Port 18K Block SRAM)は、16K/18K のデュアルポート BSRAM です。


#### 機能の説明


DPB/DPX9B はそれぞれメモリ領域が 16K ビット/18K ビットであるデュアルポート・モードの BSRAM です。A ポートと B ポートは個別に読み出し/書き込みを実現できます。2 種類の読み出しモード(bypass モードと pipeline モード)と 3 種類の書き込みモード(Normal モード、write-through モード、read-before-write モード)がサポートされます。

- 読み出しモード
  - パラメータの READ\_MODE0、READ\_MODE1 は、A ポートおよび B ポートの出力 pipeline レジスタを有効または無効にするために使用されます。出力 pipeline レジスタを使用する場合、読み出しには追加のクロックサイクルが必要です。
- 書き込みモード


Normal モード、write-through モード、および read-before-write モードがあります。A ポートおよびB ポートの書き込みモードは、それぞれパラメータ WRITE\_MODE0 および WRITE\_MODE1 によって構成されます。各モードに対応する内部タイミング波形を図 3-1~図 3-6 に示します。


UG300-1.0J 7(75)






UG300-1.0J 8(75)






UG300-1.0J 9(75)

# 図 3-3 DPB/DPX9B Write-through 書き込みモードのタイミング図 (Bypass 読み出しモード)




UG300-1.0J 10(75)

# 図 3-4 DPB/DPX9B Write-through 書き込みモードのタイミング図 (Pipeline 読み出しモード)





UG300-1.0J 11(75)

# 図 3-5 DPB/DPX9B Read-before-write 書き込みモードのタイミング図 (Bypass 読み出しモード)



UG300-1.0J 12(75)





● リセットモード 同期リセット、非同期リセット、およびグローバルリセットをサポートします。

#### 対応関係


表 3-1 DPB/DPX9B のデータ幅とアドレス幅の対応関係

デュアルポート・ モード	BSRAM の容量	データ幅	アドレス幅
		1	14
DPB		2	13
	16Kbits	4	12
		8	11
		16	10
DPX9B	18Kbits	9	11
DEVAD	IOUNIIS	18	10

UG300-1.0J 13(75)

#### ポート図

#### 図 3-7 DPB/DPX9B のポート図



## ポートの説明

#### 表 3- DPB/DPX9B のポートの説明

ポート名	I/O	説明
DOA[15:0]/DOA[17:0]	出力	A ポートのデータ出力信号
DOB[15:0]/DOB[17:0]	出力	Bポートのデータ出力信号
DIA[15:0]/DIA[17:0]	入力	Aポートのデータ入力信号
DIB[15:0]/DIB[17:0]	入力	Bポートのデータ入力信号
ADA[13:0]	入力	A ポートのアドレス入力信号
ADB[13:0]	入力	Bポートのアドレス入力信号
		Aポートの書き込みイネーブル入力信号
WREA	入力	● 1:書き込み
		● 0:読み出し
		Bポートの書き込みイネーブル入力信号
WREB	入力	● 1:書き込み
		● 0:読み出し
CEA	入力	Aポートのクロックイネーブル信号、ア
		クティブ High
CEB	入力	Bポートのクロックイネーブル信号、ア
0.174	→ r	クティブ High
CLKA	入力	A ポートのクロック入力信号
CLKB	入力	Bポートのクロック入力信号
RESETA	入力	Aポートのリセット入力信号。同期リセットおよび非同期リセットをサポート。 アクティブ HighRESETA は、メモリ内 の値をリセットするのではなく、レジス タをリセットします

UG300-1.0J 14(75)

ポート名	I/O	説明
RESETB	入力	Bポートのリセット入力信号。同期リセットおよび非同期リセットをサポート。 アクティブ HighRESETB は、メモリ内 の値をリセットするのではなく、レジス タをリセットします
OCEA	入力	A ポートの出力クロックイネーブル信号。A ポートの pipeline モードに使用され、bypass モードでは無効です
OCEB	入力	B ポートの出力クロックイネーブル信 号。B ポートの pipeline モードに使用され、bypass モードでは無効です
BLKSELA[2:0]	入力	Aポートのブロック選択信号。容量拡張 のために複数の BSRAM をカスケード接 続する際に使用されます
BLKSELB[2:0]	入力	Bポートのブロック選択信号。容量拡張 のために複数の BSRAM をカスケード接 続する際に使用されます

# パラメータの説明

## 表 3-2 DPB/DPX9B のパラメータの説明

パラメータ名	パラメー タのタイ プ	値の範囲	デフォル ト値	説明
READ_MODE0	Integer	1'b0, 1'b1	1'b0	A ポートの読み出しモードの構成  ● 1'b0: bypass モード  ● 1'b1: pipeline モード
READ_MODE1	Integer	1'b0, 1'b1	1'b0	B ポートの読み出しモードの構成  ● 1'b0: bypass モード  ● 1'b1: pipeline モード
WRITE_MODE0	Integer	2'b00, 2'b01, 2'b10	2'b00	A ポートの書き込みモードの構成 2'b00: normal モード 2'b01: write-through モード 2'b10: read-before-write モード
WRITE_MODE1	Integer	2'b00, 2'b01, 2'b10	2'b00	B ポートの書き込みモードの構成  ● 2'b00: normal モード  ● 2'b01: write-through モード  • 2'b10: read-before-write モード
BIT_WIDTH_0	Integer	DPB: 1,2,4,8,16 DPX9B: 9,18	DPB:16 DPX9B:1 8	A ポートのデータ幅の構成

UG300-1.0J 15(75)

パラメータ名	パラメー タのタイ プ	値の範囲	デフォル ト値	説明
BIT_WIDTH_1	Integer	DPB: 1, 2, 4, 8, 16 DPX9B: 9, 18	DPB:16 DPB:18	Bポートのデータ幅の構成
BLK_SEL_0	Integer	3'b000~3'b111	3'b000	Aポートのブロック選択パラメータの設定。ポート BLKSELA の値と同じ場合にこの BSRAM が選択されます。IP Core Generator を使用してメモリ拡張を行う場合、拡張はソフトウェアにより自動的に実行されます。
BLK_SEL_1	Integer	3'b000~3'b111	3'b000	Bポートのブロック選択パラメータの設定。ポート BLKSELB の値と同じ場合にこの BSRAM が選択されます。IP Core Generator を使用してメモリ拡張を行う場合、拡張はソフトウェアにより自動的に実行されます。
RESET_MODE	String	"SYNC", "ASYNC"	"SYNC"	リセットモードの構成 <ul><li>SYNC:同期リセット</li><li>ASYNC:非同期リセット</li></ul>
INIT_RAM_00~ INIT_RAM_3F	Integer	DPB: 256'h0··· 0~256'h1···1 DPX9B: 288'h0 ···0~288'h1···1	DPB:256' h0···0 DPX9B:2 88'h0···0	BSRAM の初期化データを設定する ために使用されます

#### プリミティブのインスタンス化

プリミティブを直接インスタンス化するか、IP Core Generator で生成できます。詳しくは、6 IP の呼び出しを参照してください。

DPB のインスタンス化を例に説明します:

## Verilog でのインスタンス化:

DPB bram\_dpb\_0 (

.DOA({doa[15:8],doa[7:0]}),

.DOB({doa[15:8],dob[7:0]}),

.CLKA(clka),

.OCEA(ocea),

.CEA(cea),

.RESETA(reseta),

.WREA(wrea),

UG300-1.0J 16(75)

```
.CLKB(clkb),
    .OCEB(oceb),
    .CEB(ceb),
    .RESETB(resetb),
    .WREB(wreb),
    .BLKSELA({3'b000}),
    .BLKSELB({3'b000}),
    .ADA({ada[10:0],3'b000}),
      .DIA({{8{1'b0}},dia[7:0]})
    .ADB({adb[10:0],3'b000}),
      .DIB({{8{1'b0}},dib[7:0]})
 );
  defparam bram dpb 0.READ MODE0 = 1'b0;
  defparam bram dpb_0.READ_MODE1 = 1'b0;
  defparam bram dpb 0.WRITE MODE0 = 2'b00;
  defparam bram dpb 0.WRITE MODE1 = 2'b00;
  defparam bram_dpb_0.BIT_WIDTH_0 = 8;
  defparam bram dpb 0.BIT WIDTH 1 = 8;
  defparam bram dpb 0.BLK SEL 0 = 3'b000;
  defparam bram dpb 0.BLK SEL 1 = 3'b000;
  defparam bram dpb 0.RESET MODE = "SYNC";
  defparam bram dpb 0.INIT RAM 00 =
000000000B;
  defparam bram dpb 0.INIT RAM 3E =
000000000B:
  defparam bram dpb 0.INIT RAM 3F =
000000000B;
 VHDL でのインスタンス化:
 COMPONENT DPB
         GENERIC (
                  BIT WIDTH 0:integer:=16;
                  BIT WIDTH 1:integer:=16;
                  READ_MODE0:bit:='0';
                  READ MODE1:bit:='0';
```

UG300-1.0J 17(75)

```
WRITE MODE0:bit vector:="00";
               WRITE MODE1:bit vector:="00";
               BLK SEL 0:bit vector:="000";
               BLK SEL 1:bit vector:="000";
               RESET MODE:string:="SYNC";
               INIT RAM 00:bit vector:=X"000000000000000
);
      PORT (
               DOA, DOB: OUT std logic vector (15 downto 0):
=conv std logic vector(0,16);
               CLKA, CLKB, CEA, CEB, OCEA, OCEB, RESETA,
RESETB, WREA, WREB: IN std logic;
               ADA, ADB: IN std logic vector (13 downto 0);
               BLKSELA: IN std logic vector(2 downto 0);
               BLKSELB:IN std logic vector(2 downto 0);
               DIA, DIB: IN std logic vector (15 downto 0)
       );
 END COMPONENT;
 uut:DPB
    GENERIC MAP(
               BIT WIDTH 0=>16,
               BIT WIDTH 1=>16,
               READ MODE0=>'0',
               READ MODE1=>'0',
               WRITE MODE0=>"00",
               WRITE MODE1=>"00",
               BLK SEL 0=>"000",
               BLK SEL 1=>"000",
               RESET MODE=>"SYNC",
```

UG300-1.0J 18(75)

#### 

```
PORT MAP(
   DOA=>doa.
   DOB=>dob,
   CLKA=>clka,
   CLKB=>clkb,
   CEA=>ceb.
   CEB=>ceb.
   OCEA=>ocea,
   OCEB=>oceb,
   RESETA=>reseta,
   RESETB=>resetb.
   WREA=>wrea.
   WREB=>wreb.
   ADA=>ada,
   ADB=>adb,
   BLKSELA=>blksela,
   BLKSELB=>blkselb.
   DIA=>dia.
   DIB=>dib
);
```

# 3.2 シングルポート・モード

#### プリミティブの紹介

SP/SPX9(Single Port 16K BSRAM/Single Port 18K BSRAM)は 16K/18K のシングルポート BSRAM です。

#### 機能の説明

SP/SPX9 はメモリ領域が 16K ビット/18K ビットであるシングルポート・モードの BSRAM です。シングルポートの読み出し/書き込みは 1 つのクロックにより制御されます。2 つの読み出しモード(bypass モードとpipeline モード)と 3 つの書き込みモード(normal モード、write-through モード、read-before-write モード)がサポートされます。

● 読み出しモード

UG300-1.0J 19(75)

パラメータの READ\_MODE は、出力 pipeline レジスタを有効または 無効にするために使用されます。出力 pipeline レジスタを使用する場 合、読み出しには追加のクロックサイクルが必要です。

#### ● 書き込みモード

normal モード、write-through モード、および read-before-write モードを含む書き込みモードは、パラメータの WRITE\_MODE により構成されます。

シングルポート BSRAM の各読み出し書き込みモードの内部タイミング波形については、デュアルポート BSRAM の場合のタイミング図である~を参照してください。

#### ● リセットモード

同期リセット、非同期リセット、およびグローバルリセットをサポートします。

#### 対応関係


#### 表 3-3 SP/SPX9 のデータ幅とアドレス幅の対応関係

シングルポー ト・モード	BSRAM の容量	データ幅	アドレス幅
		1	14
		2	13
0.0	16Kbits	4	12
SP		8	11
		16	10
		32	9
SPX9		9	11
	18Kbits	18	10
		36	9

UG300-1.0J 20(75)

#### ポート図

#### 図 3-8 SP/SPX9 のポート図



## ポートの説明

# 表 3-4 SP/SPX9 のポートの説明

ポート名	I/O	説明
DO[31:0]/DO[35:0]	出力	データ出力信号
DI[31:0]/DI[35:0]	入力	データ入力信号
AD[13:0]	入力	アドレス入力信号
		書き込みイネーブル入力信号
WRE	入力	● 1:書き込み
		● 0:読み出し
CE	入力	クロックイネーブル入力信号、アクティブ
	, ,,,	High
CLK	入力	クロック入力信号
		リセット入力信号。同期リセットおよび非
RESET	入力	同期リセットをサポート。アクティブ HighRESET は、メモリ内の値をリセットす
		るのではなく、レジスタをリセットします
OCE	入力	出力クロックイネーブル信号。pipeline モー
		ドに使用され、bypass モードでは無効です
BLKSEL[2:0]	入力	BSRAM ブロック選択信号。容量拡張のため に複数の BSRAM をカスケード接続する際 に使用されます

UG300-1.0J 21(75)

#### パラメータの説明

#### 表 3-5 SP/SPX9 のパラメータの説明

パラメータ名	パラメー タのタイ プ	値の範囲	デフォル ト値	説明
READ_MODE	Integer	1'b0, 1'b1	1'b0	読み出しモードの構成 <ul><li>1'b0: bypass モード</li><li>1'b1: pipeline モード</li></ul>
WRITE_MODE	Integer	2'b00, 2'b01, 2'b10	2'b00	書き込みモードの構成  ● 2'b00: normal モード  ● 2'b01: write-through モード  ● 2'b10: read-beforewrite モード
BIT_WIDTH	Integer	SP: 1, 2, 4, 8, 16, 32 SPX9: 9, 18, 36	SP:32 SPX9:36	データ幅の構成
BLK_SEL	Integer	3'b000~3'b111	3'b000	BSRAM ブロック選択パラメータの設定。ポートBLKSEL の値と同じ場合にこの BSRAM が選択されます。IP Core Generator を使用してメモリ拡張を行う場合、拡張はソフトウェアにより自動的に実行されます。
RESET_MODE	String	"SYNC", "ASYNC"	"SYNC"	リセットモードの構成  ■ SYNC:同期リセット  ■ ASYNC:非同期リセット
INIT_RAM_00~ INIT_RAM_3F	Integer	SP:256'h0···0~256'h1··· 1 SPX9: 288'h0··· 0~288'h1···1	SP:256' h0···0 SPX9:28 8'h0···0	BSRAM の初期化データを設 定するために使用されます

#### プリミティブのインスタンス化

プリミティブを直接インスタンス化するか、IP Core Generator で生成できます。詳しくは、6 IP の呼び出しを参照してください。

SP のインスタンス化を例に説明します:

## Verilog でのインスタンス化:

SP bram\_sp\_0 (

.DO({dout[31:8], dout[7:0]}),

.CLK(clk),

UG300-1.0J 22(75)

```
.OCE(oce),
    .CE(ce),
   .RESET(reset),
   .WRE(wre),
   .BLKSEL({3'b000}),
    .AD({ad[10:0], 3'b000}),
    .DI({{24{1'b0}}, din[7:0]})
 );
 defparam bram sp 0.READ MODE = 1'b0;
 defparam bram sp 0.WRITE MODE = 2'b00;
 defparam bram sp 0.BIT WIDTH = 8;
 defparam bram_sp_0.BLK_SEL = 3'b000;
 defparam bram sp 0.RESET MODE = "SYNC";
  defparam bram sp 0.INIT RAM 00 =
  A00000000000B;
  defparam bram sp 0.INIT RAM 01 =
  A000000000000B:
  defparam bram sp 0.INIT RAM 3F =
  A00000000000B:
 VHDL でのインスタンス化:
  COMPONENT SP
       GENERIC(
              BIT WIDTH:integer:=32;
              READ MODE:bit:='0';
              WRITE MODE:bit vector:="01";
              BLK SEL:bit vector:="000";
              RESET MODE:string:="SYNC";
              INIT RAM 00:bit vector:=X"00A00000000000B
INIT RAM 01:bit vector:=X"00A00000000000B
INIT RAM 3F:bit vector:=X"00A00000000000B
);
        PORT(
```

UG300-1.0J 23(75)

```
DO:OUT std logic vector(31 downto 0):=conv
std logic vector(0,32);
                  CLK,CE,OCE,RESET,WRE:IN std logic;
                  AD:IN std logic vector(13 downto 0);
                  BLKSEL:IN std logic vector(2 downto 0);
                  DI:IN std logic vector(31 downto 0)
          );
    END COMPONENT;
    uut:SP
        GENERIC MAP(
                    BIT WIDTH=>32,
                    READ MODE=>'0',
                    WRITE MODE=>"01",
                    BLK SEL=>"000",
                    RESET MODE=>"SYNC",
                    INIT RAM 00=>X"00A000000000000B00A00
000000000B00A0000000000B00A0000000000B",
                    INIT RAM 01=>X"00A000000000000B00A00
INIT RAM 02=>X"00A000000000000B00A00
000000000B00A0000000000B00A0000000000B",
                    INIT RAM 3F=>X"00A000000000000B00A00
)
      PORT MAP (
           DO=>dout.
           CLK=>clk,
           OCE=>oce,
           CE=>ce.
           RESET=>reset,
           WRE=>wre.
           BLKSEL=>blksel.
           AD=>ad.
           DI=>din
      );
```

UG300-1.0J 24(75)

# 3.3 セミ・デュアルポート・モード

#### プリミティブの紹介

SDPB/SDPX9B(Semi Dual Port 16K Block SRAM /Semi Dual Port 18K Block SRAM )は、16K/18K のセミ・デュアルポート BSRAM です。

#### 機能の説明

SDPB/SDPX9B はそれぞれメモリ領域が 16K ビット/18K ビットであるセミ・デュアルポート・モードの BSRAM です。セミ・デュアルポート・モードでは、A ポートでは書き込み、B ポートでは読み出しが行われます。 2 種類の読み出しモード(bypass モードと pipeline モード)と 1 種類の書き込みモード(normal モード)がサポートされます。


#### ● 読み出しモード

パラメータの READ\_MODE は、出力 pipeline レジスタを有効または 無効にするために使用されます。出力 pipeline レジスタを使用する場合、読み出しには追加のクロックサイクルが必要です。


#### ● 書き込みモード


SDPB/SDPX9B の A ポートは書き込み、B ポートは読み出しに使用されます。normal モードをサポートします。セミ・デュアルポート BSRAM の各モードの内部タイミング波形を図 3-9 および図 3-10 に示します。

図 3-9 セミ・デュアルポート BSRAM の normal 書き込みモードのタイミング図 (Bypass 読み出しモード)



UG300-1.0J 25(75)





#### ● リセットモード

同期リセット、非同期リセット、およびグローバルリセットをサポートします。

- byte\_enable 機能 byte\_enable 機能は、8 ビットのバイトイネーブル信号により制御されます。
- カスケード接続機能カスケード接続をサポートします。

#### 対応関係


表 3-6 SDPB/SDPX9B のデータ幅とアドレス幅の対応関係

セミ・デュアルポート・モード	BSRAM の容量	データ幅	アドレス幅
		1	14
		2	13
SDDB	16Kbits	4	12
SDPB		8	11
		16	10
		32	9
		9	11
SDPX9B	18Kbits	18	10
		36	9

UG300-1.0J 26(75)

#### ポート図

#### 図 3-11 SDPB/SDPX9B のポート図



#### ポートの説明

#### 表 3-7 SDPB/SDPX9B のポートの説明

ポート名	I/O	説明
DO[31:0]/DO[35:0]	出力	データ出力信号
DI[31:0]/DI[35:0]	入力	データ入力信号
ADA[13:0]	入力	A ポートのアドレス入力信号
ADB[13:0]	入力	Bポートのアドレス入力信号
CEA	入力	A ポートのクロックイネーブル信号、アクティブ High
СЕВ	入力	B ポートのクロックイネーブル信号、アクティブ High
CLKA	入力	A ポートのクロック入力信号
CLKB	入力	Bポートのクロック入力信号
RESET	入力	リセット入力信号。同期リセットおよび非同期リセットをサポート。アクティブ HighRESET は、メモリ内の値をリセットするのではなく、レジスタをリセットします
OCE	入力	出力クロックイネーブル信号。pipeline モードに 使用され、bypass モードでは無効です
BLKSELA[2:0]	入力	Aポートのブロック選択信号。容量拡張のために 複数の BSRAM をカスケード接続する際に使用さ れます
BLKSELB[2:0]	入力	Bポートのブロック選択信号。容量拡張のために 複数の BSRAM をカスケード接続する際に使用さ れます

UG300-1.0J 27(75)

# パラメータの説明

#### 表 3-8 SDPB/SDPX9B のパラメータの説明

パラメータ名	パラメー タのタイ プ	値の範囲	デフォルト値	説明
READ_MODE	Integer	1'b0,1'b1	1'b0	読み出しモードの構成  ● 1'b0: bypass モード  ● 1'b1: pipeline モード
BIT_WIDTH_0	Integer	SDPB:1,2,4,8,16,32 SDPX9B:9,18,36	SDPB:32 SDPX9B:36	<b>A</b> ポートのデータ幅の構成
BIT_WIDTH_1	Integer	SDPB:1,2,4,8,16,32 SDPX9B:9,18,36	SDPB:32 SDPX9B:36	<b>B</b> ポートのデータ幅の構成
BLK_SEL_0	Integer	3'b000~3'b111	3'b000	Aポートのブロック選択パラメータの設定。ポート BLKSELA の値と同じ場合にこの BSRAM が選択されます。IP Core Generator を使用してメモリ拡張を行う場合、拡張はソフトウェアにより自動的に実行されます。
BLK_SEL_1	Integer	3'b000~3'b111	3'b000	Bポートのブロック選択パラメータの設定。ポート BLKSELB の値と同じ場合にこの BSRAM が選択されます。IP Core Generator を使用してメモリ拡張を行う場合、拡張はソフトウェアにより自動的に実行されます。
RESET_MODE	String	"SYNC","ASYNC"	"SYNC"	リセットモードの構成 <ul><li>SYNC:同期リセット</li><li>ASYNC:非同期リセット</li></ul>
INIT_RAM_00~ INIT_RAM_3F	Integer	SDPB:256'h0··· 0~256'h1···1 SDPX9B:288'h0··· 0~288'h1···1	SDPB:256'h0 0 SDPX9B:288' h00	BSRAM の初期化データ を設定するために使用 されます

UG300-1.0J 28(75)

#### プリミティブのインスタンス化

プリミティブを直接インスタンス化するか、IP Core Generator で生成できます。詳しくは、6 IP の呼び出し</u>を参照してください。

```
SDPB のインスタンス化を例に説明します:
Verilog でのインスタンス化:
SDPB bram sdpb 0 (
     .DO({dout[31:16],dout[15:0]}),
   .CLKA(clka),
   .CEA(cea),
   .CLKB(clkb),
   .CEB(ceb),
   .RESET(reset),
   .OCE(oce),
   .BLKSELA({3'b000}),
   .BLKSELB({3'b000}),
   .ADA({ada[9:0], 2'b00, byte en[1:0]}),
     .DI({{16{1'b0}},din[15:0]}),
   .ADB({adb[9:0],4'b0000})
);
defparam bram sdpb 0.READ MODE = 1'b1;
defparam bram sdpb 0.BIT WIDTH 0 = 16;
defparam bram sdpb 0.BIT WIDTH 1 = 16;
defparam bram_sdpb_0.BLK_SEL_0 = 3'b000;
defparam bram sdpb 0.BLK SEL 1 = 3'b000;
defparam bram sdpb 0.RESET MODE = "SYNC";
 defparam bram sdpb 0.INIT RAM 00 =
 A00000000000B:
 defparam bram sdpb 0.INIT RAM 3F =
 A00000000000B:
VHDL でのインスタンス化:
  COMPONENT SDPB
         GENERIC(
                 BIT WIDTH 0:integer:=16;
                 BIT WIDTH 1:integer:=16;
```

UG300-1.0J 29(75)

```
READ MODE:bit:='0';
                  BLK SEL 0:bit vector:="000";
                  BLK SEL 1:bit vector:="000";
                  RESET MODE:string:="SYNC";
                  INIT RAM 00:bit vector:=X"00A000000000000
INIT RAM 01:bit vector:=X"00A000000000000
INIT RAM 3F:bit vector:=X"00A000000000000
);
        PORT(
                DO:OUT std logic vector(31 downto 0):=conv std
logic vector(0,32);
                CLKA, CLKB, CEA, CEB: IN std logic;
                 OCE, RESET: IN std logic;
                ADA, ADB: IN std logic vector (13 downto 0);
                BLKSELA:IN std logic vector(2 downto 0);
                BLKSELB:IN std logic vector(2 downto 0);
                DI:IN std logic vector(31 downto 0)
           );
   END COMPONENT;
  uut:SDPB
     GENERIC MAP(
                   BIT WIDTH 0=>16,
                   BIT WIDTH 1=>16,
                   READ MODE=>'0',
                   BLK SEL 0=>"000",
                   BLK SEL 1=>"000",
                   RESET MODE=>"SYNC",
                   INIT RAM 00=>X"00A000000000000B00A00
000000000B00A0000000000B00A0000000000B".
                   INIT RAM 01=>X"00A000000000000B00A00
000000000B00A0000000000B00A0000000000B".
                   INIT RAM 3F=>X"00A00000000000B00A00
000000000B00A0000000000B00A0000000000B"
                   )
```

UG300-1.0J 30(75)

#### PORT MAP(

DO=>dout,

CLKA=>clka,

CEA=>cea.

CLKB=>clkb,

CEB=>ceb,

RESET=>reset,

OCE=>oce.

BLKSELA=>blksela,

BLKSELB=>blkselb.

ADA=>ada,

DI=>din,

ADB=>adb

);

# 3.4 ECC 機能付きのセミ・デュアルポート・モード

プリミティブの紹介

SDP36KE(Semi Dual Port 36K Block SRAM with ECC function)は、ECC 機能付きの 36K のセミ・デュアルポート BSRAM です。

#### 機能の説明

SDP36KE はメモリ領域が 36K ビットであるセミ・デュアルポート・モードの BSRAM です。セミ・デュアルポート・モードでは、A ポートでは 書き込み、B ポートでは読み出しが行われます。2 種類の読み出しモード (bypass モードと pipeline モード)と 1 種類の書き込みモード (normal モード)がサポートされます。

- 読み出しモード
  - パラメータの READ\_MODE は、出力 pipeline レジスタを有効または 無効にするために使用されます。出力 pipeline レジスタを使用する場合、読み出しには追加のクロックサイクルが必要です。
- 書き込みモード
  - SDP36KE O A ポートは書き込み、B ポートは読み出しに使用されます。 normal モードをサポートします。
- リセットモード 同期リセット、非同期リセット、およびグローバルリセットをサポートします。
- パリティチェック

UG300-1.0J 31(75)

データポートは、64+8=72 ビット幅の組み合わせです(64 ビットの入出力データ (DI/DO) + 8 ビットの入出力データ (DIP/DOP))。8 ビットの DIP/DOP はパリティチェック機能付きの入力/出力です。非 ECC モードでは、DIP/DOP はデータ転送に使用できますが、ECC モードでは、DIP/DOP はデータ転送に使用できません。

#### ● ECC チェック

ECC チェックをサポートします。データ幅は 72 ビットです。 standard、encoder-only、および decoder-only の 3 つの ECC モードがサポートされます。

- Standard ECC: エンコーダとデコーダを同時に有効にし、エンコーダとデコーダを使用して ECC 機能を実現できます。
- Encoder-only ECC: エンコーダのみを有効にし、読み出される値はデコードせずにすぐに出力されます。
- Decoder-only ECC: デコーダのみを有効にします。

#### ● byte enable 機能

非 ECC モードでは、byte\_enable 機能は 8 ビットのバイトイネーブル信号により制御され、ECC モードでは、デフォルトですべてのバイトがイネーブルされます。

カスケード接続機能 カスケード接続をサポートします。

#### 対応関係


#### 表 3-9 SDP36KE のデータ幅とアドレス幅の対応関係

セミ・デュアルポート・モード	BSRAM の容量	データ幅	アドレス幅
SDP36KE	36Kbits	36	10
SUPSONE		72	9

UG300-1.0J 32(75)

#### ポート図

#### 図 3-12 SDP36KE のポート図



#### ポートの説明

#### 表 3-10 SDP36KE のポートの説明

ポート名	I/O	説明
DO[63:0]	出力	データ出力信号
DI[63:0]	入力	データ入力信号
DIP[7:0]	入力	DIP はパリティチェック入力として使用することができます。非 ECC モードでは、DIP はデータ入力に使用できますが、ECC モードでは、DIP はデータ入力に使用できません。
DOP[7:0]	出力	DOP はパリティチェック出力として使用することができます。非 ECC モードでは、DOP はデータ出力に使用できますが、ECC モードでは、DIP はデータ出力に使用できません。
ECCP[7:0]	出力	Ecc encoder パリティビット
ADA[9:0]	入力	A ポートのアドレス入力信号
ADB[9:0]	入力	Bポートのアドレス入力信号
CEA	入力	A ポートのクロックイネーブル信号、アクティブ High
СЕВ	入力	B ポートのクロックイネーブル信号、アクティブ High
CLKA	入力	A ポートのクロック入力信号
CLKB	入力	Bポートのクロック入力信号
RESET	入力	出力リセット信号

UG300-1.0J 33(75)

ポート名	I/O	説明
OCE	入力	出力クロックイネーブル信号。pipeline モードに 使用され、bypass モードでは無効です
BLKSELA[2:0]	入力	Aポートのブロック選択信号。容量拡張のために 複数の BSRAM をカスケード接続する際に使用さ れます
BLKSELB[2:0]	入力	Bポートのブロック選択信号。容量拡張のために 複数の BSRAM をカスケード接続する際に使用さ れます
BWE[7:0]	入力	バイトイネーブル信号
DECCI	入力	ダブルビ ッ ト・エ ラーを挿入します
SECCI	入力	シングルビ ッ ト・エ ラーを挿入します
DECCO	出力	ダブルビ ッ ト・エ ラーの検出
SECCO	出力	シングルビ ッ ト・エ ラーの検出

# パラメータの説明

# 表 3-11 SDP36KE のパラメータの説明

パラメータ名	パラメー タのタイ プ	値の範囲	デフォルト値	説明
READ_MODE	Integer	1'b0,1'b1	1'b0	読み出しモードの構成  ● 1'b0: bypass モード  ● 1'b1: pipeline モード
BIT_WIDTH_A	Integer	36,72	36	<b>A</b> ポートのデータ幅の構成
BIT_WIDTH_B	Integer	36,72	36	<b>B</b> ポートのデータ幅の構成
BLK_SEL_A	Integer	3'b000~3'b111	3'b000	Aポートのブロック選択パラメータの設定。ポート BLKSELA の値と同じ場合にこの BSRAM が選択されます。IP Core Generator を使用してメモリ拡張を行う場合、拡張はソフトウェアにより自動的に実行されます。

UG300-1.0J 34(75)

パラメータ名	パラメー タのタイ プ	値の範囲	デフォルト値	説明
BLK_SEL_B	Integer	3'b000~3'b111	3'b000	Bポートのブロック選択パラメータの設定。ポート BLKSELB の値と同じ場合にこの BSRAM が選択されます。IP Core Generator を使用してメモリ拡張を行う場合、拡張はソフトウェアにより自動的に実行されます。
RESET_MODE	String	"SYNC","ASYNC"	"SYNC"	リセットモードの構成 <ul><li>SYNC:同期リセット</li><li>ASYNC:非同期リセット</li></ul>
ECC_WRITE_EN	String	"TRUE","FALSE"	"FALSE"	ECC Encoder の構成  ● TRUE: ECC Encoder を有効に します  ● FALSE: ECC Encoder を無効に します
ECC_READ_EN	String	"TRUE","FALSE"	"FALSE"	ECC decoder の構成  ● TRUE: ECC decoder を有効にします  ● FALSE: ECC decoder を無効にします  ます
INIT_RAM_00~ INIT_RAM_7F	Integer	256'h0…0~256'h1…1	256'h0…0	32K ビットのメモリの 初期値を指定するため に使用され、DO から出 力されます。
INITP_RAM_00~ INITP_RAM_0F	Integer	256'h0…0~256'h1…1	256'h0…0	4K ビットのメモリの初 期値を指定するために 使用され、DOP から出 力されます。

UG300-1.0J 35(75)

パラメータ名	パラメー タのタイ プ	値の範囲	デフォルト値	説明
INIT_FILE	String	"NONE","*.ini"	"NONE"	NONE:初期化ファイルはありません。この場合のメモリ値は、INIT_RAM_00~INIT_RAM_7FとINITP_RAM_00~INITP_RAM_0Fにより指定されます。

# プリミティブのインスタンス化

プリミティブを直接インスタンス化するか、IP Core Generator で生成できます。詳しくは、6 IP の呼び出しを参照してください。

#### Verilog でのインスタンス化:

SDP36KE bram\_sdp36ke\_0 (

- .DI({{28{1'b0}}},din[35:0]}),
- .DO({dout[63:36],dout[35:0]}),
- .DIP({8{1'b0}}),
- .DOP({dout[71:64]}),
- .ECCP(eccp),
- .ADA(ada),
- .ADB(adb),
- .CLKA(clka),
- .CLKB(clkb),
- .CEA(cea),
- .CEB(ceb),
- .OCE(oce),
- .RESET(reset),
- .BLKSELA({3'b000}),
- .BLKSELB({3'b000}),
- .BWE(bwe),
- .DECCI(decci),
- .SECCI(secci),
- .DECCO(decco),

UG300-1.0J 36(75)

```
.SECCO(secco)
 );
 defparam bram sdp36ke 0.ECC WRITE EN = "FALSE";
 defparam bram sdp36ke 0. ECC READ EN = "FALSE";
 defparam bram sdp36ke 0.READ MODE = 1'b0;
 defparam bram sdp36ke 0.BIT WIDTH A = 36;
 defparam bram sdp36ke 0.BIT WIDTH B = 36;
 defparam bram sdp36ke 0.BLK SEL A = 3'b000;
 defparam bram sdp36ke 0.BLK SEL B = 3'b000;
 defparam bram sdp36ke 0.RESET MODE = "SYNC";
 defparam bram sdp36ke 0.INIT FILE = "NONE";
  defparam bram sdp36ke 0.INIT RAM 00 =
  A00000000000B:
  defparam bram sdp36ke 0.INIT RAM 7F =
  A00000000000B;
  defparam bram sdp36ke 0.INITP RAM 00 =
  A00000000000B:
  defparam bram sdp36ke 0.INITP RAM 0F =
  A00000000000B:
 VHDL でのインスタンス化:
   COMPONENT SDP36KE
         GENERIC(
                ECC WRITE EN:string:="FALSE";
                ECC READ EN:string:="FALSE";
                READ MODE:bit:='0';
                BIT WIDTH A:integer:=36;
                BIT WIDTH B:integer:=36;
                BLK SEL A:bit vector:="000";
                BLK SEL B:bit vector:="000";
                RESET MODE:string:="SYNC";
                INIT FILE:string:="NONE";
                INIT RAM 00:bit vector:=X"00A000000000000
INIT RAM 7F:bit vector:=X"00A000000000000
```

UG300-1.0J 37(75)

```
INITP RAM 00:bit vector:=X"00A00000000000
INITP RAM 0F:bit vector:=X"00A00000000000
);
         PORT(
                DO:OUT std logic vector(63 downto 0):=conv std
logic vector(0,64);
                DOP:OUT std logic vector(7 downto 0):=conv st
d logic vector(0,8);
                  ECCP:OUT std logic vector(7 downto 0):=conv
std logic vector(0,8);
                DECCO,SECCO:OUT std logic:=conv std logic;
                DECCI,SECCI:IN std logic;
                ADA, ADB: IN std logic vector (9 downto 0);
                CLKA, CLKB, CEA, CEB: IN std logic;
                  OCE, RESET: IN std logic;
                BLKSELA:IN std logic vector(2 downto 0);
                BLKSELB:IN std logic vector(2 downto 0);
                BWE:IN std logic vector(7 downto 0);
                DIP:IN std logic vector(7 downto 0);
                DI:IN std logic vector(63 downto 0)
            );
    END COMPONENT;
  uut:SDP36KE
     GENERIC MAP(
                   ECC WRITE EN=>"FALSE";
                    ECC_READ_EN=>"FALSE";
                    READ MODE=>'0';
                    BIT WIDTH A=>36;
                    BIT WIDTH B=>36;
                    BLK SEL A=>"000";
                    BLK SEL B=>"000";
                    RESET MODE=>"SYNC";
                   INIT FILE=>"NONE";
                    INIT RAM 00=>X"00A00000000000B00A00
```

UG300-1.0J 38(75)

```
000000000B00A0000000000B00A0000000000B",
                            INIT RAM 7F=>X"00A00000000000B00A00
          000000000B00A0000000000B00A0000000000B",
                            INITP RAM 00=>X"00A000000000000B00A0
          INITP RAM 0F=>X"00A000000000000B00A0
          )
                 PORT MAP(
                     DI=>din,
                     DO=>dout,
                     DIP=>dip,
                     DOP=>dop,
                     ECCP=>eccp,
                     ADA=>ada,
                     ADB=>adb.
                     CLKA=>clka,
                     CLKB=>clkb,
                     CEA=>cea.
                     CEB=>ceb.
                     OCE=>oce.
                     RESET=>reset,
                     BLKSELA=>blksela,
                     BLKSELB=>blkselb.
                     BWE=>bwe,
                     DECCI=>decci,
                     SECCI=>secci,
                     DECCO=>decco,
                     SECCO=>secco
                  );
3.5 ROM モード
          プリミティブの紹介
            pROM/pROMX9(16K/18K Block ROM)は 16K/18K のブロック ROM で
          す。
```

UG300-1.0J 39(75)


#### 機能の説明

pROM/pROMX9 はメモリ領域がそれぞれ 16K ビット/18K ビットである読み出し専用メモリで、2 種類の読み出しモード(bypass モードと pipeline モード)をサポートします。


パラメータの READ\_MODE は、出力 pipeline レジスタを有効または無効にするために使用されます。出力 pipeline レジスタを使用する場合、読み出しには追加のクロックサイクルが必要です。

ROM の各読み出しモードの内部タイミング波形については、セミ・デュアルポート BSRAM の B ポートのタイミング図であるおよび図 3-14 を参照してください。

#### 図 3-13 ROM のタイミング図(Bypass モード)



#### 図 3-14 ROM のタイミング図 (Pipeline モード)



#### ● リセットモード

同期リセット、非同期リセット、およびグローバルリセットをサポートします。

#### 対応関係

表 3-12 pROM/pROMX9 のデータ幅とアドレス幅の対応関係


ROM モード	BSRAM の容量	データ幅	アドレス幅
pROM	16Kbits	1	14

UG300-1.0J 40(75)

ROM モード	BSRAM の容量	データ幅	アドレス幅
		2	13
		4	12
		8	11
		16	10
		32	9
pROMX9 18Kbits		9	11
	18Kbits	18	10
		36	9

# ポート図

# 図 3-15 pROM/pROMX9 のポート図



# ポートの説明

# 表 3-13 pROM/pROMX9 のポートの説明

ポート名	I/O	説明
DO[31:0]/DO[35:0]	出力	データ出力信号
AD[13:0]	入力	アドレス入力信号
CE	入力	クロックイネーブル入力信号、アクティブ High
CLK	入力	クロック入力信号
RESET	入力	リセット入力信号。同期リセットおよび非 同期リセットをサポート。アクティブ HighRESET は、メモリ内の値をリセットす るのではなく、レジスタをリセットします
OCE	入力	出力クロックイネーブル信号。pipeline モードに使用され、bypass モードでは無効です

UG300-1.0J 41(75)

#### パラメータの説明

# 表 3-14 pROM/pROMX9 のパラメータの説明

パラメータ名	パラメータ のタイプ	値の範囲	デフォルト 値	説明
READ_MODE	Integer	1'b0,1'b1	1'b0	読み出しモードの構成  ● 1'b0: bypass モード  ● 1'b1: pipeline モード
BIT_WIDTH	Integer	pROM:1,2,4,8,16,32 pROMX9:9,18,36	pROM:32 pROMX9:36	データ幅の構成
RESET_MODE	String	"SYNC","ASYNC"	"SYNC"	リセットモードの構成  ● SYNC:同期リセット  ● ASYNC:非同期リセット
INIT_RAM_00~ INIT_RAM_3F	Integer	pROM:256'h0··· 0~256'h1···1 pROMX9:288'h0··· 0~288'h1···1	pROM:256'h 0···0 pROMX9:28 8'h0···0	BSRAM の初期化データを設定するために使用されます

#### プリミティブのインスタンス化

プリミティブを直接インスタンス化するか、IP Core Generator で生成できます。詳しくは、6 IP の呼び出しを参照してください。

pROM のインスタンス化を例に説明します:

# **Verilog** でのインスタンス化:

UG300-1.0J 42(75)

```
defparam bram prom 0.INIT RAM 00 =
  256'h9C23645D0F78986FFC3E36E141541B95C19F2F7164085E63
  1A819860D8FF0000:
  defparam bram prom 0.INIT RAM 01 =
  000FFFFFBDCF:
 VHDL でのインスタンス化:
 COMPONENT pROM
     GENERIC(
             BIT WIDTH:integer:=1;
             READ_MODE:bit:='0';
             RESET MODE:string:="SYNC";
             INIT RAM 00:bit vector:=X"9C23645D0F78986FF
C3E36E141541B95C19F2F7164085E631A819860D8FF0000":
             );
     PORT(
             DO:OUT std logic vector(31 downto 0):=conv std
logic vector(0,32);
             CLK,CE,OCE,RESET:IN std logic;
             AD: IN std logic vector(13 downto 0)
      );
 END COMPONENT;
 uut:pROM
     GENERIC MAP(
               BIT WIDTH=>1,
               READ MODE=>'0',
               RESET MODE=>"SYNC",
               INIT RAM 00=>X"9C23645D0F78986FFC3E36
E141541B95C19F2F7164085E631A819860D8FF0000",
               )
    PORT MAP(
          DO=>do.
          AD=>ad.
          CLK=>clk,
```

UG300-1.0J 43(75)

3.5 ROM モード 3.5 ROM モード


```
CE=>ce,
OCE=>oce,
RESET=>reset
);
```

UG300-1.0J 44(75)

# $oldsymbol{4}_{ ext{BSRAM}}$ 出力のリセット

出力モジュールは RESET 信号をサポートします。リセットされると、**0** を出力することになります。そのブロック図は図 **4-1** に示す通りです。

#### 図 4-1 出力リセットのブロック図



**RESET** 信号が有効な場合(アクティブ **High)**、出力ポートは 0 を出力します。

同期リセット及び非同期リセットがサポートされます。ユーザーが直接 プリミティブを呼び出しする場合、パラメータ RESET\_MODE を設定す ることでリセットモードを選択できます。IP Core Generator を使用する 場合、GUI でリセットモードを選択できます。詳細については <u>6</u> IP の呼 び出しを参照してください。

RESET 信号はラッチ及び出力レジスタをリセットします。そのため、 RESET 信号が有効な場合、ユーザーがレジスタ出力モードまたはバイパ ス出力モードを使用しているかに関わらず、出力は 0 になります。

図 4-2~図 4-5 は各モードにおけるリセットタイミング図です。そのうち DO\_RAM はメモリアレイのデータであり、DO は出力ポートのデータです。

レジスタ出力モード:

- 同期リセットが有効な場合、CLK の立ち上がりエッジで DO が 0 にリセットされます。
- 非同期リセットが有効な場合、**DO** はすぐに **0** にリセットされます。

UG300-1.0J 45(75)

- リセットが無効で OCE が有効な場合、DO は"DO\_RAM"を出力します。
- リセットが無効で OCE が無効な場合、DO は前の出力データを保持します。

#### バイパス出力モード:

- 同期リセットが有効な場合、CLK の立ち上がりエッジで DO が 0 にリセットされます。
- 非同期リセットが有効な場合、DO はすぐに 0 にリセットされます。
- リセットが無効な場合、OCE が有効か無効かにかかわらず、DO は "DO RAM"を出力します。

#### 図 4-2 同期リセットのタイミング図(Pipeline モード)




図 4-3 同期リセットのタイミング図(Bypass モード)






図 4-4 非同期リセットのタイミング図(Pipeline モード)



UG300-1.0J 46(75)

# 図 4-5 非同期リセットのタイミング図(Bypass モード)



UG300-1.0J 47(75)

# **5** SSRAM プリミティブ

Shadow SRAM は、分散スタティック RAM で、シングルポート・モード、セミ・デュアルポート・モード、および読み出し専用モードに構成できます(表 5-1)。

#### 表 5-1 SSRAM のモード

プリミティブ	説明
RAM16S1	アドレス深さが 16、データ幅が 1 のシングルポート SSRAM
RAM16S2	アドレス深さが 16、データ幅が 2 のシングルポート SSRAM
RAM16S4	アドレス深さが 16、データ幅が 4 のシングルポート SSRAM
RAM16SDP1	アドレス深さが 16、データ幅が 1 のセミ・デュアルポート SSRAM
RAM16SDP2	アドレス深さが 16、データ幅が 2 のセミ・デュアルポート SSRAM
RAM16SDP4	アドレス深さが 16、データ幅が 4 のセミ・デュアルポート SSRAM
ROM16	アドレス深さが 16、データ幅が 1 の ROM

# 5.1 RAM16S1

#### プリミティブの紹介

RAM16S1(16-Deep by 1-Wide Single-port SSRAM)は、アドレス深さが16、データ幅が1のシングルポートSSRAMです。


#### 機能の説明

RAM16S1 はデータ幅が 1 のシングルポート SSRAM で、その読み出しアドレスと書き込みアドレスは同じです。WRE が High の場合に書き込みが実行され、この場合、CLK の立ち上がりエッジでデータがメモリの対応するアドレスにロードされます。読み出し操作では、対応するアドレスのデータが出力されます。つまり、SSRAM は、CFU の LUT によって構成されており、同期的に書き込まれ、非同期的に読み出されます。ただ

UG300-1.0J 48(75)


し、必要な場合は、各 LUT に関連付けられるレジスタを使用して同期読み出しを実現することもできます。そのタイミング図を図 5-1 に示します。

図 5-1 RAM16S1 モードのタイミング図



ポート図

図 5-2 RAM16S1 のポート図



ポートの説明

表 5-2 RAM16S1 のポートの説明

ポート	I/O	説明
DI	入力	データ入力信号
CLK	入力	クロック入力信号
WRE	入力	書き込みイネーブル入力 信号
AD[3:0]	入力	アドレス入力信号
DO	出力	データ出力信号

UG300-1.0J 49(75)

#### パラメータの説明

#### 表 5-3 RAM16S1 のパラメータの説明

パラメータ	範囲	デフォルト	説明
INIT_0	16'h0000~16'hffff	16'h0000	RAM16S1 の初期値

UG300-1.0J 50(75)

#### プリミティブのインスタンス化

プリミティブを直接インスタンス化するか、IP Core Generator で生成できます。詳しくは、6 IP の呼び出しを参照してください。

```
Verilog でのインスタンス化:
RAM16S1 instName(
      .DI(DI),
     .WRE(WRE),
      .CLK(CLK),
     .AD(AD[3:0]),
      .DO(DOUT)
);
defparam instName.INIT_0=16'h1100;
VHDL でのインスタンス化:
COMPONENT RAM16S1
     GENERIC (INIT:bit_vector:=X"0000");
     PORT(
           DO:OUT std logic;
           DI:IN std_logic;
           CLK: IN std logic;
           WRE: IN std logic;
           AD:IN std logic vector(3 downto 0)
     );
END COMPONENT;
uut:RAM16S1
     GENERIC MAP(INIT=>X"0000")
     PORT MAP (
         DO=>DOUT,
         DI=>DI,
         CLK=>CLK,
         WRE=>WRE,
         AD=>AD
     );
```

UG300-1.0J 51(75)

#### 5.2 RAM16S2

#### プリミティブの紹介


RAM16S2(16-Deep by 2-Wide Single-port SSRAM)は、アドレス深さが 16、データ幅が 2 のシングルポート SSRAM です。

#### 機能の説明

RAM16S2 はデータ幅が 2 のシングルポート SSRAM で、その読み出しアドレスと書き込みアドレスは同じです。WRE が High の場合に書き込みが実行され、この場合、CLK の立ち上がりエッジでデータがメモリの対応するアドレスにロードされます。読み出し操作では、対応するアドレスのデータが出力されます。つまり、SSRAM は、CFU の LUT によって構成されており、同期的に書き込まれ、非同期的に読み出されます。ただし、必要な場合は、各 LUT に関連付けられるレジスタを使用して同期読み出しを実現することもできます。そのタイミング図を図 5-1 に示します。

#### ポート図

#### 図 5-3 RAM16S2 のポート図



#### ポートの説明

表 5-4 RAM16S2 のポートの説明

ポート	I/O	説明
DI[1:0]	入力	データ入力信号
CLK	入力	クロック入力信号
WRE	入力	書き込みイネーブル入力信 号
AD[3:0]	入力	アドレス入力信号
DO[1:0]	出力	データ出力信号

UG300-1.0J 52(75)

#### パラメータの説明

#### 表 5-5 RAM16S2 のパラメータの説明

パラメータ	範囲	デフォルト	説明
INIT_0~ INIT_1	16'h0000~16'hffff	16'h0000	RAM16S2 の初期値

#### プリミティブのインスタンス化

プリミティブを直接インスタンス化するか、IP Core Generator で生成できます。詳しくは、6 IP の呼び出しを参照してください。

```
Verilog でのインスタンス化:
RAM16S2 instName(
      .DI(DI[1:0]),
      .WRE(WRE),
      .CLK(CLK),
      .AD(AD[3:0]),
      .DO(DOUT[1:0])
);
defparam instName.INIT 0=16'h0790;
defparam instName.INIT 1=16'h0f00;
VHDL でのインスタンス化:
COMPONENT RAM16S2
      GENERIC (INIT 0:bit vector:=X"0000";
                    INIT 1:bit vector:=X"0000"
        );
      PORT(
            DO:OUT std logic vector(1 downto 0);
            DI:IN std logic vector(1 downto 0);
            CLK: IN std logic;
            WRE: IN std logic;
            AD:IN std logic vector(3 downto 0)
      );
END COMPONENT;
uut:RAM16S2
     GENERIC MAP(INIT_0=>X"0000",
                       INIT 1=>X"0000"
       )
```

UG300-1.0J 53(75)

```
PORT MAP (
DO=>DOUT,
DI=>DI,
CLK=>CLK,
WRE=>WRE,
AD=>AD
```

# 5.3 RAM16S4

#### プリミティブの紹介


RAM16S4(16-Deep by 4-Wide Single-port SSRAM)は、アドレス深さが16、データ幅が4のシングルポート SSRAM です。

#### 機能の説明

RAM16S4 はデータ幅が 4 のシングルポート SSRAM で、その読み出しアドレスと書き込みアドレスは同じです。WRE が High の場合に書き込みが実行され、この場合、CLK の立ち上がりエッジでデータがメモリの対応するアドレスにロードされます。読み出し操作では、対応するアドレスのデータが出力されます。つまり、SSRAM は、CFU の LUT によって構成されており、同期的に書き込まれ、非同期的に読み出されます。ただし、必要な場合は、各 LUT に関連付けられるレジスタを使用して同期読み出しを実現することもできます。そのタイミング図を図 5-1 に示します。

#### ポート図

#### 図 5-4 RAM16S4 のポート図



UG300-1.0J 54(75)

#### ポートの説明

#### 表 5-6 RAM16S4 のポートの説明

ポート	I/O	説明
DI[3:0]	入力	データ入力信号
CLK	入力	クロック入力信号
WRE	入力	書き込みイネーブル入力信 号
AD[3:0]	入力	アドレス入力信号
DO[3:0]	出力	データ出力信号

# パラメータの説明

#### 表 5-7 RAM16S4 のパラメータの説明

パラメータ	範囲	デフォルト	説明
INIT_0~ INIT_3	16'h0000~16'hffff	16'h0000	RAM16S4 の初期 値

#### プリミティブのインスタンス化

プリミティブを直接インスタンス化するか、IP Core Generator で生成できます。詳しくは、6 IP の呼び出しを参照してください。

#### Verilog でのインスタンス化:

UG300-1.0J 55(75)

```
INIT 2:bit vector:=X"0000";
                    INIT 3:bit vector:=X"0000"
        );
      PORT(
            DO:OUT std logic vector(3 downto 0);
            DI:IN std logic vector(3 downto 0);
            CLK: IN std logic;
            WRE: IN std logic;
            AD:IN std logic vector(3 downto 0)
     );
END COMPONENT;
uut:RAM16S4
     GENERIC MAP(INIT_0=>X"0000",
                        INIT 1=>X"0000",
                        INIT 2=>X"0000",
                        INIT 3=>X"0000"
        )
     PORT MAP (
          DO=>DOUT.
          DI=>DI.
          CLK=>CLK,
          WRE=>WRE,
          AD=>AD
    );
```

# **5.4 RAM16SDP1**

プリミティブの紹介


RAM16SDP1(16-Deep by 1-Wide Semi Dual-port SSRAM)は、アドレス 深さが 16、データ幅が 1 のセミ・デュアルポート SSRAM です。

#### 機能の説明

RAM16SDP1 には、書き込みアドレス WAD および読み出しアドレス RAD があります。この 2 つのアドレスポートは非同期です。WRE が High の場合に書き込みが実行されます。この場合、CLK の立ち上がりエッジでデータがメモリの対応する書き込みアドレスにロードされます。読み出し操作では、対応する読み出しアドレスのデータが出力されます。そのタイミング図を図 5-5 に示します。


UG300-1.0J 56(75)

#### 図 5-5 RAM16SDP1 モードのタイミング図



ポート図

# 図 5-6 RAM16SDP1 のポート図



ポートの説明

表 5-8 RAM16SDP1 のポートの説明

ポート	I/O	説明
DI	入力	データ入力信号
CLK	入力	クロック入力信号
WRE	入力	書き込みイネーブル入力信 号
WAD[3:0]	入力	書き込みアドレス信号
RAD[3:0]	入力	読み出しアドレス信号
DO	出力	データ出力信号

UG300-1.0J 57(75)

#### パラメータの説明

#### 表 5-9 RAM16SDP1 のパラメータの説明

パラメータ	範囲	デフォルト	説明
INIT_0	16'h0000~16'hffff	16'h0000	RAM16SDP1 の初期 値

#### プリミティブのインスタンス化

プリミティブを直接インスタンス化するか、IP Core Generator で生成できます。詳しくは、6 IP の呼び出しを参照してください。

# **Verilog** でのインスタンス化:

```
RAM16SDP1 instName(
      .DI(DI),
      .WRE(WRE),
      .CLK(CLK),
      .WAD(WAD[3:0]),
      .RAD(RAD[3:0]),
      .DO(DOUT)
);
defparam instName.INIT 0=16'h0100;
VHDL でのインスタンス化:
COMPONENT RAM16SDP1
      GENERIC (INIT 0:bit vector:=X"0000");
      PORT(
            DO:OUT std_logic;
            DI:IN std logic;
            CLK: IN std logic;
           WRE: IN std logic;
           WAD:IN std_logic_vector(3 downto 0);
            RAD: IN std logic vector (3 downto 0)
     );
END COMPONENT:
uut:RAM16SDP1
     GENERIC MAP(INIT 0=>X"0000")
     PORT MAP (
          DO=>DOUT,
```

UG300-1.0J 58(75)

DI=>DI,
CLK=>CLK,
WRE=>WRE,
WAD=>WAD,
RAD=>RAD

5.5 RAM16SDP2

#### プリミティブの紹介


RAM16SDP2(16-Deep by 2-Wide Semi Dual-port SSRAM)は、アドレス 深さが 16、データ幅が 2 のセミ・デュアルポート SSRAM です。

#### 機能の説明

RAM16SDP2 には、書き込みアドレス WAD および読み出しアドレス RAD があります。この 2 つのアドレスポートは非同期です。WRE が High の場合に書き込みが実行されます。この場合、CLK の立ち上がりエッジでデータがメモリの対応する書き込みアドレスにロードされます。読み出し操作では、対応する読み出しアドレスのデータが出力されます。そのタイミング図を図 5-5 に示します。

#### ポート図

#### 図 5-7 RAM16SDP2 のポート図



#### ポートの説明

#### 表 5-10 RAM16SDP2 のポートの説明

ポート	I/O	説明
DI[1:0]	入力	データ入力信号
CLK	入力	クロック入力信号
WRE	入力	書き込みイネーブル入力信 号

UG300-1.0J 59(75)

ポート	I/O	説明
WAD[3:0]	入力	書き込みアドレス信号
RAD[3:0]	入力	読み出しアドレス信号
DO[1:0]	出力	データ出力信号

#### パラメータの説明

#### 表 5-11 RAM16SDP2 のパラメータの説明

パラメータ	範囲	デフォルト	説明
INIT_0~ INIT_1	16'h0000~16'hffff	16'h0000	RAM16SDP2 の初期 値

#### プリミティブのインスタンス化

プリミティブを直接インスタンス化するか、IP Core Generator で生成できます。詳しくは、6 IP の呼び出しを参照してください。

# Verilog でのインスタンス化:

```
RAM16SDP2 instName(
      .DI(DI[1:0]),
      .WRE(WRE),
      .CLK(CLK),
      .WAD(WAD[3:0]),
      .RAD(RAD[3:0]),
      .DO(DOUT[1:0])
);
defparam instName.INIT 0=16'h5600;
defparam instName.INIT_1=16'h0af0;
VHDL でのインスタンス化:
COMPONENT RAM16SDP2
      GENERIC (INIT 0:bit vector:=X"0000";
                 INIT 1:bit vector:=X"0000"
        );
      PORT(
            DO:OUT std logic vector(1 downto 0);
            DI:IN std logic vector(1 downto 0);
            CLK: IN std logic;
            WRE: IN std logic;
```

UG300-1.0J 60(75)

```
WAD:IN std logic vector(3 downto 0);
           RAD:IN std logic vector(3 downto 0)
    );
END COMPONENT;
uut:RAM16SDP2
    GENERIC MAP(INIT_0=>X"0000",
                      INIT 1=>X"0000"
       )
    PORT MAP (
         DO=>DOUT,
         DI=>DI,
         CLK=>CLK,
         WRE=>WRE.
       WAD=>WAD.
         RAD=>RAD
    );
```

# 5.6 RAM16SDP4

プリミティブの紹介

RAM16SDP4(16-Deep by 4-Wide Semi Dual-port SSRAM)は、アドレス深さが 16、データ幅が 4 のセミ・デュアルポート SSRAM です。


#### 機能の説明

RAM16SDP4 には、書き込みアドレス WAD および読み出しアドレス RAD があります。この 4 つのアドレスポートは非同期です。WRE が High の場合に書き込みが実行されます。この場合、CLK の立ち上がりエッジでデータがメモリの対応する書き込みアドレスにロードされます。読み出し操作では、対応する読み出しアドレスのデータが出力されます。そのタイミング図を図 5-5 に示します。

UG300-1.0J 61(75)

#### ポート図

#### 図 5-8 RAM16SDP4 のポート図



#### ポートの説明

#### 表 5-12 RAM16SDP4 のポートの説明

ポート	I/O	説明
DI[3:0]	入力	データ入力信号
CLK	入力	クロック入力信号
WRE	入力	書き込みイネーブル入力信 号
WAD[3:0]	入力	書き込みアドレス信号
RAD[3:0]	入力	読み出しアドレス信号
DO[3:0]	出力	データ出力信号

#### パラメータの説明

#### 表 5-13 RAM16SDP4 のパラメータの説明

パラメータ	範囲	デフォル ト	説明
INIT_0~ INIT_3	16'h0000~16'hffff	16'h0000	RAM16SDP4 の初期値

#### プリミティブのインスタンス化

プリミティブを直接インスタンス化するか、IP Core Generator で生成できます。詳しくは、6 IP の呼び出しを参照してください。

#### Verilog でのインスタンス化:

#### RAM16SDP4 instName(

- .DI(DI[3:0]),
- .WRE(WRE),
- .CLK(CLK),
- .WAD(WAD[3:0]),
- .RAD(RAD[3:0]),

UG300-1.0J 62(75)

```
.DO(DOUT[3:0])
);
defparam instName.INIT 0=16'h0340;
defparam instName.INIT 1=16'h9065;
defparam instName.INIT 2=16'hac12;
defparam instName.INIT_3=16'h034c;
VHDL でのインスタンス化:
COMPONENT RAM16SDP2
      GENERIC (INIT 0:bit vector:=X"0000";
                    INIT 1:bit vector:=X"0000";
                    INIT 2:bit vector:=X"0000";
                    INIT_3:bit_vector:=X"0000";
         );
      PORT(
            DO:OUT std logic vector(3 downto 0);
            DI:IN std logic vector(3 downto 0);
            CLK: IN std logic;
            WRE: IN std logic;
            WAD:IN std_logic_vector(3 downto 0);
            RAD:IN std logic vector(3 downto 0)
     );
END COMPONENT;
uut:RAM16SDP2
     GENERIC MAP(INIT_0=>X"0000",
                       INIT 1=>X"0000",
                       INIT_2=>X"0000",
                       INIT 3=>X"0000"
        )
     PORT MAP (
          DO=>DOUT,
          DI=>DI,
          CLK=>CLK,
          WRE=>WRE,
        WAD=>WAD,
          RAD=>RAD
```

UG300-1.0J 63(75)

5 SSRAM プリミティブ 5.7 ROM16

);

### 5.7 ROM16


#### プリミティブの紹介

**ROM16** は、アドレス深さが **16**、データ幅が **1** の読み出し専用メモリで、メモリの内容は **INIT** によって初期化されます。

#### 機能の説明


ROM16 の読み出し操作では、対応するアドレスのデータが出力されます。そのタイミング図を図 5-9 に示します。

#### 図 5-9 ROM16 モードのタイミング図



#### ポート図

#### 図 5-10 ROM16 のポート図



#### ポートの説明

#### 表 5-14 ROM16 のポートの説明

ポート	I/O	説明
AD[3:0]	入力	アドレス入力信号
DO	出力	データ出力信号

#### パラメータの説明

#### 表 5-15 ROM16 のパラメータの説明

パラメータ	範囲	デフォルト	説明
INIT_0	16'h0000~16'hffff	16'h0000	ROM16 の初期値

UG300-1.0J 64(75)

5 SSRAM プリミティブ 5.7 ROM16

#### プリミティブのインスタンス化

プリミティブを直接インスタンス化するか、IP Core Generator で生成できます。詳しくは、6 IP の呼び出しを参照してください。

```
Verilog でのインスタンス化:
ROM16 instName (
     .AD(AD[3:0]),
     .DO(DOUT)
);
defparam instName.INIT_0=16'hfc00;
VHDL でのインスタンス化:
COMPONENT ROM16
     GENERIC (INIT:bit_vector:=X"0000");
     PORT(
           DO:OUT std logic;
           AD:IN std_logic_vector(3 downto 0)
       );
END COMPONENT;
uut:ROM16
    GENERIC MAP(INIT=>X"0000")
    PORT MAP (
         DO=>DOUT,
         AD=>AD
    );
```

UG300-1.0J 65(75)

# **6** IPの呼び出し

Gowin ソフトウェアの IP Core Generator は、IP コアの呼び出しをサポートします。ユーザーは、IP Core Generator の GUI でデータ幅、アドレス深さ、書き込みモード、及び読み出しモードを設定して IP モジュールを生成することができます。さらに、BSRAM と SSRAM を実装する方法は他に 2 つあります。1 つは、Gowin ソフトウェアのライブラリ・ファイルを呼び出し、そのポート及びパラメータを設定して IP モジュールを生成する方法です。もう1 つは、コードの合成時、合成ツールで自動的にBSRAM または SSRAM モードに合成する方法です。

IP Core Generator では、BSRAM モジュールは、シングルポート・モード、セミ・デュアルポート・モード、ECC 機能付きのセミ・デュアルポート・モード、デュアルポート・モード、および読み出し専用モードをサポートし、SSRAM モジュールはシングルポート・モード、セミ・デュアルポート・モード、および読み出し専用モードをサポートします。以下では、デュアルポート・モードの BSRAM、ECC 機能付きのセミ・デュアルポート・モードの BSRAM、およびシングルポート・モード SSRAM のを例に IP の呼び出しを紹介し、その他のモードについては、デュアルポート・モードの BSRAM とシングルポート・モードの SSRAM の呼び出し方法を参照してください。


## 6.1 デュアルポート・モードの BSRAM

デュアルポート・モードの BSRAM は、プリミティブの DPB および DPX9B により実装できます。IP Core Generator のインターフェースで "DPB" をクリックすると、右側に DPB の概要が表示されます。

#### IP の構成

IP Core Generator インターフェースで "DPB" をダブルクリックする と、DPB の "IP Customization" ウィンドウがポップアップします。この ウィンドウには "File" 構成タブ、"Options" 構成タブ、およびポート図 があります(図 6-1)。

UG300-1.0J 66(75)



#### 図 6-1 DPB IP の構成ウィンドウ

- **1. File** 構成タブ。**File** 構成タブは、生成される **IP** ファイルの構成に 使用されます。
- Device:対象デバイス。
- Part Number:部品番号。
- Language: IP を実現するハードウェア記述言語。右側のドロップダウン・リストからターゲット言語(Verilog または VHDL)を選択します。
- Module Name: 生成される IP ファイルのモジュール名。右側の テキストボックスで編集できます。 Module Name をプリミティブ 名と同じにすることはできません。同じである場合、エラーが報 告されます。
- File Name: 生成される IP ファイルのファイル名。右側のテキストボックスで再編集できます。
- Create In:生成される IP ファイルのパス。右側のテキストボックスでパスを直接編集するか、テキストボックスの右側にある選択ボタンを使用してパスを選択できます。

UG300-1.0J 67(75)

- 2. Options 構成タブ。Options 構成タブは IP のカスタマイズに使用されます。図 6-1 に示すように、A ポートと B ポートがあります。
- Data Width & Address Depth: アドレス深さ(Address Depth)とデータ幅(Data Width)を構成します。構成されたアドレス深さとデータ幅を 1 つのモジュールで実装できない場合、IP Core Generator は複数のモジュールをインスタンス化して実装します。
- Resource Usage: 現在の構成で使用される Block RAM、DFF、LUT、MUX の数を計算し、表示します。
- Read/Write Mode:読み出し/書き込みモードを構成します。DPB は以下のモードをサポートします。
  - 2つの読み出しモード: Bypass と Pipeline。
  - 3つの書き込みモード: Normal、Write-Through、Readbefore-Write。
- Reset Mode: リセットモード(同期モード "Synchronous" また は非同期モード "Asynchronous")を選択します。
- Initialization: 初期値を構成します。初期値は、2 進数、16 進数、またはアドレス付き 16 進数の形式で初期化ファイルに書き込まれます。 "Memory Initialization File"で選択される初期化ファイルは、手動で入力するか、Gowin ソフトウェアの"File > New > Memory Initialization File"をクリックすることにより生成できます。生成方法の詳細は『Gowin ソフトウェア ユーザーガイド(SUG100)』を参照してください。初期化ファイルの形式については7 初期化ファイルを参照してください。

#### 注記:

- Options 構成タブでは、DPB の Port A と Port B のアドレス深さ、データ幅、および読み出し/書き込みモードを個別に構成できます。
- DPB の Port A と Port B は同じ BSRAM に対して読み出しと書き込みを行うため、Port A と Port B の Address Depth\*Data Width の結果は同じでなければなりません。
- Options 構成の初期化ファイル(Memory initialization File)のデータ幅は Dimension Match で選択した Port のデータ幅と一致しなければなりません。
- Port A と Port B の Address Depth\*Data Width の結果が一致しない場合、Error メッセージがポップアップします。
- データ幅が一致しない場合、生成される DPB インスタンスの Init 値はデフォルトで 0 となり、そして Output ウィンドウで以下のメッセージがポップアップします: Error (MG2105): Initial values' width is unequal to user's width。
- 3. ポート図
- ポート図:現在の IP Core の構成結果を表示します。入力・出力ポートおよびそのビット幅は Options 構成に従ってリアルタイムで更新されます(図 6-1)。

UG300-1.0J 68(75)

● Options 構成での Port A と Port B のアドレス深さ "Address Depth" の構成はアドレスのビット幅に影響し、データ幅 "Data Width" の構成は入力データと出力データのビット幅に影響します。

#### 生成されるファイル

IP の構成が完了したら、構成ファイルの"File Name"によって命名された3つのファイルが生成されます:

- "gowin dpb.v" は完全な verilog モジュールです。
- "gowin dpb tmp.v"はIPのテンプレートファイルです。
- "gowin\_dpb.ipc"は IP の構成ファイルです。

#### 注記:

VHDL が設計の言語として選択されている場合、生成される最初の2つのファイル名のサフィックスは、vhd になります。


## 6.2 ECC 機能付きのセミ・デュアルポート・モードの BSRAM

ECC 機能付きのセミ・デュアルポート・モードの BSRAM(SDP36KE) は、プリミティブの SDP36KE により実装できます。IP Core Generator のインターフェースで "SDP36KE" をクリックすると、右側に SDP36KE の概要が表示されます。

#### IP の構成

IP Core Generator インターフェースで "SDP36KE" をダブルクリック すると、SDP36KE の IP Customization ウィンドウがポップアップしま す。このウィンドウには "File" 構成タブ、"Options" 構成タブ、および ポート図があります(図 6-2)。

UG300-1.0J 69(75)



#### 図 6-2 SDP36KE IP の構成ウィンドウ

- 1. File 構成タブ。File 構成タブは、生成される IP ファイルの構成に使用されます。SDP36KE の File 構成タブの使用はデュアルポート・モードと同様です。詳細については、6.1 デュアルポート・モードのBSRAM を参照してください。
  - 2. Options 構成タブ。Options 構成タブは IP のカスタマイズに使用されます。図 6-1 に示すように、A ポートと B ポートがあります。
  - Data Width & Address Depth: アドレス深さ(Address Depth)とデータ幅(Data Width)を構成します。構成されたアドレス深さとデータ幅を 1 つのモジュールで実装できない場合、IP Core Generator は複数のモジュールをインスタンス化して実装します。
  - ECC Mode: サポートされる ECC Mode を次に示します。
    - Standard: Encode と Decode をサポート。
    - Encode-Only: Encode のみをサポート。
    - Decode-Only: Decode のみをサポート。
  - Error Injection: 挿入されるエラーのビット数を構成します。 SDP36KE は、次のエラーのビット数をサポートします。
    - Single Bit Error Injection:シングルビ ッ ト・エ ラーを挿

UG300-1.0J 70(75)

入。

- Double Bit Error Injection:ダブルビット・エラーを挿入。
- Single and Double Bit Error Injection: シングルビット・エラーとダブルビット・エラーを挿入。
- Reset Mode: リセットモード(同期モード "Synchronous" また は非同期モード "Asynchronous")を選択します。
- 3. ポート図
- ポート図:現在の IP Core の構成結果を表示します。入力・出力ポートおよびそのビット幅は Options 構成に従ってリアルタイムで更新されます(図 6-2)。
- Options 構成での Port A と Port B のアドレス深さ "Address Depth" の構成はアドレスのビット幅に影響し、データ幅 "Data Width" の構成は入力データと出力データのビット幅に影響します。

#### 生成されるファイル

IP の構成が完了したら、"File Name" によって命名された3つのファイルが生成されます:

- "gowin\_sdp36ke.v" は完全な verilog モジュールです。
- "gowin sdp36ke tmp.v" は IP のテンプレートファイルです。
- "gowin\_sdp36ke.ipc.ipc"は IP の構成ファイルです。

#### 注記:

VHDL が設計の言語として選択されている場合、生成される最初の2つのファイル名のサフィックスは.vhd になります。


## 6.3 シングルポート・モードの SSRAM

RAM16S(シングルポート・モード)は、プリミティブの RAM16S1、RAM16S2、および RAM16S4 により実装できます。IP Core Generator のインターフェースで"RAM16S"をクリックすると、右側に RAM16Sの概要が表示されます。

#### IP の構成

IP Core Generator インターフェースで "RAM16S" をダブルクリック すると、RAM16S の "IP Customization" ウィンドウがポップアップします。このウィンドウには "File" 構成タブ、"Options" 構成タブ、および ポート図があります(図 6-3)。

UG300-1.0J 71(75)



#### 図 6-3 RAM16S IP の構成ウィンドウ

- 1. File 構成タブ。File 構成タブは、生成される IP ファイルの構成に使用されます。RAM16S の File 構成タブの使用はデュアルポート・モードと同様です。詳細については、6.1 デュアルポート・モードのBSRAM を参照してください。
  - 2. Options 構成タブ。Options 構成タブは IP のカスタマイズに使用されます。Options 構成タブを図 6-3 に示します。RAM16S のOptions 構成タブの使用はデュアルポート・モードと同様です。詳細については、6.1 デュアルポート・モードの BSRAM を参照してください。
  - 3. ポート図
  - ポート図:現在の IP Core の構成結果を表示します。入力・出力ポートおよびそのビット幅は Options 構成に従ってリアルタイムで更新されます(図 6-3)。
  - Options 構成でのアドレス深さ "Address Depth" の構成はアドレスのビット幅に影響し、データ幅 "Data Width" の構成は入力データと出力データのビット幅に影響します。

#### 生成されるファイル

IP の構成が完了したら、"File Name" によって命名された 3 つのファイルが生成されます:

● "gowin ram16s.v" は完全な verilog モジュールです。

UG300-1.0J 72(75)

- "gowin\_ram16s\_tmp.v"は IP のテンプレートファイルです。
- "gowin\_ram16s.ipc"は IP の構成ファイルです。

#### 注記:

VHDL が設計の言語として選択されている場合、生成される最初の2つのファイル名のサフィックスは.vhd になります。

UG300-1.0J 73(75)

7 初期化ファイル 7.1 2 進数形式(Bin File)

# **7** 初期化ファイル

BSRAM および SSRAM では、メモリの各ビットを 0 または 1 に初期化できます。初期値は、2 進数、16 進数、またはアドレス付き 16 進数の形式で初期化ファイルに書き込まれます。

# 7.1 2 進数形式(Bin File)

Bin ファイルは 2 進数 0 と 1 から成るテキストファイルです。行の数はメモリのアドレス深さ、列の数はメモリのデータ幅を表します。

#File\_format=Bin

#Address\_depth=16

#Data width=32

0000110000010000000100100010000

100000001001000010000001000000

01000001000000100000010000000

00100000100001001100000011000000

# 7.2 16 進数形式(Hex File)

Bin ファイルと同様で、Hex ファイルは 16 進数の 0~F で構成されています。行の数はメモリのアドレス深さを表し、各行のデータの 2 進数のビット数はメモリのデータ幅を表します。

#File format=Hex

#Address depth=8

#Data width=16

3A40

A<sub>28</sub>E

0B52

1C49

D602

UG300-1.0J 74(75)

0801

03E6

4C18

# 7.3 アドレス付き 16 進数(Address-Hex File)

Address-Hex ファイルは、データ記録があるアドレスとデータを記録します。アドレスとデータはすべて 16 進法数の 0~F から成り、各行のコロンの前はアドレスで、コロンの後はデータです。ファイルでは、書き込みデータおよびそのアドレスのみ記録し、記録のないアドレスのデータはデフォルトで 0 です。

#File format=AddrHex

#Address\_depth=256

#Data width=16

9:FFFF

23:00E0

2a:001F

30:1E00

UG300-1.0J 75(75)

