

Gowin プリミティブ ユーザーガイド

SUG283-3.0J, 2023-04-20

著作権について(2023)

著作権に関する全ての権利は、Guangdong Gowin Semiconductor Corporation に留保されています。

GOŴIN富云、

※、Gowin、GowinSynthesis、及びGOWINSEMIは、当社により、中国、 米国特許商標庁、及びその他の国において登録されています。商標又はサービスマークと して特定されたその他全ての文字やロゴは、それぞれの権利者に帰属しています。何れの 団体及び個人も、当社の書面による許可を得ず、本文書の内容の一部もしくは全部を、い かなる視聴覚的、電子的、機械的、複写、録音等の手段によりもしくは形式により、伝搬 又は複製をしてはなりません。

免責事項

当社は、GOWINSEMI Terms and Conditions of Sale (GOWINSEMI取引条件)に規定されている 内容を除き、(明示的か又は黙示的かに拘わらず)いかなる保証もせず、また、知的財産権 や材料の使用によりあなたのハードウェア、ソフトウェア、データ、又は財産が被った損 害についても責任を負いません。当社は、事前の通知なく、いつでも本文書の内容を変更 することができます。本文書を参照する何れの団体及び個人も、最新の文書やエラッタ(不 具合情報)については、当社に問い合わせる必要があります。

バージョン履歴

日付	バージョン	説明	
2017/04/20	1.0J	初版。	
2017/09/19	1.1J	 サポートされるデバイスを追加: GW1NR-4、GW1N-6、GW1N-9、GW1NR-9。 ELVDS_IOBUF、TLVDS_IOBUF、BUFG、BUFS、OSC、IEM を追加。 DSP プリミティブを更新。 ODDR/ODDRC、IDDR_MEM、IDES4_MEM、IDES8_MEM、RAM16S1, RAM16S2、RAM16S4、RAM16SDP1、RAM16SDP2、RAM16SDP4、ROM16 一部のport 名を更新。 OSC、PLL、DLLDLY の一部の Attribute を更新 一部のプリミティブのインスタンス化を更新。 MIPI_IBUF_HS、MIPI_IBUF_LP、MIPI_OBUF、IDES16、OSER16を追加。 CLKDIV の一部の Attribute を追加 	
2018/04/12	1.2J	VHDL でのプリミティブのインスタンス化を追加	
2018/08/08	1.3J	 サポートされるデバイスを追加: GW1N-2B、GW1N-4B、GW1NR-4B、GW1NR-6ES、GW1N-9ES、GW1NR-9ES、GW1NS-2、GW1NS-2C。 I3C_IOBUF、DHCEN を追加。 User Flash を追加。 EMPU を追加。 プリミティブ名称を更新 	
2018/10/26	1.4J	サポートされるデバイスを追加: GW1NZ-1、GW1NSR-2C。OSCZ、FLASH96KZ を追加。	
2018/11/15	1.5J	サポートされるデバイスを追加: GW1NSR-2;GW1N-6ES、GW1N-9ES、GW1NR-9ES を削除。	
2019/01/26	1.6J	 CLKDIV の 8 分周が GW1NS-2 をさらにサポート。 TLVDS_TBUF/OBUF をサポートするデバイスから GW1N-1 を削除。 	
2019/02/25	1.7J	TLVDS_IOBUF をサポートするデバイスから GW1N-1 を削除。	
2019/05/20	1.8J	 GW1N-1S のサポートを追加。 MIPI_IBUF を追加 OSCH を追加。 SPMI を追加。 I3C を追加 OSC をサポートするデバイスを更新。 	
2019/10/20	1.9J	IOB、BSRAM、CLOCK モジュールを更新。	
2019/11/28	2.0J	 GSR、INV などの Miscellaneous モジュールを追加。 サポートされるデバイスの情報を更新。 FLASH64KZ を追加、FLASH96KZ を削除。 	
2020/01/16	2.1J	● IODELAYA、rPLL、PLLVR、CLKDIV2 を追加。	

日付	バージョン	説明	
		 DPB/DPX9B、SDPB/SDPX9B、rSDP/rSDPX9、rROM/rROMX9、pROM/pROMX9を追加。 EMCU、BANDGAP、FLASH64Kを追加。 IODELAY、PLL、CLKDIV、OSC、DQCEを更新。 FF、LATCHの配置ルールを追加。 GW2A-55Cのサポートを追加。 GW1N-6/GW1N-9/GW1NR-9でのDP/DPX9、DPB/DPX9Bの使用を無効にする。 IOLOGICでregisterの説明を追加。 GW1NZ-1でのDP/DPBの1,2,4,8 ビット幅、DPX9/DPX9の9ビット幅を無効にする。 GW1NS-2、GW1NS-2C、GW1NSR-2、GW1NSR-2C、GW1NSE-2C 	
2020/03/09	2.2J	での DP/DPX9、DPB/DPX9B の使用を無効にする。 ■ OSCF の OSCEN ポートの説明を追加。 ■ PLL/rPLL/PLLVR のパラメータの説明を更新。	
2020/06/08	2.3J	 デバイス GW1N-2、GW1N-2B、および GW1N-6を削除。 GW1N-9C、GW1NR-9Cを追加。 IODELAYC、DHCENC、DCCを追加。 MIPI_IBUF の機能の説明を追加。 MIPI_IBUF_HS、MIPI_IBUF_LP、DLLを削除。 LUT5、MUX8 のポート図を追加。 VCC、GNDを追加。 PLLVR、FLASH64K、BUFS、EMPU、CLKDIV2 プリミティブの紹介を更新。 DP/DPX9、ROM/ROMX9、SDP/SDPX9、rSDP/rSDPX9、rROM/rROMX9、PLL を削除。 Iologic のセクションの構造を調整し、ポート説明図のタイトルを統一。 	
2020/09/11	2.4J	ADC、BANDGAP、SPMI、および I3C IP の呼び出しの説明を追加。	
2020/12/30	2.5J	チャプター「2 CFU」の説明を更新。	
2021/07/22	2.6J	 ■ activeFlash を追加。 ■ IP 呼び出しの図面を更新。 ● デバイス(GW1NZ-1C、GW1N-2、GW1N-2B、GW1N-1P5、GW1N-1P5B、GW1NR-2、GW1NR-2B)のサポートを追加。 	
2021/10/28	2.7J	activeFlash の説明を更新。	
2022/07/22	2.8J	OTP モジュールを追加。SAMB モジュールを追加。	
2022/10/28	2.9J	MCU、USB20_PHY、および ADC を削除。	
2023/04/20	3.0J	Arora Vデバイスの内容を追加。	

目次

目	目次	i
図	凶一覧	ii
表	长一覧	iii
1	IOB	1
	CFU	
	Memory	
4	DSP	4
5	Clock	5
6	User Flash	6
7	EMPU	7
	7.1 EMCU	7
8	その他	20
	8.1 GSR	20
	8.2 INV	21
	8.3 VCC	22
	8.4 GND	
	8.5 BANDGAP	
	8.6 SPMI	
	8.7 I3C	
	8.9 OTP	
	8.10 SAMB	
	8.11 CMSER	
	8 12 CMSFRA	53

図一覧

図 7-1 EMCU のボート図	8
図 8-1 GSR のポート図	20
図 8-2 INV のポート図	21
図 8-3 VCC のポート図	22
図 8-4 GND のポート図	23
図 8-5 BANDGAP のポート図	24
図 8-6 BandGap IP の構成ウィンドウ	25
図 8-7 SPMI のポート図	27
図 8-8 SPMI IP の構成ウィンドウ	30
図 8-9 I3C のポート図	32
図 8-10 I3C IP の構成ウィンドウ	39
図 8-11 activeFlash のポート図	41
図 8-12 GW2AN の OTP のポート図	43
図 8-13 Arora V の OTP のポート図	43
図 8-14 GW2AN の SAMB のポート図	46
図 8-15 Arora V の SAMB のポート図	46
図 8-16 CMSER のポート図	49
図 8-17 CMSFRA のポート図	53

表一覧

表 7-1 EMCU 対応デバイス	7
表 7-2 EMCU のポートの説明	9
表 8-1 GSR のポートの説明	20
表 8-2 INV のポートの説明	21
表 8-3 VCC のポートの説明	22
表 8-4 GND のポートの説明	23
表 8-5 BANDGAP 対応デバイス	24
表 8-6 BANDGAP のポートの説明	24
表 8-7 SPMI 対応デバイス	27
表 8-8 SPMI のポートの説明	27
表 8-9 I3C 対応デバイス	32
表 8-10 I3C のポートの説明	32
表 8-11 activeFlash 対応デバイス	41
表 8-12 activeFlash のポートの説明	41
表 8-13 OTP 対応デバイス	43
表 8-14 GW2AN の OTP のポートの説明	43
表 8-15 Arora V の OTP の説明	43
表 8-16 Arora V の OTP のパラメータの説明	44
表 8-17 SAMB 対応デバイス	46
表 8-18 GW2AN の SAMB のポートの説明	46
表 8-19 Arora V の SAMB のポートの説明	46
表 8-20 Arora V の SAMB のパラメータの説明	47
表 8-21 CMSER 対応デバイス	49
表 8-22 CMSER のポートの説明	49
表 8-23 CMSERA 対応デバイス	53
表 8-24 CMSERA のポートの説明	53

$\mathbf{1}_{\scriptscriptstyle{\mathrm{IOB}}}$

IOB には、入出力バッファー(IO Buffer)、入出力ロジック(IO Logic)が含まれます。Arora Vデバイスの IO Buffer プリミティブおよび IO Logic プリミティブについては、『Arora V プログラマブル汎用 IO(GPIO)ユーザーガイド(UG304)』、その他のデバイスの場合は、『Gowin プログラマブル汎用 IO(GPIO)ユーザーガイド(UG289)』を参照してください。

SUG283-3.0J 1(56)

2_{CFU}

コンフィギャラブル機能ユニット(CFU)とコンフィギャラブル論理ユニット(CLU)は、Gowin FPGA 製品のコアを構成する 2 つの基本構成要素です。各基本構成要素は、4 つのコンフィギャラブル論理セクション(CLS)と対応するコンフィギャラブル配線ユニット(CRU)で構成されます。CLU内の CLS は、LUT、ALU、および ROM として構成することができ、SRAMとして構成することはできません。CFU内の CLS は、アプリケーションシナリオに応じて、LUT、ALU、SRAM、および ROM として構成することができます。Arora Vデバイスの CFU プリミティブについては、『Arora V FPGA 製品コンフィギャラブル機能ユニット(CFU)ユーザーガイド(UG303)』、その他のデバイスの場合は、『Gowin コンフィギャラブル機能ユニット(CFU)ユーザーガイド(UG288)』を参照してください。

SUG283-3.0J 2(56)

$\mathbf{3}_{\text{Memory}}$

Gowin FPGA 製品には、ブロック SRAM(BSRAM)と分散 SRAM(SSRAM)を含む豊富なメモリリソースがあります。Arora Vデバイスの BSRAM/SSRAM プリミティブについては、『Arora V BSRAM & SSRAM ユーザーガイド(UG300)』、その他のデバイスの場合は、『Gowin BSRAM & SSRAM ユーザーガイド(UG285)』を参照してください。

SUG283-3.0J 3(56)

$oldsymbol{4}_{ ext{DSP}}$

Gowin FPGA 製品には、豊富な DSP リソースがあります。Arora Vデバイスの DSP プリミティブについては、『Arora V DSP ユーザーガイド ($\underline{\text{UG305}}$)』、その他のデバイスの場合は、『Gowin DSP ユーザーガイド ($\underline{\text{UG287}}$)』を参照してください。

SUG283-3.0J 4(56)

5 Clock

GOWIN セミコンダクターFPGA 製品は、直接にデバイスのあらゆるリソースに接続される専用のグローバルクロック(GCLK(PCLK および SCLK を含む))を提供しています。さらに、位相同期回路(PLL)、高速クロック (HCLK)、および DQS 等のクロックリソースも提供されています。Arora V デバイスの CLOCK プリミティブについては、『Arora V Clock ユーザーガイド(UG306)』、その他のデバイスの場合は、『Gowin Clock ユーザーガイド(UG286)』を参照してください。

SUG283-3.0J 5(56)

6 User Flash

Gowin LittleBee®ファミリーFPGA 製品は、User Flash を提供します。 サポートされる User Flash の容量は、FPGAデバイスによって異なります。 Flash プリミティブの詳細については、『Gowin User Flash ユーザーガイド (UG295)』を参照してください。

SUG283-3.0J 6(56)

 7_{EMPU}

7.1 EMCU

プリミティブの紹介

EMCU(ARM Cortex-M3 Microcontroller Unit)は、ARM Cortex-M3 ベースのマイクロプロセッサです。32 ビット AHB/APB のバスモードを採用しています。内部では2つの UART、2つの Timer、及び Watchdog が実装されています。また、外部には16 ビットの GPIO、2つの UART、JTAG、6つの User Interrupt インターフェースが提供されています。また、AHB Flash 読み出しインターフェース、AHB Sram 書き込み/読み出しインターフェースも利用可能です。さらに、外部には2つの AHB バス拡張インターフェースも1つの APB バス拡張インターフェースが提供されています。EMCUは、割り込み処理機能を強化し、FLASH インターフェースを改善したと同時に、MCU の動作周波数も高めています。

サポートされるデバイス

表 7-1 EMCU 対応デバイス

ファミリー	シリーズ	デバイス
	GW1NS	GW1NS-4C
LittleBee®	GW1NSR	GW1NSR-4C
	GW1NSER	GW1NSER-4C

SUG283-3.0J 7(56)

ポート図 図 7-1 EMCU のポート図



SUG283-3.0J 8(56)

ポートの説明

表 7-2 EMCU のポートの説明

ポート	I/O	説明
FCLK	入力	Free running clock
PORESETN	入力	Power on reset
SYSRESETN	入力	システムリセット
RTCSRCCLK	入力	Used to generate RTC clock
IOEXPINPUTI[15:0]	入力	IOEXPINPUTI
UART0RXDI	入力	UART0RXDI
UART1RXDI	入力	UART1RXDI
SRAM0RDATA[31:0]	入力	SRAM Read data bus
TARGFLASH0HRDATA[31:0]	入力	TARGFLASH0, HRDATA
TARGFLASH0HRUSER[2:0]	入力	TARGFLASH0, HRUSER
TARGFLASH0HRESP	入力	TARGFLASH0, HRESP
TARGFLASH0EXRESP	入力	TARGFLASH0, EXRESP
TARGFLASH0HREADYOUT	入力	TARGFLASH0, EXRESP
TARGEXP0HRDATA[31:0]	入力	TARGEXP0, HRDATA
TARGEXP0HREADYOUT	入力	TARGEXP0, HREADY
TARGEXP0HRESP	入力	TARGEXP0, HRESP
TARGEXP0EXRESP	入力	TARGEXP0, EXRESP
TARGEXP0HRUSER[2:0]	入力	TARGEXP0, HRUSER
INITEXP0HSEL	入力	INITEXP0, HSELx
INITEXP0HADDR[31:0]	入力	INITEXP0, HADDR
INITEXP0HTRANS[1:0]	入力	INITEXP0, HTRANS
INITEXP0HWRITE	入力	INITEXP0, HWRITE
INITEXP0HSIZE[2:0]	入力	INITEXP0, HSIZE
INITEXP0HBURST[2:0]	入力	INITEXP0, HBURST
INITEXP0HPROT[3:0]	入力	INITEXP0, HPROT
INITEXP0MEMATTR[1:0]	入力	INITEXP0, MEMATTR
INITEXP0EXREQ	入力	INITEXP0, EXREQ
INITEXP0HMASTER[3:0]	入力	INITEXP0, HMASTER
INITEXP0HWDATA[31:0]	入力	INITEXP0, HWDATA
INITEXP0HMASTLOCK	入力	INITEXP0, HMASTLOCK
INITEXP0HAUSER	入力	INITEXP0, HAUSER
INITEXP0HWUSER[3:0]	入力	INITEXP0, HWUSER
APBTARGEXP2PRDATA[31:0]	入力	APBTARGEXP2, PRDATA
APBTARGEXP2PREADY	入力	APBTARGEXP2, PREADY

SUG283-3.0J 9(56)

I/O	説明
入力	APBTARGEXP2, PSLVERR
入力	The MTXREMAP signals control the remapping of the boot memory range.
入力	Debug TMS
入力	Debug TDI
入力	Test reset
入力	Test clock / SWCLK
入力	Output clock, used by the TPA to sample the other pins
入力	Output clock, used by the TPA to sample the other pins
入力	GPINT
出力	IOEXPOUTPUTO
出力	IOEXPOUTPUTENO
出力	UART0TXDO
出力	UART1TXDO
出力	UART0BAUDTICK
出力	UART1BAUDTICK
出力	INTMONITOR
出力	SRAM/Flash Chip reset
出力	SRAM address
出力	SRAM Byte write enable
出力	SRAM Write data
出力	SRAM Chip select
出力	TARGFLASH0, HSELx
出力	TARGFLASH0, HADDR
出力	TARGFLASH0, HTRANS
出力	TARGFLASH0, HSIZE
出力	TARGFLASH0, HBURST
出力	TARGFLASH0, HREADYOUT
出力	TARGEXP0, HSELx
出力	TARGEXP0, HADDR
出力	TARGEXP0, HTRANS
出力	TARGEXP0, HWRITE
出力	TARGEXP0, HSIZE
出力	TARGEXP0, HBURST
出力	TARGEXP0, HPROT
出力	TARGEXP0, MEMATTR
出力	TARGEXP0, EXREQ
	入 入 入 入 入 入 入 入 入 入 入 入 入 入

ポート	I/O	説明
TARGEXP0HMASTER[3:0]	出力	TARGEXP0, HMASTER
TARGEXP0HWDATA[31:0]	出力	TARGEXP0, HWDATA
TARGEXP0HMASTLOCK	出力	TARGEXP0, HMASTLOCK
TARGEXP0HREADYMUX	出力	TARGEXP0, HREADYOUT
TARGEXP0HAUSER	出力	TARGEXP0, HAUSER
TARGEXP0HWUSER[3:0]	出力	TARGEXP0, HWUSER
INITEXP0HRDATA[31:0]	出力	INITEXP0, HRDATA
INITEXP0HREADY	出力	INITEXP0, HREADY
INITEXP0HRESP	出力	INITEXP0, HRESP
INITEXP0EXRESP	出力	INITEXP0,EXRESP
INITEXP0HRUSER[2:0]	出力	INITEXP0, HRUSER
APBTARGEXP2PSTRB[3:0]	出力	APBTARGEXP2, PSTRB
APBTARGEXP2PPROT[2:0]	出力	APBTARGEXP2, PPROT
APBTARGEXP2PSEL	出力	APBTARGEXP2, PSELx
APBTARGEXP2PENABLE	出力	APBTARGEXP2, PENABLE
APBTARGEXP2PADDR[11:0]	出力	APBTARGEXP2, PADDR
APBTARGEXP2PWRITE	出力	APBTARGEXP2, PWRITE
APBTARGEXP2PWDATA[31:0]	出力	APBTARGEXP2, PWDATA
DAPTDO	出力	Debug TDO
DAPJTAGNSW	出力	JTAG or Serial-Wire selection JTAG mode(1) or SW mode(0)
DAPNTDOEN	出力	TDO output pad control signal
TPIUTRACEDATA[3:0]	出力	Output data
TPIUTRACECLK	出力	Output clock, used by the TPA to sample the other pins

プリミティブのインスタンス化

Verilog でのインスタンス化:

MCU u_sse050_top_syn (

.FCLK(fclk),

.PORESETN(poresetn),

.SYSRESETN(sysresetn),

.RTCSRCCLK(rtcsrcclk),

.IOEXPINPUTI(ioexpinputi[15:0]),

.IOEXPOUTPUTO(ioexpoutputo[15:0]),

.IOEXPOUTPUTENO(ioexpoutputeno[15:0]),

.UART0RXDI(uart0rxdi),

SUG283-3.0J 11(56)

```
.UART0TXDO(uart0txdo),
.UART1RXDI(uart1rxdi),
.UART1TXDO(uart1txdo),
.SRAM0RDATA(sram0rdata[31:0]),
.SRAM0ADDR(sram0addr[12:0]),
    .SRAM0WREN(sram0wren[3:0]),
    .SRAM0WDATA(sram0wdata[31:0]),
    .SRAM0CS(sram0cs),
    .MTXHRESETN(mtxhreset),
    .TARGFLASH0HSEL(targflash0hsel),
    .TARGFLASH0HADDR(targflash0haddr[28:0]),
    .TARGFLASH0HTRANS(targflash0htrans[1:0]),
    .TARGFLASH0HSIZE(targflash0hsize[2:0]),
    .TARGFLASH0HBURST(targflash0hburst[2:0]),
    .TARGFLASH0HREADYMUX(targflash0hreadymux),
    .TARGFLASH0HRDATA(targflash0hrdata[31:0]),
    .TARGFLASH0HRUSER(targflash0hruser[2:0]),
    .TARGFLASH0HRESP(targflash0hresp),
    .TARGFLASH0EXRESP(targflash0exresp),
    .TARGFLASH0HREADYOUT(targflash0hreadyout),
    .TARGEXP0HSEL(targexp0hsel),
    .TARGEXP0HADDR(targexp0haddr[31:0]),
    .TARGEXP0HTRANS(targexp0htrans[1:0]),
    .TARGEXP0HWRITE(targexp0hwrite),
    .TARGEXP0HSIZE(targexp0hsize[2:0]),
    .TARGEXP0HBURST(targexp0hburst[2:0]),
    .TARGEXP0HPROT(targexp0hprot[3:0]),
    .TARGEXP0MEMATTR(targexp0memattr[1:0]),
    .TARGEXP0EXREQ(targexp0exreq),
    .TARGEXP0HMASTER(targexp0hmaster[3:0]),
    .TARGEXP0HWDATA(targexp0hwdata[31:0]),
    .TARGEXP0HMASTLOCK(targexp0hmastlock),
    .TARGEXP0HREADYMUX(targexp0hreadymux),
    .TARGEXP0HAUSER(targexp0hauser),
    .TARGEXP0HWUSER(targexp0hwuser[3:0]),
    .TARGEXP0HRDATA(targexp0hrdata[31:0]),
    .TARGEXP0HREADYOUT(targexp0hreadyout),
    .TARGEXP0HRESP(targexp0hresp),
```

SUG283-3.0J 12(56)

```
.TARGEXP0EXRESP(targexp0exresp),
.TARGEXP0HRUSER(targexp0hruser[2:0]),
.INITEXP0HSEL(initexp0hsel),
.INITEXP0HADDR(initexp0haddr[31:0]),
.INITEXP0HTRANS(initexp0htrans[1:0]),
.INITEXP0HWRITE(initexp0hwrite),
.INITEXP0HSIZE(initexp0hsize[2:0]),
.INITEXP0HBURST(initexp0hburst[2:0]),
.INITEXP0HPROT(initexp0hprot[3:0]),
.INITEXP0MEMATTR(initexp0memattr[1:0]),
.INITEXP0EXREQ(initexp0exreq),
.INITEXP0HMASTER(initexp0hmaster[3:0]),
.INITEXP0HWDATA(initexp0hwdata[31:0]),
.INITEXP0HMASTLOCK(initexp0hmastlock),
.INITEXP0HAUSER(initexp0hauser),
.INITEXP0HWUSER(initexp0hwuser[3:0]),
.INITEXP0HRDATA(initexp0hrdata[31:0]),
.INITEXP0HREADY(initexp0hready),
.INITEXP0HRESP(initexp0hresp),
.INITEXP0EXRESP(initexp0exresp),
.INITEXP0HRUSER(initexp0hruser[2:0]),
.APBTARGEXP2PSEL(apbtargexp2psel),
.APBTARGEXP2PENABLE(apbtargexp2penable),
.APBTARGEXP2PADDR(apbtargexp2paddr[11:0]),
.APBTARGEXP2PWRITE(apbtargexp2pwrite),
.APBTARGEXP2PWDATA(apbtargexp2pwdata[31:0]),
.APBTARGEXP2PRDATA(apbtargexp2prdata[31:0]),
.APBTARGEXP2PREADY(apbtargexp2pready),
.APBTARGEXP2PSLVERR(apbtargexp2pslverr),
.APBTARGEXP2PSTRB(apbtargexp2pstrb[3:0]),
.APBTARGEXP2PPROT(apbtargexp2pprot[2:0]),
.MTXREMAP(mtxremap[3:0]),
.DAPSWDITMS(dapswditms),
.DAPTDI(daptdi),
.DAPTDO(daptdo),
.DAPNTRST(dapntrst),
.DAPSWCLKTCK(dapswclk_tck),
.DAPNTDOEN(dapntdoen),
```

SUG283-3.0J 13(56)

```
.DAPJTAGNSW(dapjtagnsw),
 .TPIUTRACEDATA(tpiutracedata[3:0]),
 .TPIUTRACECLK(tpiutraceclk),
 .FLASHERR(flasherr),
  .GPINT(gpint),
 .FLASHINT(flashint)
);
VHDL でのインスタンス化:
COMPONENT MCU
     PORT(
FCLK: IN std logic;
PORESETN: IN std logic;
SYSRESETN: IN std logic;
RTCSRCCLK: IN std logic;
UARTORXDI: IN std logic;
UART1RXDI:IN std_logic;
CLK: IN std logic;
RESET: IN std logic;
IOEXPINPUTI:IN std_logic_vector(15 downto 0);
SRAM0RDATA:IN std_logic_vector(31 downto 0);
TARGFLASH0HRDATA:IN std_logic_vector(31 downto 0);
TARGFLASH0HRUSER:IN std logic vector(2 downto 0);
TARGFLASH0HRESP: IN std logic;
TARGFLASH0EXRESP:IN std_logic;
TARGFLASH0HREADYOUT: IN std logic;
TARGEXP0HRDATA: IN std logic vector(31 downto 0);
TARGEXP0HREADYOUT:IN std_logic;
TARGEXP0HRESP: IN std logic;
TARGEXP0EXRESP:IN std_logic;
TARGEXP0HRUSER: IN std logic vector(2 downto 0);
INITEXP0HSEL: IN std logic;
INITEXP0HADDR: IN std_logic_vector(31 downto 0);
INITEXP0HTRANS: IN std logic vector(1 downto 0);
INITEXP0HWRITE: IN std logic;
INITEXP0HSIZE: IN std_logic_vector(2 downto 0);
INITEXP0HBURST: IN std logic vector(2 downto 0);
INITEXP0HPROT: IN std_logic_vector(3 downto 0);
INITEXPOMEMATTR: IN std logic vector(1 downto 0);
```

SUG283-3.0J 14(56)

```
INITEXP0EXREQ: IN std logic;
INITEXP0HMASTER: IN std_logic_vector(3 downto 0);
INITEXP0HWDATA: IN std logic vector(31 downto 0);
INITEXP0HMASTLOCK: IN std_logic;
INITEXP0HAUSER: IN std logic;
INITEXP0HWUSER: IN std logic vector(3 downto 0);
APBTARGEXP2PRDATA: IN std logic_vector(3 downto 0);
APBTARGEXP2PREADY: IN std logic;
APBTARGEXP2PSLVERR: IN std logic;
MTXREMAP: IN std_logic_vector(3 downto 0);
DAPSWDITMS: IN std logic;
DAPTDI: IN std logic;
DAPNTRST: IN std logic;
DAPSWCLKTCK: IN std logic;
FLASHERR: IN std_logic;
FLASHINT: IN std logic;
GPINT: IN std logic;
IOEXPOUTPUTO:OUT std_logic_vector(15 downto 0);
IOEXPOUTPUTENO:OUT std logic vector(15 downto 0);
IOEXPINPUTI:OUT std logic vector(15 downto 0);
UART0TXDO: OUT std logic;
UART1TXDO: OUT std logic;
UART0BAUDTICK: OUT std logic;
UART1BAUDTICK: OUT std logic;
INTMONITOR: OUT std logic;
MTXHRESETN: OUT std_logic;
SRAM0ADDR:OUT std logic vector(12 downto 0);
SRAM0WREN:OUT std logic vector(3 downto 0);
SRAM0WDATA:OUT std_logic_vector(31 downto 0);
SRAM0CS: OUT std logic;
TARGFLASH0HSEL: OUT std logic;
TARGFLASH0HREADYMUX: OUT std logic;
SRAMORDATA:OUT std logic vector(31 downto 0);
TARGFLASH0HADDR:OUT std_logic_vector(28 downto 0);
TARGFLASH0HTRANS:OUT std logic vector(1 downto 0);
TARGFLASH0HSIZE:OUT std logic vector(2 downto 0);
TARGFLASH0HBURST:OUT std_logic_vector(2 downto 0);
TARGFLASH0HRDATA:OUT std logic vector(31 downto 0);
```

SUG283-3.0J 15(56)

```
TARGEXP0HADDR:OUT std_logic_vector(31 downto 0);
TARGEXP0HSEL: OUT std_logic;
TARGEXP0HWRITE: OUT std logic;
TARGEXP0EXREQ: OUT std logic;
TARGEXP0HMASTLOCK: OUT std logic;
TARGEXP0HREADYMUX: OUT std logic;
TARGEXP0HAUSER: OUT std logic;
INITEXP0HREADY: OUT std logic;
INITEXP0HRESP: OUT std logic;
INITEXP0EXRESP: OUT std_logic;
TARGEXP0HTRANS:OUT std logic vector(1 downto 0);
TARGEXP0HSIZE:OUT std logic vector(2 downto 0);
TARGEXP0HBURST:OUT std logic vector(2 downto 0);
TARGEXP0HPROT:OUT std logic vector(3 downto 0);
TARGEXP0MEMATTR:OUT std_logic_vector(1 downto 0);
TARGEXP0HMASTER:OUT std logic vector(3 downto 0);
TARGEXP0HWDATA:OUT std logic vector(31 downto 0);
TARGEXP0HWUSER:OUT std_logic_vector(3 downto 0);
INITEXP0HRDATA:OUT std_logic_vector(31 downto 0);
INITEXP0HRUSER:OUT std logic vector(2 downto 0);
APBTARGEXP2PSTRB:OUT std logic vector(3 downto 0);
APBTARGEXP2PPROT:OUT std_logic_vector(2 downto 0);
APBTARGEXP2PADDR:OUT std logic vector(11 downto 0);
APBTARGEXP2PWDATA:OUT std logic vector(31 downto 0);
TPIUTRACEDATA:OUT std logic vector(3 downto 0);
APBTARGEXP2PSEL: OUT std logic;
APBTARGEXP2PENABLE: OUT std logic;
APBTARGEXP2PWRITE: OUT std logic;
DAPTDO: OUT std logic;
DAPJTAGNSW: OUT std logic;
DAPNTDOEN: OUT std logic;
TPIUTRACECLK: OUT std logic;
END COMPONENT;
uut: MCU
   PORT MAP (
FCLK=> fclk;
```

SUG283-3.0J 16(56)

);

PORESETN=> poresetn;

SYSRESETN=> sysresetn;

RTCSRCCLK=> rtcsrcclk;

UART0RXDI=> uart0rxdi;

UART1RXDI=> uart1rxdi;

CLK=>clk,

RESET=>reset,

IOEXPINPUTI=>ioexpinputi,

SRAM0RDATA=>sram0rdata,

TARGFLASH0HRDATA=>targflash0hrdata,

TARGFLASH0HRUSER=>targflash0hruser,

TARGFLASH0HRESP=>targflash0hresp,

TARGFLASH0EXRESP=>targflash0exresp,

TARGFLASH0HREADYOUT=>targflash0hreadyout,

TARGEXP0HRDATA=>targexp0hrdata,

TARGEXP0HREADYOUT=>targexp0hreadyout,

TARGEXP0HRESP=>targexp0hresp,

TARGEXP0EXRESP=>targexp0exresp,

TARGEXP0HRUSER=>targexp0hruser,

INITEXP0HSEL=>initexp0hsel,

INITEXP0HADDR=>initexp0haddr,

INITEXP0HTRANS=>initexp0htrans,

INITEXP0HWRITE=>initexp0hwrite,

INITEXP0HSIZE=>initexp0hsize,

INITEXP0HBURST=>initexp0hburst,

INITEXP0HPROT=>initexp0hprot,

INITEXP0MEMATTR=>initexp0memattr,

INITEXP0EXREQ=>initexp0exreq,

INITEXP0HMASTER=>initexp0hmaster,

INITEXP0HWDATA=>initexp0hwdata,

INITEXP0HMASTLOCK=>initexp0hmastlock,

INITEXP0HAUSER=>initexp0hauser,

INITEXP0HWUSER=>initexp0hwuser,

APBTARGEXP2PRDATA=>apbtargexp2prdata,

APBTARGEXP2PREADY=>apbtargexp2pready,

APBTARGEXP2PSLVERR=>apbtargexp2pslverr,

MTXREMAP=>mtxremap,

DAPSWDITMS=>dapswditms,

SUG283-3.0J 17(56)

DAPTDI=>daptdi,

DAPNTRST=>dapntrst,

DAPSWCLKTCK=>dapswclktck,

FLASHERR=>flasherr,

FLASHINT=>flashint,

GPINT=>gpint,

IOEXPOUTPUTO=>ioexpoutputo,

IOEXPOUTPUTENO=>ioexpoutputeno,

IOEXPINPUTI=>ioexpinputi,

UART0TXDO=>uart0txdo,

UART1TXDO=>uart1txdo,

UART0BAUDTICK=>uart0baudtick,

UART1BAUDTICK=>uart1baudtick,

INTMONITOR=>intmonitor,

MTXHRESETN=>mtxhresetn,

SRAM0ADDR=>sram0addr,

SRAM0WREN=>sram0wren.

SRAM0WDATA=>sram0wdata,

SRAM0CS=>sram0cs,

TARGFLASH0HSEL=>targflash0hsel,

TARGFLASH0HREADYMUX=>targflash0hreadymux,

SRAM0RDATA=>sram0rdata,

TARGFLASH0HADDR=>targflash0haddr,

TARGFLASH0HTRANS=>targflash0htrans,

TARGFLASH0HSIZE=>targflash0hsize,

TARGFLASH0HBURST=>targflash0hburst,

TARGFLASH0HRDATA=>targflash0hrdata,

TARGEXP0HADDR=>targexp0haddr,

TARGEXP0HSEL=>targexp0hsel,

TARGEXP0HWRITE=>targexp0hwrite,

TARGEXP0EXREQ=>targexp0exreq,

TARGEXP0HMASTLOCK=>targexp0hmastlock,

TARGEXP0HREADYMUX=>targexp0hreadymux,

TARGEXP0HAUSER=>targexp0hauser,

INITEXP0HREADY=>initexp0hready,

INITEXP0HRESP=>initexp0hresp,

INITEXP0EXRESP=>initexp0exresp,

TARGEXP0HTRANS=>targexp0htrans,

SUG283-3.0J 18(56)

TARGEXP0HSIZE=>targexp0hsize, TARGEXP0HBURST=>targexp0hburst, TARGEXP0HPROT=>targexp0hprot, TARGEXP0MEMATTR=>targexp0memattr, TARGEXP0HMASTER=>targexp0hmaster, TARGEXP0HWDATA=>targexp0hwdata, TARGEXP0HWUSER=>targexp0hwuser, INITEXP0HRDATA=>initexp0hrdata, INITEXP0HRUSER=>initexp0hruser, APBTARGEXP2PSTRB=>apbtargexp2pstrb, APBTARGEXP2PPROT=>apbtargexp2pprot, APBTARGEXP2PADDR=>apbtargexp2paddr, APBTARGEXP2PWDATA=>apbtargexp2pwdata, TPIUTRACEDATA=>tpiutracedata, APBTARGEXP2PSEL=>apbtargexp2psel, APBTARGEXP2PENABLE=>apbtargexp2penable, APBTARGEXP2PWRITE=>apbtargexp2pwrite, DAPTDO=>daptdo, DAPJTAGNSW=>dapjtagnsw, DAPNTDOEN=>dapntdoen, TPIUTRACECLK=>tpiutraceclk);

SUG283-3.0J 19(56)

8その他 **8.1 GSR**

8その他

8.1 **GSR**

プリミティブの紹介

GSR(Global Set/Reset)は、グローバルセット/リセット機能を実装できるグローバルセット/リセットモジュールであり、アクティブ Low です。 通常、High レベルに接続されていますが、動的に制御したい場合は、外部信号を接続してそれを Low にプルダウンすることで、レジスタなどのモジュールのセット/リセットを実現できます。

ポート図

図 8-1 GSR のポート図



ポートの説明

表 8-1 GSR のポートの説明

ポート名	I/O	説明
GSRI	入力	GSR 入力、アクティブ Low

プリミティブのインスタンス化

SUG283-3.0J 20(56)

8その他 **8.2 INV**

```
GSRI:IN std_logic
);
END COMPONENT;
gsr_inst:GSR
PORT MAP(
GSRI => GSRI
);
```

8.2 INV

```
プリミティブの紹介
INV (Inverter) は、インターバーです。
ポート図
図 8-2 INV のポート図
INV
O
```

ポートの説明

表 8-2 INV のポートの説明

ポート名	I/O	説明
I	入力	INV データ入力
0	出力	INV データ出力

プリミティブのインスタンス化

SUG283-3.0J 21(56)

8.3 VCC

```
uut:INV
PORT MAP(
O => O,
I => I
);
```


8.3 VCC

プリミティブの紹介

ロジック・ハイレベル・ジェネレーターです。

ポート図

図 8-3 VCC のポート図



ポートの説明

表 8-3 VCC のポートの説明

ポート名	I/O	説明
V	出力	VCC 出力

プリミティブのインスタンス化

```
Verilog でのインスタンス化:
VCC uut (
.V(V)
);
VHDL でのインスタンス化:
COMPONENT VCC
PORT (
V:OUT std_logic
);
END COMPONENT;
uut:VCC
PORT MAP(
V => V
);
```

SUG283-3.0J 22(56)

8 その他 **8.4 GND**

8.4 GND

);

プリミティブの紹介

ロジック・ローレベル・ジェネレーターです。

ポート図

図 8-4 GND のポート図



ポートの説明

表 8-4 GND のポートの説明

ポート名	I/O	説明
G	出力	GND 出力

プリミティブのインスタンス化

SUG283-3.0J 23(56)

8 その他 8.5 BANDGAP

8.5 BANDGAP

プリミティブの紹介

BANDGAP はチップ内の一部のモジュールに一定の電圧と電流を供給します。BANDGAP をオフにすると、OSC、PLL、FLASH などのモジュールが動作しなくなるため、デバイスの消費電力が削減されます。

サポートされるデバイス

表 8-5 BANDGAP 対応デバイス

ファミリー	シリーズ	デバイス
LittleBee [®]	GW1NZ	GW1NZ-1
	GW1N	GW1N-2,GW1N-1P5
	GW1NR	GW1NR-2

ポート図

図 8-5 BANDGAP のポート図



ポートの説明

表 8-6 BANDGAP のポートの説明

ポート名	I/O	説明
BGEN	入力	BANDGAP イネーブル信号、アクティブ High

プリミティブのインスタンス化

SUG283-3.0J 24(56)

8 その他 8.5 BANDGAP

```
uut:BANDGAP
PORT MAP(
BGEN=> I
);
```


IP の呼び出し

IP Core Generator のインターフェースで BandGap をクリックすると、 右側に BandGap の概要が表示されます。

IP の構成

IP Core Generator インターフェースで BandGap をダブルクリックする と、BandGap の"IP Customization"ウィンドウがポップアップします。このウィンドウには"File"構成タブ、"Options"構成タブ、およびポート図があります(図 8-6)。

図 8-6 BandGap IP の構成ウィンドウ



1. File 構成タブ

File 構成タブは、生成される IP ファイルの構成に使用されます。

● Device:対象デバイス。

● Part Number:部品番号。

SUG283-3.0J 25(56)

8 その他 8.5 BANDGAP

● Create In: 生成される IP ファイルのパス。右側のテキストボックスでパスを直接編集するか、テキストボックスの右側にある選択ボタンを使用してパスを選択できます。

- File Name: 生成される IP ファイルのファイル名。右側のテキストボックスで再編集できます。
- Module Name: 生成される IP ファイルのモジュール名。右側のテキストボックスで編集できます。 Module Name をプリミティブ名と同じにすることはできません。同じである場合、エラーが報告されます。
- Language: IP を実現するハードウェア記述言語。右側のドロップ ダウン・リストからターゲット言語(Verilog または VHDL)を選択し ます。

2. ポート図

ポート図に、IP Core の構成結果を示します(図 8-6)。

生成されるファイル

IP の構成が完了したら、"File Name"によって命名された 3 つのファイルが生成されます:

- "gowin_bandgap.v"は完全な verilog モジュールです。
- "gowin bandgap tmp.v"は IP のテンプレートファイルです。
- "gowin bandgap.ipc"は IP の構成ファイルです。

注記:

VHDL が設計の言語として選択されている場合、生成される最初の2つのファイル名のサフィックスは.vhd になります。

SUG283-3.0J 26(56)

8その他 **8.6 SPMI**

8.6 SPMI

プリミティブの紹介

SPMI(System Power Management Interface)は、オンチップシステム内部の電源のオン/オフを動的に制御できる 2 線式シリアルインターフェースです。


サポートされるデバイス

表 8-7 SPMI 対応デバイス

ファミリー	シリーズ	デバイス
LittleBee [®]	GW1NZ	GW1NZ-1

ポート図

図 8-7 SPMI のポート図



ポートの説明

表 8-8 SPMI のポートの説明

ポート	I/O	説明
CLK	入力	Clock input
CLKEXT	入力	External clock input
CE	入力	Clock Enable
RESETN	入力	Reset input
ENEXT	入力	Enext input
LOCRESET	入力	Local reset input
PA	入力	Priority arbitration input
SA	入力	Secondary arbitration input
CA	入力	Connection arbitration input
ADDRI	入力	Addr input
DATAI	入力	入力データ
ADDRO	出力	Addr output
DATAO	出力	datat output

SUG283-3.0J 27(56)

8.6 SPMI

ポート	I/O	説明
STATE	出力	state output
CMD	出力	command output
SDATA	入出力	SPMI Serial data
SCLK	入出力	SPMI Serial Clock

プリミティブのインスタンス化

```
Verilog でのインスタンス化:
SPMI uut (
    .ADDRO(addro),
    .DATAO(datao),
    .STATE(state),
    .CMD(cmd),
    .SDATA(sdata),
    .SCLK(sclk),
    .CLK(clk),
    .CE(ce),
    .RESETN(resetn),
    .LOCRESET(locreset),
    .PA(pa),
    .SA(sa),
    .CA(ca),
    .ADDRI(addri),
    .DATAI(datai),
    .CLKEXT(clkext),
    .ENEXT(enext)
);
VHDL でのインスタンス化:
COMPONENT SPMI
     PORT(
      CLK:IN std_logic;
          CLKEXT:IN std_logic;
          CE:IN std_logic;
          RESETN:IN std_logic;
          ENEXT:IN std_logic;
          LOCRESET: IN std_logic;
          PA:IN std_logic;
```

SUG283-3.0J 28(56)

8.6 SPMI


```
SA: IN std logic;
           CA:IN std_logic;
           ADDRI:IN std_logic_vector(3 downto 0);
           DATAI:IN std logic vector(7 downto 0);
           ADDRO:OUT std_logic_vector(3 downto 0);
           DATAO:OUT std_logic_vector(7 downto 0);
           STATE:OUT std_logic_vector(15 downto 0);
           CMD:OUT std_logic_vector(3 downto 0);
           SDATA: INOUT std logic;
           SCLK:INOUT std_logic
      );
  END COMPONENT;
  uut: SPMI
     PORT MAP (
        CLK=>clk,
           CLKEXT=>clkext,
           CE=>ce,
           RESETN=>resetn,
           ENEXT=>enext,
           LOCRESET=>locreset,
           PA=>pa,
           SA=>sa,
           CA=>ca,
           ADDRI=>addri,
           DATAI=>datai.
           ADDRO=>addro,
           DATAO=>datao,
           STATE=>state.
           CMD=>cmd,
           SDATA=>sdata,
           SCLK=>sclk
     );
IP の呼び出し
  IP Core Generator のインターフェースで"SPMI"をクリックすると、右側
に SPMI の概要が表示されます。
IP の構成
  IP Core Generator インターフェースで SPMI をダブルクリックすると、
```

SUG283-3.0J 29(56)

8 その他 8.6 SPMI

SPMI の"IP Customization"ウィンドウがポップアップします。このウィンドウには"File"構成タブ、"Options"構成タブ、およびポート図があります(図 8-8)。

図 8-8 SPMI IP の構成ウィンドウ



File 構成タブ

- File 構成タブは、生成される IP ファイルの構成に使用されます。
- SPMI の File 構成タブの使用は BANDGAP モジュールと同様であるので、8.5 BANDGAP の File 構成タブを参照してください。

2. Options 構成タブ

- Options 構成タブは、IP のカスタマイズに使用されます(図 8-8)。
- Functional Configuration :
 - Shutdown by VCCEN:外部ピン VCCEN によって閉じられます。このオプションを選択すると、SPMI の通信機能は使用できなくなります。
 - Master/Slave: SPMI をマスターまたはスレーブとして設定します。

SUG283-3.0J 30(56)

8.6 SPMI

Master Configuration :

- MID:マスターの ID です。範囲は 0~3 で、デフォルト値は 0 です。
- Respond Delay: 応答の遅延時間を設定します。
- SCLK Normal Period: Normal モードでの SCLK の周期です。
- SCLK Low Period: スリープモードでの SCLK の周期です。

Slave Configuration :

SID: SPMI スレーブの ID を設定します。

General configuration :

- Enable State Code Register: レジスタを有効または無効にします。例えば、「状態コードレジスタを有効にする(Enable State Code Register)」がチェックされている場合、出力 STATE データは 1 つのレジスタを通過します。
- Request Pipeline Steps: リクエスト信号のサンプリング時間 の遅延ステップを設定します。
- Enable Decode Command: デコードを有効または無効にします。「デコードコマンドを有効にする(Enable Decode Command)」がチェックされている場合、SPMI はリセット、スリープ、シャットダウン、およびウェイクアップコマンドをデコードします。
- Enable Reset Command: リセットコマンドを有効または無効にします。
- Clock From External:外部クロックを有効または無効にします。
- Clock Frequency:システムクロック周波数。

3. ポート図

ポート図に、IP Core の構成結果を示します(図 8-8)。

生成されるファイル

IP の構成が完了したら、"File Name"によって命名された3つのファイルが生成されます:

- "gowin spmi.v"は完全な verilog モジュールです。
- "gowin_spmi_tmp.v"は IP のテンプレートファイルです。
- "gowin spmi.ipc"は IP の構成ファイルです。

注記:

VHDL が設計の言語として選択されている場合、生成される最初の2つのファイル名のサフィックスは、vhd になります。

SUG283-3.0J 31(56)

8.7 I3C

プリミティブの紹介

I²C と SPI の重要な特性を有する I3C(Improved Inter Integrated Circuit)は、IC チップシステムの物理ポート数の減少を可能にし、低消費電力、高いデータレート、およびその他既存のポートプロトコルとの互換性などの特性を備える 2 線式バスです。


サポートされるデバイス

表 8-9 I3C 対応デバイス

ファミリー	シリーズ	デバイス
LittleBee®	GW1NZ	GW1NZ-1

ポート図

図 8-9 I3C のポート図



ポートの説明

表 8-10 I3C のポートの説明

ポート	I/O	説明
CE	入力	Clock Enable
RESET	入力	Reset input

SUG283-3.0J 32(56)

ポート	I/O	説明
CLK	入力	Clock input
LGYS	入力	The current communication object is the I2C setting signal
CMS	入力	The device enters the Master's set signal
ACS	入力	Select the setting signal when determining whether to continue.
AAS	入力	Reply the ACK setting signal when a reply is required from the ACK/NACK
STOPS	入力	Input the STOP command
STRTS	入力	Input the START command.
LGYC	入力	The current communication object is the I2C
CMC	入力	The reset signal that the device is in master.
ACC	入力	The reset signal that selects continue when selecting whether to continue
AAC	入力	Reply the ACK reset signal when a reply is required from the ACK/NACK
SIC	入力	Interrupt to identify the reset signal
STOPC	入力	The reset signal is in STOP state
STRTC	入力	The reset signal is in START state
STRTHDS	入力	Adjust the setting signal when generating START
SENDAHS	入力	Adjust the setting signal of SCL at a high level when the address is sent.
SENDALS	入力	Adjust the setting signal of SCL at a low level when the address is sent
ACKHS	入力	Adjust the setting signal of SCL at a high level in ACK.
SENDDLS	入力	Adjust the setting signal of SCL at a low level in ACK.
RECVDHS	入力	Adjust the setting signal of SCL at a high level when the data are received
RECVDLS	入力	Adjust the setting signal of SCL at a low level when the data are received
ADDRS	入力	The slave address setting interface
DI	入力	Data Input.
SDAI	入力	I3C serial data input
SCLI	入力	I3C serial clock input
LGYO	出力	Output the current communication object as the I2C command.
СМО	出力	Output the command of the device is in the Master mode.
ACO	出力	Continue to output when selecting whether to continue
AAO	出力	Reply ACK when you need to reply ACK/NACK
SIO	出力	Interrupt to output the identity bit
STOPO	出力	Output the STOP command

SUG283-3.0J 33(56)

ポート	I/O	説明
STRTO	出力	Output the START command
PARITYERROR	出力	Output check when receiving data
DOBUF	出力	Data output after caching
DO	出力	Data output directly
STATE	出力	Output the internal state
SDAO	出力	I3C serial data output
SCLO	出力	I3C serial clock output
SDAOEN	出力	I3C serial data oen output
SCLOEN	出力	I3C serial clock oen output
SDAPULLO	出力	Controllable pull-up of the I3C serial data
SCLPULLO	出力	Controllable pull-up of the I3C serial clock
SDAPULLOEN	出力	Controllable pull-up of the I3C serial data oen
SCLPULLOEN	出力	Controllable pull-up of the I3C serial clock oen

プリミティブのインスタンス化

```
Verilog でのインスタンス化:
```

I3C i3c_inst (

- .LGYO(Igyo),
- .CMO(cmo),
- .ACO(aco),
- .AAO(aao),
- .SIO(sio),
- .STOPO(stopo),
- .STRTO(strto),
- .PARITYERROR(parityerror),
- .DOBUF(dobuf),
- .DO(dout),
- .STATE(state),
- .SDAO(sdao),
- .SCLO(sclo),
- .SDAOEN(sdaoen),
- .SCLOEN(scloen),
- .SDAPULLO(sdapullo),
- .SCLPULLO(sclpullo),
- .SDAPULLOEN(sdapulloen),
- .SCLPULLOEN(sclpulloen),

SUG283-3.0J 34(56)

```
.LGYS(lgys),
    .CMS(cms),
    .ACS(acs),
    .AAS(aas),
    .STOPS(stops),
    .STRTS(strts),
    .LGYC(lgyc),
    .CMC(cmc),
    .ACC(acc),
    .AAC(aac),
    .SIC(sic),
    .STOPC(stopc),
    .STRTC(strtc),
    .STRTHDS(strthds),
    .SENDAHS(sendahs),
    .SENDALS(sendals),
    .ACKHS(ackhs),
    .ACKLS(ackls),
    .STOPSUS(stopsus),
    .STOPHDS(stophds),
    .SENDDHS(senddhs),
    .SENDDLS(senddls),
    .RECVDHS(recvdhs),
    .RECVDLS(recvdls),
    .ADDRS(addrs),
    .DI(di),
    .SDAI(sdai),
    .SCLI(scli),
    .CE(ce),
    .RESET(reset),
    .CLK(clk)
VHDL でのインスタンス化:
COMPONENT I3C
    PORT (
        LGYO: OUT STD LOGIC;
        CMO: OUT STD_LOGIC;
        ACO: OUT STD_LOGIC;
```

);

SUG283-3.0J 35(56) 8.7 I3C

```
AAO: OUT STD_LOGIC;
SIO: OUT STD_LOGIC;
STOPO: OUT STD LOGIC;
STRTO: OUT STD LOGIC;
PARITYERROR: OUT STD LOGIC;
DOBUF: OUT STD_LOGIC_VECTOR(7 DOWNTO 0);
DOUT: OUT STD_LOGIC_VECTOR(7 DOWNTO 0);
STATE: OUT STD_LOGIC_VECTOR(7 DOWNTO 0);
SDAO: OUT STD LOGIC;
SCLO: OUT STD_LOGIC;
SDAOEN: OUT STD LOGIC;
SCLOEN: OUT STD LOGIC;
SDAPULLO: OUT STD LOGIC;
SCLPULLO: OUT STD LOGIC;
SDAPULLOEN: OUT STD_LOGIC;
SCLPULLOEN: OUT STD LOGIC;
LGYS: IN STD LOGIC;
CMS: IN STD_LOGIC;
ACS: IN STD_LOGIC;
AAS: IN STD LOGIC;
STOPS: IN STD LOGIC;
STRTS: IN STD_LOGIC;
LGYC: IN STD LOGIC;
CMC: IN STD_LOGIC;
ACC: IN STD LOGIC;
AAC: IN STD_LOGIC;
SIC: IN STD LOGIC;
STOPC: IN STD LOGIC;
STRTC: IN STD_LOGIC;
STRTHDS: IN STD_LOGIC;
SENDAHS: IN STD LOGIC;
SENDALS: IN STD LOGIC;
ACKHS: IN STD LOGIC;
ACKLS: IN STD_LOGIC;
STOPSUS: IN STD LOGIC;
STOPHDS: IN STD LOGIC;
SENDDHS: IN STD_LOGIC;
SENDDLS: IN STD LOGIC;
```

SUG283-3.0J 36(56)

```
RECVDHS: IN STD LOGIC;
       RECVDLS: IN STD_LOGIC;
       ADDRS: IN STD_LOGIC;
       DI: IN STD LOGIC VECTOR(7 DOWNTO 0);
       SDAI: IN STD LOGIC;
       SCLI: IN STD_LOGIC;
       CE: IN STD_LOGIC;
       RESET: IN STD_LOGIC;
       CLK: IN STD LOGIC
   );
END COMPONENT;
uut: I3C
   PORT MAP (
       LGYO => lgyo,
       CMO => cmo,
       ACO => aco,
       AAO => aao,
       SIO => sio,
       STOPO => stopo,
       STRTO => strto,
       PARITYERROR => parityerror,
       DOBUF => dobuf,
       DOUT => dout,
       STATE => state.
       SDAO => sdao,
       SCLO => sclo,
       SDAOEN => sdaoen,
       SCLOEN => scloen,
       SDAPULLO => sdapullo,
       SCLPULLO => sclpullo,
       SDAPULLOEN => sdapulloen,
       SCLPULLOEN => sclpulloen,
       LGYS => Igys,
       CMS => cms,
       ACS => acs,
       AAS => aas,
       STOPS => stops,
```

SUG283-3.0J 37(56)

```
STRTS => strts.
LGYC => lgyc,
CMC => cmc,
ACC => acc,
AAC => aac,
SIC => sic,
STOPC => stopc,
STRTC => strtc,
STRTHDS => strthds,
SENDAHS => sendahs,
SENDALS => sendals,
ACKHS => ackhs,
ACKLS => ackls,
STOPSUS => stopsus,
STOPHDS => stophds,
SENDDHS => senddhs,
SENDDLS => senddls.
RECVDHS => recvdhs,
RECVDLS => recvdls,
ADDRS => addrs.
DI => di
SDAI => sdai,
SCLI => scli,
CE => ce
RESET => reset,
CLK => clk
```

IP の呼び出し

);


IP Core Generator インターフェースで[I3C]> [I3C SDR]をクリックすると、右側に I3C SDR の情報の概要が表示されます。

IP の構成

IP Core Generator インターフェースで"I3C SDR"をダブルクリックすると、"IP Customization"ウィンドウがポップアップします。このウィンドウには Options 構成タブ、File 構成タブ、およびポート図があります(図 8-10)。

SUG283-3.0J 38(56)

図 8-10 I3C IP の構成ウィンドウ



1. File 構成タブ

- File 構成タブは、生成される IP ファイルの構成に使用されます。
- I3C の File 構成タブの使用は BANDGAP モジュール同様であるので、8.5 BANDGAP の File 構成タブを参照してください。
- 2. Options 構成タブ
 - Options 構成タブは、IP のカスタマイズに使用されます(図 8-10)。
 - SLAVE STATIC ADDRESS スレーブの静的アドレスを指定します。
- 3. ポート図

ポート図は、IP Core の構成結果を表示します(図 8-10)。

生成されるファイル

IP の構成が完了したら、"File Name"によって命名された3つのファイルが生成されます:

- "gowin i3c.v"は完全な verilog モジュールです。
- "gw_i3c_tmp.v"は IP のテンプレートファイルです。

SUG283-3.0J 39(56)

● "gowin_i3c.ipc"は IP の構成ファイルです。

注記:

VHDL が設計の言語として選択されている場合、生成される最初の2つのファイル名のサフィックスは.vhd になります。

SUG283-3.0J 40(56)

8.8 activeFlash

8.8 activeFlash

プリミティブの紹介

組み込み SPI Nor Flash をアクティブにします。activeFlash をインスタンス化するとき、I_active_flash_sclk はクロック信号である必要があり、I active flash holdn を High にプルアップする必要があります。

注記:

activeFlash をインスタンス化する場合、14 個の LUT と 10 個の REG リソースが追加で使用されます。

サポートされるデバイス

表 8-11 activeFlash 対応デバイス

ファミリー	シリーズ	デバイス
Arora	GW2AN	GW2AN-18X, GW2AN-9X

ポート図

図 8-11 activeFlash のポート図



ポートの説明

表 8-12 activeFlash のポートの説明

ポート	I/O	説明
I_active_flash_hold	入	
n	力	High レベルの場合、Flash をアクティブにします。
I_active_flash_sclk	入	
	力	クロック入力信号
O_active_flash_rea	出	High レベルは Flash がアクティブ化されたことを示しま
dy	力	す。

プリミティブのインスタンス化

Verilog でのインスタンス化:

activeFlash activeFlash inst (

- . I_active_flash_holdn (I_active_flash_holdn),
- . I_active_flash_sclk (I_active_flash_sclk),
- . O_active_flash_ready (O_active_flash_ready)

);

SUG283-3.0J 41(56)

8.8 activeFlash

呼び出し条件

次の条件のいずれかが満たされた場合、activeFlash モジュールをユーザーデザインでインスタンス化する必要があります。

- Gowin ソフトウェアの Configuration > Bitstream 構成ページの background programming が I2C/JTAG/SSPI/QSSPI に構成されている 場合、activeFlash をインスタンス化する必要があります。
- 2. Gowin ソフトウェアの Configuration > Bitstream 構成ページの background programming が OFF に構成され、SPI Nor Flash Interface IP が使用される場合、activeFlash をインスタンス化する必要があります。

SUG283-3.0J 42(56)

8その他 **8.9 OTP**

8.9 OTP

プリミティブの紹介

OTP (One Time Programming)を使用してチップの製品情報を読み出すことができます。

サポートされるデバイス

表 8-13 OTP 対応デバイス

ファミリー	シリーズ	デバイス
Arora GW5A	GW2AN	GW2AN-18X, GW2AN-9X
	GW5AT	GW5AT-138
	GW5A	GW5A-25, B バージョンの GW5A-138
	GW5AST	B バージョンの GW5AST-138

ポート図

図 8-12 GW2AN の OTP のポート図



ポートの説明

表 8-14 GW2AN の OTP のポートの説明

ポート	I/O	説明
SCLK	入力	シリアル入力クロック。立ち下がりエッジでデータが DOUT にシフトアウトされます。データを読み出すときは、2.5MHz のクロックを使用することをお勧めします。
CSB	入力	チップセレクト信号、アクティブ Low
DOUT	出力	シリアルデータ出力

表 8-15 Arora V の OTP の説明

ポート	I/O	説明
READ		対応する 128 ビットの efuse レジスタのデータをシフトレ
	入力	ジスタにロードします。パルス信号。アクティブ High
SHIFT		シフトレジスタのデータを出力インターフェースにシフ
	入力	トアウトします。レベル信号、アクティブ High
DOUT	出力	チップの DNA 情報の読み出し/ユーザー情報の出力

SUG283-3.0J 43(56)

8その他 **8**.9 OTP

パラメータの説明

表 8-16 Arora V の OTP のパラメータの説明

パラメータ名	値の範囲	デフォル ト値	説明
MODE	1'b0, 1'b1	1'b0	OTP モードの選択 ● 1'b0: チップの DNA を 読み出します。 ● 1'b1: ユーザー情報を 読み出します。

プリミティブのインスタンス化

```
GW2AN の OTP のインスタンス化
Verilog でのインスタンス化:
OTP uut (
   . SCLK (SCLK),
   .CSB (CSB),
   . DOUT (DOUT)
);
VHDL でのインスタンス化:
COMPONENT OTP
    PORT(
       SCLK: IN std logic;
          CSB:IN std_logic;
          DOUT:OUT std_logic
    );
END COMPONENT;
uut: OTP
   PORT MAP (
       SCLK => SCLK,
          CSB => CSB,
          DOUT => DOUT
     );
Arora Vの OTP のインスタンス化
Verilog でのインスタンス化:
OTP uut (
   . READ(READ),
```

SUG283-3.0J 44(56)

8その他 **8**.9 OTP

```
.SHIFT(SHIFT),
    . DOUT (DOUT)
);
 defparam uut.MODE=1'b0;
VHDL でのインスタンス化:
COMPONENT OTP
    GENERIC (
        MODE : bit := '0'
    );
     PORT(
        READ:IN std_logic;
           SHIFT:IN std_logic;
           DOUT:OUT std_logic
     );
END COMPONENT;
uut: OTP
    GENERIC MAP (
           MODE =>'0'
      )
    PORT MAP (
        READ => READ,
           SHIFT => SHIFT,
           DOUT => DOUT
      );
```

SUG283-3.0J 45(56)

8 その他 **8.10 SAMB**

8.10 **SAMB**

プリミティブの紹介

SAMB(SPI Address for Multi Boot)は、Multi Boot モード時のアドレス選択に使用され、静的アドレスと動的アドレスを選択することができます。

サポートされるデバイス

表 8-17 SAMB 対応デバイス

ファミリー	シリーズ	デバイス
Arora	GW2AN	GW2AN-18X, GW2AN-9X
	GW5AT	GW5AT-138
	GW5A	GW5A-25, B バージョンの GW5A-138
	GW5AST	B バージョンの GW5AST-138

ポート図

図 8-14 GW2AN の SAMB のポート図





図 8-15 Arora V の SAMB のポート図



ポートの説明

表 8-18 GW2AN の SAMB のポートの説明

• •		· · · · · · · · · · · · · · · · · · ·
ポート	I/O	説明
LOADN_SP IAD	入力	静的 SPI アドレスまたは動的 SPI アドレス信号で指定された場所を選択するために使用されます。High の場合は静的 SPI アドレスを選択し、Low の場合は動的 SPI アドレス信号 SPIAD を選択します
SPIAD[23:0]	入力	SPIアドレス信号

表 8-19 Arora V の SAMB のポートの説明

ポート	I/O	説明
LOAD	入力	静的 SPI アドレスまたは動的 SPI アドレス信号で指定された 場所を選択するために使用されます。Low の場合は静的 SPI アドレスを選択し、High の場合は動的 SPI アドレス信号 SPIAD を選択します

SUG283-3.0J 46(56)

8その他 **8.10 SAMB**

ポート	I/O	説明
SPIAD[23:0]	入力	SPIアドレス信号
ADWSEL	入力	アドレスのビット幅選択信号 0:アドレスは 24 ビット
		1:アドレスは32ビット(下位8ビットはゼロで埋められます)

パラメータの説明

表 8-20 Arora V の SAMB のパラメータの説明

パラメータ名	値の範囲	デフォル ト値	説明
MODE	2'b00, 2'b01, 2'b10, 2'b11	2'b00	SAMB モードの選択 2'b00:Normal mode 2'b01:Fast mode 2'b10: Dual mode 2'b11: Quad mode

プリミティブのインスタンス化

```
GW2AN の SAMB のインスタンス化
Verilog でのインスタンス化:
SAMB uut (
   . LOADN_SPIAD (LOADN_SPIAD),
   . SPIAD (SPIAD)
);
VHDL でのインスタンス化:
COMPONENT SAMB
    PORT(
       LOADN SPIAD: IN std logic;
         SPIAD:IN std_logic_vector (23 downto 0)
    );
END COMPONENT;
uut: SAMB
   PORT MAP (
       LOADN_SPIAD => LOADN_SPIAD,
         SPIAD => SPIAD
     );
Arora V の SAMB のインスタンス化
Verilog でのインスタンス化:
SAMB uut (
```

SUG283-3.0J 47(56)

8その他 **8.10 SAMB**

```
. LOAD (LOAD),
    . SPIAD (SPIAD),
    .ADWSEL(ADWSEL)
);
 defparam uut.MODE=2'b00;
VHDL でのインスタンス化:
COMPONENT SAMB
   GENERIC (
        MODE : bit_vector := "00"
    );
       PORT(
        LOAD:IN std_logic;
        ADWSEL:IN std_logic;
           SPIAD:IN std_logic_vector (23 downto 0)
    );
END COMPONENT;
uut: SAMB
   GENERIC (
        MODE => "00"
    );
    PORT MAP (
        LOAD => LOAD,
        ADWSEL => ADWSEL,
           SPIAD => SPIAD
      );
```

SUG283-3.0J 48(56)

8.11 CMSER

プリミティブの紹介

CMSER(Configuration Memory Soft Error Recovery)は、コンフィギュレーションメモリを継続的に監視してソフトエラーを検出し、その能力の範囲内でソフトエラーの修正を試みます。これは、ユーザーデザインのバックグラウンドでコンフィギュレーションメモリをフレームごとに読み取り、ECC デコードと CRC で実現されます。修正されたフレームデータをSRAM にプログラミングし直すことによって、限られた数のエラービットは修正されます。


サポートされるデバイス

表 8-21 CMSER 対応デバイス

ファミリー	シリーズ	デバイス
Arora	GW5AT	GW5AT-138
	GW5A	B バージョンの GW5A-138
	GW5AST	B バージョンの GW5AST-138

ポート図

図 8-16 CMSER のポート図



ポートの説明

表 8-22 CMSER のポートの説明

ポート	I/O	説明
CLK	入力	Clock input
SEREN		(the critical signal using TMR scheme for error reduction) rising edge (at least two of three bits are detected to transit from "0" to "1") to start CMSER;
	入力	falling edge (at least two bites are detected to transit from

SUG283-3.0J 49(56)

ポート	I/O	説明
		"1" to "0") to stop CMSER
ERRINJECT	入力	one cycle high pulse to indicate that an error is required to be injected into a ECC block; the pulse must arise at the same clock cycle as the target ECC block is under decoding
ERRINJLOC	入力	the location of error within a 72-bit ECC block 0_nnnnnn: the location of 64-bit data, for example: 0_000000: the ECC data bit[0] 0_111111: the ECC data bit[63] 1_xxxnnn: the location of 8-bit parity (x means "don't care"), for example: 1_xxx000: the ECC parity bit[0] 1_xxx111: the ECC parity bit[7]
RUNNING	出力	The high level of this signal indicates CMSER is running
CRCERR	出力	one cycle high pulse to indicate the CRC error event
CRCDONE	出力	one cycle high pulse to indicate the completion of CRC calculation and comparison
ECCCORR	出力	one cycle high pulse to indicate the correctable ECC error event
ECCUNCORR	出力	one cycle high pulse to indicate the uncorrectable ECC error event
ERRLOC	出力	the location of ECC error
ECCDEC	出力	The indication of ECC block decoding is running. 1: one ECC block is decoding at that clock cycle; 0: no ECC decoding at that clock cycle
DSRRD	出力	one cycle high pulse to indicate the reading operation of DSR
DSRWR	出力	one cycle high pulse to indicate the writing operation of DSR
ASRRESET	出力	one cycle high pulse to indicate the reset of ASR
ASRINC	出力	one cycle high pulse to indicate the increase of ASR address
REFCLK	出力	the output reference clock for the generation of user CMSER interface design

プリミティブのインスタンス化

Verilog でのインスタンス化:

CMSER uut (

- . RUNNING (RUNNING),
- . CRCERR (CRCERR),
- . CRCDONE (CRCDONE),
- . ECCCORR (ECCCORR),
- . ECCUNCORR (ECCUNCORR),

SUG283-3.0J 50(56)

```
. ERRLOC (ERRLOC),
   . ECCDEC (ECCDEC),
   . DSRRD (DSRRD),
   . DSRWR (DSRWR),
   . ASRRESET (ASRRESET),
   . ASRINC (ASRINC),
   . REFCLK (REFCLK),
   . CLK (CLK),
   . SEREN (SEREN),
   . ERRINJECT (ERRINJECT),
   . ERRINJLOC (ERRINJLOC)
);
VHDL でのインスタンス化:
COMPONENT CMSER
    PORT (
          RUNNING, CRCERR, CRCDONE: OUT std_logic;
          ECCCORR, ECCUNCORR: OUT std logic;
          ERRLOC: OUT std logic vector(27 downto 0);
          ECCDEC, DSRRD, DSRWR: OUT std_logic;
          ASRRESET, ASRINC, REFCLK: OUT std_logic;
          CLK, ERRINJECT: IN std_logic;
          SEREN: IN std logic vector(2 downto 0);
          ERRINJLOC : IN std_logic_vector(6 downto 0)
    );
END COMPONENT;
uut: CMSER
   PORT MAP (
       RUNNING => RUNNING,
       CRCERR => CRCERR,
       CRCDONE => CRCDONE.
       ECCCORR => ECCCORR,
       ECCUNCORR => ECCUNCORR,
       ERRLOC => ERRLOC,
       ECCDEC => ECCDEC,
       DSRRD => DSRRD.
       DSRWR => DSRWR,
       ASRRESET => ASRRESET,
```

SUG283-3.0J 51(56)

```
ASRINC => ASRINC,
REFCLK => REFCLK,
CLK => CLK,
ERRINJECT => ERRINJECT,
SEREN => SEREN,
ERRINJLOC => ERRINJLOC
);
```

SUG283-3.0J 52(56)

8.12 CMSERA

プリミティブの紹介

CMSERA(Configuration Memory Soft Error Recovery)は、コンフィギュレーションメモリを継続的に監視してソフトエラーを検出し、その能力の範囲内でソフトエラーの修正を試みます。これは、ユーザーデザインのバックグラウンドでコンフィギュレーションメモリをフレームごとに読み取り、ECC デコードと CRC で実現されます。修正されたフレームデータを SRAM にプログラミングし直すことによって、限られた数のエラービットは修正されます。


サポートされるデバイス

表 8-23 CMSERA 対応デバイス

ファミリー	シリーズ	デバイス
Arora	GW5A	GW5A-25

ポート図

図 8-17 CMSERA のポート図



ポートの説明

表 8-24 CMSERA のポートの説明

ポート	I/O	説明
CLK	入力	Clock input
SEREN	入力	(the critical signal using TMR scheme for error reduction) rising edge (at least two of three bits are detected to transit from "0" to "1") to start CMSER; falling edge (at least two bites are detected to transit from "1" to "0") to stop CMSER
ERR0INJECT	入力	one cycle high pulse to indicate that an error is required to

SUG283-3.0J 53(56)

ポート	I/O	説明
		be injected into a ECC block; the pulse must arise at the same clock cycle as the target ECC block is under decoding
ERRINJ0LOC	入力	the location of error 0 within a 72-bit ECC block 0_nnnnnn: the location of 64-bit data, for example: 0_000000: the ECC data bit[0] 0_111111: the ECC data bit[63] 1_xxxnnn: the location of 8-bit parity (x means "don' t care), for example: 1_xxx000: the ECC parity bit[0] 1_xxx111: the ECC parity bit[7]
ERR1INJECT	入力	one cycle high pulse to indicate that an error is required to be injected into a ECC block; the pulse must arise at the same clock cycle as the target ECC block is under decoding
ERRINJ1LOC	入力	the location of error 1 within a 72-bit ECC block 0_nnnnnn: the location of 64-bit data, for example: 0_000000: the ECC data bit[0] 0_111111: the ECC data bit[63] 1_xxxnnn: the location of 8-bit parity (x means "don' t care), for example: 1_xxx000: the ECC parity bit[0] 1_xxx111: the ECC parity bit[7]
RUNNING	出力	The high level of this signal indicates CMSER is running
CRCERR	出力	one cycle high pulse to indicate the CRC error event
CRCDONE	出力	one cycle high pulse to indicate the completion of CRC calculation and comparison
ECCCORR	出力	one cycle high pulse to indicate the correctable ECC error event
ECCUNCORR	出力	one cycle high pulse to indicate the uncorrectable ECC error event
ERR0LOC	出力	the location of ECC error 0
ERR1LOC	出力	the location of ECC error 1
ECCDEC	出力	The indication of ECC block decoding is running. 1: one ECC block is decoding at that clock cycle; 0: no ECC decoding at that clock cycle
DSRRD	出力	one cycle high pulse to indicate the reading operation of DSR
DSRWR	出力	one cycle high pulse to indicate the writing operation of DSR
ASRRESET	出力	one cycle high pulse to indicate the reset of ASR
ASRINC	出力	one cycle high pulse to indicate the increase of ASR address
REFCLK	出力	the output reference clock for the generation of user CMSER interface design

SUG283-3.0J 54(56)

プリミティブのインスタンス化 Verilog でのインスタンス化: CMSERA uut (. RUNNING (RUNNING), . CRCERR (CRCERR), . CRCDONE (CRCDONE), . ECCCORR (ECCCORR), . ECCUNCORR (ECCUNCORR), . ERR0LOC (ERR0LOC), . ERR1LOC (ERR1LOC), . ECCDEC (ECCDEC), . DSRRD (DSRRD), . DSRWR (DSRWR), . ASRRESET (ASRRESET), . ASRINC (ASRINC), . REFCLK (REFCLK), . CLK (CLK), . SEREN (SEREN), . ERROINJECT (ERROINJECT), . ERR1INJECT (ERR1INJECT), . ERRINJOLOC (ERRINJOLOC), . ERRINJ1LOC (ERRINJ1LOC)); VHDL でのインスタンス化: **COMPONENT CMSERA** PORT (RUNNING, CRCERR, CRCDONE: OUT std logic; ECCCORR, ECCUNCORR: OUT std_logic; ERR0LOC, ERR1LOC: OUT std_logic_vector(26 downto 0); ECCDEC, DSRRD, DSRWR: OUT std logic; ASRRESET, ASRINC, REFCLK: OUT std_logic; CLK, ERROINJECT, ERR1INJECT: IN std logic; SEREN: IN std logic vector(2 downto 0); ERRINJ0LOC, ERRINJ1LOC: IN std_logic_vector(6 downto 0)); **END COMPONENT;**

SUG283-3.0J 55(56)

```
uut: CMSERA
   PORT MAP (
      RUNNING => RUNNING,
      CRCERR => CRCERR,
      CRCDONE => CRCDONE,
      ECCCORR => ECCCORR,
      ECCUNCORR => ECCUNCORR,
      ERROLOC => ERROLOC,
      ERR1LOC => ERR1LOC,
        ECCDEC => ECCDEC,
      DSRRD => DSRRD,
      DSRWR => DSRWR,
      ASRRESET => ASRRESET,
      ASRINC => ASRINC,
      REFCLK => REFCLK,
      CLK => CLK,
      ERROINJECT => ERROINJECT,
       ERR1INJECT => ERR1INJECT,
      SEREN => SEREN,
      ERRINJOLOC => ERRINJOLOC,
        ERRINJ1LOC => ERRINJ1LOC
   );
```

SUG283-3.0J 56(56)

