

# Gowin 云源软件用户消息帮助文档

SUG937-1.1, 2024-08-09

# 版权所有 © 2024 广东高云半导体科技股份有限公司

GOWIN高云、Gowin、GowinSynthesis、云源以及高云均为广东高云半导体科技股份有限公司注册商标,本手册中提到的其他任何商标,其所有权利属其拥有者所有。未经本公司书面许可,任何单位和个人都不得擅自摘抄、复制、翻译本文档内容的部分或全部,并不得以任何形式传播。

### 免责声明

本文档并未授予任何知识产权的许可,并未以明示或暗示,或以禁止反言或其它方式授予任何知识产权许可。除高云半导体在其产品的销售条款和条件中声明的责任之外,高云半导体概不承担任何法律或非法律责任。高云半导体对高云半导体产品的销售和/或使用不作任何明示或暗示的担保,包括对产品的特定用途适用性、适销性或对任何专利权、版权或其它知识产权的侵权责任等,均不作担保。高云半导体对文档中包含的文字、图片及其它内容的准确性和完整性不承担任何法律或非法律责任,高云半导体保留修改文档中任何内容的权利,恕不另行通知。高云半导体不承诺对这些文档进行适时的更新。

# 版本信息

日期	版本	说明
2020/06/01	1.0	初始版本。
2020/08/06	1.0.1	<ul> <li>EX0311 ERROR 改成 EX0210 WARN;</li> <li>EX0206 WARN 代码更新;</li> <li>EX0310 ERROR 代码更新。</li> </ul>
2023/07/14	1.0.2	新增 TA1125 NOTE。
2023/11/30	1.0.3	新增 TA1052 NOTE 和 TA1083 NOTE。
2023/12/08	1.0.4	更新 TA1125 NOTE。
2024/08/09	1.1	<ul> <li>删除 AG0200、CV0003、CV0026、EX0202、EX0309、EX0314等;</li> <li>更新 CV0013、EX0201、EX1981、EX1998、EX1999、EX2000、EX2452等;</li> <li>新增 EX0211、EX0213、EX0315-EX0348、EX4557等。</li> </ul>

# 目录

目录	i
Gowin 云源软件用户消息帮助文档	1
概述	1
GowinSynthesis 用户消息	1
AG0100	1
AG0101	3
CK0013	4
CK2060	5
CV0004	7
CV0005	7
CV0008	7
CV0013	8
CV0014	9
CV0015	9
CV0016	10
CV0017	10
CV0018	11
CV0019	11
CV0020	12
CV0021	12
CV0022	13
CV0023	13
CV0024	14

CV0025	15
CV0027	15
CV0028	16
DI0002	16
DI0003	17
DI0012	18
DI0018	18
DI0019	18
DP0002	19
DP0003	19
DP0004	19
DP0008	19
DP0009	20
EX0200	20
EX0201	21
EX0203	22
EX0205	23
EX0206	24
EX0207	25
EX0208	25
EX0209	25
EX0210	26
EX0211	28
EX0212	28
EX0213	29
EX0214	29
EX0300	30
EX0301	30
EX0302	30

EX0308
EX0310
EX031131
EX0312
EX0313
EX0315
EX0316
EX0317
EX0318
EX0319
EX0320
EX0321
EX0322
EX0323
EX0324
EX0325
EX0326
EX0327
EX0328
EX0329
EX0330
EX0331
EX0332
EX0333
EX0334
EX0335
EX0336
EX0337
EX0339

EX0340	40
EX0341	41
EX0342	41
EX0343	42
EX0344	42
EX0345	43
EX0346	44
EX0347	45
EX0348	45
EX1981	46
EX1998	46
EX1999	47
EX2000	48
EX2452	48
EX2514	49
EX2526	50
EX2565	51
EX2598	52
EX2629	53
EX2635	54
EX2656	54
EX2664	55
EX2666	56
EX2830	57
EX2855	58
EX2932	58
EX2947	59
EX2987	59
EX3041	59

EX3044	60
EX3073	61
EX3320	62
EX3359	62
EX3413	63
EX3483	64
EX3514	64
EX3534	64
EX3589	65
EX3628	66
EX3638	67
EX3670	68
EX3671	69
EX3680	70
EX3682	70
EX3705	71
EX3706	72
EX3735	72
EX3771	73
EX3779	75
EX3780	76
EX3784	77
EX3786	78
EX3791	78
EX3792	79
EX3794	80
EX3812	81
EX3818	82
EX3827	82

EX3829	83
EX3833	84
EX3834	85
EX3858	86
EX3863	86
EX3864	87
EX3872	88
EX3875	88
EX3900	89
EX3902	90
EX3907	91
EX3916	92
EX3927	93
EX3928	93
EX3937	93
EX3945	94
EX3983	95
EX3988	97
EX4557	97
EX4739	100
IF0003	100
IF0005	101
IF0007	102
IF0008	102
IF0009	102
NL0002	102
NL0003	103
NL0004	104
RP0001	104

RP0002	104
RP0006	104
RP0007	105
RP0008	105
RP0009	105
RP0010	106
RP0011	106
RP0012	106
RP0013	106
RP0014	107
RP0015	107
SC0002	107
SC0003	107
SC0004	108
SC0005	108
SC0006	108
SC0007	108
SC0008	109
SC0010	109
SP0001	109
SP0002	110
SP0003	110
SP0005	110
SP0006	110
SP0007	111
SP0008	111
SP0011	111
SP0012	111
SP00017	111

SP00018	111
SP00019	111
SP00020	. 112
SP0021	. 112
SP0022	. 112
SP0024	. 112
SP0025	. 112
SP0026	. 113
ST0001	. 113
Place & Route 用户消息	. 113
CT1000	. 113
CT1003	. 113
CT1005	. 114
CT1007	. 114
CT1097	. 115
CT1098	. 115
CT1101	. 115
CT1102	. 116
CT1108	. 116
CT1111	. 116
CT1112	. 116
CT1113	. 117
CT1115	. 117
CT1116	. 117
CT1117	. 118
CT1118	. 118
FS1008	. 119
FS2001	. 119
PA1000	. 119

PA1001	120
PA1002	122
PA1008	122
PA1010	123
PA2000	124
PA2001	125
PA2004	127
PA2009	129
PA2014	131
PA2017	133
PA2024	133
PA2025	133
PA2039	133
PA2054	135
PA2056	136
PA2058	138
PA2066	139
PR0026	141
PR0027	141
PR0028	141
PR0029	141
PR1011	142
PR1014	143
PR2044	144
PR2045	145
PR2061	145
PR2062	145
PR2063	145
PR2064	145

PR2065	146
PR2066	146
PR2067	146
PR2068	146
PR2069	146
PR2070	147
TA1001	147
TA1004	147
TA1006	148
TA1011	148
TA1012	148
TA1016	149
TA1019	149
TA1027	150
TA1032	150
TA1033	150
TA1048	151
TA1049	151
TA1052	152
TA1058	152
TA1059	152
TA1061	153
TA1068	153
TA1076	154
TA1083	154
TA1109	154
TA1114	155
TA1125	156
TA2002	156

# Gowin 云源软件用户消息帮助文档

# 概述

本手册主要描述高云半导体云源软件用户消息,旨在帮助用户快速处理 软件使用过程中出现的 warning 信息及 error 信息。本手册包括 GowinSynthesis 用户消息和 Place & Route 用户消息,因软件版本升级, 部分信息可能会略有差异,具体以用户软件版本的信息为准。

# GowinSynthesis 用户消息

### **AG0100**

### WARN (AG0100): Find logical loop signal: <signal>

若设计中存在逻辑环路,综合工具通过上述警告列出环路所经过的 <signal>及其所在的行信息。逻辑环路的案例如下:

案例一:设计中输出端口 out 驱动 out 本身,导致存在逻辑环路。

```
module test (in,out);
input in;
output out;
assign out = in & !out;
endmodule
```

#### Action

若要消除上述警告,则需要检查并修改 RTL 设计避免逻辑环路。

案例二:设计中异步控制信号对应的输出信号的右值为信号,导致逻辑 环路的产生。

module top(clk,din,din1,rstn,q);
input clk;

SUG937-1.1 1(156)

```
input din,din1;
input rstn;
output reg q;

always@(posedge clk or negedge rstn)begin

if(!rstn)begin

q<=din1;
end
else begin

q<=din;
end
end
end
```

若要消除上述警告,需要修改异步控制信号对应的输出信号的右值为常量。

案例三: 时序逻辑的敏感信号超过2个导致产生环路。

```
module top(clk,d,rstn,ce,set,q);
input clk,rstn,ce,set;
input d;
output reg q;
always@(posedge clk or negedge rstn or posedge set)begin
if(!rstn)begin
q<=1;
end
else
if(set)
q<=0;
else
```

SUG937-1.1 2(156)

```
if(ce)

q<=d;

end

endmodule
```

若要消除上述警告,需要保证时序逻辑敏感列表中信号不要超过2个。

# **AG0101**

# WARN (AG0101): The netlist is not one directed acyclic graph

若设计中存在逻辑环路,且逻辑环路中有用户实例化的逻辑原语,如 LUT、ALU等,综合工具检测到上述环路给出警告并继续综合,举例如下,设计中 out1 和 out2 相互驱动对方导致逻辑环路,并且环路中存在用户实例化的 LUT3 ins1。

```
module test (a,b,out1,out2);
input a,b;
output out1,out2;
assign out1 = out2 & b;
LUT3 ins1(
.l0(a),
.l1(b),
.l2(out1),
.F(out2)
);
defparam ins1.INIT=8'hAB;
endmodule
```

#### Action

若要消除上述警告,则需要修改设计避免逻辑环路。

SUG937-1.1 3(156)

### CK0013

# ERROR (CK0013):<signal> is not connected to buf or iodelay.

基于芯片内部设计,某些逻辑单元间具有固定的连线,故这些单元 <signal>的驱动源或者目的地会有固定的连线单元限制,如果连接到非固定的目标单元后,会报出以上错误。如下案例中,设计中例化了器件 oser4, oser4 的 Q0 驱动了逻辑操作 Q0&Q1, 在器件布局中无法实现,故报出该错误信息。

```
module OSER4 inst top (Q0 test, D0, D1, D2, D3, TX0, TX1, PCLK, FCLK,
RESET);
    input D0, D1, D2, D3;
    input TX0, TX1;
    input PCLK, FCLK, RESET;
    output Q0 test;
    wire Q0;
    wire Q1;
    OSER4 oser4_inst(
        .Q0(Q0),
        .Q1(Q1),
        .D0(D0),
        .D1(D1),
        .D2(D2),
        .D3(D3),
        .TX0(TX0),
        .TX1(TX1),
        .PCLK(PCLK),
        .FCLK(FCLK),
        .RESET(RESET)
);
defparam oser4.GSREN = "false";
defparam oser4.LSREN = "true";
defparam oser4.HWL = "false";
defparam oser4.TXCLK_POL = 1'b0;
    assign Q0_test = Q0 & Q1;
    endmodule
```

#### Action

更改用户设计, 使 Q0 直接驱动输出端口。

SUG937-1.1 4(156)

### **CK2060**

# ERROR(CK2060): The connection between Instance<inst1>and instance<inst2>is not correct!

基于芯片内部设计,某些逻辑单元<inst1>和<inst2>之间具有固定的连接,故这些单元的驱动源或者目的地会有固定的连接限制,如果连接到非固定的目标单元后,会报出以上错误。如下案例中,设计中例化了器件DHCEN,DHCEN的CLKOUT的输出为端口CLKOUT,而根据芯片设计,DHCEN的CLKOUT只能驱动IOLOGIC/CLKDIV/DLL/PLL/DQS等类型的时钟端口,故报出该错误信息。

```
module DHCEN_ins (CLKOUT, CLKIN, CE);
input CLKIN,CE;
output CLKOUT;
DHCEN dhcen(
.CLKOUT(CLKOUT),
.CLKIN(CLKIN),
.CE(CE)
);
endmodule
```

#### Action

将 DHCEN 的 CLKOUT 端口改为驱动正确的 instance。

```
module DHCEN_ins (Q0, CLKIN, CE);
input CLKIN,CE;
output Q0;
wire Q1;
wire D0;
wire D1;
wire D2;
wire D3;
wire TX0;
wire TX1;
wire PCLK;
```

SUG937-1.1 5(156)

```
wire RESET;
wire CLKOUT;
DHCEN dhcen(
   .CLKOUT(CLKOUT),
   .CLKIN(CLKIN),
   .CE(CE)
);
OSER4 oser4(
   .Q0(Q0),
  .Q1(Q1),
   .D0(D0),
   .D1(D1),
  .D2(D2),
   .D3(D3),
   .TX0(TX0),
   .TX1(TX1),
   .PCLK(PCLK),
   .FCLK(CLKOUT),
  .RESET(RESET)
);
defparam oser4.GSREN = "false";
defparam oser4.LSREN = "true";
defparam oser4.HWL = "false";
defparam oser4.TXCLK_POL = 1'b0;
endmodule
```

SUG937-1.1 6(156)

### CV0004

*WARN(CV0004):* Implementing a mos primitive as an active <high/low> control tristate

将 mos 原语实现为活动的高/低控制三态时,会报出上述警告信息。

#### Action

若要消除上述警告,请勿将 mos 原语实现为活动的高/低控制三态。

### CV0005

# ERROR(CV0005): Tran switch which all inputs are connected to inout port can not be converted

双向开关 tran 的所有 pin 不能全连 inout port, 否则数据会对向冲突, 综合工具给出上述错误信息并停止综合。如下案例中, tran 的两个 pin 都连接到了 inout port。

```
module test(io1,io2,control);
inout io1,io2;
input control;
tran t(io1,io2); //tran D0 and D1 all connect inout port
endmodule
```

#### Action

请将 tran 的两个 pin 分别连接不同类型的 port。

```
module test(o1,control);
output o1;
input control;
tran t(control,o1);//tran D0 connect input port, D1 connect output port
endmodule
```

### CV0008

# ERROR(CV0008): Convert tran switch <object> failed

双向开关 tran<object>的某个 pin 的连接使用不合法,导致无法将其综合,综合工具给出上述错误信息并停止综合。如下案例中,tran 的一个 pin 悬空。

SUG937-1.1 7(156)

```
module test(o1);
output o1;
wire control;
tran t(o1,control); // tran D1 dangling
endmodule
```

请将悬空的 pin 连接 port 或内部信号。

```
module test(o1,control);
output o1;
input control;
tran t(control,o1); // connect tran D1 to output port
endmodule
```

# CV0013

**ERROR(CV0013):** Pin(<pin>) of <inst>(<type>) does not connect to port

当 Buf 类型为<type>的实例<inst>对应的 Pin<pin>没有连接到 port 时,会报出上述错误信息。如下案例中,IOBUF uut 的 iopin io\_w 没有连接到 port。

```
module top(a,b,sel,dout,qout);
input a,b;
input sel;
output dout,qout;
wire io_w;

assign dout=io_w&b;
IOBUF uut (
    .O(qout),
    .IO(io_w),
    .I(a),
    .OEN(sel)
```

SUG937-1.1 8(156)

```
);
endmodule
```

检查中间 Buf 和 port 的连接。

### CV0014

### ERROR(CV0014): Not Support MOS switch<signal>synthesis

不支持实例化的 cmos/rcmos 的综合,综合工具给出上述错误信息并停止综合。如下案例中,实例化一个 cmos。

```
module test(in,control1,control2,o);
input in,control1,control2;
output o;
cmos c(o,in,control1,control2);
endmodule
```

#### Action

请删除 cmos/rcmos 的实例化,并用其他逻辑门代替其功能。

# CV0015

*ERROR(CV0015):* Port <port> could not connect other instance except via a buf which should connect PAD

当 Port<port>同时连接 Buf 和其它 instance 时,会报出上述错误信息。如下案例中,输出端口 dout 没有通过 buf 连接与门。

```
module top(a,b,sel,dout,qout);
input a,b;
input sel;
output dout,qout;

assign dout=qout&b;
TBUF uut (
.O(qout),
.I(a),
```

SUG937-1.1 9(156)

```
.OEN(sel)
);
endmodule
```

Port 通过 Buf 连接其它 instance, 或断开与其他 instance 的连接。

### CV0016

# WARN(CV0016): Input <port> is unused

定义了 input port<port>但未使用时,会报出上述警告信息。如下案例中,输入端口 sel 定义了但未使用。

```
module top(a,b,sel,dout);
input a,b;
input sel;
output dout;
assign dout=a&b;
endmodule
```

#### Action

若要消除警告信息,删除定义了但未使用的 input port。

# CV0017

# WARN(CV0017): Inout <port> is unused

定义了 inout port<port>但未使用时,会报出上述警告信息。如下案例中,输入输出端口 io 定义了但未使用。

```
module top(a,b,io,dout);

input a,b;

inout io;

output dout;

assign dout=a&b;
```

SUG937-1.1 10(156)

#### endmodule

#### Action

若要消除警告信息,删除定义了但未使用的 inout port。

### CV0018

# WARN(CV0018): Input <port><danglingBit> is unused

当定义的 input port<port>为 Bus,它的某一位<danglingBit>未使用时,会报出上述警告信息。如下案例中,输入端口 a 的第二位 a[1]未使用。

```
module top(a,dout);
input [2:0]a;
output dout;

assign dout=a[0]&a[2];
endmodule
```

#### Action

若要消除警告信息, 删除定义了但未使用的位。

# CV0019

# WARN(CV0019): Inout <port><danglingBit> is unused

当定义的 inout port<port>为 Bus,它的某一位<danglingBit>未使用时,会报出上述警告信息。如下案例中,输入输出端口 io 的第二位 io[1]未使用。

```
module top(sel,a,io,dout);
input sel;
input a;
inout [1:0]io;
output dout;

assign dout=io[0];
```

SUG937-1.1 11(156)

```
assign io[0]=sel ? a : 1'bz;
endmodule
```

若要消除警告信息,删除定义了但未使用的位。

# CV0020

### WARN(CV0020): Input <port><highBit:danglingBit> is unused

当定义的 input port<port>为 Bus,它从某一位<danglingBit>开始到 <highBit>都未使用时,会报出上述警告信息。如下案例中,输入端口 b 的第二位到第四位 b[3:1]定义了但未使用。

```
module top(a,b,dout);
input a;
input[3:0]b;
output dout;

assign dout=a & b[0];
endmodule
```

#### Action

若要消除警告信息, 删除定义了但未使用的位。

### CV0021

### WARN(CV0021): Inout <port><highBit:danglingBit> is unused

当定义的 inout port<port>为 Bus,它从某一位<danglingBit>开始到<highBit>都未使用时,会报出上述警告信息。如下案例中,输入输出端口io 的第二位到第四位 io[3:1]定义了但未使用。

```
module top(a,sel,io,dout);
input a;
input sel;
inout [3:0]io;
output dout;
```

SUG937-1.1 12(156)

```
assign dout=io[0];
assign io[0]=sel ? a : 1'bz;
endmodule
```

若要消除警告信息,删除定义了但未使用的位。

### CV0022

WARN(CV0022): Port <port> does not exist, attribute constrain
'black\_box\_pad\_pin' has value error

使用属性约束 black\_box\_pad\_pin 时,指定的 Port<port>不存在时,会报出上述警告信息,且属性约束无效。

```
module top(a, b, a1, b1, dout, dout1);
input [7:0] a, b, a1, b1;
output [15:0] dout, dout1;

assign dout1 = a1*b1;
sub uut(a, b, dout);
endmodule

module sub (a, b, dout)/* synthesis black_box_pad_pin="D" */;
input [7:0] a, b;
output [15:0] dout;
endmodule
```

#### Action

若要消除警告信息,指定存在的 Port。

### CV0023

*WARN(CV0023):* Sweep user defined iobuf instance <inst> with dangling iopin

当例化的 IOBUF<inst>中的 iopin 悬空时,会报出上述警告信息,并删除该 IOBUF。如下案例中,IOBUF 的 iopin 悬空。

SUG937-1.1 13(156)

```
module top(a, b,dout, o);
input a, b;
output dout, o;

assign dout = a & b;
IOBUF uut(
.O(o),
.IO(io),
.I(a),
.OEN(b)
);
endmodule
```

若要消除警告信息,将该悬空 iopin 连接或为该 IOBUF 设置 syn\_dont\_touch 属性。

# CV0024

# ERROR(CV0024): Multiple GSR are instantiated

当实例化了多个 GSR, 它们的输入不同时, 会报出上述错误信息。如下案例中, 实例化了两个 GSR 原语 GSR 和 GSR1, 且它们的输入不同。

```
module top(a, b,dout, o);

input a, b;

output dout, o;

assign dout = a & b;

IOBUF uut(

.O(o),
.IO(io),
.I(a),
.OEN(b)
```

SUG937-1.1 14(156)

```
);

GSR GSR(1'b1);

GSR GSR1(a);

endmodule
```

检查 GSR 的连接。

### CV0025

#### WARN(CV0025): GSR function will be activated

当 GSR 的输入都为 GND 时,会报出上述警告信息,表示 GSR 功能将被激活。如下案例中,GSR 的输入为 GND。

```
module top(a, b,dout);
input a, b;
output dout;

assign dout = a & b;

GSR GSR(1'b0);
endmodule
```

#### Action

若要消除警告信息,检查 GSR 的连接。

### CV0027

*WARN(CV0027):* lopin of instance <inst> should connect inout port, convert output port <port> to <port type>

当实例<inst>的 iopin 必须连接 inout port 时,会将输出 port<port>转换为 inout port<port type>并报出上述警告信息。 如下案例中,MIPI\_DPHY的 iopin CK\_N 连接了输出端口 ck\_n,该输出端口将会被转换为输入输出端口。

```
module top(ck_n);
output ck_n;
```

SUG937-1.1 15(156)

```
MIPI_DPHY uut(

.CK_N(ck_n)
);
endmodule
```

若要消除警告信息,检查实例<inst>中 iopin 的连接。

### CV0028

*WARN(CV0028):* lopin <pin type> of instance <primitive> <inst> should only connect inout port, could not connect another instance

当原语
今primitve>的实例<inst>中的 iopin<pin type>除连接 inout port
以外还连接到其它实例时,会报出上述警告信息。

#### Action

若要消除警告信息,检查实例<inst>中 iopin 的连接。

# **DI0002**

# WARN(DI0002): Asynchronous register<asynReg >initial values do not match with the Gowin library, simulation mismatch possible

根据芯片设计,异步置位触发器<asynReg>的初始值仅可设置为 1,异步复位触发器<asynReg>的初始值仅可设置为 0,否则综合工具将给出上述警告信息。如下案例中, Register o 是一个异步清零的 D 触发器,其初始值仅可为 0,但在 RTL 中被设置为 1。

```
module test(clk,d,clear,o);
input clk,d,clear;
output o;
reg o = 1'b1;
always @(posedge clk or posedge clear) // async register
if(clear)
o = 0; // register output 0 if clear, this register will be synthesized to DFFC
else
o = d;
endmodule
```

SUG937-1.1 16(156)

对<asynReg>,可以不设置初始值,或初始值与<asynReg>的 clear/preset 信号的复位/置位结果保持一致。

```
module test(clk,d,clear,o);
input clk,d,clear;
output o;
reg o = 1'b0;
always @(posedge clk or posedge clear) // async register
if(clear)
o = 0; // register output 0 if clear, this register will be synthesized to DFFC
else
o = d;
endmodule
```

# **DI0003**

WARN(DI0003): Latch inferred for net <net>;We do not recommend the use of latches in FPGA designs, as they may lead to timing problems

在 FPGA 设计中,因可能引起时序问题,不推荐使用 Latch 类型。当 <net>被 infer 为 Latch 类型时,会报出上述警告信息。如下案例中,输出端口 o 驱动 o 本身,存在逻辑环路,infer 出了 latch 类型。

```
module test(d,clear,o);
input d,clear;
output o;
assign o=clear ? d :o;
endmodule
```

#### Action

若要消除该警告,检查设计,避免 infer 出 Latch 类型原语。

SUG937-1.1 17(156)

# **DI0012**

*ERROR(DI0012):* Register <reg> can not be converted in synthesis process

寄存器<reg>转换错误。

### **DI0018**

**WARN(DI0018):** Optimizing fanout of <node> may lead to resource limit problems, we do not recommend the use of low number fanout in global FPGA designs

优化<node>的扇出可能会导致资源限制问题,不推荐在 FPGA 设计中全局使用低数量的扇出。

### Action

若要消除该警告,检查 syn maxfan 属性,设置合理的扇出。

### **DI0019**

**WARN(DI0019):** Merging used defined instance <inst1> to instance <inst2>, because they are equivalent. If you want to keep the instance, please apply property constraint syn\_preserve = 1 on it

当设计中实例<inst1>和<inst2>的行为完全等价,且未设置属性约束 syn\_preserve=1 时,综合会进行优化将它们合并,并报出上述警告信息。如下案例中,cnt0 和 cnt1 的行为完全等价,将它们合并。

```
module top(clk,dout,qout);
input clk;
output dout,qout;

reg[7:0]cnt0,cnt1;
always@(posedge clk)begin
    cnt0<=cnt0+1;
end
always@(posedge clk)begin
    cnt1<=cnt1+1;
end
```

SUG937-1.1 18(156)

assign dout=&cnt0;

assign qout=|cnt1;

endmodule

#### Action

若要消除该警告,修改设计,如要保留被合并的实例,可为其设置属性约束 syn preserve=1。

### **DP0002**

### ERROR (DP0002): Unsupported target device <dev>

当所用器件<dev>不支持时,会报出上述错误信息。

#### Action

检查器件信息,选用 GowinSynthesis 支持的器件进行综合。

### **DP0003**

# ERROR (DP0003): Unsupported package <package> of <dev>

当选用器件<dev>不支持封装<package>时,会报出上述错误信息。

#### Action

检查对应器件的封装信息,选用该器件支持的封装进行综合。

### **DP0004**

### ERROR (DP0004): Unsupported speed grade <speed> of <dev>

当选用器件<dev>不支持速度等级<speed>时,会报出上述错误信息。

#### Action

检查对应器件的速度等级,选用该器件支持的速度等级进行综合。

### **DP0008**

# ERROR (DP0008): Unsupported partNumber <partNum>

当选用器件型号<partNum>不支持时,会报出上述错误信息。

### Action

检查选用的器件型号,选用支持的型号进行综合。

SUG937-1.1 19(156)

# **DP0009**

# ERROR (DP0009): Unsupported partNumber <partNum> of <dev>

当选用器件<dev>对应的器件型号<partNumber>不支持时,会报出上述错误信息。

#### Action

检查选用的器件型号,选用支持的型号进行综合。

#### EX0200

## WARN (EX0200): Property prop>set invalid for <object>

当设计中<object>设置了属性约束prop>,但是约束属性值设置不合理时,综合工具会给出上述警告并且采用默认初始值。在如下的测试案例中,属性约束 syn\_ramstyle 赋值为空,将会报出上述警告信息。

```
module normal1(data_out, data_in, addr, clk, wre,rst);
output [1:0]data_out;
input [1:0]data_in;
input [6:0]addr;
input clk,wre,rst;
reg [1:0] mem [127:0] /* synthesis syn_ramstyle = "" */;
reg [1:0] data_out;
always@(posedge clk or posedge rst)
 if(rst == 1)
          data out <= 0;
 else
    if(wre == 0)
         data_out <= mem[addr];
 always @(posedge clk)
    if (wre) mem[addr] <= data_in;</pre>
endmodule
```

#### Action

确保设计中使用的属性约束赋值正确,如下更正的测试案例中, syn ramstyle 赋值 registers。

SUG937-1.1 20(156)

```
module normal1(data_out, data_in, addr, clk, wre,rst);
output [1:0]data_out;
input [1:0]data in;
input [6:0]addr;
input clk,wre,rst;
reg [1:0] mem [127:0] /* synthesis syn_ramstyle = "registers" */;
reg [1:0] data_out;
always@(posedge clk or posedge rst)
 if(rst == 1)
          data out <= 0;
 else
    if(wre == 0)
         data_out <= mem[addr];</pre>
 always @(posedge clk)
    if (wre) mem[addr] <= data_in;
endmodule
```

### EX0201

# WARN (EX0201): Missing INIT parameter on <object> and using default value

当设计中实例化<object>,但<object>未设置初始值,综合工具给出上述警告并设置默认初始值。在如下的测试案例中,设计中实例化 LUT3 ins1,但 ins1 未设置 INIT 初始值。

```
module test(a,b,c,out);

input a,b,c;

output out;

LUT3 ins1(

.I0(a),

.I1(b),

.I2(c),

.F(out)
```

SUG937-1.1 21(156)

```
);
/*lack defparam of LUT3*/
endmodule
```

若要消除上述警告,则需要给实例化的<object>赋初始值,如下所示。

# EX0203

# WARN (EX0203): Top module <modu> has no ports

若设计中顶层模块<modu>没有任何端口,则综合工具给出上述警告,示例如下,模块 test 没有任何端口信息。

```
module test();

wire a,b,out;

assign a = 1'b0;

assign b = 1'b1;

assign out = a ^ b;

endmodule
```

#### Action

若要消除上述警告信息,顶层模块<modu>需要设置至少一个输入或输出端口。

SUG937-1.1 22(156)

### EX0205

# WARN (EX0205): Instance <inst> 's parameter <para> value invalid, replaced by default value <para>

若设计中例化的高云原语<inst>的<para>数值错误,则综合工具给出上述警告信息,并将<inst>的<para>替换成默认值。示例如下,设计中 LUT4的<para>数值错误。

#### Action

若要消除上述警告信息,需要参考 <u>SUG283,Gowin 原语用户指南</u>,将例化的高云原语的parameter>设置在合理范围内。

```
module unitest (i, out);

input [3:0] i;

output out;

LUT4 lut4_0 (

.l0(i[0]),

.l1(i[1]),

.l2(i[2]),

.l3(i[3]),

.F(out)
```

SUG937-1.1 23(156)

```
);

defparam lut4_0.INIT = 16'h1234;///< right: 16'h0000 to 16'hFFFF

endmodule
```

# WARN (EX0206): Instance <inst> 's parameter <para> value invalid

当前指定器件与例化的 rPLL 等高云原语<inst>的<para>中指定的器件不一致时,综合工具给出上述警告。示例如下,指定的器件信息与 rPLL 器件 GW1N-4B 不一致时,会报出此警告信息。

```
module test(i,out);
input [35:0]i;
output [4:0]out;
PLL pll (
    .CLKIN(i[0]),
    .CLKFB(i[1]),
    .FBDSEL(i[7:2]),
    .IDSEL(i[13:8]),
    .ODSEL(i[19:14]),
    .DUTYDA(i[23:20]),
    .PSDA(i[27:24]),
    .FDLY(i[31:28]),
    .RESET(i[32]),
    .RESET_P(i[33]),
    .RESET_I(i[34]),
    .RESET_S(i[35]),
    .CLKOUT(out[0]),
    .CLKOUTP(out[1]),
    .CLKOUTD(out[2]),
    .CLKOUTD3(out[3]),
    .LOCK(out[4])
```

SUG937-1.1 24(156)

);

defparam pll.DEVICE = "GW1N-4B";

endmodule

#### Action

若要消除上述警告,需要将指定器件信息与例化的高云原语<para>中的器件信息保持一致。

# EX0207

# WARN (EX0207): Not support verilog language </er> <Verilog\_language>, using default sysverilog-2017

综合时指定 verilog 语言版本不支持,会报出上述警告信息并使用默认版本 sysverilog-2017 进行综合。

#### Action

若要消除上述警告,需要指定已支持的 verilog 语言版本。

### EX0208

# WARN (EX0208): Not support vhdl language <vhdl\_language>, using default vhdl\_2008

综合时指定 vhdl 语言版本不支持,会报出上述警告信息并使用默认版本 vhdl\_2008 进行综合。

#### Action

若要消除上述警告,需要指定已支持的 vhdl 语言版本。

# EX0209

# ERROR (EX0209): No valid RTL found to combine with <GAO/GVIO> <gao\_file>

配置 GAO 和 GVIO 时,若不存在用于连接 GAO 和 GVIO 的合法 RTL 文件时,会报出上述错误信息。

### Action

创建合法的设计文件或通过已有的网表文件来配置 GAO 和 GVIO。

SUG937-1.1 25(156)

# WARN (EX0210): Invalid <type> frequency <freq> to instance <inst>, suitable range is from <num1>MHz to <num2>MHz

若综合工具报出上述警告信息,则说明例化的高云原语器件<inst>的 <freq>不在合法的<num1>到<num2>范围内,且大于<num2>即最大值,此时会报出上述警告信息并设置对应<freq>为默认值。请根据报错的<inst>名称及行信息修改相关设计。例化的高云原语<inst>未设置的<freq>按默认<freq>的数值进行检查。

```
module PLLO_ins (CLKIN, CLKFB, RESET, RESET_P, RESET_I, RESET_S,
FBDSEL, IDSEL, ODSELA, ODSELB, ODSELC, ODSELD, DTA, DTB, ICPSEL,
LPFRES, PSSEL, PSDIR, PSPULSE, ENCLKA, ENCLKB, ENCLKC, ENCLKD, LOCK,
CLKOUTA, CLKOUTB, CLKOUTC, CLKOUTD);
   input CLKIN, CLKFB;
   input RESET, RESET P, RESET I, RESET S;
   input [5:0] FBDSEL, IDSEL;
   input [6:0] ODSELA, ODSELB, ODSELC, ODSELD;
   input [3:0] DTA, DTB;
   input [4:0] ICPSEL;
   input [2:0] LPFRES;
   input [1:0] PSSEL;
   input PSDIR;
   input PSPULSE;
   input ENCLKA, ENCLKB, ENCLKC, ENCLKD;
   output LOCK;
   output CLKOUTA, CLKOUTB, CLKOUTC, CLKOUTD;
   PLLO pllo check(
      .CLKIN(CLKIN),
      .CLKFB(CLKFB),
      .RESET(RESET),
      .RESET_P(RESET_P),
      .RESET_I(RESET_I),
      .RESET S(RESET S),
```

SUG937-1.1 26(156)

```
.FBDSEL(FBDSEL[5:0]),
   .IDSEL(IDSEL[5:0]),
   .ODSELA(ODSELA[6:0]),
   .ODSELB(ODSELB[6:0]),
   .ODSELC(ODSELC[6:0]),
   .ODSELD(ODSELD[6:0]),
  .DTA(DTA[3:0]),
   .DTB(DTB[3:0]),
   .ICPSEL(ICPSEL[4:0]),
  .LPFRES(LPFRES[2:0]),
  .PSSEL(PSSEL[1:0]),
   .PSDIR(PSDIR),
   .PSPULSE(PSPULSE),
   .ENCLKA(ENCLKA),
   .ENCLKB(ENCLKB),
  .ENCLKC(ENCLKC),
   .ENCLKD(ENCLKD),
   .LOCK(LOCK),
  .CLKOUTA(CLKOUTA),
   .CLKOUTB(CLKOUTB),
   .CLKOUTC(CLKOUTC),
   .CLKOUTD(CLKOUTD)
);
defparam pllo_check.FCLKIN = "100.0";
defparam pllo_check.FBDIV_SEL = 9;
defparam pllo_check.ODIVA_SEL = 120;
defparam pllo_check.IDIV_SEL = 60;
endmodule
```

SUG937-1.1 27(156)

若要消除上述错误,需要参考 <u>SUG283, Gowin 原语用户指南</u>,调整 <freq>值的大小,或调整指定的器件信息。

### EX0211

WARN (EX0211): The output port <port> of module <module> has no driver, assigning undriven bits to Z, simulation mismatch possible

output <port>悬空,将为其补上 GND 或高阻,综合结果的仿真行为可能会与 rtl 不同,综合工具给出上述警告信息并继续综合。

```
module test(a,b,o1,o2);
input a,b;
output o1,o2; // o2 dangling
assign o1 = a & b;
endmodule
```

#### Action

如果某个 output port 连接内部信号,请将其赋值为 GND 或 VCC。

```
module test(a,b,o1,o2);

input a,b;

output o1,o2;

assign o1 = a & b;

assign o2 = 1'b0; // assign GND to dangling output port

endmodule
```

# EX0212

# ERROR (EX0212): No valid RTL found to combine with I2C <i2cPath>

配置 I2C 时,若不存在合法的 RTL,会报出上述错误信息。

#### Action

创建合法的设计文件或通过已有的网表文件来配置 I2C。

SUG937-1.1 28(156)

# ERROR (EX0213): No valid RTL found to combine with active flash <flashPath>

配置 active flash 时,若不存在合法的 RTL,会报出上述错误信息。

#### Action

创建合法的设计文件或通过已有的网表文件来配置 active flash。

#### EX0214

WARN (EX0214): Instance <inst> 's parameter <para> value must be an <parity> number from <num1> to <num2>, replaced by default value <para>

设置 instance 的参数值时,若规定了参数值的奇偶,输入参数值在 <num1>到<num2>范围内,但奇偶与规定的不一致时,会报出上述错误信息,并将参数值设置为默认值。如下案例中,由于原语 OSC 的 FREQ\_DIV 参数必须为 2~128 之间的偶数,实例化中设定为此范围内的奇数 11,将会报出该错误信息。

#### Action

若要消除上述警告,参考报错信息并正确配置参数值。

SUG937-1.1 29(156)

# ERROR (EX0300): Not support node type : <type>

类型转换时,用户设计中有不支持的原语类型,会报出上述错误信息。

# EX0301

# ERROR (EX0301): Do not support asynchronous write memory operation, signal is <signal>

类型转换时,若存在异步写内存的情况,会报出上述错误信息。

# EX0302

# ERROR (EX0302): No valid top module found

若设计文件中没有任何 module,设计文件为空,综合工具会报出上述错误信息。不允许综合空的设计文件。

#### EX0308

# ERROR(EX0308): GowinSynthesis can not find file \"primitive.xml\". Please reinstall the product

无法找到安装目录 IDE\bin 下的综合配置文件 primitive.xml 或 prim\_syns,综合工具将给出上述错误信息。尝试将 primitive.xml 或 prim syns 移动回原有位置,或重新安装软件。

# EX0310

# ERROR (EX0310): Invalid parameterized value <paraValue>(<para>) specified for instance <inst>

若综合工具报出上述错误信息,则说明例化的高云原语<inst>的<para>的数值<paraValue>不正确,请根据报错的名称及行信息修改相关设计。示例如下,rPLL 的参数 FCLKIN 的数值超出合理范围。

```
module test(i,out);
input [35:0]i;
output [4:0]out;
rPLL rpll (
.CLKIN(i[0]),
.CLKFB(i[1]),
```

SUG937-1.1 30(156)

```
.FBDSEL(i[7:2]),
    .IDSEL(i[13:8]),
    .ODSEL(i[19:14]),
    .DUTYDA(i[23:20]),
    .PSDA(i[27:24]),
    .FDLY(i[31:28]),
    .RESET(i[32]),
    .RESET_P(i[33]),
    .CLKOUT(out[0]),
    .CLKOUTP(out[1]),
    .CLKOUTD(out[2]),
    .CLKOUTD3(out[3]),
    .LOCK(out[4])
);
defparam rpll.FCLKIN = "600.0";
endmodule
```

若要消除上述错误,报错信息及参考 <u>SUG283,Gowin 原语用户指南</u>确保<inst>的<para>对应的<paraValue>合理。

#### EX0311

# ERROR (EX0311): Invalid <type> frequency <freq> to instance <inst>, suitable range is from <num1>MHz to <num2>MHz

若综合工具报出上述警告信息,则说明例化的高云原语器件<inst>的 <freq>不在合法的<num1>到<num2>范围内,且小于<num1>即最小值,此时会报出上述错误信息。根据报错的<inst>名称及行信息修改相关设计。例化的高云原语<inst>未设置的<freq>按默认<freq>的数值进行检查。如下案例中,由于rpll 原语的 VCO 频率

(FCLKIN\*(FBDIV\_SEL+1\*ODIV\_SEL)/(IDIV\_SEL+1))的值 80MHz 不在规定的范围 500MHz~1250MHz 内,将报出该错误信息。

```
module Gowin_rPLL (clkout, clkin);
```

SUG937-1.1 31(156)

```
output clkout;
input clkin;
wire lock_o;
wire clkoutp_o;
wire clkoutd_o;
wire clkoutd3_o;
wire gw_gnd;
assign gw_gnd = 1'b0;
rPLL rpll_inst (
    .CLKOUT(clkout),
    .LOCK(lock_o),
    .CLKOUTP(clkoutp_o),
    .CLKOUTD(clkoutd_o),
    .CLKOUTD3(clkoutd3_o),
    .RESET(gw_gnd),
    .RESET_P(gw_gnd),
    .CLKIN(clkin),
    .CLKFB(gw_gnd),
    .FBDSEL({gw_gnd,gw_gnd,gw_gnd,gw_gnd,gw_gnd,gw_gnd}),
    . IDSEL(\{gw\_gnd,gw\_gnd,gw\_gnd,gw\_gnd,gw\_gnd\}),\\
    .ODSEL({gw_gnd,gw_gnd,gw_gnd,gw_gnd,gw_gnd,gw_gnd}),
    .PSDA({gw_gnd,gw_gnd,gw_gnd,gw_gnd}),
    . DUTYDA(\{gw\_gnd,gw\_gnd,gw\_gnd,gw\_gnd\}),
    .FDLY({gw_gnd,gw_gnd,gw_gnd,gw_gnd})
);
defparam rpll inst.FCLKIN = "50";
```

SUG937-1.1 32(156)

```
defparam rpll_inst.IDIV_SEL = 4;

defparam rpll_inst.FBDIV_SEL = 0;

defparam rpll_inst.ODIV_SEL = 8;

endmodule //Gowin_rPLL
```

若要消除上述错误,需要参考报错信息及 <u>SUG283, Gowin 原语用户</u> 指南调整<freq>值的大小,或调整指定的器件信息。

# EX0312

# ERROR (EX0312): There is no <node\_type> resource in current device, please change device

当前器件不存在<node\_type>资源但出现该类型的原语时,会报出上述错误信息,如用于 PLL 类型。

#### Action

将器件修改为支持该原语的器件或改用当前器件支持的原语。

# EX0313

# ERROR (EX0313): <GAO/GVIO> port <port> already defined in top module/unit

当 module/unit 定义的 port 与 GAO 或 GVIO port 重名时,会报出上述错误信息。

#### Action

修改 port name, 使之不与 GAO 或 GVIO port 重名。

#### EX0315

# 

实例化原语的情形下,实例<inst>与对应原语<prim>的定义不匹配,出现未知的 pin type 时,会报出上述错误信息。

### Action

按照对应原语的格式来实例化原语。

SUG937-1.1 33(156)

# ERROR (EX0316): Invalid parameterized value <value>(<para1>) specified for instance <inst>, <para1> value need less than or equal to <para2>

实例<inst>为参数<para1>设定的值<value>不合法,该设定值需要小于等于参数<para2>的值

### Action

参考报错信息和 <u>SUG283, Gowin 原语用户指南</u>,设定符合要求的参数值,或修改器件。

#### EX0317

# ERROR (EX0317): Can not find module named <GAO/GVIO> from design

当指定配置 GAO/GVIO 文件,文件格式错误时,无法从设计中获取到 GAO/GVIO module,会报出上述错误信息。

#### Action

正确配置 GAO/GVIO 文件并在运行时指定。

#### EX0318

# ERROR (EX0318): Gao module <GAO/GVIO> already be referenced, not one separate module

当 GAO/GVIO module 已经被指定,不是单独的 module 时,会报出上述错误信息。

### Action

独立使用 GAO/GVIO module。

# EX0319

# ERROR (EX0319): Path of module <GAO/GVIO> is <path>, which is not corresponding with <-gao/-gvio> option

当 GAO/GVIO module 的路径<path>与-gao/-gvio 选项中的路径不一致时,会报出上述错误信息。

### Action

检查并修改文件路径,使两者路径相等。

SUG937-1.1 34(156)

# ERROR (EX0320): Can not find <GAO/GVIO> specified net <net> in netlist <netlist>

如果在对应的网表中找不到 GAO/GVIO 指定的 net,会报出上述错误信息。

#### Action

检查网表和 GAO/GVIO 配置,指定网表中存在的 net。

# EX0321

# ERROR (EX0321): Can not find <GAO/GVIO> specified instance <inst> in netlist <netlist>

如果在对应的网表中找不到 GAO/GVIO 指定的 instance,会报出上述错误信息。

#### Action

检查网表和 GAO/GVIO 配置,指定网表中存在的 instance。

# EX0322

ERROR (EX0322): PLLO(<inst>) parameter setting < CLKB/C/D\_IN\_SEL=value> conflict with 'CLKA\_IN\_SEL=2'b11', DIVB/C/D source clock must from CLKCAS A/B/C or CLKIN

当 PLLO 的参数 CLKA\_IN\_SEL 设置为 2'b11 时,参数 CLKB/C/D\_IN\_SEL 的值与之冲突了,DIVB/C/D 的源时钟必须来自 CLKCAS A/B/C 或 CLKIN。

#### Action

检查 PLLO 的参数设置,根据错误信息修改相应参数值。

#### EX0323

# ERROR (EX0323): I2C port <port> already defined in top module/unit

当使用 I2C 时,且 I2C 的端口<port>已经在 top module/unit 中被定义,会报出上述错误信息。

### Action

修改 top module/unit 中的 port name, 避免与 I2C port name 重复。

SUG937-1.1 35(156)

# ERROR (EX0324): Can not find module named "GW\_BACKGROUND\_I2C\_TO\_JTAG" from design

使用 I2C 时,设计中找不到 I2C module,会报出上述错误信息。

#### Action

检查 I2C 配置。

#### EX0325

ERROR (EX0325): I2C module "GW\_BACKGROUND\_I2C\_TO\_JTAG" already be referenced, not one separate module

当 I2C module 已经被指定,不是单独的 module 时,会报出上述错误信息。

#### Action

独立使用 I2C。

#### EX0326

ERROR (EX0326): Path of module "GW\_BACKGROUND\_I2C\_TO\_JTAG" is <path>, which is not corresponding with -i2c bgp option

当 I2C module 的路径<path>与-i2c\_bgp 选项中的路径不一致时,会报出上述错误信息。

#### Action

检查并修改文件路径, 使两者路径相等。

### EX0327

# ERROR (EX0327): Invalid port <port> found in I2C module "GW\_BACKGROUND\_I2C\_TO\_JTAG"

在 I2C module 中存在不合法的端口<port>时,会报出上述错误信息。

#### Action

检查并修改 I2C module 中的端口名, 使之符合规定。

SUG937-1.1 36(156)

# ERROR (EX0328): Invalid direction for port <port>, the direction should be <dir>

当特定端口<port>的方向不合法时,会报出上述错误信息。

#### Action

根据报错信息,修改端口的方向,使之符合规定。

#### EX0329

# ERROR (EX0329): Illegal recursive module instantiation <modu>

当出现非法的递归实例化子模块时,会报出上述错误信息。

#### Action

检查设计中对子模块的定义与使用。

#### EX0330

# ERROR (EX0330): Invalid parameter value <para:value>(<inst>), <para> can set <rightValue>, when <expression>

当逻辑表达式<expression>成立时,参数<para>合法值为
<rightValue>,若实例<inst>的参数及其对应值<para:value>不合法时,会报出上述错误信息。

#### Action

根据错误信息中的合法值<rightValue>来设置参数值。

#### EX0331

# ERROR (EX0331): Memory <value> size is too large to synthesize

综合 Memory 的情景,当 Memory 的内存<value>超出综合的内存限制 2520K 时,会报出上述错误信息。如下案例中,mem 定义的内存超出了内存限制的 2520K。

module test(clk,addr,din,dout);

input [23:0]addr;

input [15:0]din;

input clk;

output reg[15:0]dout;

SUG937-1.1 37(156)

```
reg[15:0]mem[2**24-1:0];

always@(posedge clk)begin

mem[addr]<=din;

dout<=mem[addr];

end

endmodule
```

将 Memory 的内存缩小至综合限制范围内。

# EX0332

# ERROR (EX0332): Active flash port <port> already defined in top module/unit

使用 active flash mode,且 active flash 的端口<port>已经在 top module/unit 中被定义时,会报出上述错误信息。

#### Action

修改 top module/unit 中的 port name,避免与 active flash port name 重复。

# EX0333

# ERROR (EX0333): Can not find module named "activeFlash" from design

使用 active flash 时,设计中找不到 active flash module,会报出上述错误信息。

#### Action

检查 active flash 配置。

# EX0334

# ERROR (EX0334): Active flash module \"activeFlash\" already be referenced, not one separate module

当 active flash module 已经被指定,不是单独的 module 时,会报出上述错误信息。

#### Action

独立使用 active flash。

SUG937-1.1 38(156)

# ERROR (EX0335): Path of module "activeFlash" is <path>, which is not corresponding with -active\_flash option

当 active flash module 的路径<path>与-active\_flash 选项中的路径不一致时,会报出上述错误信息。

#### Action

检查并修改文件路径,使两者路径相等。

# EX0336

# ERROR (EX0336): Invalid port <port> found in active flash module "activeFlash"

在 active flash module 中存在不合法的端口<port>时,会报出上述错误信息。

#### Action

检查并修改 active flash module 中的端口名,使之符合规定。

#### EX0337

### ERROR (EX0337): Constraintend to multiSrc net <net>

<net>有多级驱动,会报出上述错误信息。

#### Action

检查 net 之间的连接关系。

# EX0339

# ERROR (EX0339): Port <port> drives 1 pad loads(<inst1>) and 1 non-pad loads(pin:<pin> inst:<inst2>)"

当一个端口<port>驱动一个 buffer 和一个非 buffer 时,会报出上述错误信息。如下案例中,ioport io 驱动了 IOBUF uut(buffer)的 iopin 和 dout(非 buffer),将会报出上述错误信息。

 $module\ test (i, oen, din, io, o, dout);$ 

input i,oen;

input din;

inout io;

SUG937-1.1 39(156)

```
output o,dout;
assign dout=io&din;
IOBUF uut(
.O(o),
.IO(io),
.I(i),
.OEN(oen)
);
endmodule
```

检查 port 的连接。

# EX0340

WARN (EX0340): Invalid attribute constrain location, please use 'full\_case' directive after case, casex or casez

当使用 full\_case 约束位置出错时,会报出上述警告信息。如下案例中,full case 约束写在了 module 定义处,约束无法生效。

```
module my_mux (a,b,c,sel,out)/*synthesis full_case*/;
input[2:0]
              a, b, c;
input[1:0]sel;
output reg [2:0] out;
always @ (a, b, c, sel) begin
    case(sel)
        2'b00
                  : out = a;
        2'b01
                 : out = b;
         2'b10
                  : out = c;
        default : out = 0;
    endcase
end
endmodule
```

SUG937-1.1 40(156)

根据警告信息,直接在 case, casex 或 casez 后使用 full case 约束。

#### EX0341

WARN (EX0341): Instance <inst> 's parameter <para> value must be <value> when partNumber is <dev>, replaced by default value <value>

当选用器件为<dev>时,实例<inst>的参数<para>的值设置错误时,会报出上述警告信息,并将设置参数值替换为默认值<value>。如下案例中,根据选用器件的不同,原语 OSCZ 的参数 S\_RATE 的值必须为"SLOW"或"FAST",实例 osc inst 中 S RATE 参数设置错误。

#### Action

若要消除警告信息,将参数的值设置为默认值<value>或不进行设置。

#### EX0342

WARN (EX0342): The port <port> connected to <inst>(<type>) defined error direction which should be 'INOUT' according to connection

当输入端口<port>连接到 IOBUF 的 iopin 时,会报出上述警告信息。如下案例中,输入端口 b 连接到了 IOBUF uut 的 iopin。

SUG937-1.1 41(156)

```
module top (a,b,sel,dout);
input a, b;
input sel;
output dout;

IOBUF uut(
    .O(dout),
    .IO(b),
    .I(a),
    .OEN(sel)
);

endmodule
```

若要消除警告信息,勿将输入端口连接到 IOBUF 的 iopin 上。

# EX0343

# ERROR (EX0343): Duplicate module name <modu1> and entity name <modu2>

当 verilog 与 vhdl 混合编译时, verilog 对应的顶层模块名<modu1>与 vhdl 对应的顶层模块名<modu2>相同时,会报出上述错误信息。

#### Action

修改顶层模块名,使二者的顶层模块名不相等。

#### EX0344

# ERROR (EX0344): Net <net> has multiple drivers, drived by <node>

但一条 net 有多个驱动时,会报出上述错误信息。示例如下,输出端口 out 同时被 rotate\_1 和 rotate\_2 驱动。

```
module rotate (q1, data, sel1) ;
output [7:0] q1;
```

SUG937-1.1 42(156)

```
input [7:0] data;
input sel1;
endmodule

module top (out, ci, data1, data2);
output [7:0] out;
input [7:0] data1, data2;
input ci;
rotate rotate_1 (out, data1, ci);
rotate rotate_2 (out, data2, ci);
endmodule
```

若要消除上述错误,需要修改设计使一条信号只有一个驱动源,如下所示。

```
module rotate (q1, data, sel1);
output [7:0] q1;
input [7:0] data;
input sel1;
endmodule

module top (out, ci, data1);
output [7:0] out;
input [7:0] data1;
input ci;
rotate rotate_1 (out, data1, ci);
endmodule
```

# EX0345

ERROR (EX0345): Instance <inst> 's parameter <para> value invalid

SUG937-1.1 43(156)

实例<inst>的参数<para>值不合法时,会报出上述错误信息,如用于ALU 参数检查,如下案例中,ALU 原语实例 uut 中,ALU\_MODE 参数值不合法。

```
module top (a,b,dout);
input a, b;
output[1:0] dout;

ALU uut (
.SUM(dout[1]),
.COUT(dout[0]),
.l0(a),
.l1(b),
.l3(1'b0),
.CIN(1'b0)
);
defparam uut.ALU_MODE=10;
endmodule
```

#### Action

根据错误信息,修改参数<para>的值使之合法。

# EX0346

# WARN(EX0346): Instance <inst>'s parameter value <oldValue> truncated to <NewValue> to fit <digit> bits

实例<inst>的参数值<oldValue>由于位数不符合<digit>位,进行截断处理为<NewValue>时,会报出上述警告信息。如下案例中,LUT2原语实例uut中,INIT参数设置为8'b11001110,由于LUT2的INIT参数定义的位数为四位,将会报出此警告信息并将参数截断为4'b1110。

```
module test(dout,a,b);
input a,b;
output dout;
LUT2 uut(
.F(dout),
```

SUG937-1.1 44(156)

```
.l0(a),
.l1(b)
);
defparam uut.INIT = 8'b11001110;
endmodule
```

若要消除警告信息,根据参数定义的位数来设置该参数值。

# EX0347

# WARN (EX0347): Ignoring <grammar>

若设计中存在不可综合的语法<grammar>时,忽略该语法并报出上述警告信息。

#### Action

若要消除警告信息,勿在设计中使用不可综合的语法。

# EX0348

# ERROR (EX0348): Port <port> is declared repeatedly

当设计中存在重复声明的端口<port>时,会报出上述错误信息。如下案例中,端口 mout 存在重复声明,报出上述错误信息并退出。

```
module test(clk,a,b,mout);
input clk;
input signed [3:0] a;
input signed [3:0] b;
output reg signed [3:0] mout;
always@ (posedge clk)begin
reg mout = a*b;
end
endmodule
```

#### Action

根据错误信息,删除重复的端口声明。

SUG937-1.1 45(156)

# ERROR (EX1981): Net <objec> is driven by multiple input ports

若设计中存在输入端口重复给同一个变量<object>赋值的情况,综合工具会给出上述警告信息。如下案例 tmp 被重复赋值 2 次。

```
module test(in,out);
input [3:0]in;
output [3:0]out;
wire [3:0]tmp;
assign tmp[3:0] = in;
assign tmp[1:0] = in;
assign out = tmp;
endmodule
```

#### Action

若要消除上述错误,需要将重复赋值删除,如下所示。

```
module test(in,out);
input [3:0]in;
output [3:0]out;
wire [3:0]tmp;
assign tmp[3:0] = in;
assign out = tmp;
endmodule
```

# EX1998

# WARN (EX1998): Net <object> does not have a driver

若设计中存在定义一个连线或寄存器类型变量<object>,但没有驱动的情况,综合工具会给出上述警告信息。如下案例连线 a 被定义和使用,但没有驱动。

```
module top (in0,in1,out);
input in0,in1;
output out;
```

SUG937-1.1 46(156)

```
wire a;
assign out = in0&in1|a;
endmodule
```

若要消除上述警告,需要将连线 a 删除,或添加相应的连接关系,如下 所示。

```
module top (in0,in1,out);
input in0,in1;
output out;
assign out = in0&in1;
endmodule
```

# EX1999

# ERROR (EX1999): Another driver from here

若设计中存在多个输入同时驱动同一个输出的情况,综合工具会给出上述错误信息,分别指出重复赋值的位置,如下案例 out 端口被重复赋值,需要删除其中一个。

```
module test (in0,in1,out);
input in0,in1;
output out;
assign out = in0 & !in1;
assign out = in0 & in1;
endmodule
```

#### Action

若要消除上述错误,需要将重复赋值删除,如下所示。

```
module test (in0,in1,out);
input in0,in1;
output out;
assign out = in0 & !in1;
endmodule
```

SUG937-1.1 47(156)

# ERROR (EX2000): Net <object> is constantly driven from multiple places

若设计中存在多个输入同时驱动同一个输出<object>的情况,综合工具会给出上述错误信息,指出重复赋值的位置,如下案例 out 端口被重复赋值,需要删除其中一个。

```
module test (in0,in1,out);
input in0,in1;
output out;
assign out = in0 & !in1;
assign out = in0 & in1;
endmodule
```

#### Action

若要消除上述错误需要将重复赋值删除,如下所示。

```
module test (in0,in1,out);
input in0,in1;
output out;
assign out = in0 & !in1;
endmodule
```

#### EX2452

# ERROR (EX2452): Invert of if-condition matches sensitivity list edge, this is unconventional

若设计中 always 块敏感列中复位信号为 posedge/negedge,但 always 块语句中复位信号采用低电平/高电平使能时,将报出上述错误信息。如下案例中 always 块敏感列中复位信号为 posedge,但 always 块语句中复位信号采用低电平使能,需要修改 posedge 为 negedge 或采用高电平使能。

```
module test (clk,rst,d,q);
input clk,rst,d;
output reg q;
always@(posedge clk or posedge rst)begin
```

SUG937-1.1 48(156)

```
if(!rst) begin
    q<=0;
end
else begin
    q<=d;
end
end
end
end</pre>
```

若要消除上述错误需要保证复位信号在 always 敏感列表中 posedge 对应高电平使能,negedge 对应低电平使能。

# EX2514

# ERROR (EX2514): Task call from within a function is not allowed

当设计中的 function 里存在 task 时,会报出上述错误信息。如下案例中,function sub 中存在 task add,存在语法问题,将报出上述错误信息。

```
module test(a,b,c,dout);

input [3:0] a,b,c;

output [4:0] dout;

task add;

input [3:0] a,b;

output [4:0] dout;

begin

dout = a + b;

end

endtask

function [4:0] sub;

input [3:0] a,b,c;

reg [4:0] tmp;
```

SUG937-1.1 49(156)

```
begin

add(a,b,tmp);

sub = tmp - c;

end

endfunction

assign dout = sub(a,b,c);

endmodule
```

请勿在 function 中使用 task 语法。

### EX2526

# WARN (EX2526): Entry size <width> at <initvalue>:<initWidth> does not match memory width <memWidth>

若设计中使用\$readmemh 语句,但对应文件数据宽度<width>不匹配<memWidth>时,综合工具会给出上述警告信息。如下案例中 mem 宽度是8,如果对应<initvalue>文件数据宽度<initWidth>不匹配,就会报出此警告信息。

```
module test(in,clk,addr_in,addr_out,out);
input in,clk;
input addr_in;
input addr_out;
output out;
reg mem[7:0];
always @ (posedge clk)
mem[addr_in] <= in;
assign out = mem[addr_out];
initial begin
$readmemh("initvalue", mem);
end
endmodule
```

SUG937-1.1 50(156)

若要消除上述警告,需要\$readmemh()语句指定的数据文件和数组宽度 匹配。

# EX2565

# WARN (EX2565): Port <port> is not connected on this instance

若设计中存在定义一个端口<port>,但没有使用的情况,综合工具会给出上述警告信息。如下案例 test 模块中 clk 端口没有使用。

#### Action

若要消除上述警告,需要移除无效端口,如下所示。

```
module top (in0,in1,out,out1);

input in0,in1;

output out,out1;

assign out = in0 & !in1;

test test1(

.data(in0),
```

SUG937-1.1 51(156)

```
.out(out1)
);
endmodule
module test (data,out);
input data;
output out;
assign out = !data;
endmodule
```

# WARN (EX2598): <design> might have mixed concurrent and procedural assignment

若设计<design>中可能同时存在阻塞赋值和非阻塞赋值的情况,综合工具会给出上述警告信息。如下案例寄存器 d\_reg 在不同条件下同时存在阻塞赋值和非阻塞赋值的情况。

```
module gene_if(t0,t1,t2,d,clk,t);
input t0,t1,t2,clk,t;
output d;
reg d_reg;
localparam S=6;
generate
    if(S<7)
 assign d_reg=t0|t1|t2;
    else
assign d_reg=t0&t1&t2;
endgenerate
generate
    if(S>7)
         always @(posedge clk)
         d_reg<=t;</pre>
         else
```

SUG937-1.1 52(156)

```
always @(posedge clk)

d_reg<=t0&t1&t2;

endgenerate

assign d=d_reg;

endmodule
```

若要消除上述警告, 需要将重复赋值的情况删除, 如下所示。

```
module gene_if(t0,t1,t2,d,clk,t);
input t0,t1,t2,clk,t;
output d;
reg d_reg;
localparam S=6;
generate
if(S>7)
always @(posedge clk)
d_reg<=t;
else
always @(posedge clk)
d_reg<=t0&t1&t2;
endgenerate
assign d=d_reg;
endmodule
```

### EX2629

# WARN (EX2629): Delay control is not supported for synthesis

延时语句为不可综合语句,如果设计文件包含延时如#10 语句,综合工具会给出上述警告信息,所有的延时会被忽略。

```
module top (in0,in1,clk,out);
input in0,in1;
input clk;
```

SUG937-1.1 53(156)

```
output reg out;

always @( posedge clk)

begin

out <= #10 in0&in1;

end

endmodule
```

若要消除上述警告, 需要移除设计文件中的延时控制, 如下所示。

```
module top (in0,in1,clk,out);
input in0,in1;
input clk;
output reg out;
always @( posedge clk)
begin
out <= in0&in1;
end
endmodule
```

#### EX2635

# WARN (EX2635): Generate block is allowed only inside loop and conditional generate in SystemVerilog mode

若设计中使用 generate 语句循环生成模块,如下案例在 for 循环中生成 test 模块,此用法仅在 SystemVerilog 支持,如使用其它版本的 Verilog,综合工具会给出上述警告信息。

#### Action

上述警告是使用此语法的正常现象,注意此用法仅在 SystemVerilog 支持,如需消除该警告,请使用 SystemVerilog 进行综合。

# EX2656

# ERROR (EX2656): SystemVerilog keyword <word> used in incorrect context

若设计文件定义变量与关键字<word>重名,综合工具会给出上述错误

SUG937-1.1 54(156)

信息。null 是 system verilog 中的一个关键字,不能用于变量名。

```
module top (in0,in1,out);
input in0,in1;
output out;
wire null;
assign out= in0&in1;
endmodule
```

#### Action

若要消除上述错误,需要注意避免变量名与关键字重名,如下所示。

```
module top (in0,in1,out);
input in0,in1;
output out;
assign out= in0&in1;
endmodule
```

### EX2664

WARN (EX2664): Variable <vari> may be used before assigned in always\_comb or always @\* block : might cause synthesis - simulation differences

若设计中存在 always 语句敏感列表内信号<vari>在 always 内变化的情况,综合工具会给出上述警告信息。如下案例 tmp 在敏感列表内,但不断变化。

```
module top(in,sel,out);

input in,sel;

output reg out;

reg tmp;

always@(*)

begin

if(sel)

tmp <= in;

else
```

SUG937-1.1 55(156)

```
tmp <= !tmp;

end

assign out= tmp;

endmodule
```

若要消除上述警告,需要添加时钟信号,将 tmp 信号移出敏感列表。如下所示。

```
module top(in,sel,out,clk);
input in,sel,clk;
output reg out;
reg tmp;
always@(posedge clk)
begin
if(sel)
tmp <= in;
else
tmp <= !tmp;
end
assign out= tmp;
endmodule
```

# EX2666

# WARN (EX2666): Unsupported use of clock signal <signal>, clock used as data

若设计中使用同一个信号<signal>作为时钟和数据,综合工具会给出上述警告信息,如下案例 clk 信号同时作为时钟和数据。

```
module top (clk,out);
input clk;
output reg out;
always@(posedge clk)
out <= clk;
```

SUG937-1.1 56(156)

#### endmodule

#### Action

若要消除上述警告, 需要将输入数据和时钟分离, 如下所示。

```
module top (in,clk,out);
input in,clk;
output reg out;
always@(posedge clk)
out <= in;
endmodule
```

# EX2830

# WARN (EX2830): Data object <object> is already declared

设计中对同一个变量<object>重复定义时,综合工具会给出上述警告信息,如下案例重复定义 2 次 wire 赋值,需要删除其中的一个定义。

```
module top (in,out);
input in;
output out;
wire out;
wire out;
assign out = !in;
endmodule
```

#### Action

若要消除上述警告, 需要将重复定义删除, 如下所示。

```
module top (in,out);
input in;
output out;
wire out;
assign out = !in;
endmodule
```

SUG937-1.1 57(156)

# WARN (EX2855): Result of this operation does not fit in

若设计中使用运算操作符<oper>,但<oper>的结果位宽超过赋值位宽时,综合工具会给出上述警告信息。如下案例幂运算结果位宽超过 out 端口。

```
module top(in,out);
input in;
output [1:0]out;
assign out = 6'd2 ** (16'h77)+in;
endmodule
```

#### Action

若要消除上述警告, 需要赋值操作两端位宽相同, 如下所示。

```
module top(in,out);
input in;
output [1:0]out;
assign out = 2'b01 ** (2'b10)+in;
endmodule
```

# EX2932

# WARN (EX2932): Unknown system task <task> ignored for synthesis

若设计中存在未知的系统任务<task>,综合工具会给出上述警告信息。如下案例仿真命令\$fsdbDumpMDA不被综合识别,综合时会忽略未知系统任务。

```
module test(in,out);
input in;
output out;
reg mem;
assign out = in;
initial begin
```

SUG937-1.1 58(156)

#### \$fsdbDumpMDA(mem);

end

endmodule

#### Action

若要消除上述警告,需要删除未知系统任务,如下所示。

```
module test(in,out);
input in;
output out;
reg mem;
assign out = in;
endmodule
```

### EX2947

# WARN (EX2947): Input port <port> remains unconnected for this instance

若模块输入端口<port>实例化时,未连接相应信号,综合工具会给出上述警告信息。

#### Action

若要消除上述警告,可以对悬空端口连接。

# EX2987

# WARN (EX2987): Input port <port> is not connected on this instance

若模块端口<port>实例化时,未连接相应信号,综合工具会给出上述警告信息。

#### Action

若要消除上述警告, 需要将无用的悬空端口删除。

# EX3041

# WARN (EX3041): <object> shift count >= width of value

若设计中存在移位一个变量<object>,但移位数大于变量位宽的情况,综合工具会给出上述警告信息。如下案例 in1 位宽为 1,左移 2 位。此情况

SUG937-1.1 59(156)

# 值恒为0,是无效的。

```
module top (in0,in1,out);

input in0,in1;

output reg out;

assign out = in0&(in1 << 2);

endmodule
```

#### Action

若要消除上述警告,需要删除无效移位操作。

## EX3044

# WARN (EX3044): Overwriting previous value of parameter <para>

若设计中重复给同一个<para>赋值,综合工具会给出上述警告信息。如下案例 LUT2 的 INIT 被赋值 2 次。

```
module top (in0,in1,out);

input in0,in1;

output reg out;

LUT2 lut2(

.l0(in0),

.l1(in1),

.F(out));

defparam lut2.INIT = 4'h4;

defparam lut2.INIT = 4'h6;

endmodule
```

#### Action

若要消除上述警告, 需要将重复赋值删除, 如下所示。

```
module top (in0,in1,out);
input in0,in1;
output reg out;
LUT2 lut2(
.l0(in0),
```

SUG937-1.1 60(156)

```
.I1(in1),
.F(out));
defparam lut2.INIT = 4'h6;
endmodule
```

# WARN (EX3073): Port <port> remains unconnected for this instance

模块例化时,若模块定义的端口<port>在模块例化端口列表中不存在,综合工具会给出上述警告信息。如下案例中实例化 sub 时未赋值 out1 端口。

```
module top (top_in,top_out);
input top_in;
output top_out;
sub sub1(
.in(top_in),
.out0(top_out)
);
endmodule
module sub (in,out0,out1);
input in;
output out0;
output out1;
assign out0 = !in;
endmodule
```

# Action

若要消除上述警告,需要删除 out1 端口或在例化时添加 out1 的连接关系,如下所示。

```
module top (top_in,top_out);
input top_in;
output top_out;
```

SUG937-1.1 61(156)

```
sub sub1(
.in(top_in),
.out0(top_out)
);
endmodule
module sub (in,out0);
input in;
output out0;
assign out0 = !in;
endmodule
```

# ERROR (EX3320): Multiple packed dimensions are not allowed in this mode of Verilog

选用 Verilog 版本为 Verilog-2001 时,若出现高维 reg 定义写法,综合会报出上述错误信息。如下案例中 mem 的定义为 reg[255:0][3:0]mem, Verilog-2001 版本不支持这样定义。

```
module top (clk,din,dout);
input clk;
input [3:0] din;
input [3:0] dout;
reg[255:0][3:0]mem;
endmodule
```

#### Action

若要消除上述错误,可以修改 Verilog 版本或修改设计。

### EX3359

# ERROR (EX3359): Null as source expression is not allowed here

若设计文件将 null 赋值给某个信号时,综合工具会给出上述错误信息, null 是 system verilog 中的一个关键字。

```
module top (in,out);
```

SUG937-1.1 62(156)

```
input in;
output out;
assign out= null;
endmodule
```

若要消除上述错误,需要避免错误使用关键字。

## EX3413

# ERROR (EX3413): Second argument of '\$<object> must be a memory

若设计中错误使用\$<object>语法,综合工具会给出上述错误信息。如下案例\$readmemh 语法的第二个参数 mem 应该是一个二维数组。

```
module test(in,clk,addr_in,addr_out,out);
input in,clk;
input addr_in;
input addr_out;
output out;
reg [7:0]mem;
always @ (posedge clk)
mem[addr_in] <= in;
assign out = mem[addr_out];
initial begin
$readmemh("initvalue", mem);
end
endmodule
```

### Action

若要消除上述错误,需要将 mem 定义为二维数组,如下所示。

```
module test(in,clk,addr_in,addr_out,out);
input in,clk;
input addr_in;
```

SUG937-1.1 63(156)

```
input addr_out;
output out;
reg [7:0]mem[7:0];
always @ (posedge clk)
    mem[addr_in] <= in;
assign out = mem[addr_out];
initial begin
    $readmemh("initvalue", mem);
end
endmodule</pre>
```

# ERROR (EX3483): Cannot open Verilog file <file>

若指定的设计文件<file>不存在或没有权限打开时,综合工具会给出上述错误信息,请检查文件是否存在并检查文件权限。

### EX3514

# ERROR (EX3514): Module <modu> in library <lib> is not yet analyzed

若在库lib>中不存在指定的<modu>时,综合工具会给出上述错误信息,请核对指定的<modu>名称是否正确。

#### EX3534

# ERROR (EX3534):Assignment under multiple single edges is not supported for synthesis

若设计中 always 语句中的一个敏感信号在一个敏感信号列表中既有上升沿触发又有下降沿触发,综合工具会给出上述错误信息。如下案例 clk 信号同时包含上升沿和下降沿触发,这种情况没有对应类型的高云原语,无法进行逻辑映射。

```
module top (in,out,clk,clear);
input in,clk,clear;
output reg out;
always @(posedge clk or negedge clk)
```

SUG937-1.1 64(156)

```
if(clear)

begin

out <= 1'b0;

end

else

begin

out <= in;

end

endmodule</pre>
```

若要消除上述错误需要将 clk 信号的上升沿触发或者下降沿触发删除其中一个,如下所示,只保留上升沿触发。

```
module top (in,out,clk,clear);
input in,clk,clear;
output reg out;
always @(posedge clk)
if(clear)
begin
out <= 1'b0;
end
else
begin
out <= in;
end
endmodule
```

# EX3589

# ERROR (EX3589): Keyword <object> is not allowed here in this mode of Verilog

若设计文件错误使用关键字<object>时,综合工具会给出上述错误信息。

SUG937-1.1 65(156)

# WARN (EX3628): Redeclaration of ansi port <port> is not allowed

若设计中存在将输出端口<port>作为赋值右值的情况,综合工具会给出上述警告信息。如下案例 ClkOut 在 always 语句中作为右值进行取反操作。

```
module top(

input ClkIn,

input rst,

output ClkOut

);

reg ClkOut;

always@(posedge ClkIn)

begin

if(rst) ClkOut = 1'b0;

else ClkOut = ~ClkOut;

end

endmodule
```

#### Action

若要消除上述警告,可以定义一个中间寄存器,最后再赋值给输出端口。如下所示。

```
module top(

input ClkIn,

input rst,

output ClkOut

);

reg tmp;

always@(posedge ClkIn)

begin

if(rst) tmp = 1'b0;
```

SUG937-1.1 66(156)

```
else tmp = ~tmp;
end
assign ClkOut = tmp;
endmodule
```

# WARN (EX3638) : <object> is already implicitly declared on line linelnfo>

若设计在lineInfo>中使用隐式声明连线<object>,但又在使用后显式声明,综合工具会给出此条警告信息。如下案例连线 tmp 在例化模块 aa 时隐式声明并使用,但在之后显式声明。

```
module top (in0,in1,out);
input in0,in1;
output out;
aa ins(in0,in1,tmp);
wire tmp;
assign out = tmp;
endmodule
module aa(in0,in1,out);
input in0,in1;
output out;
assign out=in0|| in1;
endmodule
```

## Action

若要消除上述警告,可以将连线声明放在使用之前,或直接采用隐式声明,删除显式声明。如下所示。

```
module top (in0,in1,out);
input in0,in1;
output out;
wire tmp;
aa ins(in0,in1,tmp);
```

SUG937-1.1 67(156)

```
assign out = tmp;
endmodule
module aa(in0,in1,out);
input in0,in1;
output out;
assign out=in0|| in1;
endmodule
```

# WARN (EX3670):Actual bit length <actlen> differs from formal bit length <forlen>for port <port>

对设计中的模块<port>例化时,若端口例化位宽<actlen>与定义时的位宽<forlen>不匹配时,综合工具会给出上述警告信息。如下案例实例化 test时 in 端口和输入 top\_in 的宽度不同,out 端口和输入 top\_out 的宽度不同。

```
module top (top_in,top_out);
input top_in;
output top_out;
test test1(
.in(top_in),
.out(top_out)
);
endmodule
module test (in,out);
input [2:0]in;
output [1:0]out;
assign out[0] = in[0];
assign out[1] = in[1] & !in[2];
endmodule
```

#### Action

若要消除上述警告,需要保持相应端口位宽相同,如下所示。

```
module top (top_in,top_out);
```

SUG937-1.1 68(156)

```
input [2:0]top_in;
output [1:0]top_out;

test test1(
   .in(top_in),
   .out(top_out)
);
endmodule
module test (in,out);
input [2:0]in;
output [1:0]out;
assign out[0] = in[0];
assign out[1] = in[1] & !in[2];
endmodule
```

# WARN (EX3671): Second declaration of <object> ignored

设计中对同一个变量<object>重复定义时,综合工具会给出上述警告信息,如下案例对 out 重复定义 2 次。

```
module top (in,out);
input in;
output out;
wire out;
wire out;
assign out = !in;
endmodule
```

#### Action

若要消除上述警告,需要将重复定义删除,如下所示。

```
module top (in,out);
input in;
output out;
```

SUG937-1.1 69(156)

```
wire out;
assign out = !in;
endmodule
```

# WARN (EX3680): Concatenation with unsized literal, will interpret as 32 bits

若设计中使用一个未定义位宽的变量组合赋值,综合工具会给出此条警告信息。如下案例'b0 未定义位宽,将默认拼接成 32 位宽变量,可能会造成位宽不匹配或原有位数缺失。

```
module test (in,out);
input in;
output [15:0]out;
assign out = {'b0,in};
endmodule
```

#### Action

若要消除上述警告,组合位宽中的参数必须是固定位宽,如下所示。

```
module test (in,out);
input in;
output [15:0]out;
assign out = {15'b0,in};
endmodule
```

## EX3682

# WARN (EX3682): Variable <vari> might have multiple concurrent drivers

若设计中 1 个输出端口<vari>可能存在多个驱动时,综合工具会给出上述警告信息。如下案例 out 端口可能存在多个驱动。

```
module top(in,sel,out);
input in,sel;
output reg out;
reg tmp;
```

SUG937-1.1 70(156)

```
always@(*)

begin

if(sel)

tmp <= in;

else

out <= !tmp;

end

assign out= tmp;

endmodule
```

若要消除上述警告,需要避免多个输入驱动一个端口的情况。

## EX3705

# WARN (EX3705): Macro <object> redefined

若设计中多次使用 define 语句定义同一个参数<object>时,综合工具会给出上述警告信息。在后方的 define 语句会替换前方的定义。如下案例 INIT 重复定义了不同值,会导致 out0 端口和 out1 端口的值不同。

```
`define INIT 1'b0

module test (in,out0,out1);
input in;
output out0,out1;
assign out0 = !in|`INIT;
`define INIT 1'b1
assign out1 = !in|`INIT;
endmodule
```

#### Action

若要消除上述警告,建议将其定义成 2 个不同 define,避免歧义,或者使用 if define 语句。

```
`define INIT0 1'b0

`define INIT1 1'b1

module test (in,out0,out1);
```

SUG937-1.1 71(156)

```
input in;
output out0,out1;
assign out0 = !in|`INIT0;
assign out1 = !in|`INIT1;
endmodule
```

# WARN (EX3706): Empty port in <modu> declaration

若设计中模块<modu>声明不正确,综合工具会给出上述警告信息,如下案例声明位置多加了","。

```
module test(in,out,);
input in;
output out;
assign out = !in;
endmodule
```

#### Action

若要消除上述警告,需要删除多余的",",如下所示。

```
module test(in,out);
input in;
output out;
assign out = !in;
endmodule
```

## EX3735

# ERROR (EX3735): Port <port> is already connected

若设计中实例化 instance 时重复给一个端口<port>赋值,综合工具会给出上述错误信息,如下案例实例化 test 时将 2 个不同的值赋给 in 端口。

```
module test (in,out);
input in;
output out;
assign out = !in;
```

SUG937-1.1 72(156)

```
endmodule

module top (in0,in1,out0);

input in0,in1;

output out0;

test test1(

.in(in0),

.in(in1),

.out(out0)

);

endmodule
```

若要消除上述错误,需要将重复的端口赋值删除一个,如下所示。

```
module test (in,out);
input in;
output out;
assign out = !in;
endmodule
module top (in0,out0);
input in0;
output out0;
test test1(
.in(in0),
.out(out0)
);
endmodule
```

# EX3771

# WARN (EX3771): <modu> instantiation should have an instance name

若设计中使用实例化模块<modu>但没有给出名称时,综合工具会给出

SUG937-1.1 73(156)

上述警告信息。如下案例 test 模块实例化时没有定义名称,综合时会给出一个默认名称。

```
module test (in,out);
input in;
output [1:0]out;
assign out = in+1'b1;
endmodule
module top (top_in,top_out);
input top_in;
output [1:0]top_out;
test (
    .in(top_in),
    .out(top_out)
);
endmodule
```

#### Action

若要消除上述警告,需要定义实例化模块名称,如下所示。

```
module test (in,out);
input in;
output [1:0]out;
assign out = in+1'b1;
endmodule
module top (top_in,top_out);
input top_in;
output [1:0]top_out;
test test1(
.in(top_in),
.out(top_out)
);
endmodule
```

SUG937-1.1 74(156)

WARN (EX3779):<signal> should be on the sensitivity list. Signal missing is added and assuming complete sensitivity list specified. RTL design and post-synthesis netlist simulations may differ as a result

若设计中使用 always 语句但敏感信号列表缺少<signal>时,综合工具会给出上述警告信息。如下案例 in0 和 in1 是敏感信号,应该加到 always 敏感列表内,否则综合时会自动添加。

```
module top (sel,in0,in1,out);

input sel,in0,in1;

output reg out;

always@(sel /*or in0 or in1*/ )

if(sel == 1'b0)

begin

out <= in0;

end

else

begin

out <= in1;

end

endmodule
```

#### Action

若要消除上述警告,需要将对应信号添加到 always 敏感列表内,如下所示。

```
module top (sel,in0,in1,out);

input sel,in0,in1;

output reg out;

always@(sel or in0 or in1)

if(sel == 1'b0)

begin

out <= in0;
```

SUG937-1.1 75(156)

```
end
else
begin
out <= in1;
end
endmodule
```

# WARN (EX3780): Using initial value of <vari> since it is never assigned

若设计中定义一个寄存器变量<vari>,但只赋初始值作为常量使用,综合工具会给出此条警告信息。如下案例寄存器 tmp 仅作为 1'b0 使用。

```
module test(in,out);
input in;
output reg out;
reg tmp;
initial begin
tmp = 0;
end
always@(in or tmp)
if(in==tmp)
out <= in;
else
out <= !in;
endmodule
```

### Action

若要消除上述警告,需要将无用的寄存器 tmp 替换成 1'b0,如下所示。

```
module test(in,out);
input in;
output reg out;
```

SUG937-1.1 76(156)

```
always@(in)

if(in==1'b0)

out <= in;

else

out <= !in;

endmodule
```

# ERROR (EX3784): Index <width> is out of range <range> for <port>

若设计中使用<width>超过定义数据位宽范围<rare>的<port>,综合工具会给出上述警告信息,如下案例 out 的定义位宽范围是 0 到 1,而却给out[2]赋值,综合时会报出此错误信息。

```
module test (in,out);

input [2:0]in;

output [1:0]out;

assign out[0] = in[0];

assign out[2] = in[1] & !in[2];

assign out[1] = in[1] & in[2];
```

#### Action

若要消除上述错误,需要调整 out 宽度,或删除未定义宽度的使用,如下所示。

```
module test (in,out);

input [2:0]in;

output [2:0]out;

assign out[0] = in[0];

assign out[2] = in[1] & !in[2];

assign out[1] = in[1] & in[2];

endmodule
```

SUG937-1.1 77(156)

# WARN (EX3786): Assignment to input <port>

若设计中存在给输入端口<port>赋值的情况,综合工具会给出上述警告信息。如下案例输入端口 d 被其他输入端口驱动。

```
module test(b,c,d,f);
input b,c,d;
output f;
assign d = c&b;
assign f = b&d;
endmodule
```

#### Action

若要消除上述警告,需要将此情况删除,如下所示。

```
module test(b,d,f);
input b,d;
output f;
assign f = b&d;
endmodule
```

## EX3791

# WARN (EX3791): Expression size <size> truncated to fit in target size <tarSize>

若设计中赋值操作前数据宽度<tarSize>和操作后<size>不同,综合工具会给出上述警告信息。如下案例 out 的数据宽度是 1,in0&in1 的数据宽度是 3,此时 in0&in1 的额外宽度无效。

```
module top (in0,in1,clk,out);
input [2:0]in0,in1;
input clk;
output reg out;
always @( posedge clk)
begin
```

SUG937-1.1 78(156)

```
out <= in0&in1;
end
endmodule
```

若要消除上述警告,可以调整 out 的宽度或 in0 和 in1 的宽度,如下所示。

```
module top (in0,in1,clk,out);

input [2:0]in0,in1;

input clk;

output reg [2:0] out;

always @( posedge clk)

begin

out <= in0&in1;

end

endmodule
```

## EX3792

## WARN (EX3792): Literal value truncated to fit in <num> bits

若设计中定义了 1 个超出范围的 parameter 值<num>,综合工具会给出此条警告信息。如下案例 LUT2 的 INIT 值范围是 4'h0 到 4'hF,而 4'h14本身就是非法值,综合时会取 2 进制后四位,为 4'h4。

```
module top (in0,in1,out);

input in0,in1;

output out;

LUT2 lut2(

.l0(in0),

.l1(in1),

.F(out)

);

defparam lut2.INIT = 4'h14;
endmodule
```

SUG937-1.1 79(156)

若要消除上述警告,需要将 parameter 值修改到一个合理的范围内,如下所示。

```
module top (in0,in1,out);
input in0,in1;
output out;
LUT2 lut2(
.l0(in0),
.l1(in1),
.F(out)
);
defparam lut2.INIT = 4'h4;
endmodule
```

# EX3794

# ERROR (EX3794): Duplicate <modu> name <name>.

若设计中定义了同名的<modu>,名称为<name>,综合工具会给出此条错误信息,需要修改<modu>的名称,使它们的名称不同。如下案例中,定义了两个名称为 test 的 module,会报出此错误。

```
module test (in0,in1,out);
input in0,in1;
output out;
assign out = in0 & !in1;
endmodule
module test (data,out);
input data;
output out;
assign out = !data;
endmodule
```

## Action

若要消除上述错误,需要修改一个 module 的名称使之不再同名,如下

SUG937-1.1 80(156)

## 所示。

```
module test (in0,in1,out);
input in0,in1;
output out;
assign out = in0 & !in1;
endmodule
module test0 (data,out);
input data;
output out;
assign out = !data;
endmodule
```

# EX3812

# ERROR (EX3812): <signal> is not a constant.

verilog 设计,若设计中 if 语句的条件中存在非常数变量<signal>,会报 出此错误信息。如下案例,第七行中 if 的条件为输入端口,需要改为常数。

```
module top(clk,ADDSUB,a,b,c,mout);
input clk;
input [7:0]a,b,c;
input ADDSUB;
output reg [15:0]mout;
generate
  if(ADDSUB)begin
    always@(posedge clk)begin
      mout<=a*b+a*c;
    end
  end
  else begin
    always@(posedge clk)begin
      mout<=a*b-a*c;
    end
  end
endgenerate
endmodule
```

SUG937-1.1 81(156)

若要消除上述错误,需要修改 if 语句中的条件,不可出现非常数变量。

#### EX3818

# ERROR (EX3818): <inst> expects <num> arguments

若综合工具报出上述错误信息,则说明实例化模块<inst>时给出的端口实例化数量<num>超过所需要的,如下案例中 ALU 需要 6 个端口,而实际上给出了 7 个。

```
module alu_1bit(a,b,din1,din2,sum,cout);
input din1,din2,a,b;
output cout,sum;
ALU sum_cry_0_0 (cout, sum, 0, din2, din1, a, b);
defparam sum_cry_0_0.ALU_MODE=0;
endmodule
```

#### Action

若要消除上述错误,需要调整参数个数,如下所示。

```
module alu_1bit(a,b,din1,din2,sum,cout);
input din1,din2,a,b;
output cout,sum;
ALU sum_cry_0_0 (cout, sum, din2, din1, a, b);
defparam sum_cry_0_0.ALU_MODE=0;
endmodule
```

## EX3827

# WARN (EX3827): Full\_case directive is effective : might cause synthesis - simulation differences

若设计中使用 full\_case 语法,综合工具会给出上述警告信息,可能会造成仿真不等价。

```
module top (sel,in0,out);
input sel,in0;
output reg out;
```

SUG937-1.1 82(156)

```
always@(sel or in0)

begin

case(sel)/*synthesis full_case*/

1'b0:

begin

out <= in0;

end

endcase

end

endmodule
```

此警告是添加 full\_case 语句的提示信息,会减少 case 语句的无关条件逻辑电路,若要消除上述警告,需要补全其他 case 条件。

## EX3829

# ERROR (EX3829): Port <port> is not defined

若综合工具报出上述错误信息,则说明声明的端口<port>没有添加到端口列表中。如下案例中 out1 端口有声明但是没有在模块定义的端口列表中。

```
module test (in,out);
input in;
output out;
output out1;
assign out = !in;
endmodule
```

#### Action

若要消除上述错误,可以把out1的声明删除,如下所示。

```
module test (in,out);
input in;
output out;
assign out = !in;
```

SUG937-1.1 83(156)

endmodule

## EX3833

# ERROR (EX3833): If-condition does not match any sensitivity list edge

若设计中使用 always 语句包含多个敏感信号,且内部的 if 条件的信号不在敏感信号列表内时,综合工具会给出此条错误信息。如下案例 clear 信号不在敏感信号列表内,这种情况无法创建出标准类型的触发器。

```
module top (in,out,clk1,clk2,clear);
input in,clk1,clk2,clear;
output reg out;
always @(posedge clk1 or posedge clk2)
begin
if(clear)
out <= 1'b0;
else
out <= in;
end
endmodule
```

#### Action

若要消除上述错误,需要移除 clk2,并将 clear 加入敏感列表,如下所示。

```
module top (in,out,clk1,clear);
input in,clk1,clear;
output reg out;
always @(posedge clk1 or posedge clear)
begin
if(clear)
out <= 1'b0;
else
out <= in;
```

SUG937-1.1 84(156)

```
end
endmodule
```

## WARN (EX3834): Case condition never applies

若设计中使用 case 语句但有些情况永远不会出现时,综合工具会给出此条警告信息。如下案例中 3'b101 位宽与 sel 信号不同,此情况永远不会出现。

```
module top (sel,in0,in1,out);
input sel,in0,in1;
output reg out;
always@(sel or in0 or in1)
    begin
         case(sel)
              1'b0:
                  begin
                       out \leq in0;
                  end
              1'b1:
                  begin
                       out <= in1;
                  end
3'b101:
                  begin
                       out <= 1'b0;
                  end
         endcase
    end
endmodule
```

SUG937-1.1 85(156)

若要消除上述警告,需要将无用 case 条件移除,如下所示。

```
module top (sel,in0,in1,out);
input sel,in0,in1;
output reg out;
always@(sel or in0 or in1)
    begin
         case(sel)
              1'b0:
                  begin
                       out \leq in0;
                  end
              1'b1:
                  begin
                       out <= in1;
                  end
         endcase
    end
endmodule
```

## EX3858

# WARN (EX3858): System task <task> ignored for synthesis

综合不支持<task>语句,若设计中存在<task>语句。综合时会忽略,并给出此条警告信息。

## EX3863

## ERROR (EX3863): Syntax ERROR near <object>

Verilog 设计,若设计中<object>周围存在语法错误,综合工具会给出此条错误信息。如下案例第一行,最后要加分号。

```
module test (in,out)
input in;
```

SUG937-1.1 86(156)

```
output out;
assign out = !in;
endmodule
```

若要消除上述错误,请检查语法错误原因,如下所示。

```
module test (in,out);
input in;
output out;
assign out = !in;
endmodule
```

## EX3864

# WARN (EX3864): <port> was previously declared with a different range

若设计中存在定义一个端口<port>,但又声明为不同宽度的连线或寄存器的情况,综合工具会给出上述警告信息。如下案例 out 被定义为不同的宽度的连线,综合时会以连线宽度为准。

```
module top(in,out);
input in;
output [1:0]out;
wire [2:0] out = 3'b0+in;
endmodule
```

#### Action

若要消除上述警告,需要将保持同名端口和连线宽度保持一致,如下所示。

```
module top(in,out);
input in;
output [2:0]out;
wire [2:0] out = 3'b0+in;
endmodule
```

SUG937-1.1 87(156)

# ERROR (EX3872): <port> is not declared

若综合工具报出上述错误信息,则说明端口<port>没有声明端口类型,如下案例中 out1 没有声明端口类型。

```
module test (in,out,out1);
input in;
output out;
assign out = !in;
endmodule
```

#### Action

若要消除上述错误需要将未声明端口类型的端口删除或添加 port 类型声明,如下所示。

```
module test (in,out);
input in;
output out;
assign out = !in;
endmodule
```

## EX3875

## ERROR (EX3875): No definition for port <port>

若综合工具报出上述错误信息,则说明端口<port>只有声明,没有定义端口方向。如下示例,在 out 声明中没有定义端口方向。

```
module test(in,out);

input in;

assign out = !in;

endmodule

module top (top_in,top_out);

input top_in;

output top_out;

test test1(
```

SUG937-1.1 88(156)

```
.in(top_in),
.out(top_out)
);
endmodule
```

若要消除上述错误,需要定义 out 端口方向,如下所示。

```
module test(in,out);
input in;
output out;
assign out = !in;
endmodule
module top (top_in,top_out);
input top_in;
output top_out;
test test1(
.in(top_in),
.out(top_out)
);
endmodule
```

# EX3900

# ERROR (EX3900): Procedural assignment to a non-register <net> is not permitted

若综合工具报出上述错误信息,则说明有给非寄存器类型<net>进行非阻塞赋值的情况。如下案例中 out 声明应为寄存器类型。

```
module top (in,out,clk);
input in,clk;
output out;
wire out;
always @( posedge clk)
```

SUG937-1.1 89(156)

```
begin

out <= in;

end

endmodule
```

若要消除上述错误,需要将 out 声明改为寄存器类型,如下所示。

```
module top (in,out,clk);
input in,clk;
output out;
reg out;
always @( posedge clk)
begin
out <= in;
end
endmodule
```

# EX3902

# ERROR (EX3902): Port <port> is already defined

若设计中端口<port>被重复定义,综合工具报出上述错误信息。示例如下,案例中输出端口 out 被重复定义。

```
module top (in,out);
input in;
output out;
output out;
assign out = !in;
endmodule
```

#### Action

若要消除上述错误,需要将重复定义移除,如下所示。

```
module top (in,out);
input in;
```

SUG937-1.1 90(156)

```
output out;
assign out = !in;
endmodule
```

# ERROR (EX3907): Parameter para>is not defined in this module

若设计中存在一个 Instance 设置了当前模块未定义的<para>时,综合工具给出上述错误信息。可根据错误信息提示的参数名和文件行信息进行查找及修改。示例如下,ins1 设置了 INIT\_0 的参数,但此参数不是 module DFF 的参数。

#### Action

若要消除上述错误,需要将此参数删除,如下所示。

```
module test(a,clk,out);
input a,clk;
output out;

DFF ins1(

.D(a),
.CLK(clk),
.Q(out)
);
```

SUG937-1.1 91(156)

```
defparam ins1.INIT=1'b0;
endmodule
```

# WARN (EX3916): No support for synthesis of mixed edge and level triggers. Assume level triggers only.

若设计中 always 语句中同时包含边沿触发信号和电平触发信号时。综合工具报出上述警告信息,此时边沿触发信号会被忽略。

```
module top (in,out,clk,clear);
input in,clk,clear;
output reg out;
always @(posedge clk or clear)

if(clear)

begin

out <= 1'b0;
end
else

begin

out <= in;
end
endmodule
```

#### Action

若要消除上述警告,需要将 clear 信号从敏感列表移除,如下所示。

```
module top (in,out,clk,clear);
input in,clk,clear;
output reg out;
always @(posedge clk)
if(clear)
begin
out <= 1'b0;
```

SUG937-1.1 92(156)

```
end
else
begin
out <= in;
end
end
```

# ERROR (EX3927): Module<modu> remains a black box, due to ERRORs in its contents

此信息与其他错误信息同时出现。若综合工具报出上述错误信息,则说明**<modu>**中存在其他错误,此时综合报错退出。

#### EX3928

# ERROR (EX3928): Module <modu> ignored due to previous ERRORs

此信息与其他错误信息同时出现,若综合工具报出上述错误信息,则说明<modu>中存在其他错误,此时综合报错退出。

## EX3937

## ERROR (EX3937): Instantiating unknown module <modu>

若设计中实例化一个非高云原语的模块<modu>,但没有模块定义,综合工具会给出此条错误信息。示例如下,案例 test 没有模块定义。

```
module top (in,out);
input in;
output out;
test test1(
.in0(in),
.out0(out)
);
endmodule
```

SUG937-1.1 93(156)

若要消除上述错误,需要添加<modu>的模块定义,模块内部实现可以为空,若内部实现为空,则会被转化为黑盒子。如下所示。

```
module top (in,out);
input in;
output out;
test test1(
.in0(in),
.out0(out)
);
endmodule
module test(in0,out0);
input in0;
output out0;
assign out0 = !in0;
endmodule
```

# EX3945

# ERROR (EX3945): Incorrect use of predefined macro <include>. Expected <filePath>

若设计中错误使用<include>语句指定文件路径<filePath>时,综合工具会给出上述错误信息。如下案例 include 语句的文件路径两端没有加双引号。

```
`include param.v;

module top(in,sel,out);

input in,sel;

output reg [size:0]out;

assign out = in+sel;

endmodule

//param.v 文件內容
```

SUG937-1.1 94(156)

```
parameter size = 2;
*/
```

若要消除上述错误,需要在 include 语句的文件路径两端加双引号,如下所示。

```
`include "param.v";

module top(in,sel,out);

input in,sel;

output reg [size:0]out;

assign out = in+sel;

endmodule

//param.v 文件内容

/*

parameter size = 2;

*/
```

# EX3983

# WARN (EX3983): Case condition never applies due to comparison with x or z

若设计中使用 case 语法时包含 X 和 Z 值时,综合工具会给出此条警告信息。如下案例 case 语句中包含 X 和 Z 的两种情况,综合时会忽略这两种情况。

```
module top (sel,in0,in1,out);
input sel,in0,in1;
output reg out;
always@(sel or in0 or in1)
begin
case(sel)
1'b0:
begin
out <= in0;
```

SUG937-1.1 95(156)

```
end
             1'b1:
                 begin
                      out <= in1;
                 end
1'bX:
                  begin
                      out <= 1'b0;
                  end
1'bZ:
                 begin
                      out <= 1'b1;
                 end
        endcase
    end
endmodule
```

若要消除上述警告,需要将包含 X 和 Z 值的情况删除,如下所示。

```
module top (sel,in0,in1,out);

input sel,in0,in1;

output reg out;

always@(sel or in0 or in1)

begin

case(sel)

1'b0:

begin

out <= in0;

end

1'b1:
```

SUG937-1.1 96(156)

```
begin

out <= in1;

end

endcase

end

end

endmodule
```

### EX3988

# WARN(EX3988): Cannot open file <file>

若设计中读取相应的配置文件<file>,但配置文件<file>不存在或没有权限打开时,综合工具会给出上述警告信息。如下案例\$readmemh 语法对应的 initvalue 文件不存在或没有权限打开时,会报出上述警告。

```
module test(in,clk,addr_in,addr_out,out);
input in,clk;
input addr_in;
input addr_out;
output out;
reg [7:0]mem [7:0];
always @ (posedge clk)
mem[addr_in] <= in;
assign out = mem[addr_out];
initial begin
$readmemh("initvalue", mem);
end
endmodule
```

### Action

若要消除上述警告,需要 initvalue 文件存在并有读权限。

### EX4557

WARN (EX4557): Actual for formal port 'a\_in' is neither a static name nor a globally static expression

SUG937-1.1 97(156)

在 1995 版本的 VHDL 中,除了类型转换外,不允许在端口映射(port map)时调用函数,否则会报出上述警告。

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity top is
    port(
         clk: in std_logic;
         oce: in std_logic;
         ce: in std_logic;
         reset: in std_logic;
         wre: in std_logic;
         a,b:in std_logic_vector(31 downto 0);
         ad: in std logic vector(13 downto 0);
         qout:out std_logic_vector(31 downto 0)
    );
end;
architecture rtl of top is
component SP
         generic (
             READ_MODE: in bit := '0';
             WRITE_MODE: in bit_vector := "00";
             BIT_WIDTH: in integer := 32;
             BLK_SEL: in bit_vector := "000";
              RESET_MODE: in string := "SYNC"
         );
         port (
              DO: out std logic vector(31 downto 0);
             CLK: in std_logic;
```

SUG937-1.1 98(156)

```
OCE: in std_logic;
             CE: in std_logic;
             RESET: in std_logic;
            WRE: in std_logic;
             BLKSEL: in std_logic_vector(2 downto 0);
            AD: in std_logic_vector(13 downto 0);
            DI: in std_logic_vector(31 downto 0)
        );
    end component;
        function add(a,b: std_logic_vector(31 downto 0)) return std_logic_vector is
        begin
            return a+b;
        end function add;
begin
        sp_inst_0: SP
        generic map (
             READ_MODE => '0',
            WRITE_MODE => "00",
            BIT_WIDTH => 4,
             RESET_MODE => "SYNC",
            BLK_SEL => "000"
        )
        port map (
             DO => qout,
            CLK => clk,
            OCE => oce,
            CE => ce,
             RESET => reset,
            WRE => wre,
```

SUG937-1.1 99(156)

```
BLKSEL => "000",

AD => ad,

DI => add(a,b)

);
end;
```

若要消除上述警告,可以将语言版本更新到 VHDL 2008 或 VHDL 2019。

# EX4739

# ERROR(EX4739): Syntax error near <object >

VHDL 设计,若设计中<object>周围存在语法错误,综合工具会给出此条错误信息。如下 entity 定义,第十行最后需加上分号。

```
entity Gowin_MULT is

port (

dout: out std_logic_vector(35 downto 0):

a: in std_logic_vector(17 downto 0);

b: in std_logic_vector (17 downto 0);

ce: in std_logic;

clk: in std_logic;

reset: in std_logic

);

end entity
```

#### Action

若要消除上述错误,可按错误提示的位置检查并修改语法错误。

# IF0003

# ERROR (IF0003): Cannot infer <signal> due to multiple write clocks

RAM Inference,最多只支持两个 clock 写入,如果优化之后还超出两个写入端,综合工具会报出上述错误。

SUG937-1.1 100(156)

```
module normal5(data_out0,data_out1, data_in0, data_in1,data_in2,addr,addr0,
addr1,addr2,clk0,clk1,clk2,ce, wre,rst);
    input [2:0]data_in0;
    input [2:0]data_in1;
    input [2:0]data_in2;
    input [3:0]addr,addr0, addr1,addr2;
    input clk0,clk1,clk2,wre,ce,rst;
    reg [2:0] mem [7:0];
    output reg [2:0] data_out0;
    output reg [2:0] data_out1;
    always@(posedge clk0)
          if(ce==1 & wre == 0)
             data_out0 <= mem[addr0];
    always@(posedge clk1)
          if(ce==1 & wre == 0)
             data_out1 <= mem[addr1];</pre>
     always @(posedge clk0)
        if (ce & wre) mem[addr0] <= data_in0;
     always @(posedge clk1)
        if (ce & wre) mem[addr1] <= data_in1;</pre>
     always @(posedge clk1)
        if (ce & wre) mem[addr2] <= data_in2;
    endmodule
```

不可以同时往同一块内存写超过两组数据,如果优化之后还超出两个写入端,则没有对应高云原语支持此功能,修改 rtl 设计。

### IF0005

WARN (IF0005): Not support distributed <rom/ram> in current device, please change <ramstyle/romstyle> property setting

RAM/ROM inference, 当通过属性约束指定 infer 为 distributed

SUG937-1.1 101(156)

RAM/ROM 时,如选用器件不存在 distributed RAM/ROM 资源,会报出上述警告信息,并将 RAM/ROM 拆分为逻辑资源。

#### Action

若要消除上述警告,修改 ramstyle/romstyle 属性。

### IF0007

WARN (IF0007): Attribute value of 'syn\_ramstyle/syn\_romstyle' is not applicable

RAM inference, 当设置的 syn\_ramstyle/syn\_romstyle 不合适时,会报出上述警告信息,并将 RAM 拆分为逻辑资源。

### Action

若要消除上述警告,修改 syn ramstyle/syn srlstyle。

### IF0008

ERROR (IF0008): The number(<needNum>) of <logic> used to infer <ram> exceeds the resource limit(<availableNum>) of current devic(<partNum>)

RAM inference,当设置属性约束为 logic 或因 RAM 资源不足等原因进入拆分流程时,如果拆分 RAM<ram>所需的逻辑<logic>资源数 <needNum>超出器件<partNum>的对应逻辑资源限制<availableNum>,会报出上述错误信息。

### Action

修改属性约束 syn\_ramstyle/syn\_romstyle 或缩小 RAM 容量或选用逻辑资源更多的器件。

### IF0009

WARN (IF0009): The number used to infer <type> exceeds the resource limit of current device, please change device or reproperty> setting

ROM inference, 当 infer ROM 类型<type>的数量超出当前器件限制时,会报出上述警告信息。

#### Action

修改选用的器件或属性约束property>。

### **NL0002**

SUG937-1.1 102(156)

# WARN (NL0002): The module <module> instantiated to <moduleName> is swept in optimizing

综合打印时,若存在 module 在综合过程中被优化,会报出上述警告信息。如下案例中,sub 的实例 uut 的输出悬空,在综合过程中被优化。

```
module test(a,b,c,d,dout);
input a,b,c,d;
output dout;
wire dout w;
sub uut(
    .a(a),
    .b(b),
    .dout(dout w)
);
assign dout=dout_w & c ^d;
endmodule
module sub(a,b,dout);
input a,b;
output dout;
assign dout=a&b;
endmodule
```

### Action

若要消除上述警告,修改 module 定义。

### **NL0003**

# WARN (NL0003): Probe name <probe> already in use, replaced by <probe>

综合时,若 syn\_probe 约束后,生成的 probe port 名与原有的 port 名相同,会报出上述警告信息,并修改 probe port 名,添加下划线+重复次数值。

### Action

若要消除上述警告,修改 syn probe 约束对象名,使其设置后不与

SUG937-1.1 103(156)

port 名相同,或修改 port 名。

# **NL0004**

# WARN (NL0004): lopin <pin> of instance <inst> should connect inout port

当实例<inst>的 iopin<pin>不是直连 inout port 时,会报出上述警告信息。

### Action

若要消除上述警告,修改设计,保证对应实例的 pin 连接到 inout port。

### RP0001

ERROR (RP0001): The number(<needNum>) of <primitive> in the design exceeds the resource limit(<availableNum>) of current device(<partNum>)

当设计综合出的原语
primitive>数量<needNum>超出当前器件
<partNum>对应的原语数量限制<availableNum>时,会报出上述错误信息。

#### Action

选用能够满足对应原语数量的器件或修改设计。

### **RP0002**

ERROR (RP0002): The number(<needNum>) of <printive> in the design exceeds the resource limit(<availableNum>) of current device. And And cprepare
and the inference result

RAM 或 DSP inference, 当设计综合出的原语
reedNum>超出当前器件对应的原语数量限制<availableNum>时,会报出上述错误信息。

### Action

### **RP0006**

ERROR (RP0006): The number(<logicUsage>(<lutUsage> LUTs, <aluUsage> ALUs, <rom16Usage> ROM16s, <ssramUsage>

SUG937-1.1 104(156)

# SSRAMs)) of logic in the design exceeds the resource limit(<logicAvailable>) of current device

当综合的逻辑资源数量<logciUsage>,包括 LUT<lutUSage>, ALU<aluUsage>,ROM16<rom16Usage>和 SSRAM<ssramUsage>超出 当前器件的逻辑资源限制<logicAvailable>时,会报出上述错误信息。

### Action

选用能够满足所需逻辑资源数量的器件或修改设计。

### **RP0007**

ERROR (RP0007): There is no <type> resource in current device, please use user assignment to change the inference result or change device

检测 DSP 与 SSRAM 资源。当综合出原语的类型<type>在当前器件不支持时,会报出上述错误信息。

#### Action

可以通过修改 ramstyle/dspstyle 来改变 infer 结果,综合出器件支持的原语。

### **RP0008**

ERROR (RP0008): There is no <type> resource in current device, please change device

当综合出原语的类型<type>在当前器件不支持时,会报出上述错误信息。

### Action

选用支持该原语类型的器件。

### **RP0009**

ERROR (RP0009): The number(<logicUsage>) of logic in the design exceeds the resource limit(<logicAvailable>) of current device, the logic resource usage is <logicUsage> (<lutUsage> LUTs, <aluUsage> ALUs, <rom16Usage> ROM16s)/ <logicAvailable>, <ssramUsage> SSRAMs/<ssramAvailable>

检测特定器件,当综合的逻辑资源数量<logciUsage>,包括 LUT<lutUSage>,ALU<aluUsage>,ROM16<rom16Usage>和 SSRAM<ssramUsage>超出当前器件的逻辑资源限制<logicAvailable>时, 会报出上述错误信息。

SUG937-1.1 105(156)

修改用户设计。

### RP0010

ERROR (RP0010): Cannot instantiate SSRAM with initial value in current device, please delete the initial value of <inst> (<type>), or change other device

实例化带有初值的 SSRAM,在当前器件不支持时,会报出上述错误信息。

#### Action

删除实例<inst>(类型为<type>)的初值或选用支持这种情形的器件。

### RP0011

ERROR (RP0011): Cannot instantiate <inst>(<type>), there is no <type> resource in current device, or change other device

实例化的 BSRAM(DPB/DPX9B)在当前器件不支持,会报出上述错误信息。

# Action

删除实例<inst>(类型为<type>)或选用支持这种情形的器件。

### RP0012

ERROR (RP0012): Cannot instantiate <inst>(<type>) below <bits>-bit width, please use <type> with bit width of <bits>, or change other device

当实例化类型为<type>的实例<inst>,位宽低于<bits>时,会报出上述错误信息。

### Action

实例化类型为<type>的原语时位宽设置为<bit>>或修改器件。

# **RP0013**

ERROR (RP0013): There is no <type1> resource in current device, please use <type2>

检查 MIPI\_OBUF。当选用特定器件,实例化类型为<type1>原语时,会报出上述错误信息。

SUG937-1.1 106(156)

修改实例化类型为<type2>。

### **RP0014**

# ERROR (RP0014): The peak memory exceeds maximum synthesis memory limit, please check the number of resources in the design

当综合过程中内存峰值超出 Gowinsynthesis 的最大限制时,会报出上述错误。

#### Action

检查设计中资源的数量并修改设计。

### RP0015

# ERROR (RP0015): <primitive1> and <primitive2> cannot be used together

因占用位置相同等原因,原语
primitive1>和<primitive2>不能同时使
用,如综合中同时出现这两种原语,将报出上述错误信息。

# Action

修改设计,避免同时使用原语<primitive1>和<primitive2>。

### SC0002

# ERROR (SC0002): Cannot open property constraint file <file>

因缺少权限等原因,在指定属性约束文件<file>进行综合时,无法打开文件,会报出上述错误信息。

### Action

检查属性约束文件<file>,确保其能够读取。

### SC0003

## 

当属性约束roperty>设置为不合法的值<value>时,会报出上述错误信息。如下 GowinSynthesis Constraints File(.gsc)文件中,设置全局约束 syn\_ramstyle 的值不合法。

### GLOBAL syn\_ramstyle=register

SUG937-1.1 107(156)

检查属性约束property>的值,修改为合法值。

### SC0004

# ERROR (SC0004): <name> is not declared

当属性约束对象的名称<name>未被声明时,会报出上述错误信息。如下 GowinSynthesis Constraints File(.gsc)文件,若设计中无"mem"这个对象时,将会报出上述错误信息。

### INS "mem" syn\_ramstyle=registers

#### Action

检查属性约束的声明。

### SC0005

# ERROR (SC0005): Name < name > does not match with any valid name

当属性约束对象的名称<name>带通配符且未被声明时,会报出上述错误信息。

### Action

检查属性约束的声明。

### SC0006

### ERROR (SC0006): Syntax error near token <text>

当属性约束文件存在语法错误时,会报出上述错误信息,错误位置为 <text>。如下 GowinSynthesis Constraints File(.gsc)文件中,设置约束的语句存在语法错误。

### INS "mem" a syn\_ramstyle=registers

### Action

检查属性约束文件,根据错误信息修改语法错误。

### SC0007

# WARN (SC0007): Override property of <name> to <value>

当重复给名称<name>设置属性<property>,值<value>为最后设置的属

SUG937-1.1 108(156)

性值,会覆盖先前的值,此时会报出上述警告信息。如下 GowinSynthesis Constraints File(.gsc)文件中,重复为"mem"设置了约束 syn\_ramstyle 的值,将设置为最后设置的值 block ram。

INS "mem" syn\_ramstyle=registers

INS "mem" syn ramstyle=block ram

#### Action

若要消除该警告信息,请检查属性约束,同一名称对应的某一约束只设置一次值。

### **SC0008**

## WARN (SC0007): Override property to <value>

重复设置全局属性约束roperty>时,值<value>为最后设置的值,会 覆盖先前的值,此时会报出上述警告信息。如下 GowinSynthesis Constraints File(.gsc)文件中,重复设置了全局约束 syn\_ramstyle 的值,将 设置为最后设置的值 block ram。

GLOBAL syn\_ramstyle=registers

GLOBAL syn\_ramstyle=block\_ram

#### Action

若要消除该警告信息,请检查属性约束,同一类型的全局约束只设置一次值。

### SC0010

# 

### Action

若要消除该警告信息,并设置相应约束,在 RTL 设计中设置该约束信息。

### SP0001

# ERROR (SP0001): Check out license failed, please check the gwlicense.ini file and ensure the license is available

license 检查失败时,会报出上述信息。

SUG937-1.1 109(156)

检查 gwlicense.ini 文件,确保 license 可用。

# SP0002

# ERROR (SP0002): Corrupted project file: <file>

损坏的工程文件<file>。如果工程文件格式有误,会报出上述错误信息。

### Action

检查工程文件内容,确保其格式无误。

### SP0003

# ERROR (SP0003): No design file specified

运行综合时没有指定设计文件时,会报出上述错误信息。

### Action

在运行综合前,创建至少一个设计文件,并将需要综合的设计文件使能。

### SP0005

# WARN (SP0005): The project file: <file> include illegal file type: <type>

工程文件<file>中存在不合法的文件类型<type>时,会报出上述警告信息,此时对应文件在综合时被忽略。

### Action

若要消除上述警告,检查工程文件中是否存在不合法的文件类型,将其 删除或修改文件类型。

### SP0006

# WARN (SP0006): The project file:<file> include illegal option type: <type>

工程文件<file>中存在不合法的选项类型<type>时,会报出上述警告信息,此时对应选项在综合时被忽略。

### Action

若要消除上述警告,检查工程文件中是否存在不合法的选项类型,将其 删除或修改选项类型。

SUG937-1.1 110(156)

# SP0007

# ERROR(SP0007): Generate output file <file> failed

因缺少权限等原因,综合生成输出文件失败。

### SP0008

# ERROR (SP0008): Cannot open file: <file>

因缺少权限等原因,综合时打开文件失败。

### SP0011

# ERROR (SP0011): A critical exception has been captured which may trigger application crash

已捕获到可能触发程序崩溃的严重异常

### SP0012

## WARN (SP0012): Include path <path> does not exist

设置 include path 路径不存在时,会报出上述警告信息,并忽略 include path。

### Action

若要消除上述警告,检查 include path 的路径是否存在。

### SP00017

# ERROR(SP00017): Synthesis process cannot run due to error. <error>(<file>:!

GOWIN ASSERT,综合时出现内部错误。

### SP00018

# ERROR(SP00018): Synthesis process cannot run due to error.<error>

GOWIN\_ASSERT,综合时出现内部错误。

# SP00019

# ERROR(SP00019): Synthesis process internal error: 10<location><internalid><error>

SUG937-1.1 111(156)

GOWIN ASSERT,综合时出现内部错误。

# SP00020

# ERROR(SP00020): Synthesis process internal error: 10<location><internalid>

GOWIN ASSERT,综合时出现内部错误。

# SP0021

# ERROR(SP0021): Could not support backgrand programming set to I2C mode in RTL GAO process.

不支持配置 RTL GAO 进程时存在 IP I2C background programming files,即 i2cBgpFile 和.gao 文件同时存在时会报出该 error。

### Action

删去其中一个文件。

### SP0022

# WARN(SP0022): I2C backgrand programming mode not support in current device

当存在对应文件且选用器件不支持 I2C backgrand programming mode 时,会报出上述警告信息。

### Action

选择支持 I2C backgrand programming mode 的器件。

### SP0024

# WARN(SP0024): Active flash mode not support in current device.

当存在对应文件且选用器件不支持 Active flash mode 时,会报出上述警告信息。

# Action

选择支持 Active flash mode 的器件。

### SP0025

### ERROR(SP0025): Read file error: <file>

因缺少权限等原因, 读取文件失败时, 会报出上述错误信息。

SUG937-1.1 112(156)

### SP0026

# ERROR(SP0026): Global target frequency must be > 0 and <= 1200Mhz

当工程指定的 STA 默认频率 Global target frequency 的值不在可设置范围内时,会报出上述错误信息。

### Action

将 Global target frequency 的值设置在>0 且<=1200Mhz 的范围内。

# ST0001

# WARN(ST0001): Ignored static timing analysis because of the failure of circuit analysis checking

由于时序分析失败,此时会报出上述警告信息。

### Action

若要消除警告信息,请检查网表时序。

# Place & Route 用户消息

### CT1000

# WARN (CT1000): <file>:line> | This constraint of <name>is defined again, so this will overwrite the previous

存在重复的约束,仅保留后者的约束内容。

INS LOC uut R3C4;

INS\_LOC uut R4C5;

#### Action

修改约束文件, 删除重复的约束。

INS\_LOC uut R4C5;

### CT1003

# WARN (CT1003) :<file>:line> | Group(<name>) location is already defined, so this will overwrite the previous

存在组约束的重复定义,仅保留后者的约束内容。

GROUP grp = {"ins1" "ins2"}

SUG937-1.1 113(156)

```
GRP_LOC grp R3C[3:5];
GRP_LOC grp R[4:5]C8;
```

修改约束文件, 删除重复的约束。

```
GROUP grp = {"ins1" "ins2"}

GRP_LOC grp R[4:5]C8;
```

### CT1005

WARN (CT1005): Conflicting multiple constraints specified for location of Instance <name>(type: <type>); Or constrained location for the Instance is not available; Or constrained location type is not matched with the instance

多个约束存在冲突,或约束位置不合理,或约束位置与原语不匹配。

### Action

修改约束文件,将约束对象约束到合理的位置,并避免和其它约束的冲突。

### CT1007

WARN (CT1007):There is no intersection between multiple group constraints specified for instance <name>

约束对象存在于多个约束组中,但约束组之间不存在共同的约束位置, 导致该约束对象无正确的约束位置。

```
GROUP grp1={"ins1" "ins2" "ins3"};

GRP_LOC grp1 R2C[5:6];

GROUP grp2 = {"ins1" "ins4"};

GRP_LOC grp2 R4C[5:6];
```

#### Action

修改约束文件,避免将一个约束对象同时放到多个约束组中。

```
GROUP grp1={"ins2""ins3"};

GRP_LOC grp1 R2C[5:6];

GROUP grp2 = {"ins1" "ins4};

GRP_LOC grp2 R4C[5:6];
```

SUG937-1.1 114(156)

# CT1097

# WARN (CT1097) :<file>:line> | Please define group <name> first before define the constraint at line <number>

对未定义的约束组进行位置约束。

```
GRP LOC grp1 R2C[5:6];
```

#### Action

在对约束组进行位置约束之前,需定义约束组。

```
GROUP grp1={"ins2""ins3"};

GRP_LOC grp1 R2C[5:6];
```

### CT1098

# WARN (CT1098) :<file>:line> | Group name <name> is already defined

存在约束组的重复定义。

```
GROUP grp1={"ins2""ins3"};

REL_GROUP grp1={"ins4""ins5"};

GRP_LOC grp1 R2C[5:6];
```

### Action

修改约束文件,避免重复约束组的定义。

```
GROUP grp1={"ins4""ins5"};

GRP_LOC grp1 R2C[5:6];
```

### CT1101

# WARN (CT1101) :<file>:line> | Location column < number> is out of chip range(<maxColumn>)

约束位置信息中的列超出了芯片的范围。

### Action

修改约束位置信息, 使列不超出芯片的范围。

SUG937-1.1 115(156)

### CT1102

# WARN (CT1102): <file>:lne> | Location row <number> is out of the chip range(<maxRow>)

约束位置信息中的行超出了芯片的范围。

### Action

修改约束位置信息,使行不超出芯片范围。

### CT1108

# WARN (CT1108) :<file>:! Illegal port attribute value specified <attribute> = <value> on <instName>

不正确的属性约束,属性值与属性不匹配。

IO\_PORT bufins DRIVE=20;

### Action

修改该属性的属性值。

IO\_PORT bufins DRIVE=8;

### CT1111

# WARN (CT1111): Instance <name>(<type>) constrained to unsuitable location

将约束对象约束到了不合理的约束位置。

INS\_LOC dll\_inst\_2 PLL\_R;

#### Action

依据约束对象的类型,将其约束到对应的约束位置处。

INS\_LOC dll\_inst\_2 DLL\_BR;

### **CT1112**

# WARN (CT1112) :<file>:line> | Invalid range location <location>, please constrained in the same side

进行区域位置约束时,区域的起始位置和结束位置应在相同的边上。

INS LOC bufins IOR4:IOL9;

SUG937-1.1 116(156)

修改区域约束的起始位置或结束位置,使其在相同的边上。

INS LOC bufins IOR4:IOR9;

### CT1113

# WARN (CT1113) :<file>:line> | Cannot find pad location <pin> in current package

当前封装不存在该约束位置。

### Action

修改约束位置,确保位置信息对当前封装是可用的。

## CT1115

WARN (CT1115): Attribute <name> can only be set when the port is located to bank <index>. Please set the corresponding location constraint of port <portName>

对接口进行属性约束时,应先进行位置约束。

IO\_PORT i0 IO\_TYPE=RSDS25E DIFF\_RESISTOR=ON;

#### Action

先对接口进行位置约束, 然后进行属性约束。

IO LOC i0 IOT4;

IO PORT i0 IO TYPE=RSDS25E DIFF RESISTOR=ON;

### **CT1116**

WARN (CT1116): Attribute <name> can only be set when the port is located to bank <index>. Please set the corresponding location constraint of port <portName> or <portName>

对差分接口进行属性约束时,应先进行位置约束。

IO\_PORT I IO\_TYPE=RSDS25E DIFF\_RESISTOR=ON;

#### Action

先对接口 IB 或其差分接口 I 进行位置约束,然后进行属性约束。

IO LOC IB IOT4;

IO PORT I IO TYPE=RSDS25E DIFF RESISTOR=ON;

SUG937-1.1 117(156)

或:

IO LOC | IOT4;

IO PORT I IO TYPE=RSDS25E DIFF RESISTOR=ON;

### CT1117

WARN (CT1117): Attribute <name> can only be set when the port is located to bank <index>, but the constraint location of port <portName> include other bank

属性的约束值与约束位置不匹配。

IO LOC i0 IOB4;

IO\_PORT i0 IO\_TYPE=RSDS25E DIFF\_RESISTOR=ON;

#### Action

修改属性约束或约束位置。

IO\_LOC i0 IOT4;

IO\_PORT i0 IO\_TYPE=RSDS25E DIFF\_RESISTOR=ON;

## **CT1118**

WARN (CT1118): Attribute <name> can only be set when the port is located to bank <index>, but the constraint location of port <portName> or <portName> include other bank

属性的约束值与约束位置不匹配。

IO\_LOC I IOB4;

IO\_PORT I IO\_TYPE=RSDS25E DIFF\_RESISTOR=ON;

### Action

修改对接口 I 或其差分接口 IB 的属性约束或位置约束。

IO LOC | IOT4;

IO\_PORT I IO\_TYPE=RSDS25E DIFF\_RESISTOR=ON;

或:

IO\_LOC IB IOT4;

IO\_PORT I IO\_TYPE=RSDS25E DIFF\_RESISTOR=ON;

SUG937-1.1 118(156)

# FS1008

# WARN (FS1008):Device <device type> is not supported AES encryption, please uncheck in bitstream configurations

当前 Device 不支持 AES 加密。

### Action

修改配置选项,取消加密选项。

### FS2001

### ERROR (FS2001) : Cannot read corrupted fse file

读取fse失败。

### Action

使用与当前软件匹配的 fse 文件,不要删除或修改 fse 文件。

# PA1000

# WARN (PA1000):Dangling net <netName> in module <moduleName> has no source instance

模块中的线没有源。

SUG937-1.1 119(156)

```
);
endmodule
```

建立正确的连接关系,确保每一个连线存在信号源。若设计中该连线应悬空,请忽略该警告信息。

# PA1001

WARN (PA1001): Dangling net <netName>(source:<instanceName>) in module <moduleName> has no destination

指定模块中的连线没有连接目的原语。

```
module test (i0,i1,i2,i3,out);
input i0;
input i1;
input i2;
input i3;
output out;
```

SUG937-1.1 120(156)

```
wire out_c;

LUT4 uut (

.l0(i0),

.l1(i1),

.l2(i2),

.l3(i3),

.F(out_c)

);

endmodule
```

建立正确的连接关系,确保连线能够有信号的终点。若设计中该连线应悬空,请忽略该警告信息。

```
module test (i0,i1,i2,i3,out);
input i0;
input i1;
input i2;
input i3;
output out;
wire out_c;
LUT4 uut (
     .10(i0),
     .l1(i1),
     .12(i2),
     .13(i3),
     .F(out_c)
);
OBUF buf_ins (
     .I(out_c),
     .O(out)
);
```

SUG937-1.1 121(156)

#### endmodule

### PA1002

# WARN (PA1002): <file>:! Invalid parameterized value <value>(<parameter>) specified for instance <instanceName>

指定位置处的原语设置了错误的参数值。

### Action

请为原语的参数配置正确的参数值。

# **PA1008**

# WARN (PA1008): <file>:line> | Object <name> is already defined

在指定位置处,存在连线或接口的重复定义。

### Action

删除设计文件中连线或接口的重复定义。

```
module test (i0,i1,i2,i3,out);
```

SUG937-1.1 122(156)

# PA1010

# WARN (PA1010): <file>:line> | Dangling pin(<name>) is not connect with net

在指定位置处的原语引脚没有建立连接关系。

SUG937-1.1 123(156)

```
);
endmodule
```

为器件的引脚建立正确的连接关系。若设计文件中该引脚应悬空,请忽略该警告信息。

# **PA2000**

# ERROR (PA2000): <file>:Ine> | Syntax error near token <name>

指定位置处存在语法错误。

```
module test (i0,i1,i2,i3,out);
input i0;
input i1;
input i2;
input i3;
ouput out;
LUT4 uut (
```

SUG937-1.1 124(156)

```
.l0(i0),
.l1(i1),
.l2(i2),
.l3(i3),
.F(out)
);
endmodule
```

依据提示信息,查找设计文件中存在的语法错误并纠正。

# PA2001

# ERROR (PA2001): <file>:Ine> | Module <moduleName> is already defined

存在模块的重复定义。

```
module test (i0,i1,i2,i3,out);
input i0;
```

SUG937-1.1 125(156)

```
input i1;
input i2;
input i3;
output out;
LUT4 uut (
    .10(i0),
    .l1(i1),
    .12(i2),
    .I3(i3),
    .F(out)
);
endmodule
module test (I0,I1,OUT);
input I0;
input I1;
output OUT;
LUT2 uut (
    .10(10),
    .11(11),
     .F(OUT)
);
endmodule
```

修改设计文件中重复的模块名。

```
module test (i0,i1,i2,i3,out);
input i0;
input i1;
input i2;
```

SUG937-1.1 126(156)

```
input i3;
output out;
LUT4 uut (
    .10(i0),
    .l1(i1),
    .12(i2),
    .13(i3),
    .F(out)
);
endmodule
module testLut2 (I0,I1,OUT);
input I0;
input I1;
output OUT;
LUT2 uut (
    .10(10),
    .11(11),
    .F(OUT)
);
endmodule
```

# PA2004

# ERROR (PA2004) :<file> | In module <name>: Net <netName> driven by multiple source instances

指定模块中的连线存在多个信号源。

```
module test (i0,i1,i2,i3,out, out1);
input i0;
input i1;
input i2;
```

SUG937-1.1 127(156)

```
input i3;
output out;
output out1;
wire out_c;
LUT4 uut (
     .10(i0),
     .l1(i1),
     .12(i2),
     .I3(i3),
     .F(out_c)
);
LUT2 uut2 (
     .10(i0),
     .I1(i1),
     .F(out_c)
);
OBUF bufins (
     .I(out_c),
     .O(out)
);
endmodule
```

依据提示信息,修改指定模块中的连接关系。

```
module test (i0,i1,i2,i3,out,out1);
input i0;
input i1;
input i2;
input i3;
output out;
```

SUG937-1.1 128(156)

```
output out1;
wire out1_c;
wire out_c;
LUT4 uut (
    .10(i0),
    .l1(i1),
    .12(i2),
    .13(i3),
    .F(out_c)
);
LUT2 uut2 (
    .10(i0),
    .l1(i1),
    .F(out1_c)
);
OBUF bufins (
     .I(out_c),
    .O(out)
);
OBUF buflns1 (
    .I(out1_c),
    .O(out1)
);
endmodule
```

# PA2009

ERROR (PA2009): The port <name> connected to <instName>(instType) defined error direction which should be <portType> according to connection

端口的类型与接口的连接存在冲突。

```
module test (i0,i1,i2,i3,out);
```

SUG937-1.1 129(156)

修改接口的连接关系或接口的类型。

SUG937-1.1 130(156)

# PA2014

# ERROR (PA2014): Pin(<name>) of <instName>(<instType>) does not connect to port

指定实例化模块的引脚没有连接模块的端口。

```
module test (i0,i1,i2,i3,out);
input i0;
input i1;
input i2;
input i3;
output out;
wire i0_c;
wire VCC;
wire io;
LUT4 uut (
     .10(i0_c),
    .l1(i1),
    .12(i2),
    .13(i3),
     .F(out)
);
IOBUF bufins (
    .I(i0),
    .O(i0_c),
.IO(io),
    .OEN(VCC)
);
VCC vcc (
    .V(VCC)
);
```

SUG937-1.1 131(156)

#### endmodule

# Action

修改连接关系,建立实例化模块引脚与模块端口的连接。

```
module test (i0,i1,i2,i3,out,io);
input i0;
input i1;
input i2;
input i3;
output out;
inout io;
wire i0_c;
wire VCC;
wire io;
LUT4 uut (
     .10(i0_c),
    .l1(i1),
    .12(i2),
     .13(i3),
     .F(out)
);
IOBUF bufins (
    .l(i0),
    .O(i0_c),
    .IO(io),
    .OEN(VCC)
);
VCC vcc (
    .V(VCC)
);
```

SUG937-1.1 132(156)

#### endmodule

# PA2017

ERROR (PA2017): The number(<value>) of <instType> in the design exceeds the resource limit(<maxValue>)of current device

设计文件中<instType>类型原语的数量超出了该器件的总数。

#### Action

修改设计文件,减少该类型原语的数量,或采用资源量更大的器件。

### PA2024

ERROR (PA2024): The number(<value>) of ports exceeds the resource limit <maxValue> regularl/Os(include <value> dedicated I/Os) and <value> shared I/Os of current device

顶层模块的接口数量超出器件接口总数。

### Action

修改设计文件,或采用其它封装类型,或采用资源量更大的器件。

# PA2025

ERROR (PA2025): No <instType> resource in current device

设计文件中含有本器件不支持的资源。

### Action

修改设计文件,或采用支持该资源的其它系列的器件。

# PA2039

# ERROR (PA2039): Net <name>is used in module <moduleName> but not declared in wire list

使用未声明的连线。

module test (i0,i1,i2,i3,out);
input i0;
input i1;
input i2;
input i3;

SUG937-1.1 133(156)

声明该连线。

SUG937-1.1 134(156)

# PA2054

# ERROR (PA2054): <file>:line> | <name> is already declared

设计文件中存在模块实例化名称重复。

```
module test (i0,i1,i2,i3,out);
input i0;
input i1;
input i2;
input i3;
output out;
wire out_c;
LUT4 uut (
     .10(i0),
    .l1(i1),
    .12(i2),
    .13(i3),
     .F(out_c)
);
OBUF uut (
    .O(out),
    .l(out_c)
);
endmodule
```

### Action

修改模块实例化名称, 避免名称的重复。

SUG937-1.1 135(156)

```
module test (i0,i1,i2,i3,out);
input i0;
input i1;
input i2;
input i3;
output out;
wire out_c;
LUT4 uut (
    .10(i0),
    .l1(i1),
    .12(i2),
     .13(i3),
     .F(out_c)
);
OBUF obufins (
    .O(out),
    .I(out_c)
);
endmodule
```

# PA2056

# ERROR (PA2056): <file>:| Error pin name(<name>) found in instance <instName>

实例化原语的引脚名称与该原语不匹配。

```
module test (i0,i1,i2,i3,out);
input i0;
input i1;
input i2;
input i3;
output out;
```

SUG937-1.1 136(156)

检查指定原语的引脚,并修正错误的引脚名称。

SUG937-1.1 137(156)

```
OBUF bufins (

.O(out),

.I(out_c)
);
endmodule
```

# PA2058

# ERROR (PA2058): <file>:| Error pin number within instance <name>(<type>) ofmodule<name>

实例化原语的引脚数量不正确。

```
module test (i0,i1,i2,i3,out);
input i0;
input i1;
input i2;
input i3;
output out;
wire out_c;
LUT4 uut (
     .10({i0,i1}),
     .l1(i1),
     .12(i2),
     .13(i3),
     .F(out_c)
);
OBUF bufins (
     .O(out),
     .l(out_c)
);
endmodule
```

SUG937-1.1 138(156)

检查指定器件的引脚数量,删除多余的引脚,或增加缺少的引脚。

```
module test (i0,i1,i2,i3,out);
input i0;
input i1;
input i2;
input i3;
output out;
wire out_c;
LUT4 uut (
     .10(i0),
     .I1(i1),
     .12(i2),
     .13(i3),
     .F(out_c)
);
OBUF bufins (
     .O(out),
     .I(out_c)
);
endmodule
```

# PA2066

# ERROR(PA2066): <file>:line> | Invalid parameter name <name> setting to object <instName>

原语设置不支持的属性。

```
module test (i0,i1,i2,i3,out);
input i0;
input i1;
input i2;
```

SUG937-1.1 139(156)

```
input i3;
output out;
wire out_c;
LUT4 uut (
     .10(i0),
    .l1(i1),
    .12(i2),
     .13(i3),
     .F(out_c)
);
defparam uut.INIT_1=16'h0000;
OBUF bufins (
    .O(out),
    .l(out_c)
);
endmodule
```

修改指定原语的属性配置。

SUG937-1.1 140(156)

```
.F(out_c)
);
defparam uut.INIT=16'h0000;
OBUF bufIns (
.O(out),
.I(out_c)
);
endmodule
```

# PR0026

ERROR (PR0026): CLKOUTN pin of <name> is not connected to any other iologic

DHCENC 的 CLKOUTN pin 没有驱动任何 IOLOGIC。

### Action

更改设计使 DHCENC 的 CLKOUTN pin 合理的驱动 IOLOGIC。

# PR0027

ERROR (PR0027): Instance < name > connected to CLKIN pin of instance < name > is unsupported

该 Instance 不支持连接 PLL 或 DLL 的 CLKIN pin。

### Action

更改设计该 Instance 不连接 PLL 或 DLL 的 CLKIN pin。

### PR0028

ERROR (PR0028): Instance <name> connected to CLKFB pin of instance <name> is unsupported

该 Instance 不支持连接 PLL 的 CLKFB pin。

### Action

更改设计该 Instance 不连接 PLL 的 CLKFB pin。

# PR0029

ERROR (PR0029): Instance <name>(INS DHCENC) cannot drive

SUG937-1.1 141(156)

### two CLKDIVs

DHCENC 不能同时驱动两个 CLKDIV。

#### Action

更改设计使 DHCENC 不同时驱动两个 CLKDIV。

# PR1011

# ERROR (PR1011): Failed to capture gao signal:<name>, because there'sno wiretorouteforthesignal

GAO 抓取信号失败。如下测试案例中,ALU 链中的 signal "c0\_c"不可以绕线,所以当抓取 signal "c0\_c"时,抓取失败。

```
module test (i0, i1, i2, i3, o0, o1, o2);
input i0, i1, i2, i3;
output o0, o1, o2;
wire i0_c, i1_c, i2_c, i3_c, c0_c, c1_c, s0_c, s1_c, GND;
GND GND_C(.G(GND));
IBUF ibuf_i0(.I(i0), .O(i0_c));
IBUF ibuf_i1(.I(i1), .O(i1_c));
IBUF ibuf_i2(.I(i2), .O(i2_c));
IBUF ibuf i3(.I(i3), .O(i3 c));
ALU alu_0(.I0(i0_c),.I1(i1_c),.I3(GND),.CIN(GND),.COUT(c0_c),.SUM(s0_c));
defparam alu_0.ALU_MODE = 0;
ALU alu_1(.I0(i2_c),.I1(i3_c),.I3(GND),.CIN(c0_c),.COUT(c1_c),.SUM(s1_c));
defparam alu_1.ALU_MODE = 0;
OBUF obuf_sum0(.I(s0_c), .O(o0));
OBUF obuf_sum1(.I(s1_c), .O(o1));
OBUF obuf_cout(.I(c1_c), .O(o2));
endmodule
```

### Action

确认所抓取的信号是否可以抓取,当不可抓取时,请向前一级或向后一级逻辑抓取信号进行分析。如下的测试案例,可通过抓取 alu\_0/alu\_1 的 I0 和 I1 对应的信号,分析 signal "c0\_c"。

SUG937-1.1 142(156)

```
module test (i0, i1, i2, i3, o0, o1, o2);
input i0, i1, i2, i3;
output o0, o1, o2;
wire i0_c, i1_c, i2_c, i3_c, c0_c, c1_c, s0_c, s1_c, GND;
GND GND_C(.G(GND));
IBUF ibuf_i0(.I(i0), .O(i0_c));
IBUF ibuf_i1(.I(i1), .O(i1_c));
IBUF ibuf_i2(.I(i2), .O(i2_c));
IBUF ibuf i3(.I(i3), .O(i3 c));
ALU alu_0(.I0(i0_c),.I1(i1_c),.I3(GND),.CIN(GND),.COUT(c0_c),.SUM(s0_c));
defparam alu_0.ALU_MODE = 0;
ALU alu_1(.I0(i2_c),.I1(i3_c),.I3(GND),.CIN(c0_c),.COUT(c1_c),.SUM(s1_c));
defparam alu_1.ALU_MODE = 0;
OBUF obuf_sum0(.I(s0_c), .O(o0));
OBUF obuf_sum1(.I(s1_c), .O(o1));
OBUF obuf cout(.I(c1 c), .O(o2));
endmodule
```

### PR1014

WARN(PR1014): Generic routing resource will be used to clock signal<name> by the specified constraint. And then it may lead to the excessive delay or skew

Gowin Router 检查到时钟信号的绕线信息中存在逻辑绕线,可能会导致时钟延迟或偏斜问题。如下的测试案例中(器件为 GW1N-4),将时钟信号"clk\_c"的源约束到了非时钟端口,导致该时钟信号通过部分逻辑绕线资源。

```
top.vm

Module test_clk()

input i0, i1

output o0

IBUF ibuf_data(.I(i0), .O(d_c));
```

SUG937-1.1 143(156)

```
IBUF ibuf_clk(.l(i1), .O(clk_c));

DFF dff_c(.D(d_c), .CLK(clk_c), .Q(q_c));

OBUF obuf_c(.l(q_c), .O(o0));

endmodule

top.cst

IO_LOC "ibuf_data" IOB18A;
```

确认时钟信号的源是否为时钟信号源或者时钟信号所连接的端口的物理约束位置是否为时钟端口。如下的测试案例中(器件为 GW1N-4),在GW1N-4 中 IOB20A 为时钟端口,将时钟信号"clk c"约束到该位置即可。

```
top.vm

Module test_clk()

input i0, i1

output o0

IBUF ibuf_data(.I(i0), .O(d_c));

IBUF ibuf_clk(.I(i1), .O(clk_c));

DFF dff_c(.D(d_c), .CLK(clk_c), .Q(q_c));

OBUF obuf_c(.I(q_c), .O(o0));

endmodule

top.cst

IO_LOC "ibuf_data" IOB20A;
```

# PR2044

WARN (PR2044): FCLK port of <name> conflicts with FCLK port of <name> and <FCLK or HCLKIN> port of <name>

第一个 Instance 的 FCLK,与第二个 Instance 的 FCLK 和第三个 Instance 的 FCLK 或 HCLKIN 不共线。

### Action

更改设计使之共线或更换其他可用位置。

SUG937-1.1 144(156)

# PR2045

# WARN (PR2045): FCLK port of <name>conflicts with FCLK port of <name>

第一个 Instance 的 FCLK 与第二个 Instance 的 FCLK 不共线。

### Action

更改设计使之共线或更换其他可用位置。

# PR2061

# ERROR (PR2061): There is no position to place <name>

该 Instance 没有位置可放。

### Action

改变能够影响该 Instance 布局的其他 Instance 的布局位置,使其有可用资源进行布局。

# PR2062

# ERROR (PR2062): Objects drived by CLKOUT pin of <name> must be placed on same side

被同一个 DHCENC 的 CLKOUT 驱动的所有 IOLOGIC 必须放在同一边。

# Action

更换其他可用位置。

# PR2063

# ERROR (PR2063): Objects drived by CLKOUTN pin of <name> must be placed on same side with buffer <name>

被同一个 DHCENC 的 CLKOUTN 驱动的所有 IOLOGIC 必须与该 BUFFER 放在同一边。

### Action

更换其他可用位置。

# PR2064

# ERROR (PR2064): Buffer<name> driving DHCENC must be placed to GCLK

SUG937-1.1 145(156)

驱动 DHCENC 的 BUFFER 必须放在 GCLK 的位置上。

### Action

更换其他可用的 GCLK 位置。

# PR2065

# ERROR (PR2065): Buffer<name> driving DLLDLY must be placed to GCLK

驱动 DLLDLY 的 BUFFER 必须放在 GCLK 的位置。

### Action

更换其他可用的 GCLK 位置。

# PR2066

# ERROR (PR2066): lologics need more than two hclk on <chip side>

IOLOGICs 需要两个以上的 hclk, 该边上的 hclk 资源不够。

### Action

更换其他满足 hclk 资源且可用的位置。

# PR2067

# ERROR (PR2067): Instance < name > must have constraint

GW1N-9C 和 GW1NR-9C 要求该 Instance 必须有约束。

### Action

对该 Instance 添加合理的约束进行布局。

# PR2068

### ERROR (PR2068): Instance < name > must have unique constraint

GW1N-9C 和 GW1NR-9C 要求该 Instance 必须有唯一约束。

#### Action

对该 Instance 添加唯一的约束进行布局。

# PR2069

ERROR (PR2069): The constrainted location of <name> cannot

SUG937-1.1 146(156)

### be IO BLOCK

该 Instance 的约束位置不能是 IOB。

### Action

更换约束至其他非 IOB 的可用位置。

# PR2070

# ERROR (PR2070): Instance < name > connected to IODELAYC cannot be placed to bottom side

连接 IODELAYC 的 BUFFER,不能约束布局到 bottom 边。

#### Action

更换其他可用位置。

# TA1001

# WARN(TA1001): Either option "-name" or option "<source objects>" should be specified

sdc 约束 create\_clock 既没有指定目标位置也没有指定时钟的名字。

create\_clock -period 10 -waveform {0 5}

### Action

修改 sdc 约束,增加时钟名称并且指定目标位置。

create\_clock -name clk1 -period 10 -waveform {0 5} [get\_ports {clk}]

### **TA1004**

# WARN(TA1004): Clock waveform should not contain two edges with time larger than one clock period

sdc 约束 create\_clock 约束中,-waveform 指定的时钟边沿大于-period 指定的周期。

create\_clock -name clk1 -period 10 -waveform {0 15} [get\_ports {clk}]

### Action

修改 create\_clock 约束中-waveform 或者-period 的大小,确保时钟边沿在一个时钟周期内。

create\_clock -name clk1 -period 10 -waveform {0 5} [get\_ports {clk}]

SUG937-1.1 147(156)

# **TA1006**

# WARN(TA1006): The waveform list is not monotonically increasing

sdc 约束 create\_clock 约束中,-waveform 指定的时钟边沿不是递增的。

create clock -name clk1 -period 10 -waveform {5 0} [get ports {clk}]

### Action

修改 create clock 约束中-waveform,确保指定的时钟边沿是递增的。

create clock -name clk1 -period 10 -waveform {5 10} [get\_ports {clk}]

### TA1011

# WARN(TA1011): Option "-rise" and option "-fall" are mutually exclusive

set\_input\_delay/set\_output\_delay 约束中,-rise -fall 同时使用。-rise 和-fall 是互斥的,在同一条约束中只能使用一个。

```
create_clock -name clk1 -period 10 -waveform {0 5} [get_ports {clk}]
set_input_delay -clock clk1 1 -rise -fall -max [get_ports {in01}]
```

#### Action

修改 set\_input\_delay/set\_output\_delay 约束,同一条约束中-rise 和-fall 只使用一个。

```
create_clock -name clk1 -period 10 -waveform {0 5} [get_ports {clk}]
set_input_delay -clock clk1 1 -rise -max [get_ports {in01}]
set_input_delay -clock clk1 1 -fall -max [get_ports {in01}]
```

### **TA1012**

# WARN(TA1012): Option "-max" and option "-min" are mutually exclusive

set\_input\_delay/set\_output\_delay 约束中,-max-min 同时使用。-max和-min 是互斥的,在同一条约束中只能使用一个。

```
create_clock -name clk1 -period 10 -waveform {0 5} [get_ports {clk}]
set_input_delay -clock clk1 1 -rise -max -min [get_ports {in01}]
```

SUG937-1.1 148(156)

修改 set\_input\_delay/set\_output\_delay 约束,同一条约束中-max 和-min 只使用一个。

```
create_clock -name clk1 -period 10 -waveform {0 5} [get_ports {clk}]

set_input_delay -clock clk1 1 -rise -max [get_ports {in01}]

set_input_delay -clock clk1 1 -rise -min [get_ports {in01}]
```

# **TA1016**

WARN(TA1016):Options "-edges -edge\_shift" and options "-divide\_by -multiply\_by -duty\_cycle -phase -offset" are mutually exclusive: specify either of the two ways

sdc 约束 create\_generated\_clock 中,有两种方式确定衍生时钟的频率和相位:第一种是通过-edges 和-edge\_shift;第二种是通过-divide\_by/-multiply\_by/-duty\_cycle/-phase /-offset。但是这两种方法不能混用,如果混用就会报告这个信息。

```
create_clock -name clk1 -period 10 -waveform {0 5} [get_ports {clk}]

create_generated_clock -name genClk -source [get_ports {clk}] -master_clock clk1 -
edges {1 3 5} -edge_shift {1 1 1} -divide_by 2 [get_pins {reg0_0_Z/Q}]
```

#### Action

只用一种方式来确定衍生时钟的频率和相位。

```
create_clock -name clk1 -period 10 -waveform {0 5} [get_ports {clk}]

create_generated_clock -name genClk -source [get_ports {clk}] -master_clock clk1 -
divide_by 2 [get_pins {reg0_0_Z/Q}]

create_generated_clock -name genClk2 -source [get_ports {clk}] -master_clock clk1 -
edges {1 3 5} -edge_shift {1 1 1} [get_pins {reg0_0_Z/Q}] -add
```

### TA1019

# WARN(TA1019): Option"-edges" must be in non-decreasing order

create generated clock 约束中,-edges 指定的参数不是递增的。

```
create_clock -name clk1 -period 10 -waveform {0 5} [get_ports {clk}]

create_generated_clock -name genClk -source [get_ports {clk}] -master_clock clk1 -
edges {3 1 5} -edge_shift {1 1 1} [get_pins {reg0_0_Z/Q}]
```

SUG937-1.1 149(156)

修改 create\_generated\_clock 约束,保证-edges 指定的参数是递增的。

create\_clock -name clk1 -period 10 -waveform {0 5} [get\_ports {clk}]

create\_generated\_clock -name genClk -source [get\_ports {clk}] -master\_clock clk1 edges {1 3 5} -edge\_shift {1 1 1} [get\_pins {reg0\_0\_Z/Q}]

# **TA1027**

# WARN(TA1027): Missing required clock latency delay

set clock latency 约束中,没有指定延迟的值。

create\_clock -name clk1 -period 10 -waveform {0 5} [get\_ports {clk}]
set\_clock\_latency -source -late -fall [get\_ports {clk}] -clock [get\_clocks {clk1}]

### Action

set\_clock\_latency 约束中,指定延迟的值。

create\_clock -name clk1 -period 10 -waveform {0 5} [get\_ports {clk}]
set\_clock\_latency -source -late -fall [get\_ports {clk}] -clock [get\_clocks {clk1}] 1

# **TA1032**

# WARN(TA1032): Option "-from" must be used with "get\_clocks"

set\_clock\_uncertainty 约束中,-from 后面必须使用 get\_clocks。当使用别的方式时会报告这个信息。

create\_clock -name clk1 -period 10 -waveform {0 5} [get\_ports {clk}]
set\_clock\_uncertainty 1 -setup -from [get\_ports {clk}] -to [get\_clocks {clk1}]

### Action

set\_clock\_uncertainty 约束中,-from 后面使用 get\_clocks。

create\_clock -name clk1 -period 10 -waveform {0 5} [get\_ports {clk}]
set\_clock\_uncertainty 1 -setup -from [get\_clocks {clk1}] -to [get\_clocks {clk1}]

# **TA1033**

# WARN(TA1033): Option "-to" must be used with "get\_clocks"

set\_clock\_uncertainty 约束中,-to 后面必须使用 get\_clocks。当使用

SUG937-1.1 150(156)

别的方式时会报告这个信息。

```
create_clock -name clk1 -period 10 -waveform {0 5} [get_ports {clk}]
set_clock_uncertainty 1 -setup -from [get_clocks {clk1}] -to [get_ports {clk}]
```

### Action

set clock uncertainty 约束中, -to 后面使用 get clocks。

```
create_clock -name clk1 -period 10 -waveform {0 5} [get_ports {clk}]
set_clock_uncertainty 1 -setup -from [get_clocks {clk1}] -to [get_clocks {clk1}]
```

# **TA1048**

# WARN(TA1048): Existing clock <name> is overwritten

时钟被覆盖。原因是 sdc 命令中创建时钟的名字与已有的时钟重复。

```
create_clock -name clk1 -period 10 -waveform {0 5} [get_ports {clk}]
create_clock -name clk1 -period 20 -waveform {0 5} [get_ports {clk}] -add
```

#### Action

修改 sdc 约束中时钟名称,确保不重复。

```
create_clock -name clk1 -period 10 -waveform {0 5} [get_ports {clk}]
create_clock -name clk2 -period 20 -waveform {0 5} [get_ports {clk}] -add
```

# **TA1049**

# WARN(TA1049): Object<name>alreadyhas one clock applied on it, if you want one more, please use -add option

同一个位置加多个时钟,从第二个时钟开始约束中需要加-add。如果没有加-add,会报告出这个信息。

```
create_clock -name clk1 -period 10 -waveform {0 5} [get_ports {clk}]
create_clock -name clk2 -period 20 -waveform {0 5} [get_ports {clk}]
```

#### Action

同一个位置从第二个时钟开始约束中需要加-add。

```
create_clock -name clk1 -period 10 -waveform {0 5} [get_ports {clk}]
create_clock -name clk2 -period 20 -waveform {0 5} [get_ports {clk}] -add
```

SUG937-1.1 151(156)

# **TA1052**

# WARN(TA1052): Generated clock is ignored

sdc 约束 create\_generated\_clock 约束中,由于-name 指定的时钟名已被主时钟定义或者<object>没有指定时钟的入口等问题,导致 generated clock 创建失败,就会报告这个信息。

 $create\_generated\_clock \ -name \ clk1 \ -source \ [get\_ports\{clkin\}] \ -master\_clock \ clk-edges\{2\ 6\ 8\} \ -edge\_shift \ \{6\ 5\ 3\}$ 

#### Action

修改 create generated clock 约束语句确保符合要求。

create\_generated\_clock -name clk1 -source [get\_ports{clkin}] -master\_clock clk - edges{2 6 8} -edge\_shift {6 5 3} [get\_ports {a}]

### TA1058

# WARN(TA1058): Input ports list has output ports <name>

sdc 约束 set\_input\_delay 中,输入端口列表中有输出端口。 set\_input\_delay 只能加到输入端口,如果加到输出端口就会报告这个信息。

create\_clock -name clk1 -period 10 -waveform {0 5} [get\_ports {clk}]
set\_input\_delay -clock clk1 1 -min -fall [get\_ports {out}]

#### Action

set input delay 只加到输入端口上。

create\_clock -name clk1 -period 10 -waveform {0 5} [get\_ports {clk}]
set\_input\_delay -clock clk1 1 -min -fall [get\_ports {in}]

### TA1059

# WARN(TA1059): Output ports list has input ports <name>

sdc 约束 set\_output\_delay 中,输出端口列表中有输入端口。 set\_output\_delay 只能加到输出端口,如果加到输入端口就会报告这个信息。

create\_clock -name clk1 -period 10 -waveform {0 5} [get\_ports {clk}]
set\_output\_delay -clock clk1 1 -min -fall [get\_ports {in}]

SUG937-1.1 152(156)

set output delay 只加到输出端口上。

```
create_clock -name clk1 -period 10 -waveform {0 5} [get_ports {clk}]
set_output_delay -clock clk1 1 -min -fall [get_ports {out}]
```

# **TA1061**

# WARN(TA1061): Cannot find objects matching with <name>

找不到 sdc 约束中指定的对象。sdc 命令中指定的对象无法找到时会报告这个信息。

create\_clock -name clk1 -period 10 -waveform {0 5} [get\_ports {port\_no\_exist}]

### Action

修改 sdc 约束中指定的对象名称,使用正确的名称。

create\_clock -name clk1 -period 10 -waveform {0 5} [get\_ports {clk}]

# **TA1068**

# WARN(TA1068): Previous IO timing constraints are overwritten

I/O 约束被覆盖。set\_input\_delay/set\_output\_delay 可以通过两组参数来指定约束范围: -max/-min 和-rise/-fall。如果没有指定-max/-min,那么默认会对 max 和 min 都分析,-rise/-fall 同理。如果后面的约束范围与前面的约束范围有重合就会报告这个信息。

```
create_clock -name clk1 -period 10 -waveform {0 5} [get_ports {clk}]

set_input_delay -clock clk1 1 -max -fall [get_ports {in01}]

set_input_delay -clock clk1 2 [get_ports {in01}]
```

#### Action

建议-max/-min 和-rise/-fall 都明确指定,不要使用默认值。

```
create_clock -name clk1 -period 10 -waveform {0 5} [get_ports {clk}]

set_input_delay -clock clk1 1 -max -fall [get_ports {in01}]

set_input_delay -clock clk1 2 -min -rise [get_ports {in01}]
```

SUG937-1.1 153(156)

# **TA1076**

# WARN(TA1076): Generated clock Source list has source object <object> which specified by option "-source", this generated clock will be ignored

sdc 约束 create\_generated\_clock 中,目标位置是主时钟来源位置。create\_generated\_clock 的目标位置不能与来源位置相同,否则会报告这个信息。

create\_clock -name clk1 -period 10 -waveform {0 5} [get\_ports {clk}]

create\_generated\_clock -name genClk -source [get\_ports {clk}] -master\_clock clk1 divide\_by 2 [get\_ports {clk}]

#### Action

目标位置设置为主时钟来源位置以外的其他位置。

create\_clock -name clk1 -period 10 -waveform {0 5} [get\_ports {clk}]

create\_generated\_clock -name genClk -source [get\_ports {clk}] -master\_clock clk1 - divide\_by 2 [get\_pins {reg0\_0\_Z/Q}]

### **TA1083**

# WARN(TA1083): <name> is port, should use "get ports"

sdc 约束中当 -through 参数是一个 port 时,必须使用 get\_ ports。如下案例中,set\_multicycle\_path 约束中,-through 参数是一个 port,使用 get nets,当使用别的方式时会报告这个信息。

set\_multicycle\_path -from [get\_clocks {clk}] -through [get\_nets{clk}] -to [get\_clocks {genClk}] -hold

### Action

-though 使用 get ports 得到端口名。

set\_multicycle\_path -from [get\_clocks {clk}] -through [get\_ports{clk}] -to [get\_clocks {genClk}] -hold

### **TA1109**

### WARN (TA1109): Invalid speed grade is specified"

sdc 中设置了一个错误的速度等级。GW1N 系列商业级速度等级是5,6;工业级速度等级是4,5;车规级速度等级是4。GW2A 系列商业级速度等级是7,8;工业级速度等级是6,7;车规级速度等级是6。如果指定的速度等级不符合以上的要求就会报告这个错误信息。

SUG937-1.1 154(156)

set\_operating\_conditions -grade c -model slow -speed 1

#### Action

确保器件类型(GW1N\GW2A)、温度等级(工业级\商业级\车规级)、速度等级符合要求。

set operating conditions -grade c -model slow -speed 5

# **TA1114**

# WARN(TA1114): Invalid access is specified

sdc 命令中访问方式不正确。出现这个信息可能的原因有三种:

- 1. set\_clock\_groups 约束中, -group 后访问方式不是 get\_clocks 或 all clocks;
- 2. 路径约束(set\_false\_path/set\_max\_delay /set\_min\_delay /set\_multicycle\_path)-rise\_from /-fall\_from/ -rise\_to/ -rise\_fall 后访问 方式不是 get\_clocks 或 all\_clocks;
- 3. 报告约束(report\_timing/ report\_exceptions)后既有-from\_clock 又有-from[get\_clocks{}]或者既有-to\_clock 又有-to[get\_clocks{}]。

```
create_clock -name clk1 -period 10 -waveform {0 5} [get_ports {clk}]

create_clock -name clk2 -period 10 -waveform {0 5} [get_ports {clk}] -add

set_clock_groups -exclusive -group [get_ports {clk}]

set_false_path -rise_from [get_ports {in1}] -fall_to [get_ports {out00}]

report_timing -setup -from_clock [get_clocks {clk1}] -to_clock [get_clocks {clk1}] -

from [get_clocks {clk1}] -to [get_clocks {clk2}]
```

### Action

避免以上三种情况,采用正确的访问方式。

```
create_clock -name clk1 -period 10 -waveform {0 5} [get_ports {clk}]

create_clock -name clk2 -period 10 -waveform {0 5} [get_ports {clk}] -add

set_clock_groups -exclusive -group [get_clocks {clk1 clk2}]

set_false_path -rise_from [get_clocks {clk1}] -fall_to [get_clocks {clk2}]

report_timing -setup -from_clock [get_clocks {clk1}] -to_clock [get_clocks {clk1}]
```

SUG937-1.1 155(156)

# **TA1125**

# NOTE (TA1125): More than <num> critical paths are ignored because having large logic level

设计中处于时序路径上逻辑级数超过软件支持的最大逻辑级数。

### Action

更改设计中时序路径上逻辑级数都小于等于 250。

# **TA2002**

# ERROR(TA2002): Cannot get clock with name <name>

如果使用的时钟在使用之前没有被正确创建,会报告这个错误。

create\_generated\_clock -name genClk -source [get\_ports {clk}] -divide\_by 2

### Action

确保时钟被使用之前已经正确创建。

create\_clock -name clk1 -period 10 -waveform {0 5} [get\_ports {clk}]

create\_generated\_clock -name genClk -source [get\_ports {clk}] -master\_clock clk1 - divide\_by 2

SUG937-1.1 156(156)

