

Arora V 物理制約

ユーザーガイド

SUG1018-1.5J, 2024-08-09

著作権について(2024)

著作権に関する全ての権利は、Guangdong Gowin Semiconductor Corporation に留保されています。

GOŴIN高云、

※、Gowin、及びLittleBeeは、当社により、中国、米国特許商標庁、及びその他の国において登録されています。商標又はサービスマークとして特定されたその他全ての文字やロゴは、それぞれの権利者に帰属しています。何れの団体及び個人も、当社の書面による許可を得ず、本文書の内容の一部もしくは全部を、いかなる視聴覚的、電子的、機械的、複写、録音等の手段によりもしくは形式により、伝搬又は複製をしてはなりません。

免責事項

当社は、GOWINSEMI Terms and Conditions of Sale (GOWINSEMI取引条件)に規定されている内容を除き、(明示的か又は黙示的かに拘わらず)いかなる保証もせず、また、知的財産権や材料の使用によりあなたのハードウェア、ソフトウェア、データ、又は財産が被った損害についても責任を負いません。当社は、事前の通知なく、いつでも本文書の内容を変更することができます。本文書を参照する何れの団体及び個人も、最新の文書やエラッタ(不具合情報)については、当社に問い合わせる必要があります。

バージョン履歴

日付	バージョン	説明		
2023/04/20	1.0J	初版。		
2023/06/30	1.1J	JTAGSEL_N Net、JTAG Net、SSPI Net、MODE Net、および I2C Net 制約を追加。		
2023/08/18	1.2J	 JTAG Net、SSPI Net、MODE Net、および I2C Net 制約の説明を更新。 MIPI_DPHY_RX プリミティブの制約例を追加。 Timing Paths 機能を削除。 		
2023/11/30	1.2.1J	 「3 FloorPlanner」および「4 FloorPlanner の使用」の一部のスクリーンショットを更新。 「HCLK/GCLK Primitive Constraints」ウィンドウで「Instance」を選択する場合のダイアログボックスの説明を更新。 		
2024/02/02	1.2.2J	 GW5A(T)-60 に関連するグローバル・クロック制約および高速クロック制約の説明を追加。 「図 3-22 Port の配置情報」を更新。 		
2024/05/09	1.3J	 I/O 属性 Ctle の説明を追加。 RECONFIG_N Net 制約を追加。 Primitive Group 制約でのワイルドカードのサポートの説明を追加。 		
を更新。		● GW5A(N)(R)T-15 に関連するグローバル・クロック制約および高速クロック制約の説明を追加。		
加。 1/O 属性 Pull Strength の説明 1/O 属性 Vref の説明を更新。 Neset Layout オプションの 「図 3-24 Windows メニュー 画面レイアウトの記憶機能		● I/O 属性 Pull Strength の説明を追加。		

i

目次

目次	i
図一覧	iii
表一覧	vi
1 本マニュアルについて	1
1.1 マニュアルの内容	1
1.2 関連ドキュメント	1
1.3 用語、略語	2
1.4 テクニカル・サポートとフィードバッ	<i>σ</i> 2
2 物理制約構文仕様	4
2.1 I/O 位置制約	4
2.2 I/O 属性制約	5
2.3 プリミティブの位置制約	6
2.4 グループ制約	10
2.4.1 プリミティブグループ制約	10
2.4.2 相対位置グループ制約	12
2.5 リソースリザーブ制約	13
2.6 リファレンス電圧制約	13
2.7 グローバル・クロック割り当て制約	14
2.8 グローバル・クロック・プリミティブ	制約16
2.9 高速クロック・プリミティブ制約	17
2.10 その他の制約	18
2.10.1 ADC 入力電圧源制約	18
2.10.2 JTAGSEL_N Net の制約	18
2.10.3 RECONFIG_N Net 制約	19
2.10.4 JTAG Net の制約	19
2.10.5 SSPI Net の制約	20
2.10.6 MODE Net の制約	21
2.10.7 I2C Net の制約	23
3 FloorPlanner	24

	3.1 概要	. 24
	3.2 起動	. 25
	3.3 画面	. 27
	3.3.1 メニューバー	. 27
	3.3.2 Summary ウィンドウと Netlist ウィンドウ	. 38
	3.3.3 Package View ウィンドウ	. 42
	3.3.4 Chip Array ウィンドウ	. 46
	3.3.5 Constraint 編集ウィンドウ	. 52
	3.3.6 Message ウィンドウ	. 57
4 F	FloorPlanner の使用	58
	4.1 制約ファイルの新規作成	. 58
	4.2 制約ファイルの編集	. 60
	4.2.1 制約編集の例	. 60
	4.2.2 I/O 制約の編集	. 62
	4.2.3 図プリミティブ制約の編集	. 63
	4.2.4 グループ制約の編集	. 64
	4.2.5 リザーブ制約の編集	. 68
	4.2.6 グローバル・クロック割り当て制約の編集	. 69
	4.2.7 グローバル・クロック制約の編集	. 70
	4.2.8 高速クロック制約の編集	. 71
	4.2.9 リファレンス電圧制約の編集	. 72

図一覧

図 3-1 メニューバーから起動	25
図 3-2 Process ウィンドウから起動	26
図 3-3 Start Page ウィンドウから起動	26
図 3-4 FloorPlanner ∅ GUI	27
図 3-5 File メニュー	28
☑ 3-6 Open Physical Constraints	28
図 3-7 Constraints メニュー	29
図 3-8 プリミティブ検索ダイアログボックス	29
図 3-9 プリミティブグループの新規作成	31
図 3-10 正しいプリミティブグループ	31
図 3-11 無効な位置	32
図 3-12 無効な位置	32
図 3-13 相対位置グループの作成	33
図 3-14 正しい相対位置グループ	33
図 3-15 リザーブ制約	33
図 3-16 クロック制約	34
図 3-17 グローバル・クロック制約の作成	35
図 3-18 高速クロック制約の作成	36
図 3-19 リファレンス電圧制約	36
図 3-20 Tools メニュー	36
図 3-21 Back-annonate Physical Constraints ダイアログボックス	37
図 3-22 Port の配置情報	37
図 3-23 View メニュー	38
図 3-24 Windows メニュー	38
図 3-25 Summary ウィンドウ	39
図 3-26 Netlist ウィンドウ	40
図 3-27 BUS と非 BUS を組み合わせた表示	41
図 3-28 階層表示	41
図 3-29 Netlist ウィンドウでの右クリックメニュー	42
図 3-30 GW5AT-138-FPBGA676A の Package view ウィンドウ	43

図 3-31 Package View の右クリックメニュー	44
図 3-32 差動ペア表示	44
図 3-33 Top View	45
図 3-34 Bottom View	45
図 3-35 Chip Array ウィンドウ	46
図 3-36 グリッドモードでの制約	47
図 3-37 マクロセル・モードでの制約	47
図 3-38 プリミティブモードでの制約	48
図 3-39 Chip Array の右クリックメニュー	50
図 3-40 Show Place View の表示	51
図 3-41 マウスオーバー表示	51
図 3-42 右クリックメニューによるハイライト表示	52
図 3-43 I/O 制約ウィンドウ	54
図 3-44 プリミティブ制約ウィンドウ	54
図 3-45 グループ制約ウィンドウ	55
図 3-46 リザーブ制約ウィンドウ	55
図 3-47 クロック制約ウィンドウ	56
図 3-48 グローバル・クロック制約ウィンドウ	56
図 3-49 高速クロック制約ウィンドウ	57
図 3-50 Vref 制約ウィンドウ	57
図 3-51 Message ウィンドウ	57
図 4-1 制約ファイルの新規作成	58
図 4-2 デバイスの選択	59
図 4-3 出力ファイルの保存	60
図 4-4 Chip Array にドラッグして I/O Constraints を作成	62
図 4-5 Package View にドラッグして I/O Constraints を作成	63
図 4-6 Chip Array にドラッグして Primitive Constraints を作成	64
図 4-7 Group Constraints ウィンドウの右クリックメニュー	64
図 4-8 Primitive Group Constraints の作成	65
☑ 4-9 Primitive Group Constraints	
図 4-10 Relative Group Constraints の作成	67
☑ 4-11 Relative Group Constraints	
図 4-12 Resource Reservation 制約の作成	68
☑ 4-13 Resource Reservation	
図 4-14 Clock Net Constraints の作成	
☑ 4-15 Clock Net Constraints	
図 4-16 GCLK Primitive Constraints の作成	
☑ 4-17 GCLK Primitive Constraints	71

図 4-18 HCLK Primitive Constraints の作成	72
☑ 4-19 HCLK Primitive Constraints	72
図 4-20 Vref Constraints の作成	73
図 4-21 Chip Array ウィンドウにドラッグして Vref Constraints Location を生成	73
図 4-22 Package View ウィンドウにドラッグして Vref Constraints Location を生成	74
図 4-23 Vref Constraints 名前の重複	75

SUG1018-1.5J v

表一覧

表 1-1	用語、	略語			 	 	 	2
表 2-1	DCS/E	OCE (の制約可能な	Position	 	 	 	16

SUG1018-1.5J vi

1 本マニュアルについて 1.1 マニュアルの内容

1本マニュアルについて

1.1 マニュアルの内容

本マニュアルは、ユーザーが物理制約を迅速に実現できるよう、Gowin ソフトウェアの FloorPlanner の使用法と Arora V FPGA 製品の物理制約の構文仕様について説明します。ソフトウェアのアップデートにより、一部の内容が変更される場合があります。

1.2 関連ドキュメント

GOWIN セミコンダクターのホームページ <u>www.gowinsemi.com/ja</u>から、以下の関連ドキュメントをダウンロード及び閲覧できます。

- Arora V FPGA 製品の概要(<u>DS1228</u>)
- Arora V 138K & 75K FPGA 製品データシート(DS981)
- Arora V 60K FPGA 製品データシート(DS1225)
- Arora V 25K FPGA 製品データシート(DS1103)
- Arora V 15K FPGA 製品データシート(DS1118)
- Gowin ソフトウェア ユーザーガイド(SUG100)
- GW5AT-138 デバイス Pinout(UG982)
- GW5A-25 デバイス Pinout(UG985)
- GW5AST-138 デバイス Pinout(UG986)
- Arora V Clock ユーザーガイド(UG306)
- Arora V 138K FPGA 製品プログラミング・コンフィギュレーション ユーザーガイド(UG704)
- Arora V 25K FPGA 製品プログラミング・コンフィギュレーション ユーザーガイド(<u>UG714</u>)

SUG1018-1.5J 1(75)

1.3 用語、略語

表 1-1 に、本マニュアルで使用される用語、略語、及びその意味を示します。

表 1-1 用語、略語

用語、略語	正式名称	意味
BSRAM	Block SRAM	ブロック SRAM
CFU	Configurable Function Unit	コンフィギャラブル機能 ユニット
CLKDIV	Clock Divider	クロック分周器
CLS	Configurable Logic Section	コンフィギャラブル論理 セクション
DCS	Dynamic Clock Selector	ダイナミック・クロッ ク・セレクタ
DDRDLL	Double Data Rate Delay-locked Loop	ダブル・データ・レート 遅延同期回路
DLLDLY	DLL Delay	DLL 遅延
DQS	Bidirectional Data Strobe Circuit for DDR Memory	双方向データストローブ 回路
FloorPlanner	FloorPlanner	物理制約エディタ
FPGA	Field Programmable Gate Array	フィールド・プログラマ ブル・ゲート・アレイ
GCLK	Global Clock	グローバル・クロック
I/O	Input/Output	入力/出力
IDE	Integrated Development Environment	統合開発環境
LUT	Look-up Table	ルックアップテーブル
LW	Long Wire	ロングワイヤ・リソース
PLL	Phase-locked Loop	位相同期回路
SSRAM	Shadow SRAM	分散 SRAM
VREF	Voltage Reference	リファレンス電圧

1.4 テクニカル・サポートとフィードバック

GOWIN セミコンダクターは、包括的な技術サポートをご提供しています。使用に関するご質問、ご意見については、直接弊社までお問い合わせください。

SUG1018-1.5J 2(75)

ホームページ: <u>www.gowinsemi.com/ja</u>

E-mail: support@gowinsemi.com

SUG1018-1.5J 3(75)

2物理制約構文仕様

2.1 I/O 位置制約

I/O 位置制約により、port を指定の IO 位置に制約することができます。 IO 位置の詳細については、対応する Pinout マニュアルを参照してください。

- GW5AT-138 デバイス Pinout(<u>UG982</u>)
- GW5A-25 デバイス Pinout(<u>UG985</u>)
- GW5AST-138 デバイス Pinout(<u>UG986</u>)

構文

IO LOC "obj name" obj location [exclusive];

制約要素

obj_name

obj_name は、port の name(名前)です。

obj location

obj_location は IO 位置("A11"、"B12"など)で、複数の位置を指定する場合、"A11,B2"のように英語のコンマで区切る必要があります。

exclusive

exclusive はオプションであり、制約位置の後にあります。これは、制約文の obj_location には、obj_name で指定されたプリミティブのみを配置できることを示します。

注記:

obj_name が escaped name フォーマット(スラッシュで始まり、スペースで終わる) の場合、obj_name の前後に英語の引用符が必要です。

SUG1018-1.5J 4(75)

2 物理制約構文仕様 2.2 I/O 属性制約

例

例 1

IO LOC "io 1" A1;

// io 1 を A1 に制約します。

例 2

IO_LOC "io_1" A1, B14, A15;

// io_1 を A1、B14、A15 に制約し、配置の時、3 つの位置の中の最初の妥当な位置に配置します。

例 3

IO_LOC "io_2" A1 exclusive;

// io 2 を A1 に制約し、かつ A1 位置は io 2 専用です。

例 4

IO LOC "io 2" A1, B14, A15 exclusive;

// io_2 を pin A1、B14、A15 に制約し、かつ A1、B14、A15 は io_2 専用です。

2.2 I/O 属性制約

I/O 属性制約は、I/O の属性値の設定に使用されます。例えば、port のレベル規格(IO_TYPE)、プルアップ/プルダウンモード(PULL_MODE)、ドライブ強度(DRIVE)等。属性設定の詳細については、『GW5AT シリーズ FPGA 製品データシート(DS981)』を参照してください。

構文

IO PORT obj name attribute = attribute value;

1 つの制約文においては複数の属性を設定できます。各属性はスペースで区切ります。

制約要素

obj_name

obj name は、port の name(名前)です。

attribute \(\gamma\) attribute value

属性制約が必要な Port の属性および属性値です。制約可能な属性およびその属性値の詳細については、『Arora V プログラマブル汎用 IO(GPIO)

SUG1018-1.5J 5(75)

ユーザーガイド(UG304)』を参照してください。

例

例 1

IO_PORT "port_1" IO_TYPE = LVTTL33;

// port 1のIO TYPEをLVTTL33に設定します。

例 2

IO PORT "port 2" IO TYPE = LVTTL33 PULL MODE =KEEPER;

// port_2 の IO_TYPE を LVTTL33 に設定し、PULL_MODE の属性値を KEEPER に設定します。

2.3 プリミティブの位置制約

Primitive Constraints は、プリミティブを指定の GRID に配置するために使用されます。Primitive Constraints により LUT、BSRAM、SSRAM、DSP、DDRDLL、PLL、DQS、MIPI_DPHY_RX、DSPLite、SCRAMBLE などを制約することができます。

構文

INS_LOC "obj_name" obj_location [exclusive];

制約要素

obj name

制約されるプリミティブの name です。

obj_location

obj location には、以下の数タイプがあります:

- 1. LUT の位置制約
 - 単一の位置情報:RxCy[0-3][A-B]など。
 - 以下のように複数の行または列を指定した位置情報の範囲:
 - 複数の CLS または LUT を含む: "RxCy"、"RxCy[0-3]"。
 - 複数の行を指定する:"R[x:y]Cm"、"R[x:y]Cm[0-3]"、 "R[x:y]Cm[0-3][A-B]"。
 - 複数の列を指定する: "RxC[m:n]"、"RxC[m:n][0-3]"、"RxC[m:n][0-3][A-B]"。
 - 複数の行及び列を指定する:"R[x:y]C[m:n]"、"R[x:y]C[m:n][0-3]"、"R[x:y]C[m:n][0-3][A-B]"。

SUG1018-1.5J 6(75)

注記:

- LUT 位置情報の x,m は、GRID の行情報です。
- LUT 位置情報の y,n は、GRID の列情報です。
- LUT 位置情報の R は GRID の行を、C は GRID の列を意味します。
- LUT 位置情報の 0-3 は、GRID の特定の CLS の番号を意味します。
- LUT 位置情報の A-B は、CLS 位置の特定の LUT 位置の番号を意味します。
- 2. PLL の位置制約

PLL 位置制約の形式は"PLL_L"または"PLL_R"です。 左側に複数の PLL を配置できる場合、"PLL_L[0]"、"PLL_L[1]" …のように、右側に複数の PLL を配置できる場合、"PLL_R[0]"、"PLL_R[1]"…のように設定することができます。

3. BSRAM の位置制約

BSRAM位置制約の形式は"BSRAM_R10[0]"(10 行目の最初の BSRAM)、"BSRAM_R10[1]"…です。

4. DSP の位置制約

DSP 位置制約の形式は"DSP_R37[0]"(37 行目の最初の DSP Block)、"DSP_R37[1]"…です。MULT12X12 を指定したい場合、DSP_R37[0][A]または DSP R37[0][B]のようにマークすることができます。

注記:

各 DSP Block は 2 つのマクロ(macro)で構成され、1 つのマクロは 1 つの MULT12X12 を配置可能な位置を指します。

5. DDRDLL の位置制約

DDRDLL 位置制約の形式は"DDRDLLM_TL"、"DDRDLLM TR"…です。

6. MIPI DPHY RX の位置制約

MIPI DPHY RX 位置制約の形式は"QUAD[0]"、"QUAD [1]"です。

注記:

MIPI_DPHY_RX の制約は、GW5A(S)(T)-138 でサポートされ、また、exclusive 機能をサポートしません。

7. DSPLite の位置制約

DSPLite 位置制約の形式は"R19C26"、"R19C37"…、"R19C47"です。

注記:

DSPLite をサポートするデバイス: GW5A(N)(R)T-15。

8. SCRAMBLE の位置制約

SCRAMBLE 位置制約の形式は"SCRM[0]"、"SCRM[1]"…です。

SUG1018-1.5J 7(75)

注記:

SCRAMBLE をサポートするデバイス: GW5A(N)(R)T-15(exclusive 機能はサポートされていない)。

exclusive

"exclusive"はオプションであり、制約位置の後にあります。これは、制約文の obj_location には、obj_name で指定されたプリミティブのみを配置できることを示します。

注記:

1 つの制約文に複数の obj_location を含めることができます。この場合、","で区切ります。

例

例 1

INS_LOC "lut_1" R5C10[0][A];

// lut_1 を R5C10 の 1 つ目の CLS の 1 つ目の LUT の位置に制約します。

例 2

INS_LOC "ins_2 " R5C6[2] exclusive;

// ins_2 を R5C6 の 3 つ目の CLS の位置に制約し、かつこの位置は当該プリミティブ専用です。

例 3

INS_LOC "ins_3" R[2:6]C2;

#ins 3を2行目から6行目、かつ2列目の範囲に制約します。

例 4

INS LOC "ins 4" R[2:4]C[2:6] exclusive;

// ins_4 を 2 行目から 4 行目、かつ 2 列目から 6 列目の範囲に制約し、かつこの範囲は当該プリミティブ専用です。

例 5

INS_LOC "ins_5" R[2:4]C[2:6][1];

// ins_5 を 2 行目から 4 行目、かつ 2 列目から 6 列目の範囲内の何れか 1 つの GRID 位置の 2 つ目の CLS に制約します。

例 6

INS_LOC "reg_name" B14;

SUG1018-1.5J 8(75)

// reg_name を IO の B14 に制約します。

例 7

INS LOC "pll name" PLL L[0];

// PLL の INS_LOC 制約により pll_name を左側 PLL の 1 つ目の位置 に制約します。

例8

INS_LOC "bsram_name" BSRAM_R10[2];

// BSRAM の INS_LOC 制約により bsram_name を 10 行目の 3 つ目の BSRAM に制約します。

例 9

INS_LOC "dsp_name" DSP_R19[2];

// DSPのINS_LOC制約により dsp_name を19行目の3つ目のDSP Block に制約します。

例 10

INS_LOC "ddrdll_name" DDRDLLM_TL;

// DDRDLL の INS_LOC 制約により ddrdll_name をトップの左側 DDRDLL の位置に制約します。

例 11

INS LOC "mipi dphy rx name" QUAD[0];

// MIPI_DPHY_RX の INS_LOC 制約により mipi_dphy_rx_name を最初の MIPI_DPHY_RX の位置に制約します。

例 12

INS_LOC "dsplite_name" R19C26;

// DSPLite の INS_LOC 制約により dsplite_name を 19 行目 26 列目の DSPLite 位置に制約します。

例 13

INS_LOC "scramble_name" SCRM[0];

// SCRAMBLE の INS_LOC 制約により scramble_name を 1 つ目の SCRAMBLE 位置に制約します。

SUG1018-1.5J 9(75)

2 物理制約構文仕様 2.4 グループ制約

2.4 グループ制約

Group Constraints には、Primitive Group Constraints と Relative Group Constraints があります。

2.4.1 プリミティブグループ制約

Primitive Group 制約は、グループ制約の定義に使用されます。グループは、さまざまな Instance オブジェクトのコレクションです。Primitive Group 制約により、LUT、DFF、BSRAM、SSRAM、DSP、PLL、DDRDLL、DQS、DSPLite などの Instance、または Buffer、IOLOGIC などを 1 つのグループに追加でき、このグループの位置を制約することでグループ内の全てのオブジェクトを位置制約できます。また、Primitive Group 制約は、ワイルドカード文字「?」と「*」の使用をサポートします。「?」は 1 文字の一致を実現し、「*」は 0 文字以上の一致を実現します。

構文

GROUP の定義:

GROUP group name = { "obj names" } [exclusive];

Instance をグループに追加します:

GROUP group name += { "obj names" } [exclusive];

グループの位置を制約します:

GRP LOC group name group location[exclusive];

注記:

group_name が escaped name フォーマット(スラッシュで始まり、スペースで終わる) の場合、group_name の前後に引用符が必要です。

制約要素

group_name

グループの名前。

obj name

obj_name は指定の **Instance** オブジェクトをグループに追加するために使用されます。

group location

この group の制約位置を指定し、group_location を IOB、GRID、BSRAM、DSP、PLL、DDRDLL、DSPLite の位置にできます。

SUG1018-1.5J 10(75)

2 物理制約構文仕様 2.4 グループ制約

exclusive

キーワード"exclusive"はオプションで、これはグループ定義文または位置制約文の後にあります。

1 つのオブジェクトを複数のグループに含めることができますが、グループ定義文の最後の "exclusive"キーワードは、グループ内のオブジェクトをこのグループにのみ含められることを表します。

位置制約文の後の"exclusive"は、この制約位置がこのグループ内のオブジェクトにより独占されることを表します。

例

例 1

// group_1 という名前のグループを作成し、オブジェクト ins_1、ins_2、ins_3、ins_4 をこのグループに追加します。

例 2

GROUP group_2 = { "ins_5" "ins_6" "ins_7" } exclusive;

group_2 という名前のグループを作成し、オブジェクト ins_5、ins_6、ins 7 はこのグループにのみ含まれます。

例 3

GROUP group_1 += { "io_1" "io_2"};

// io 1、io 2 を group 1 に追加します。

例 4

GRP_LOC group_1 R3C4, A14, B4;

// group 1内のオブジェクトを R3C4、A14、B4 に配置できます。

例 5

GRP LOC group 2 R[2:3]C[2:4] exclusive;

// group_2 内の Instance オブジェクトを R[2:3]C[2:4]の範囲内に配置でき、かつこの範囲は group 2 内の Instance オブジェクト専用です。

例 6

GRP_LOC group_3 PLL_L[0],DDRDLLM_TL,BSRAM_R10[0], DSP_R19[0];

// group_3 内のオブジェクトを、PLL_L[0]、DDRDLLM_TL、

SUG1018-1.5J 11(75)

2 物理制約構文仕様 2.4 グループ制約

BSRAM_R10[0]、DSP_R19[0]に配置できます。

例 7

GROUP group $1 = \{ \text{"ins *"} \};$

// group_1 という名前のグループを作成し、「ins_」で始まるすべての オブジェクトをこのグループに追加します。

2.4.2 相対位置グループ制約

Relative Group Constraints により、Instance オブジェクト(例えば LUT、 REG、MUX)に対して相対位置制約をすることができます。

構文

Relative 制約のグループを定義します:

REL_GROUP group_name = { "obj_names" };

Instance を定義済みのグループに追加します:

REL GROUP group name += { "obj names"};

グループ内の instance に対して相対位置制約を実行します:

INS_RLOC "obj_name" relative_location;

制約要素

obj_name

制約オブジェクトの名前。

relative location

行と列の相対位置情報。

例

```
REL_GROUP grp_1 = { "ins_1" "ins_2" "ins_3" "ins_4" };
```

INS RLOC "ins 1" R0C0;

INS RLOC "ins 2" R2C3;

INS_RLOC "ins_3" R3C5;

// grp_1 という名前のグループ制約を定義し、ins_1、ins_2、ins_3、ins_4 を grp_1 に追加します。ins_1 を相対位置の原点 R0C0 とし、ins_2 を ins_1 に対して R2C3 に制約し、ins_3 を ins_1 に対して R3C5 に制約します。

SUG1018-1.5J 12(75)

2.5 リソースリザーブ制約

Resource Reservation 制約により、指定の位置または範囲の配置を回避できます。

構文

LOC RESERVE location [res obj];

例

例 1

LOC_RESERVE R2C3[0][A] -LUT;

LOC_RESERVE R2C3[0][A] -REG;

例 2

LOC_RESERVE IOR3, IOR6, R2C3, R3C4;

例 3

LOC RESERVE R[2:5]C[3:6], R3C[8:9];

上記の例の制約の位置は配置の段階で予約されます。

2.6 リファレンス電圧制約

チップは、BANK 全体で有効な外部リファレンス電圧の入力をサポートします。Vref Constraints を使用して、外部リファレンス電圧の入力ピンの名前と位置を制約することができます。

注記:

- 外部リファレンス電圧の入力ピンの位置には、IOLOGIC リソースが必要です。
- Vref Constraints は、Port 属性制約と併用する必要があります。入力または入出 カタイプのシングルエンド PORT の IO 規格が SSTL / HSTL の場合、Vref 属性を 作成された Vref Constraints に設定できます。これは、PORT のリファレンス電 圧として Vref Constraints 位置の外部入力リファレンス電圧が使用されることを 意味します。

構文

USE_VREF_DRIVER vref_name [location];

制約要素

vref name

ユーザー定義の VREF pin name。

SUG1018-1.5J 13(75)

location

GRID の任意の I/O 位置(IOLOGIC リソースを含む)は、VREF pin 制約の location として使用できます。

例

例 1

USE VREF DRIVER vref pin;

IO PORT "port 1" IO TYPE = SSTL18 I VREF=vref pin;

IO_PORT "port_2" IO_TYPE = SSTL18_I VREF=vref_pin;

// "vref_pin"という名前のVREF pin を定義し、port_1 と port_2のVREF 属性を vref_pin に設定します。

例 2

USE_VREF_DRIVER vref_pin E16;

IO_LOC "port_1" C16;

IO PORT "port 1" IO TYPE = SSTL18 I VREF=vref pin;

//"vref_pin"という名前の VREF pin を定義し、それを E16 に制約します。port_1 の VREF 属性を vref_pin に設定して C16 に制約します。port_1 が制約された位置は、E16 と同じ Bank 上にある必要があります。

2.7 グローバル・クロック割り当て制約

Clock Net Constraints は、特定の net の、グローバル・クロック配線 または非クロック配線の制約です。

- BUFG[0-15]は、net のグローバル・クロック・ライン配線の制約を表します。
- LOCAL CLOCK は、net を非クロック配線に制約することを示します。

CLK 信号はクロックピンに接続される信号、CE 信号はクロックイネーブルピンに接続される信号、SR 信号は SET、RESET、CLEAR、および PRESET ピンに接続される信号、LOGIC はロジック入力ピンに接続される信号です。

構文

CLOCK LOC "net name" global clocks = signal type;

制約要素

net name

SUG1018-1.5J 14(75)

net の名前。

global_clocks

BUFG[0-15]:特定のグローバル・クロック・ラインに配線します。

BUFG: グローバル・クロック・ラインに配線します。

LOCAL CLOCK: クロック・ラインに配線しません。

signal_type

CLK: signal type がクロックピンである net。

CE: signal type がクロックイネーブルピンである net。

SR: signal_type が SET、RESET、CLEAR、PRESET ピンである net。

LOGIC: signal_type が上記 signal_type でない net。

複数の signal_type を指定する場合、"|"を使用して区切ることができます。

注記:

global_clocks として LOCAL_CLOCK を選択した場合、signal_type は選択不可になります。

例

例 1

CLOCK LOC "net" BUFG = CLK|CE;

NET_LOC "net" BUFG = CLK|CE;

signal_type がクロックピンまたはクロックイネーブルピンである net をグローバル・クロック・ライン配線のように制約します。

例 2

CLOCK_LOC "net" LOCAL_CLOCK;

//"net"を非クロック・ライン配線のように制約します。

例 3

CLOCK LOC "net" BUFG[0] = CLK;

// signal_type がクロックピンである net を 1 つ目のグローバル・クロック・ラインに配線制約します。

SUG1018-1.5J 15(75)

2.8 グローバル・クロック・プリミティブ制約

GCLK Primitive Constraints は、DCS、DCE などのグローバル・クロックオブジェクトを指定された位置に制約するために使用されます。

構文

INS_LOC "obj_name" position;

制約要素

obj_name

制約オブジェクトの名前。

position

表 2-1 DCS/DCE の制約可能な Position

デバイス	位置		
	DCE	DCS	
GW5A(S)(T)-138	PTR0、PTR1、PTR2、PTR3、 PTR0[0~5]、PTR1[0~5]、 PTR2[0~5]、PTR3[0~5]、 PBR0、PBR1、PBR2、PBR3、 PBR0[0~5]、PBR1[0~5]、 PBR2[0~5]、PBR3[0~5]、PG、 SG、PG[0~11]、SG[0~15]	PTR0、PTR1、PTR2、PTR3、 PTR0[0~1]、PTR1[0~1]、 PTR2[0~1]、PTR3[0~1]、PBR0、 PBR1、PBR2、PBR3、 PBR0[0~1]、PBR1[0~1]、 PBR2[0~1]、PBR3[0~1]、PG、 PG[0~3]	
GW5A(R)(S)-25	TOPLEFT、TOPRIGHT、BOTTOMLEFT、BOTTOMRIGHT、STOP、SBOTTOM	TOPLEFT、TOPRIGHT、BOTTOMLEFT、BOTTOMRIGHT	
GW5A(T)- 60	PG、SG、PG[0~5]、SG[0~7]	PG、PG[0~1]	
GW5A(N)(R)T-15	PG、SG、PG[0~5]、SG[0~7]	PG、PG[0~1]	

注記:

DCS/DCE の制約可能な Position の詳細については、 \P Arora V Clock ユーザーガイド ($\underline{UG306}$)』を参照してください。

例

INS_LOC "dcs_name" PTR0[1];

// DCS オブジェクト dcs_name を PTR0[1]位置に制約します。

SUG1018-1.5J 16(75)

2.9 高速クロック・プリミティブ制約

HCLK Primitive Constraints 制約により、CLKDIV、DLLDLY を指定の高速クロック位置に制約できます。CLKDIV、DLLDLY の制約位置は、通常の instance オブジェクトの制約位置とは異なります。"BOTTOMSIDE"、"LEFTSIDE"、および"RIGHTSIDE"は、制約位置の側を示します。

構文

INS LOC "obj name" position;

制約要素

obj_name

obj_name は、CLKDIV/DLLDLY の instance name です。

position

CLKDIV の制約可能な Position (GW5A(S)(T)-138): BOTTOMSIDE[0~7]、LEFTSIDE[0~7]、RIGHTSIDE[0~7]

CLKDIV の制約可能な Position (GW5A(R)(S)-25): LEFTSIDE[0~3]、RIGHTSIDE[0~3]、BOTTOMSIDE[0~3]、TOPSIDE[0~3]

CLKDIV の制約可能な Position (GW5A(T)-60): LEFTSIDE[0~3]、RIGHTSIDE[0~3]、BOTTOMSIDE[0~7]、TOPSIDE[0~3]

CLKDIV の制約可能な Position (GW5A(N)(R)T-15): LEFTSIDE[0~3]、BOTTOMSIDE[0~3]

DLLDLY の制約可能な Position (GW5A(S)(T)-138): BOTTOMSIDE[0~3]、LEFTSIDE[0~3]、RIGHTSIDE[0~3]

DLLDLY の制約可能な Position (GW5A(R)(S)-25):BOTTOMSIDE[0~1]、LEFTSIDE[0~1]、RIGHTSIDE[0~1]、TOPSIDE[0~1]

DLLDLY の制約可能な Position (GW5A(T)-60): BOTTOMSIDE[0~3]、LEFTSIDE[0~1]、RIGHTSIDE[0~1]、TOPSIDE[0~1]

DLLDLY の制約可能な Position (GW5A(N)(R)T-15): BOTTOMSIDE[0~1]、LEFTSIDE[0~1]

例

INS_LOC "clkdiv_name" LEFTSIDE[0];
// clkdiv_name を LEFTSIDE[0]に配置します。

SUG1018-1.5J 17(75)

2.10 その他の制約

2.10.1 ADC 入力電圧源制約

ADC 入力電圧源は外部 IO から取得することができ、ADC 入力電圧源制約を使用して IO 位置を ADC 入力電圧源の入口として指定することができます。

例えば、GW5A(R)(S)-25 の場合、ADC 入力電圧源制約には、2 つの制約構文(bus0 と bus1)があります。bus0 と bus1 に対応する IO 位置については、『GW5A-25 デバイス Pinout(UG985)』を参照してください。

注記:

- ADC 入力電圧源制約をサポートするデバイス: GW5A(S)(T)-138 デバイス以外の すべてのデバイス。
- 各デバイスの bus の対応する IO 位置については、各デバイスの pinout マニュア ルを参照してください。

構文

USE_ADC_SRC bus0 location
USE_ADC_SRC bus1 location

制約要素

location

location は、IO 位置であり、IOB のみ(例えば、IOT48)をサポートします。

例

USE ADC SRC bus0 IOT48

// IO 位置 IOT48 を ADC 入力電圧源用の外部入力位置として使用します。

USE_ADC_SRC bus1 IOR24

// IO 位置 IOR24 を ADC 入力電圧源用の外部入力位置として使用します。

2.10.2 JTAGSEL N Net の制約

FPGA の内部ロジックで JTAGSEL_N 機能を制御する場合、すなわち、JTAGSEL_N を Low にプルダウンすることで JTAG ピンをコンフィギュレーション機能に切り替え、電源を落とさずに再度ダウンロードできるようにするには、JTAGSEL_N の net の物理制約を追加する必要があります。

SUG1018-1.5J 18(75)

構文

NET LOC "obj name" V JTAGSELN;

制約要素

obj_name

obj name として内部ロジックの配線可能な net を指定します。

例

NET_LOC "netname" V_JTAGSELN;

// この netname という net を使用して JTAGSEL_N の機能を制御します

2.10.3 RECONFIG N Net 制約

FPGA の内部ロジックで RECONFIG_N 機能を制御する場合、すなわち、RECONFIG_N を Low にプルダウンすることで FPGA をコンフィギュレーションのリセット状態に切り替え、電源を落とさずに再度ダウンロードできるようにするには、RECONFIG_N の net の物理制約を追加する必要があります。

構文

NET LOC "obj name" V RECONFIGN;

制約要素

obj_name

obj name として内部ロジックの配線可能な net を指定します。

例

NET LOC "netname" V RECONFIGN;

// この netname という net を使用して RECONFIG_N の機能を制御します

2.10.4 JTAG Net の制約

JTAG ピンには、TCK、TMS、TDI、TDO が含まれます。ここで、TCK、TMS、TDI 機能は、専用コンフィギュレーション IO で実装するか、FPGA内部ロジックによる制御で実装することができます。ただし、この2つの方法は、互いに排他的であり、つまりこれらの機能ピンは同じ方法でしか実装できません。また、TDO は専用コンフィギュレーション IO でしか実装できず、TCK、TMS、TDI の実装方法に影響されません。

SUG1018-1.5J 19(75)

FPGA の内部ロジックで JTAG の TCK、TMS、TDI の機能を制御する場合、JTAG の net の物理制約を追加する必要があります。JTAG の使用については、Arora V FPGA 製品のプログラミング・コンフィギュレーション ユーザーガイを参照してください。

構文

```
NET_LOC " obj_Name" V_TCK;

NET_LOC " obj_Name" V_TMS;

NET_LOC " obj_Name" V_TDI;
```

制約要素

obj_name

obj_name として内部ロジックの配線可能な net を指定します。

例

例

NET_LOC "netname" V_TCK;

// この netname という net を使用して TCK の機能を制御します NET LOC " netname " V TMS;

// この netname という net を使用して TMS の機能を制御します NET_LOC " netname " V_TDI;

// この netname という net を使用して TDI の機能を制御します

2.10.5 SSPI Net の制約

SSPIピン(SI、SO、SSPI_WPN、CLKHOLD_N、SSPI_CLK、SSPI_CS_Nを含む)は、専用コンフィギュレーション IO で実装するか、FPGA 内部ロジックによる制御で実装することができます。ただし、この2つの方法は、互いに排他的であり、つまりこれらの機能ピンは同じ方法でしか実装できません。

FPGA の内部ロジックで SSPI の機能を制御する場合、SSPI の net の物理制約を追加する必要があります。SSPI の使用については、Arora V FPGA 製品のプログラミング・コンフィギュレーション ユーザーガイを参照してください。

構文

NET_LOC " obj_Name" V_SSPISI;

SUG1018-1.5J 20(75)

```
NET_LOC " obj_Name" V_SSPISO;
   NET LOC "obj Name" V SSPIWPN;
   NET LOC "obj Name" V SSPICLKHOLDN;
   NET LOC "obj Name" V SSPICLK;
   NET LOC "obj Name" V SSPICSN;
制約要素
   obj_name
   obj name として内部ロジックの配線可能な net を指定します。
例
   例
   NET LOC "netname" V SSPISI;
   // この netname という net を使用して SI の機能を制御します
   NET LOC "netname "V SSPISO;
   // この netname という net を使用して SO の機能を制御します
   NET LOC "netname "V SSPIWPN;
   // この netname という net を使用して SSPI WPN の機能を制御しま
す
   NET LOC "netname" V SSPICLKHOLDN;
   // この netname という net を使用して CLKHOLD N の機能を制御し
ます
   NET LOC "netname "V SSPICLK;
   // この netname という net を使用して SSPI CLK の機能を制御しま
す
   NET LOC "netname "V SSPICSN;
   // この netname という net を使用して SSPI CS N の機能を制御しま
す
```

2.10.6 MODE Net の制約

MODE ピン(MODE0、MODE1、MODE2 を含む)は、専用コンフィギュレーション IO で実装するか、FPGA 内部ロジックによる制御で実装することができます。ただし、この 2 つの方法は、互いに排他的であり、つま

SUG1018-1.5J 21(75)

りこれらの機能ピンは同じ方法でしか実装できません。

FPGA の内部ロジックで MODE の機能を制御する場合、MODE0、MODE1、MODE2 に加え、ロード信号という MODE_LD 信号があります。内部ロジックで制御される MODE0~MODE2 の値は MODE_LD 信号の立ち上がりエッジでロードされ、つまり MODE_LD が立ち上がりエッジの際に MODE0~MODE2 の値が切り替えられます。また、最初の MODE_LD の立ち上がりエッジが来る前に使用されるのは、ビットストリームのダウンロード際の MODE0~MODE2 の設定値です。FPGA の内部ロジックで MODE の機能を制御する場合、MODE の net の物理制約を追加する必要があります。MODE の使用については、Arora V FPGA 製品のプログラミング・コンフィギュレーション ユーザーガイを参照してください。

構文

```
NET_LOC " obj_Name" V_MODE0;

NET_LOC " obj_Name" V_MODE1;

NET_LOC " obj_Name" V_MODE2;

NET_LOC "obj_Name" V_MODE_LD;
```

制約要素

obj_name

obj name として内部ロジックの配線可能な net を指定します。

例

例

NET LOC "netname" V MODE0;

// この netname という net を使用して MODE0 の機能を制御します NET_LOC " netname" V_MODE1;

// この netname という net を使用して MODE1 の機能を制御します NET LOC " netname" V MODE2;

// この netname という net を使用して MODE2 の機能を制御します NET_LOC " netname" V_MODE_LD;

// この netname という net を使用して MODE_LD の機能を制御します

SUG1018-1.5J 22(75)

2.10.7 I2C Net の制約

I2C ピン(SCL、SDA を含む)は、専用コンフィギュレーション IO で実装するか、FPGA 内部ロジックによる制御で実装することができます。ただし、この 2 つの方法は、互いに排他的であり、つまりこれらの機能ピンは同じ方法でしか実装できません。

FPGA の内部ロジックで I2C の機能を制御する場合、I2C の net の物理制約を追加する必要があります。

構文

```
NET_LOC " obj_Name" V_SCL;
NET_LOC " obj_Name" V_SDA;
```

制約要素

obj_name

obj_name として内部ロジックの配線可能な net を指定します。

例

例

NET_LOC " netname" V_ SCL;

// この netname という net を使用して SCL の機能を制御します NET LOC " netname" V SDA;

// この netname という net を使用して SDA の機能を制御します

注記:

I2C net の制約をサポートしていないデバイス: GW5A(S)(T)-138、GW5AT-75。

SUG1018-1.5J 23(75)

3 FloorPlanner 3.1 概要

3 FloorPlanner

3.1 概要

FloorPlanner は GOWIN セミコンダクターが市場向けに独自に研究開発した物理制約エディタです。I/O、プリミティブ、Group などの属性及び位置情報の読み出しと編集をサポートすると同時に、ユーザーの構成に基づき新しい配置ファイルと制約ファイルを生成できます。これらのファイルは、I/O の属性情報と位置情報、プリミティブや Group の位置情報などを指定しています。FloorPlanner は、シンプルで使いやすい配置および制約編集機能を提供して、物理制約ファイルの作成の効率を向上させています。

以下は、 FloorPlanner の特徴です。

- ユーザーデザインの読み込み、制約ファイルの読み込み、編集、および出力をサポート
- ユーザーデザインの IO Port、Primitive、Group 制約情報などの表示を サポート
- ユーザーによる制約情報の新規作成、編集、および変更をサポート
- Chip Array のグリッドモード、マクロセル・モード、およびプリミティブモードでの表示をサポート
- Package 情報に基づく Package View 表示をサポート
- Chip Array と Package View の同期表示をサポート
- 制約位置情報のリアルタイム表示および差別化表示をサポート
- ドラッグによる位置情報の設定をサポート
- IO Port の属性のバッチ構成をサポート
- Clock Net Constraints の表示および編集をサポート
- 制約情報の有効性チェックをサポート

SUG1018-1.5J 24(75)

3 FloorPlanner 3.2 起動


● Back-annotate Physical Constraints 機能をサポート

3.2 起動

FloorPlanner は、次の3つの方法で起動できます。

 "Gowin ソフトウェア > Tools > FloorPlanner"をクリックして開きます (図 3-1)。

図 3-1 メニューバーから起動




2. プロジェクトの合成に成功した後、Process ウィンドウで「FloorPlanner」をダブルクリックします(図 3-2)。

SUG1018-1.5J 25(75)


3 FloorPlanner 3.2 起動

図 3-2 Process ウィンドウから起動



3. "IDE > Start Page > Tools > FloorPlanner"をクリックして "FloorPlanner"を起動します(図 3-3)。

図 3-3 Start Page ウィンドウから起動



注記:

SUG1018-1.5J 26(75)

3 FloorPlanner 3.3 画面

● FloorPlanner による制約が必要な場合、まずネットリスト・ファイルをロードしてください。


- 1つ目の方法と2つ目の方法でFloorPlannerを起動する場合、プロジェクトのネットリスト・ファイルが自動的にロードされます。
- **3**つ目の方法で FloorPlanner を起動する場合、"File>New"でネットリスト・ファイルをロードする必要があります。
- 1 つ目の方法と 2 つ目の方法で FloorPlanner を起動する場合、現在のプロジェクトで前回 FloorPlanner を閉じた時に記憶された画面レイアウトが適用されます。

3.3 画面

FloorPlanner の画面(GUI)を図 3-4 に示します。

GUI には、メニューバー、ツールバー、Netlist ウィンドウ、Summary ウィンドウ、Chip Array ウィンドウ、Package View ウィンドウ、Message ウィンドウ、及び各制約編集ウィンドウなどがあります。

図 3-4 FloorPlanner の GUI



3.3.1 メニューバー

FloorPlanner のメニューバーには、"File"、"Constraints"、"Tools"、"View"、


SUG1018-1.5J 27(75)

および"Help"の5つのサブメニューがあります。

File メニュー

File メニューを図 3-5 に示します。

図 3-5 File メニュー



● New:制約を新規作成します。

● Open:制約を開きます(図 3-6)。

- Reload:物理制約ファイルや配置ファイルなどを変更した場合、ファイルをリロードできます。
- Save:現在の制約情報の変更によって元の制約ファイルを上書きします。
- Save As: 現在の制約情報の変更をユーザー指定のファイルに出力します。デフォルトの制約ファイル名はネットリストのファイル名で、変更可能です。
- Exit: FloorPlanner を終了します。

図 3-6 Open Physical Constraints


⇔ Open Physical Constraints	?	×
Netlist File:	Brows	e
Constraint File:	Brows	e
Part Number:	Selec	t
OK	Cano	el

Constraints メニュー

Constraints メニューを図 3-7 に示します。

SUG1018-1.5J 28(75)

図 3-7 Constraints メニュー



Primitive Constraints

Primitive を選択して対応する制約を作成します。右クリックして "Select Primitives"をクリックすると、図 3-8 に示すダイアログボックスが ポップアップします。


Primitives の名前またはタイプで検索し、対応する Primitive を選択します。

- 1. 「OK」をクリックして制約情報を生成します。制約情報は、メイン画面下部の"Primitive Constraints"制約編集ウィンドウに表示されます。
- 2. ユーザーは、編集ウィンドウで手入力またはドラッグによって位置情報を設定できます。

注記:

制約された位置は、Chip Array ウィンドウでライトブルーのハイライトで表示されます。

図 3-8 プリミティブ検索ダイアログボックス



Group Constraints

SUG1018-1.5J 29(75)

Group Constraints には、New Primitive Group および New Relative Group が含まれます。

Primitive Group を作成します。

- 1. Group Constraints ウィンドウで右クリックして New Primitive Group を選択すると、図 3-9 に示すダイアログボックスがポップアップします。
- ユーザーは、Group の名前、含まれる Primitive、位置情報、及び Group の Exclusive 情報を設定できます。 "♣"と"※"の 2 つのボタンで Primitive を追加及び削除できます。正しく作成された Primitive Group を図 3-10 に示します。

注記:

- Group の名前、含まれる Primitive、Group の位置は入力必須項目です。
- 以下の方法で、Group の位置情報を入力できます。
 - 手入力します。
 - Group 制約の作成前に、"Chip Array"ウィンドウで位置をコピーし、
 "New Primitive Group>Locations"にペーストします。
- 3. Primitive Group を作成した後、「OK」をクリックすると、Group の位置情報が構文チェックされます。
 - 位置情報が不適切または無効の場合、とのプロンプトがポップアップし、ユーザーは位置情報を変更する必要があります。
 - エラーがない場合、「OK」をクリックすると、Chip Array に使用可能な位置が表示されます。
- 新しく生成されたグループ制約は、メイン画面の下部にある"Group Constraints"制約編集ウィンドウに表示されます。"Group Constraints" 制約編集ウィンドウで、Primitive Group 制約をダブルクリックすると、図 3-10 に示すダイアログボックスが開き、再度編集できます。

SUG1018-1.5J 30(75)

図 3-9 プリミティブグループの新規作成





図 3-10 正しいプリミティブグループ



SUG1018-1.5J 31(75)

図 3-11 無効な位置





図 3-12 無効な位置



Relative Group を作成します。

- 1. "New Relative Group"を選択すると、図 3-13 に示すダイアログボック スがポップアップします。
- ユーザーは、Group の名前、含まれる Primitive、位置情報、及び各 Primitive の相対位置情報を設定できます。"♣"と"

 追加及び削除できます。は、作成された Relative Group 制約です。

注記:

- Group の名前、含まれる Primitive、及びその Relative Location は入力必須項目です。
- 以下の方法で、Group の位置情報を入力できます。
 - 手入力します。
 - Group 制約の作成前に、"Chip Array"ウィンドウで位置をコピーし、"New Relative Group>Relative Location"にペーストします。
- 3. 構成が完了したら、「OK」をクリックして制約情報を生成します。
- 4. 生成される制約情報は、メイン画面下部の"Group Constraints"制約編集ウィンドウに表示されます。編集ウィンドウで制約をダブルクリックすると、図 3-14 に示すダイアログボックスが開き、再度編集できます。

SUG1018-1.5J 32(75)

図 3-13 相対位置グループの作成





図 3-14 正しい相対位置グループ




Resource Reservation

- 1. Resource Reservation 制約を作成します。メイン画面下部の"Resource Reservation"制約編集ウィンドウで右クリックして Reserve Resources を選択し、制約を新規作成します。
- 2. 手入力またはドラッグによって位置情報を設定できます。
- 3. "Attribute"列をダブルクリックし、そのドロップダウン・リストから、 リザーブ位置の属性を設定できます(図 3-15)。

注記:

Name 属性は、リザーブ制約を区別するために使用され、変更できません。

図 3-15 リザーブ制約



SUG1018-1.5J 33(75)

Clock Net Constraints


グローバル・クロック割り当て制約を作成します。この制約の数に制限があるため、制約の有効性のチェックが行われます。"Clock Net Constraints"を選択すると、図 3-16 に示すダイアログボックスが表示されます。

- 1. "*****"ボタンをクリックし、Net を選択します。
- 2. "Type"のドロップダウン・リストから"BUFG"、"BUFG[0]~[15]"、LOCAL CLOCK"を選択します。
- 3. "CE"、"CLK"などのチェックボックスで Signal を構成します。構成完了後、「OK」をクリックすると、制約情報がメイン画面下部の"Clock Net Constraints"制約編集ウィンドウに表示されます。編集ウィンドウでダブルクリックすると、制約情報は再度編集できるようになります。

注記:

Type として LOCAL_CLOCK が選択されている場合、Signal チェックボックスはグレーアウトします。

図 3-16 クロック制約



GCLK Primitive Constraints

グローバル・クロック・プリミティブ制約の作成に使用されます。デバイスのグローバル・クロックの分布に基づき、指定される Instance を特定のグローバル・クロックに制約します。例えば、GW5AT-138 デバイスの場合、メイン画面下部の"GCLK Primitive Constraints"制約編集ウィンドウで右クリックして"Select GCLK Primitive"を選択すると、図 3-17 に示すダイアログボックスがポップアップします。以下は、その操作です。


1. "
■"ボタンをクリックして対応する GCLK プリミティブを選択します。
GCLK プリミティブがデザインにない場合は、追加できません。

SUG1018-1.5J 34(75)

2. Position の下にあるラジオボタンと対応するドロップダウン・リストを 使用して、グローバル・クロックの位置を構成します。

3. 「OK」をクリックすると、制約情報が生成され、メイン画面下部の "GCLK Primitive Constraints"制約編集ウィンドウに表示されます。編集ウィンドウで制約をダブルクリックすると、制約情報は再度編集できるようになります。

図 3-17 グローバル・クロック制約の作成



注記:

- "Instance"を選択すると、"Position"がハイライト表示されます。
- 使用可能な Position はデバイスとグローバル・クロック・プリミティブによって 異なります。


HCLK Primitive Constraints

HCLK プリミティブ制約を作成してデバイスの高速クロックの位置に制約します。例えば、GW5AT-138 デバイスの場合、メイン画面下部の"HCLK Primitive Constraints"制約編集ウィンドウで右クリックして Select HCLK Primitive を選択すると、図 3-18 に示すダイアログボックスがポップアップします。以下は、その操作です。

- "ボタンをクリックして対応する HCLK プリミティブを選択します。 デザインに対応するプリミティブがない場合は、追加できません。
- 2. Position の下にあるラジオボタンと対応するドロップダウン・リストを 使用して、高速クロックの位置を構成します。
- 3. 「OK」をクリックすると、制約情報が生成され、メイン画面下部の "HCLK Primitive Constraints"制約編集ウィンドウに表示されます。編集ウィンドウで制約をダブルクリックすると、制約情報は再度編集できるようになります。

SUG1018-1.5J 35(75)

図 3-18 高速クロック制約の作成




注記:

- "Instance"を選択すると、"Position"がハイライト表示されます。
- 使用可能な Position はデバイスと高速クロック・プリミティブによって異なります。

Vref Constraints

IO Port のリファレンス電圧の構成に使用される Vref Driver を作成します。メイン画面下部の"Vref Constraints"制約編集ウィンドウで右クリックして Define Vref Driver を選択し、制約を作成します(図 3-19)

図 3-19 リファレンス電圧制約



注記:

- ドラッグで Vref 制約位置を指定できます。
- Vref の名前は、ダブルクリックして変更できます。

Tools メニュー

Tools メニューを図 3-20 に示します。

Back-annotate Physical Constraints: 各プリミティブと IO Port の配置情報を物理制約ファイルにバックアノテーションします。


図 3-20 Tools メニュー



SUG1018-1.5J 36(75)

"Tools > Back-annotate Physical Constraints"をクリックすると、バックアノテーション対象選択ダイアログボックスが表示されます(図 3-21)。Back-Annotate Physical Constraints 機能を有効にするには、まずプロジェクトで Place&Route を正常に実行する必要があります。

- 2. Back-annonate Physical Constraints ダイアログボックスでは 1 つ以上のオブジェクトを選択できます。OK ボタンをクリックすると、"Save as"ダイアログボックスがポップアップし、その配置情報を物理制約ファイルに出力することができます。
- 3. Back-annonate Physical Constraints ダイアログボックスで Port および Port Attribute をチェックした後に生成された物理制約ファイルは図 3-22 に示すとおりです。






図 3-22 Port の配置情報

View メニュー

View メニューは、主にツールバー、ウィンドウの表示の設定及び Chip Array Package View ウィンドウの拡大・縮小などに使用されます(図 3-23)。以下は、各サブメニューの紹介です。

- Reset Layout: 画面のレイアウトを初期設定に戻します。
- Toolbars:ツールバーのボタンの表示を制御するために使用されます。
- Windows:各ウィンドウの表示を制御するために使用されます(図 3-24)。
- Zoom In: Chip Array ビューまたは Package View ビューを拡大します。

SUG1018-1.5J 37(75)


● Zoom Out : Chip Array ビューまたは Package View ビューを縮小します。

● Zoom Fit: ウィンドウのサイズに合わせて Chip Array ビューまたは Package View ビューを拡大または縮小します。

図 3-23 View メニュー



図 3-24 Windows メニュー



Help メニュー

Help メニュー > About をクリックすると、ソフトウェアのバージョン番号と著作権情報が表示されます。

3.3.2 Summary ウィンドウと Netlist ウィンドウ


Summary ウィンドウと Netlist ウィンドウには、現在のプロジェクトの Device、Part Number、ユーザーデザインと制約ファイルのパス情報、および Netlist 情報などが表示されます。

Summary ウィンドウ

現在のプロジェクトで使われるデバイスの情報(Device、Part Number)、 設計ファイルと制約ファイルのパスなどを図 3-25 に示します。

SUG1018-1.5J 38(75)

図 3-25 Summary ウィンドウ



Netlist ウィンドウ


図 3-26 に示すように、Netlist ウィンドウは、ツリー構造でユーザーデザインの Ports、Primitives、Nets、Module、及びそれらの数の情報を表示します。

注記:

- Port、Primitive などの名前はフルパスの形式で表示され、デフォルトではアルファベットの昇順で並べ替えられます。
- Port と Net は、Bus と非 Bus の組み合わせで表示されます(図 3-27)。
- Module は階層表示されます。各 Module の後の括弧に各種 Instance の数が表示されます(図 3-28)。

SUG1018-1.5J 39(75)

図 3-26 Netlist ウィンドウ



SUG1018-1.5J 40(75)

図 3-27 BUS と非 BUS を組み合わせた表示





図 3-28 階層表示



SUG1018-1.5J 41(75)


Netlist ウィンドウは右クリックメニューを提供し、その右クリックメニューには以下の機能があります。

- Highlight: Chip Array で対応する制約位置をハイライト表示できます。
- Edit Constraint:対応する制約情報を編集します。

注記:

現在 Primitive または Port に位置制約がない場合、ハイライト機能は使用できません (図 3-29)。

図 3-29 Netlist ウィンドウでの右クリックメニュー



3.3.3 Package View ウィンドウ

例えば、GW5AT-138-FCPBGA676A の場合、Package View は図 3-30 に示すとおりです。このウィンドウには、当該デバイスとパッケージの組み合わせの場合のユーザーI/O、電源、およびグランドピンが表示されます。カーソルを特定の位置に置くと、その位置の I/O 情報 (I/O のタイプ、Bank、LVDS 情報など) が表示されます。

SUG1018-1.5J 42(75)

Chip Array 🛛 Package View 🔀 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 \$ **9** ± **9** \$ **9 9 9** D ⇒ + ⇒ 0 0 0 ± 0 ± 0 ± 0 ± 0 ±

図 3-30 GW5AT-138-FPBGA676A の Package view ウィンドウ

ユーザーI/O、電源、およびグラウンドピンは異なる記号と色により区別されています。IOピンの色はBANKにより異なります。上図のピンの記号の説明は次のとおりです。

- 「♥」はユーザーI/O を表します。
- 「暑」は VCCIO を表します。
- 「<mark>量</mark>」はVSS を表します。

Package View は、右クリックメニューをサポートします(図 3-31)。以下は、その右クリックメニューの機能の説明です。

- Zoom In: Package View を拡大します。
- Zoom Out: Package View を縮小します。
- Zoom Fit: ウィンドウのサイズに合わせて Package View を拡大または 縮小します
- Show Differential IO Pairs: 差動ペアを表示します。赤線で繋がっているのは差動ペアです(図 3-32)。

SUG1018-1.5J 43(75)

● Top View: トップビュー(デフォルト)。は、GW5AT-138-FCPBGA676A のトップビューで、座標の原点は左上隅にあります。

● Bottom View: ボトムビュー。は、GW5AT-138-FCPBGA676 のボトムビューで、座標の原点は左上隅にあります。

図 3-31 Package View の右クリックメニュー



図 3-32 差動ペア表示



SUG1018-1.5J 44(75)

図 3-33 Top View





図 3-34 Bottom View



Package View は、IO Port の制約位置の表示をサポートしています。 IO ポートを Netlist ウィンドウまたは下部の I/O Constraints ウィンドウから Package View ウィンドウにドラッグすることで IO Port の位置を制約することができます。ドラッグすると、ドラッグされたポートの名前はマウ

SUG1018-1.5J 45(75)

スのそばに表示され、制約できないピンはグレーアウトします。


3.3.4 Chip Array ウィンドウ

FloorPlanner の Chip Array ウィンドウは図 3-35 に示すとおりです。 Chip Array ウィンドウはチップの行と列情報によってチップの I/O、CFU、DSP、PLL、BSRAM、および DQS などの分布を表示し、すべての制約位置のリアルタイム表示を実現すると同時に、拡大・縮小、位置コピー、マウスオーバー表示、ドラッグなどの機能をサポートします。

そのうち、I/O は色によって区別されます。

- 白色:このパッケージでボンディングされている **I/O**。
- 赤色:このパッケージでボンディングされていない IO。





Chip Array にはグリッドモード、マクロセル・モード、プリミティブモードの3つの表示モードがあります。

- グリッドモード: GRID 単位で制約位置を表示します(図 3-36)。
- マクロセル・モード: CLS、BLOCK など単位で制約位置を表示します (図 3-37)。
- プリミティブモード: REG、LUT など単位で制約位置を表示します(図 3-38)。

SUG1018-1.5J 46(75)

図 3-36 グリッドモードでの制約






図 3-37 マクロセル・モードでの制約



SUG1018-1.5J 47(75)

図 3-38 プリミティブモードでの制約



Chip Array は以下のドラッグ機能をサポートします。

- Netlist ウィンドウから Array ウィンドウまでドラッグ:制約の生成と 位置の指定に使用されます。
- 制約編集ウィンドウから Array ウィンドウまでドラッグ:制約位置の 指定に使用されます。

Chip Array ウィンドウには、デバイス全体に対する現在のウィンドウの位置をリアルタイムで表示するために使用される chip サブウィンドウがあります。サブウィンドウの白いボックスをドラッグすると、Chip Arrayのビューも一緒に移動します。また、Chip Array ウィンドウは、さまざまな色を使用して制約タイプを区別します。以下は、各色の意味です。

- 白色:選択状態にある制約位置、またはハイライト表示されている制 約位置を表示します。
- ネイビー:リザーブ制約の位置を表示します。この位置を占有できないことを示します。
- 水色: あるグリッドまたは範囲内に制約されている **I/O** とプリミティブの位置を表示します。

Chip Array ウィンドウは右クリックメニューをサポートし、その機能は以下のとおりです。

- Zoom In: Chip Array ビューを拡大します。
- Zoom Out: Chip Array ビューを縮小します。
- Zoom Fit: ウィンドウのサイズに合わせて Chip Array ビューを拡大または縮小します。
- Show Constraints View: Chip Array の instance 制約ビューを表示します。
- Show Place View: Chip Array の instance 配置ビューを表示します。

SUG1018-1.5J 48(75)

Place & Route が実行されて FloorPlanner が起動した場合にのみ有効です。それ以外の場合は、グレーアウトします。

- Show Multi-View: Chip Array の instance 制約および配置ビューを表示します。Place & Route が実行されて FloorPlanner が起動した場合にのみ有効です。それ以外の場合は、グレーアウトします。
- Show In-Out Connection: Place View で instance の入力および出力接続の instance 位置を表示および選択します。これは、Show Place View > All Instance の時にある instance が選択されている場合にのみ使用できます。それ以外の場合は、グレーアウトします。
- Show In Connection: Place View で instance の入力接続の instance 位置を表示および選択します。これは、Show Place View > All Instance の時にある instance が選択されている場合にのみ使用できます。それ以外の場合は、グレーアウトします。
- Show Out Connection: Place View で instance の出力接続の instance 位置を表示および選択します。これは、Show Place View > All Instance の時にある instance が選択されている場合にのみ使用できます。それ以外の場合は、グレーアウトします。
- Unhighlight All: すべてをハイライト表示解除します。
- Copy Location: 選択した対象の位置をコピーします。 Chip Array ウィンドウで GRID、Block などが選択されている場合にのみ使用できます (図 3-39)。

Show Place View で、Lut、Reg の密度を表示できます(図 3-40)。詳細は次のとおりです。

- ALL Instance: すべての Instance の配置状況を表示します。5 個以下の場合は薄緑色、6-10 個の場合は緑色、11 個以上の場合は濃い緑色です。
- Only Lut: すべての Lut の配置状況のみを表示します。2個以下の場合は薄緑色、3-4個の場合は緑色、5個以上の場合は濃い緑色です。
- Only Dff: すべての Reg の配置状況を表示します。2 個以下の場合は薄緑色、3-4 個の場合は緑色、4 個以上の場合は濃い緑色です。

Show Place View > ALL Instance で、デザイン内のすべての instance の配置を確認できます。

- Chip Array ウィンドウで、マウスを instance の配置位置に合わせると、 その instance の名前が表示されます。
- Netlist ウィンドウで特定の instance を右クリックして Highlight を選択 すると、この instance の配置位置が Chip Array ウィンドウでハイライト表示されます(図 3-42)。

SUG1018-1.5J 49(75)

注記:

"Ctrl"キー+左クリックでドラッグすることで、領域を選択できます。領域を右クリックして"Copy Location"を選択すると、その領域の位置情報をコピーできます。コピーされた位置は、任意の制約編集ウィンドウにペーストできます。

図 3-39 Chip Array の右クリックメニュー



SUG1018-1.5J 50(75)

図 3-40 Show Place View の表示





図 3-41 マウスオーバー表示



SUG1018-1.5J 51(75)

Netlist 8 × Chip Array [3] Package View [3] > D Ports(21) Primitives(27) clkdiv_inst(CLKDIV) cout_d_s(LUT2) dcs_inst(DCS) 1 n14_s0(LUT4) n14_s1(LUT4) 114_s2(LUT2) 15_s0(LUT3) n15_s1(LUT4) n16 s0(LUT3) 16_s2(LUT4) n17_s0(LUT3) n17_s1(LUT3) 118_s0(LUT4) n18_s1(LUT4) n19_s0(LUT3) n19_s1(LUT4) n20_s0(LUT3) n20_s1(LUT3) n21_s0(LUT4) Out_0_s1(DFFRF) Highlight out_1_s1(DFFRE Out_2_s1(DFFRI **Edit Constraint** out_3_s1(DFFRE) out 4_s1(DFFRE) out_5_s1(DFFRE) out_6_s1(DFFRE) out_7_s2(DFFRE) > D Nets(61) > D Module Sunnary Netlist

図 3-42 右クリックメニューによるハイライト表示

3.3.5 Constraint 編集ウィンドウ

Constraint 編集ウィンドウは、"I/O Constraints"、"Primitive Constraints"、"Group Constraints"など 8 つの編集ウィンドウで構成され、制約編集機能と位置ドラッグ機能を提供します。以下は、各ウィンドウの紹介です。

I/O Constraints

I/O Constraints はデザインの port を制約します。I/O 制約ウィンドウは図 3-43 に示すとおりで、その各機能は以下のとおりです。

- Port 的 Direction、Bank、IO Type、Pull Mode など、ユーザーデザイン のすべての IO Port の属性及び制約情報を表示します。
- 制約位置、属性などの編集機能を提供します。
- ドラッグするか、ダブルクリックして入力することで制約情報を変更 できます。

注記:

SUG1018-1.5J 52(75)

- I/O の位置は、ドラッグで設定するか、ダブルクリックして入力できます。
- IO をドラッグする時、ドラッグされる IO の名前が表示されます。
- IO を Chip Array ウィンドウにドラッグすると、配置できる位置が明るくなり、 配置できない位置の明るさは変わりません。
- IO を Chip Array ウィンドウにドラッグする時、配置できる位置の明るさは変わらず、配置できない位置の明るさは暗くなります。
- 設定完了後、Chip Array ウィンドウの制約の位置は水色でハイライト表示され、 Package View ウィンドウの制約の位置はオレンジ色でハイライト表示されます。

ウィンドウは右クリックメニューを提供します。詳細は次のとおりです。

- Unplace:配置をキャンセルします。
- Reset Properities: Port の属性の設定をリセットします。
- **Highlight**:制約位置をハイライト表示します。
- IO Type: レベル規格を設定します。
- Drive:ドライブ強度を設定します。
- Pull Mode: プルモードを設定します。
- Pull Strength: プルの強度を設定します。
- PCI Clamp: PCI プロトコルのオン/オフを設定します。
- Hysteresis:ヒステリシスを設定します。
- Open Drain:オープンドレイン回路のオン/オフを設定します。
- Vref: リファレンス電圧を設定します。
- Single Resistor:シングルエンド抵抗のオン/オフを設定します。
- Diff Resistor: 差動抵抗のオン/オフを設定します。
- Bank V_{CCIO}: BANK 電圧を設定します。
- Ctle:チャネル減衰を補償するために使用される連続時間線形イコライザー
- Slew Rate:スルーレートを設定します。

注記:

- 右クリックメニューで、ユーザーは Port 属性を一括変更できます。ユーザーは 複数 Port を選択できます。複数の Port に同じ構成可能な属性値がある場合、右 クリックメニューで一括構成できます。詳しくは、『Arora V 138K & 75K FPGA 製品データシート(*DS981*)』を参照してください。
- Slew Rate 属性をサポートするデバイス: GW5A(T)-60、GW5A(N)(R)T-15。

SUG1018-1.5J 53(75)

図 3-43 I/O 制約ウィンドウ

I/O Constraints											
	Port	Direction	Diff	Pair Location	Bank	Exclusive	Ю Туре	Drive	Pull Mode	PCI Clamp	Hys ^
2	cin	input		Unplace		False	LVCMOS18	N/A		N/A	N
3	clk	input		Reset Properties Highlight		False	LVCMOS18	N/A	UP	N/A	N
4	clko	output				False	LVCMOS18	8	UP	N/A	1
5	cout	output		31-	.	False	LVCMOS18	8	UP	N/A	1
6	data[0]	input				False	LVCMOS18	N/A	UP	N/A	N
7	data[1]	input		Bank Vccio 🕨	•	False	LVCMOS18	N/A	UP	N/A	N
<											>

Primitive Constraints


Primitive Constraints により、プリミティブの位置を制約できます。プリミティブ制約ウィンドウを図 3-44 に示します。

- 現在のすべての Primitive 制約の名前、タイプ、位置、および Exclusive 情報を表示します。
- このウィンドウは、制約位置のハイライト表示、制約の削除と追加を サポートする右クリックメニューを提供します。

注記:

- ドラッグするか、ダブルクリックして入力することで位置情報を変更できます。
- ダブルクリックして Exclusive 属性を設定することができます。
- Primitive 制約位置を手入力する時、位置の構文と有効性がチェックされます。とはそのエラーメッセージです。

図 3-44 プリミティブ制約ウィンドウ



Group Constraints


Group Constraints により、デザインの I/O および一部のプリミティブ に対してグループ制約を実行できます。グループ制約ウィンドウを図 3-45 に示します。その機能は次のとおりです。

● Primitive と Relative の 2 つの Group があります。現在のすべての Group 制約の名前、タイプ、含まれる Primitive の数、位置、及び Exclusive 情報を表示します。 Group をダブルクリックすると、図 3-10 または図 3-14 に示すダイアログボックス表示され、制約情報を編集および変更できます。

SUG1018-1.5J 54(75)

● このウィンドウは、制約位置のハイライト表示、制約の削除と追加を サポートする右クリックメニューを提供します。

図 3-45 グループ制約ウィンドウ



Resource Reservation


Resource Reservation は現在のパッケージにおける利用可能なリソースをリザーブ制約します。リザーブ制約ウィンドウを図 3-46 に示します。その機能は次のとおりです。

- 現在のすべてのリザーブ制約の位置情報を表示します。
- このウィンドウは、制約位置のハイライト表示、制約の削除と追加を サポートする右クリックメニューを提供します。
- Name 属性は、各リザーブ制約を区別するために使用され、ユーザーはそれを変更できません。

注記:

ドラッグするか、ダブルクリックして入力することで位置情報を変更できます。

図 3-46 リザーブ制約ウィンドウ



Clock Net Constraints

Clock Net Constraints により、net に対してグローバル・クロック割り当て制約を実行できます。クロック割り当て制約ウィンドウを図 3-47 に示します。


- 現在のすべてのクロック割り当て制約に関する情報を表示します。
- このウィンドウは、クロック割り当て制約の追加と削除をサポートする右クリックメニューを提供します。

注記:

SUG1018-1.5J 55(75)

- 制約をダブルクリックして編集することができます。
- CLOCK Net に位置情報がないため、ドラッグ機能はサポートされません。
- グローバル・クロック制約の新規作成のウィンドウを図 3-16 に示します。

図 3-47 クロック制約ウィンドウ



GCLK Primitive Constraints


GCLK Primitive Constraints により、グローバル・クロック・プリミティブ制約を行うことができます。グローバル・クロック制約ウィンドウを図 3-48 に示します。

- Instance の名前、タイプ、グローバル・クロックの位置を含むすべて のグローバル・クロック制約を表示します。
- ウィンドウは、グローバル・クロック制約の追加と削除をサポートする右クリックメニューを提供します。

注記:

グローバル・クロック制約の新規作成のウィンドウを図3-17に示します。

図 3-48 グローバル・クロック制約ウィンドウ



HCLK Primitive Constraints

HCLK Primitive Constraints により、高速クロック・プリミティブに対して高速クロック制約を行うことができます。高速クロック制約ウィンドウを図 3-49 に示します。

- 高速クロック関連 Instance の位置制約を表示します。これには Instance の名前、タイプ、高速クロックの位置が含まれます。
- ウィンドウは、高速クロック制約の追加と削除をサポートする右クリ


SUG1018-1.5J 56(75)

ックメニューを提供します。

注記:

グローバル・クロック制約の新規作成のウィンドウを図3-18に示します。

図 3-49 高速クロック制約ウィンドウ



Vref Constraints


Vref Constrains により、Bank の外部リファレンス電圧を制約できます。Vref 制約ウィンドウを図 3-50 に示します。その機能は次のとおりです。

- ユーザー定義の Vref Driver 情報の表示に使用され、ユーザーは Vref の 名前、位置情報をカスタマイズできます。
- このウィンドウは、制約の位置のハイライト表示、制約情報の追加と 削除をサポートする右クリックメニューを提供します。

注記:

位置情報は、ドラッグでのみ設定できます。

図 3-50 Vref 制約ウィンドウ



3.3.6 Message ウィンドウ

Message ウィンドウは、出力結果を表示します(図 3-51)。

図 3-51 Message ウィンドウ

```
Message

> Reading device GW5AT-138B package PBGA676A partnumber GW5AT-LV138PG676AES
> Reading netlist file: "/n9k/sim/users/jingxiao/work/2023ReleaseTest/138B_floorplanner/clock/impl/gwsynthesis/clock.vg"
> Parsing netlist file "/n9k/sim/users/jingxiao/work/2023ReleaseTest/138B_floorplanner/clock/impl/gwsynthesis/clock.vg" completed
> Processing netlist completed
> Reading posp file /n9k/sim/users/jingxiao/work/2023ReleaseTest/138B_floorplanner/clock/impl/pnr/clock.db
> Reading constraint file: "'n9k/sim/users/jingxiao/work/2023ReleaseTest/138B_floorplanner/clock/src/clock.cst"
> Physical Constraint parsed completed
```

SUG1018-1.5J 57(75)

4 FloorPlanner の使用

FloorPlanner は、制約を作成および編集し、配置配線で使用する物理制約ファイルを生成できます。

4.1 制約ファイルの新規作成

FloorPlanner は、新規作成した物理制約ファイルと変更した物理制約ファイルを出力できます。以下は、その操作手順です。

- 1. 3.2 起動の説明に従い、FloorPlanner を起動します。
- 2. "File>New"をクリックして"New"ダイアログを開きます(図 4-1)。

注記:

または、以下の2つの方法で"New"ダイアログボックスを開きます。


- ショートカットキーCtrl+N を使用します。
- ツールバーの"New"アイコンをクリックします。
- 3. プロジェクトのネットリスト・ファイルとデバイスを選択し、「OK」 をクリックします。

図 4-1 制約ファイルの新規作成

₩ New Physical Constraints	?	×		
Netlist File: [
Part Number:	Selec	et		
ОК	Can	cel		

SUG1018-1.5J 58(75)

図 4-2 デバイスの選択



注記:


- Select …ボタンは、デバイスおよびパッケージの選択に使用されます。GOWIN セミコンダクターのすべての FPGA デバイスがサポートされます(図 4-2)。
- 3.2 起動の 3 つ目の方法を使用して FloorPlanner を起動します。

物理制約を新規作成した後、FloorPlanner のメイン画面で以下のような操作が可能です。

- 1. ドラッグなどによってピン位置を割り当てます。
- 2. ツールバーの"Save"アイコンをクリックして制約ファイルを出力できます。
- 3. ポップアップした"Save"ダイアログボックスで、ファイル名を変更できます(\boxtimes 4-3)。

SUG1018-1.5J 59(75)

図 4-3 出力ファイルの保存



4.2 制約ファイルの編集

FloorPlanner は、I/O 制約、プリミティブ制約、グループ制約、リソースリザーブ制約、グローバル・クロック割り当て制約、リファレンス電圧制約などの作成をサポートします。Constraints メニューから Constraints を編集および作成できます。詳細は 3.3.1 メニューバーを参照してください。

注記:

制約は他の方法でも作成できます。このセクションでは主にドラッグアンドドロップ および編集で制約を生成する方法を紹介します。

4.2.1 制約編集の例

例としてユーザーデザイン counter.v を使用して、制約の作成方法を示します。

module counter1(out, cout, data, load, cin, clk, clko);
output [7:0] out;
output cout;
output clko;

SUG1018-1.5J 60(75)

```
input [7:0] data;
input load, cin, clk;
reg [7:0] out;
always @(posedge clk)
begin
  if (load)
     out = data;
  else
     out = out + cin;
end
assign cout = &out & cin;
wire clkout;
CLKDIV clkdiv_inst (
    .CLKOUT(clkout),
    .HCLKIN(clk),
    .RESETN(1'b1),
    .CALIB(1'b0)
);
defparam clkdiv_inst.DIV_MODE = "2";
DCS dcs_inst (
    .CLKOUT(clko),
    .CLKSEL(4'b0000),
    .CLKIN0(clkout),
    .CLKIN1(clkout),
    .CLKIN2(clkout),
    .CLKIN3(clkout),
    .SELFORCE(1'b0)
```


SUG1018-1.5J 61(75)

```
);
defparam dcs_inst.DCS_MODE = "RISING";
endmodule
```

4.2.2 I/O 制約の編集

Chip Array にドラッグして I/O 制約を作成します。その手順は次のとおりです。

- 1. Chip Array ウィンドウをマクロセル・モードに拡大します。
- Port "cin"を Chip Array ウィンドウの"M7"の位置にドラッグします(図 4-4)。
- 3. Port "cin"の位置情報は M7 になります。
- 図 4-4 Chip Array にドラッグして I/O Constraints を作成



Package View にドラッグして I/O Constraints を作成します。手順は 次のとおりです。


- 1. IO Constraints 編集ウィンドウをクリックします。
- 2. Port "cin"を Package View ウィンドウの M7 の位置にドラッグします

SUG1018-1.5J 62(75)

(図 4-5)。

3. Port "cin"の位置情報は M7 になります。

図 4-5 Package View にドラッグして I/O Constraints を作成



4.2.3 図プリミティブ制約の編集

- 1. "Primitive Constraints"編集ウィンドウで、右クリックして"Select Primitives"を選択します。"Select Primitives"ダイアログボックスが表示されたら、Primitive "cout d s"を選択して"OK"をクリックします。
- 2. 作成されたプリミティブ制約を Chip Array ウィンドウの"R5C5"位置に ドラッグします(図 4-6)。
- 3. Primitive "cout_d_s"の位置情報は R5C5 になります。

SUG1018-1.5J 63(75)





図 4-6 Chip Array にドラッグして Primitive Constraints を作成

4.2.4 グループ制約の編集

Group Constraints ウィンドウで右クリックし、Primitive Group 制約と Relative Group 制約を作成します(図 4-7)。

図 4-7 Group Constraints ウィンドウの右クリックメニュー



プリミティブグループ制約の編集


- 1. Group Constraints 編集ウィンドウで右クリックして"New Primitive Group"を選択すると、"New Primitive Group"ダイアログボックスがポップアップします。
- 2. Group Name "grp1"を入力し、" ** "をクリックすると、"Select Primitives" ダイアログボックスがポップアップします。
- 3. 設定したい Primitive 「n17_s0」、「cout_d_s」を選択して「OK」をク

SUG1018-1.5J 64(75)

リックし、Members リストに追加します。

- 4. Locations で制約位置"R5C10"を入力します(図 4-8)。
- 5. 「OK」をクリックして Primitive Group Constraints を作成します(図 4-9)。

図 4-8 Primitive Group Constraints の作成



SUG1018-1.5J 65(75)




図 4-9 Primitive Group Constraints

注記:


Primitive Group Constraints の Location 情報は、手動で入力するか、Chip Array ウィンドウからコピーしてペーストします。ドラッグでは入力できません。

相対位置グループ制約の編集

- 1. "Group Constraints"編集ウィンドウで右クリックして"New Relative Group"を選択すると、"New Relative Group"ダイアログボックスがポップアップします。
- 3. Select Primitives ダイアログボックスで設定したい Primitives "cout_0_s1"、"cout_1_s1"を選択して"OK"をクリックします。
- 4. これらの Primitive に相対位置"R0C0"、"R4C5"を追加します(図 4-10)。
- 5. 「OK」をクリックして Relative Group Constraints を作成します(図 4-11)。

SUG1018-1.5J 66(75)

図 4-10 Relative Group Constraints の作成



SUG1018-1.5J 67(75)





図 4-11 Relative Group Constraints

4.2.5 リザーブ制約の編集


- "Resource Reservation"編集ウィンドウで、右クリックメニューから "Reserve Resources"をクリックして Resource Reservation 制約を追加します(図 4-12)。
- 2. 作成された Resource Reservation 制約を Chip Array ウィンドウにドラッグします。図 4-13 に示すように、BSRAM_R10[1]にドラッグアンドドロップして、Resource Reservation 制約を完了します。

図 4-12 Resource Reservation 制約の作成



SUG1018-1.5J 68(75)

図 4-13 Resource Reservation



4.2.6 グローバル・クロック割り当て制約の編集

- 1. Clock Net Constraints 編集ウィンドウで右クリックして"Clock Net Constraints"を選択すると、"Clock Net Constraints"ダイアログボックスがポップアップします。
- 2. "♣"をクリックすると、"Select Net"ダイアログボックスが表示されます。制約したい Net を選択して「OK」をクリックします。
- 3. Type ドロップダウン・リストからタイプを選択し、Signal タイプを設定します(\boxtimes 4-14)。
- **4.** 「OK」をクリックして Clock Net Constraints の作成を完了します(図 4-15)。

SUG1018-1.5J 69(75)





図 4-14 Clock Net Constraints の作成

図 4-15 Clock Net Constraints



4.2.7 グローバル・クロック制約の編集

GCLK Primitive Constraints は、DCS と DCE に対する制約のみをサポートします。

GCLK Primitive Constraints の作成手順は以下のとおりです。

- 1. GCLK Primitive Constraints 編集ウィンドウで右クリックして「Select GCLK Primitive」を選択すると、「GCLK Primitive Constraints」ダイアログボックスが表示されます。
- 2. "♣"をクリックすると GCLK Primitive 選択ダイアログボックスがポッ

SUG1018-1.5J 70(75)

プアップします。Instance を選択して"OK"をクリックし、Instance の設定を完了します。

- 3. 図 4-16 に示すように、"GCLK Primitive Constraints"ダイアログボックスの"Position"で制約したいグローバル・クロック位置を選択します。
- 4. GCLK Primitive Constraints ダイアログボックスで「OK」をクリックして、制約を GCLK Primitive Constraints 編集ウィンドウに追加します(図 4-17)。

図 4-16 GCLK Primitive Constraints の作成




図 4-17 GCLK Primitive Constraints



4.2.8 高速クロック制約の編集

HCLK Primitive Constraints は、CLKDIV と DLLDLY Instance に対する制約のみをサポートします。

HCLK Primitive Constraints の作成手順は以下のとおりです。

- 1. HCLK Primitive Constraints 編集ウィンドウで右クリックして「Select HCLK Primitive」を選択すると、「HCLK Primitive Constraints」ダイアログボックスが表示されます。
- 2. "
 ■"をクリックすると HCLK Primitive 選択ダイアログボックスがポップアップします。Instance を選択して"OK"をクリックし、Instance の設定を完了します。

SUG1018-1.5J 71(75)

3. 図 4-18 に示すように、"HCLK Primitive Constraints"ダイアログボックスの"Position"で制約したい高速クロック位置を選択します。

4. HCLK Primitive Constraints ダイアログボックスクリックで「OK」をクリックして、制約を HCLK Primitive Constraints 編集ウィンドウに追加します(図 4-19)。

図 4-18 HCLK Primitive Constraints の作成





図 4-19 HCLK Primitive Constraints



4.2.9 リファレンス電圧制約の編集

Chip Array ウィンドウにドラッグして **Constraints** を作成します。手順は次のとおりです。

- 1. "Vref Constraints"編集ウィンドウで右クリックメニューから"Define Vref Driver"を選択してこの Vref Constraints 制約を追加します(図 4-20)。
- 2. Chip Array ウィンドウをマクロセル・モードに拡大し、Vref Constraints 編集ウィンドウで新しく作成された Vref Constraints を選択して Chip Array ウィンドウの B5 の位置にドラッグします。 Vref Constraints の Location 情報は、B5 になります(図 4-21)。


SUG1018-1.5J 72(75)

図 4-20 Vref Constraints の作成



Vref 制約名はカスタマイズできます。Vref 名の重複は許可されません。 設定中に名前が重複する場合、プロンプトが表示されます(図 4-23)。

図 4-21 Chip Array ウィンドウにドラッグして Vref Constraints Location を生成



Package View にドラッグして Vref Constraints を作成します。手順は 次のとおりです。


1. "Vref Constraints"編集ウィンドウで右クリックメニューから"Define

SUG1018-1.5J 73(75)

Vref Driver"を選択してこの Vref Constraints 制約を追加します(図 4-20)。


2. "Vref Constraints"編集ウィンドウで新しく作成された Vref Constraints を選択して Package View ウィンドウの B5 の位置にドラッグします。 Vref Constraints の Location 情報は、B5 になります(図 4-22)。

図 4-22 Package View ウィンドウにドラッグして Vref Constraints Location を生成



SUG1018-1.5J 74(75)

図 4-23 Vref Constraints 名前の重複



SUG1018-1.5J 75(75)

