

Arora V 数字信号处理(DSP)模块 用户指南

UG305-1.0,2023-04-20

版权所有 © 2023 广东高云半导体科技股份有限公司

GO₩IN高云、Gowin 以及高云均为广东高云半导体科技股份有限公司注册商标,本手册中提到的其他任何商标,其所有权利属其拥有者所有。未经本公司书面许可,任何单位和个人都不得擅自摘抄、复制、翻译本文档内容的部分或全部,并不得以任何形式传播。

免责声明

本文档并未授予任何知识产权的许可,并未以明示或暗示,或以禁止发言或其它方式授予任何知识产权许可。除高云半导体在其产品的销售条款和条件中声明的责任之外,高云半导体概不承担任何法律或非法律责任。高云半导体对高云半导体产品的销售和/或使用不作任何明示或暗示的担保,包括对产品的特定用途适用性、适销性或对任何专利权、版权或其它知识产权的侵权责任等,均不作担保。高云半导体对文档中包含的文字、图片及其它内容的准确性和完整性不承担任何法律或非法律责任,高云半导体保留修改文档中任何内容的权利,恕不另行通知。高云半导体不承诺对这些文档进行适时的更新。

版本信息

日期	版本	说明
2023/04/20	1.0	初始版本。

i

目录

Ħ	录	i
冬	图目录	ii
表	き目录	iii
	关于本手册	
•		
	1.1 手册内容	
	1.2 相关文档	
	1.3 术语、缩略语	
	1.4 技术支持与反馈	2
2	概述	3
3	DSP 结构	4
4	DSP 原语	8
	4.1 MULT	8
	4.1.1 MULT12X12	
	4.1.2 MULT27X36	15
	4.2 MULTALU	25
	4.2.1 MULTALU27X18	25
	4.3 MULTADDALU	50
	4.3.1 MULTADDALU12X12	50
5	IP 调用	69
	5.1 MULT	69
	5.2 MULTALU	72
	5.3 MULTADDALU	76

图目录

图 3-1 DSP 的组成结构	5
图 4-1 MULT12X12 逻辑结构示意图	9
图 4-2 MULT12X12 端口示意图	9
图 4-3 MULT27X36 逻辑结构示意图	. 15
图 4-4 MULT27X36 端口示意图	16
图 4-5 MULTALU27X18 逻辑结构示意图	26
图 4-6 MULTALU27X18 端口示意图	27
图 4-7 MULTADDALU12X12 逻辑结构示意图	51
图 4-8 MULTADDALU12X12 端口示意图	51
图 5-1 MULT 的 IP Customization 窗口结构	. 70
图 5-2 MULTALU 的 IP Customization 窗口结构	73
图 5-3 MULTADDALU 的 IP Customization 窗口结构	. 76

UG305-1.0 i

表目录

表 1-1 术语、缩略语	1
表 3-1 DSP 模块端口描述及说明	5
表 3-2 DSP 模块内部寄存器描述	6
表 4-1 MULT12X12 端口介绍	10
表 4-2 MULT12X12 参数介绍	10
表 4-3 MULT27X36 端口介绍	16
表 4-4 MULT27X36 参数介绍	17
表 4-5 MULTALU27X18 端口介绍2	27
表 4-6 MULTALU27X18 参数介绍2	29
表 4-7 MULTADDALU12X12 端口介绍	52
表 4-8 MULTADDALU12X12 参数介绍	52

1 关于本手册 1.1 手册内容

1 关于本手册

1.1 手册内容

本手册主要描述高云半导体 Arora V FPGA 产品的数字信号处理 (DSP)资源的结构、信号定义及用户调用方法等内容,旨在帮助用户快速熟悉 Arora V DSP 的使用流程,提高设计效率。

1.2 相关文档

通过登录高云半导体网站 <u>www.gowinsemi.com</u> 可以下载、查看以下相关器件文档:

- DS981, GW5AT 系列 FPGA 产品数据手册
- DS1103, GW5A 系列 FPGA 产品数据手册
- DS1104, GW5AST 系列 FPGA 产品数据手册
- SUG100, Gowin 云源软件用户指南

1.3 术语、缩略语

表 1-1 中列出了本手册中出现的相关术语、缩略语及相关释义。

表 1-1 术语、缩略语

术语、缩略语	全称	含义
CFU	Configurable Function Unit	可配置功能单元
DSP	Digital Signal Processing	数字信号处理
FIR	Finite Impulse Response	有限脉冲响应滤波器
FFT	Fast Fourier Transformation	快速傅里叶变换
MULT	Multiplier	乘法器
PADD	Pre-adder	前加器
48-bit ALU	48-bit Arithmetic Logic Unit	48 位算术逻辑单元

UG305-1.0 1(77)

1 关于本手册 **1.4** 技术支持与反馈

1.4 技术支持与反馈

高云半导体提供全方位技术支持,在使用过程中如有任何疑问或建议,可直接与公司联系:

网址: www.gowinsemi.com

E-mail: support@gowinsemi.com

Tel: +86 755 8262 0391

UG305-1.0 2(77)

2 概述

高云半导体 Arora V FPGA 产品具有丰富的 DSP 资源,可满足用户对高性能数字信号的处理需求,如 FIR 和 FFT 的设计等。DSP 模块具有时序性能稳定、资源利用率高和功耗低等优点。本手册旨在帮助用户快速了解 Arora V DSP 的结构和使用方法。

DSP 模块的功能及特性如下:

- 3 种宽度(12X12,27X18,27X36)的乘法器
- 26-bit 前加器功能
- 48-bit 的算术/逻辑运算单元
- 支持移位功能
- 多个乘法器可通过级联实现更大数据位宽的乘法
- 支持 27X18 乘法器的累加、乘加功能
- 支持两个 12X12 乘法器求和后累加功能
- 支持寄存器的流水线和旁路功能
- 数据是有符号操作


UG305-1.0 3(77)

3 DSP 结构

高云半导体 Arora V FPGA 产品的 DSP 模块以行的形式分布在 FPGA 阵列中,DSP 可以实现乘法、预加、累加、移位等功能,分为 MULT、PADD 和 48-bit ALU 等功能模块。每个 DSP 占用 3 个 CFU,每个 DSP 有2 个独立的 clock 时钟信号、2 个独立的 clock 使能信号、2 个独立的 reset 复位信号。寄存器层级最多有 4 层,即 input reg、pipe reg、out reg 和 fb preg。

UG305-1.0 4(77)

图 3-1 DSP 的组成结构



DSP 模块端口描述及含义说明如表 3-1 所示。内部寄存器如表 3-2 所示。此外,输入信号 CLK,CE 和 RESET 用于控制寄存器。

表 3-1 DSP 模块端口描述及说明

端口名称	I/O 类型	说明		
A[26:0]	I	27-bit 数据输入 A		
B[17:0]	1	18-bit 数据输入 B		
C[47:0]	1	48-bit 数据输入 C		
D[25:0]	1	26-bit 数据输入 D		
SIA[26:0]	I	移位数据输入 A,用于级联连接。输入信号 SIA 直接连接到先前相邻的 DSP 模块的输出信号 SOA。		

UG305-1.0 5(77)

端口名称	I/O 类型	说明	
CASI[47:0]	I	来自前一个 DSP 模块的 CASO, 48-bit ALU 级联输入,用于级联连接。	
CASISEL	1	48-bit ALU 输入 CASI/0 控制信号	
ASEL	1	前加器的 A 输入选择	
PSEL	1	乘法器的 A 输入选择	
PADDSUB	I	前加器的操作控制信号,用于前加器逻辑加减 法选择。	
CLK[1:0]	I	时钟输入	
CE[1:0]	1	时钟使能信号,高电平使能。	
RESET[1:0]	I	复位信号,支持同步/异步模式,高电平使能。	
ADDSUB[1:0]		48-bit ALU 的操作控制信号,用于 M0/0,M1/C/0 的加减法选择。	
CSEL	I	48-bit ALU 输入 C/0 控制信号	
ACCSEL	1	48-bit ALU 输入 PRE_LOAD/DOUT 控制信号	
M0SEL	I	48-bit ALU 输入 M0/0 控制信号	
SOA[26:0]	0	移位数据输出A	
DOUT[47:0]	0	DSP 输出数据	
CASO[47:0] O 48-bit ALU 输出到下接		48-bit ALU 输出到下一个 DSP 模块进行级联连接	

表 3-2 DSP 模块内部寄存器描述

寄存器	说明及相关属性	
AREG	A 输入寄存器	
BREG	B输入寄存器	
C_IREG	C输入寄存器	
DREG	D输入寄存器	
ADDSUB_IREG	ADDSUB 输入寄存器	
PADDSUB_IREG	PADDSUB 输入寄存器	
PSEL_IREG	PSEL 输入寄存器	
M0SEL_IREG	M0SEL 输入寄存器	
CASISEL_IREG	CASISEL 输入寄存器	
CSEL_IREG	CSEL 输入寄存器	
ACCSEL_IREG	ACCSEL 输入寄存器	

UG305-1.0 6(77)

寄存器	说明及相关属性
C_PREG	C流水线输入寄存器
ADDSUB_PREG	ADDSUB 流水线输入寄存器
M0SEL_PREG	M0SEL 流水线输入寄存器
CASISEL_PREG	CASISEL 流水线输入寄存器
CSEL_PREG	CSEL 流水线输入寄存器
ACCSEL_PREG	ACCSEL 流水线输入寄存器
OREG	DOUT 输出寄存器
PREG0	左乘法器流水线输出寄存器
PREG1	右乘法器流水线输出寄存器
FB_PREG	反馈输出流水线寄存器
SOA_PREG	SOA 的流水线移位输出寄存器

UG305-1.0 7(77)

4 DSP 原语

4.1 MULT

MULT(Multiplier)是 DSP 的乘法器单元,乘法器的乘数输入信号定义为 A和 B,乘积输出信号定义为 DOUT,可实现乘法运算:

$$DOUT = A * B$$

 $DOUT = (A \pm D) * B$

每个 DSP 包含两个乘法器来进行乘法运算。为了满足不同的乘法位宽的需求,MULT 模式根据数据位宽可配置成 12x12,27x36 等乘法器,分别对应原语 MULT12x12,MULT27x36。其中 27x36 乘法器需要两个 DSP 模块进行配置。

4.1.1 MULT12X12


原语介绍

MULT12X12(12x12 Multiplier)是 12x12 乘法器,实现了 12 位乘法运算。

UG305-1.0 8(77)


逻辑结构示意图

图 4-1 MULT12X12 逻辑结构示意图



端口示意图

图 4-2 MULT12X12 端口示意图



UG305-1.0 9(77)

端口介绍

表 4-1 MULT12X12 端口介绍

端口	I/O	描述	
A[11:0]	Input	12-bit 数据输入信号 A	
B[11:0]	Input	12-bit 数据输入信号 B	
CLK[1:0]	Input	时钟输入信号	
CE[1:0]	Input	时钟使能信号,高电平有效。	
RESET[1:0]	Input	复位输入信号,高电平有效。	
DOUT[23:0]	Output	数据输出信号	

参数介绍

表 4-2 MULT12X12 参数介绍

参数	范围	默认	描述
AREG_CLK	BYPASS, CLK0, CLK1	BYPASS	输入 A 寄存器时钟控制信号 ● BYPASS: 旁路模式; ● CLK0: 寄存器模式,寄存器时钟控制信号来自 CLK[0]; ● CLK1: 寄存器模式,寄存器时钟控制信号来自 CLK[1]。
AREG_CE	CE0, CE1	CE0	输入 A 寄存器时钟使能控制信号 ● CE0: 寄存器时钟使能控制信号来自 CE[0]: ● CE1: 寄存器时钟使能控制信号来自 CE[1]。
AREG_RESET	RESETO, RESET1	RESET0	输入 A 寄存器复位控制信号 ● RESET0:寄存器复位控制信号来自 RESET[0]; ● RESET1:寄存器复位控制信号来自 RESET[1]。
BREG_CLK	BYPASS, CLK0, CLK1	BYPASS	输入 B 寄存器时钟控制信号 ● BYPASS: 旁路模式; ● CLK0: 寄存器模式,寄存器时钟控制信号来自 CLK[0]; ● CLK1: 寄存器模式,寄存器时钟控制信号来自 CLK[1]。

UG305-1.0 10(77)

参数	范围	默认	描述
BREG_CE	CEO, CE1	CE0	输入 B 寄存器时钟使能控制信号 ● CE0: 寄存器时钟使能控制信号来自 CE[0]; ● CE1: 寄存器时钟使能控制信号来自 CE[1]。
BREG_RESET	RESETO, RESET1	RESET0	 输入 B 寄存器复位控制信号 ● RESET0:寄存器复位控制信号来自RESET[0]; ● RESET1:寄存器复位控制信号来自RESET[1]。
PREG_CLK	BYPASS, CLK0, CLK1	BYPASS	 Pipeline 寄存器时钟控制信号 ● BYPASS: 旁路模式; ● CLK0: 寄存器模式,寄存器时钟控制信号来自 CLK[0]; ● CLK1: 寄存器模式,寄存器时钟控制信号来自 CLK[1]。
PREG_CE	CEO, CE1	CE0	 Pipeline 寄存器时钟使能控制信号 ● CE0:寄存器时钟使能控制信号来自 CE[0]; ● CE1:寄存器时钟使能控制信号来自 CE[1]。
PREG_RESET	RESETO, RESET1	RESET0	Pipeline 寄存器复位控制信号 ● RESET0:寄存器复位控制信号来自 RESET[0]; ● RESET1:寄存器复位控制信号来自 RESET[1]。
OREG_CLK	BYPASS, CLK0, CLK1	BYPASS	输出寄存器时钟控制信号 BYPASS: 旁路模式; CLKO: 寄存器模式,寄存器时钟控制信号来自 CLK[0]; CLK1: 寄存器模式,寄存器时钟控制信号来自 CLK[1]。
OREG_CE	CEO, CE1	CE0	输出寄存器时钟使能控制信号 ● CE0: 寄存器时钟使能控制信号来自 CE[0]; ● CE1: 寄存器时钟使能控制信号来自 CE[1]。

UG305-1.0 11(77)

参数	范围	默认	描述
OREG_RESE T	RESETO, RESET1	RESET0	输出寄存器复位控制信号 ● RESET0: 寄存器复位控制信号来自 RESET[0]; ● RESET1: 寄存器复位控制信号来自 RESET[1]。
MULT_RESET _MODE	SYNC, ASYNC	SYNC	复位配置模式● SYNC: 同步复位● ASYNC: 异步复位

原语例化

可以直接实例化原语,也可以通过 IP Core Generator 工具产生,具体可参考第 5 章 IP 调用。

Verilog 例化:

MULT12X12 mult12x12_inst (

.DOUT(dout),

```
.A(a),
.B(b),
.CLK(clk),
.CE(ce),
.RESET(reset)
);

defparam mult12x12_inst.AREG_CLK = "BYPASS";
defparam mult12x12_inst.AREG_CE = "CE0";
defparam mult12x12_inst.AREG_RESET = "RESET0";
defparam mult12x12_inst.BREG_CLK = "BYPASS";
defparam mult12x12_inst.BREG_CE = "CE0";
defparam mult12x12_inst.BREG_CE = "CE0";
defparam mult12x12_inst.PREG_RESET = "RESET0";
defparam mult12x12_inst.PREG_CLK = "BYPASS";
defparam mult12x12_inst.PREG_CE = "CE0";
defparam mult12x12_inst.PREG_CE = "CE0";
```

UG305-1.0 12(77)

```
defparam mult12x12_inst.OREG_CLK = "BYPASS";
  defparam mult12x12 inst.OREG CE = "CE0";
  defparam mult12x12 inst.OREG RESET = "RESET0";
  defparam mult12x12_inst.MULT_RESET_MODE = "SYNC";
Vhdl 例化:
COMPONENT MULT12X12
   GENERIC (
         AREG CLK: string:="BYPASS";
         AREG CE: string:= "CE0";
         AREG RESET: string := "RESET0";
         BREG CLK: string:="BYPASS";
         BREG CE: string:="CE0";
         BREG RESET: string := "RESET0";
         PREG CLK: string:="BYPASS";
         PREG CE: string:="CE0";
         PREG RESET: string := "RESET0";
         OREG CLK: string:= "BYPASS";
         OREG CE: string:="CE0";
         OREG RESET: string := "RESET0";
         MULT RESET MODE: string:= "SYNC"
   );
   PORT (
       DOUT: out std logic vector(23 downto 0);
       A: in std_logic_vector(11 downto 0);
       B: in std_logic_vector(11 downto 0);
       CLK: in std_logic_vector(1 downto 0);
       CE: in std logic vector(1 downto 0);
       RESET: in std_logic_vector(1 downto 0)
   );
end COMPONENT;
mult12x12 inst: MULT12X12
```

UG305-1.0 13(77)

```
GENERIC MAP (
   AREG_CLK => "BYPASS",
   AREG_CE => "CE0",
   AREG_RESET => "RESET0",
   BREG_CLK => "BYPASS",
   BREG CE => "CE0",
   BREG RESET => "RESETO",
   PREG CLK => "BYPASS",
   PREG_CE => "CE0",
   PREG_RESET => "RESET0",
   OREG_CLK => "BYPASS",
   OREG_CE => "CE0",
   OREG_RESET => "RESET0",
   MULT_RESET_MODE => "SYNC"
)
PORT MAP (
   DOUT => dout,
   A => a
   B \Rightarrow b,
   CLK => CLK i,
   CE \Rightarrow CE_i,
   RESET => RESET_i
);
```

UG305-1.0 14(77)


4.1.2 MULT27X36

原语介绍

MULT27X36(27x36 Multiplier)是 27x36 乘法器,实现了 27 位 X36 位的乘法运算。

逻辑结构示意图


图 4-3 MULT27X36 逻辑结构示意图



UG305-1.0 15(77)

端口示意图

图 4-4 MULT27X36 端口示意图



端口介绍

表 4-3 MULT27X36 端口介绍

端口	I/O	描述	
A[26:0]	Input	27-bit 数据输入信号 A	
B[35:0]	Input	36-bit 数据输入信号 B	
D[25:0]	Input	26-bit 数据输入信号 D	
PSEL	Input	乘法器的 A 输入源选择	
PADDSUB	Input	前加器的操作控制信号,用于前加器逻辑加减法选择。	
CLK[1:0]	Input	时钟输入信号	
CE[1:0]	Input 时钟使能信号,高电平有效。		
RESET[1:0]	Input	复位输入信号,高电平有效。	
DOUT[62:0]	Output	数据输出信号	

UG305-1.0 16(77)

参数介绍

表 4-4 MULT27X36 参数介绍

参数	范围	默认	描述
AREG_CLK	BYPASS, CLK0, CLK1	BYPASS	输入 A 寄存器时钟控制信号 ● BYPASS: 旁路模式; ● CLK0: 寄存器模式,寄存器的控制信号 clk 来自于 CLK[0]; ● CLK1: 寄存器模式,寄存器的控制信号 clk 来自于 CLK[1]。
AREG_CE	CE0, CE1	CE0	输入 A 寄存器时钟使能控制信号 ● CEO: 寄存器时钟使能控制信号来自于 CE[0]: ● CE1: 寄存器时钟使能控制信号来自于 CE[1]。
AREG_RESET	RESETO, RESET1	RESET0	输入 A 寄存器复位控制信号 ● RESET0: 寄存器复位控制信号来自于 RESET[0]; ● RESET1: 寄存器复位控制信号来自于 RESET[1]。
BREG_CLK	BYPASS, CLK0, CLK1	BYPASS	输入 B 寄存器时钟控制信号 ● BYPASS: 旁路模式; ● CLK0: 寄存器模式,寄存器的控制信号 clk 来自于 CLK[0]; ● CLK1: 寄存器模式,寄存器的控制信号 clk 来自于 CLK[1]。
BREG_CE	CEO, CE1	CE0	输入 B 寄存器时钟使能控制信号 ● CE0: 寄存器时钟使能控制信号来自于 CE[0]; ● CE1: 寄存器时钟使能控制信号来自于 CE[1]。
BREG_RESET	RESETO, RESET1	RESET0	 输入 B 寄存器复位控制信号 ● RESET0: 寄存器复位控制信号来自于 RESET[0]; ● RESET1: 寄存器复位控制信号来自于 RESET[1]。
DREG_CLK	BYPASS, CLK0, CLK1	BYPASS	输入 D 寄存器时钟控制信号 ● BYPASS: 旁路模式; ● CLK0: 寄存器模式,寄存器的控制信号

UG305-1.0 17(77)

参数	范围	默认	描述
			clk 来自于 CLK[0]; ● CLK1: 寄存器模式,寄存器的控制信号 clk 来自于 CLK[1]。
DREG_CE	CEO, CE1	CE0	输入 D 寄存器时钟使能控制信号 ● CE0: 寄存器时钟使能控制信号来自于 CE[0]: ● CE1: 寄存器时钟使能控制信号来自于 CE[1]。
DREG_RESE T	RESETO, RESET1	RESET0	输入 D 寄存器复位控制信号 ● RESET0: 寄存器复位控制信号来自于 RESET[0]; ● RESET1: 寄存器复位控制信号来自于 RESET[1]。
PADDSUB_IR EG_CLK	BYPASS, CLK0, CLK1	BYPASS	输入 PADDSUB 寄存器时钟控制信号 ● BYPASS: 旁路模式; ● CLK0: 寄存器模式,寄存器的控制信号 clk 来自于 CLK[0]; ● CLK1: 寄存器模式,寄存器的控制信号 clk 来自于 CLK[1]。
PADDSUB_IR EG_CE	CE0, CE1	CE0	输入 PADDSUB 寄存器时钟使能控制信号 ● CE0: 寄存器时钟使能控制信号来自于 CE[0]: ● CE1: 寄存器时钟使能控制信号来自于 CE[1]。
PADDSUB_IR EG_RESET	RESETO, RESET1	RESET0	输入 PADDSUB 寄存器复位控制信号 ● RESET0: 寄存器复位控制信号来自于 RESET[0]; ● RESET1: 寄存器复位控制信号来自于 RESET[1]。
PSEL_IREG_ CLK	BYPASS, CLK0, CLK1	BYPASS	输入 PSEL 寄存器时钟控制信号 ● BYPASS: 旁路模式; ● CLK0: 寄存器模式,寄存器的控制信号 clk 来自于 CLK[0]; ● CLK1: 寄存器模式,寄存器的控制信号 clk 来自于 CLK[1]。
PSEL_IREG_ CE	CE0, CE1	CE0	输入 PSEL 寄存器时钟使能控制信号 ● CEO: 寄存器时钟使能控制信号来自于

UG305-1.0 18(77)

参数	范围	默认	描述
			CE[0];● CE1: 寄存器时钟使能控制信号来自于CE[1]。
PSEL_IREG_ RESET	RESETO, RESET1	RESET0	输入 PSEL 寄存器复位控制信号 ● RESET0: 寄存器复位控制信号来自于 RESET[0]; ● RESET1: 寄存器复位控制信号来自于 RESET[1]。
PREG_CLK	BYPASS, CLK0, CLK1	BYPASS	Mult Pipeline 寄存器时钟控制信号 ● BYPASS: 旁路模式;● CLK0: 寄存器模式,寄存器的控制信号 clk 来自于 CLK[0];● CLK1: 寄存器模式,寄存器的控制信号 clk 来自于 CLK[1]。
PREG_CE	CEO, CE1	CE0	Mult Pipeline 寄存器时钟使能控制信号 ● CEO: 寄存器时钟使能控制信号来自于 CE[0]; ● CE1: 寄存器时钟使能控制信号来自于 CE[1]。
PREG_RESET	RESETO, RESET1	RESET0	Mult Pipeline 寄存器复位控制信号 ● RESET0: 寄存器复位控制信号来自于 RESET[0]; ● RESET1: 寄存器复位控制信号来自于 RESET[1]。
OREG_CLK	BYPASS, CLK0, CLK1	BYPASS	输出寄存器时钟控制信号 ● BYPASS: 旁路模式; ● CLK0: 寄存器模式,寄存器的控制信号 clk 来自于 CLK[0]; ● CLK1: 寄存器模式,寄存器的控制信号 clk 来自于 CLK[1]。
OREG_CE	CEO, CE1	CE0	输出寄存器时钟使能控制信号 ● CEO: 寄存器时钟使能控制信号来自于 CE[0]; ● CE1: 寄存器时钟使能控制信号来自于 CE[1]。
OREG_RESE T	RESETO, RESET1	RESET0	输出寄存器复位控制信号 ● RESET0: 寄存器复位控制信号来自于

UG305-1.0 19(77)

参数	范围	默认	描述
			RESET[0]; ● RESET1: 寄存器复位控制信号来自于
			RESET[1]。
MULT_RESET _MODE	SYNC, ASYNC	SYNC	复位配置模式
			静态控制选择,直接连接 A 或 A +/- D。
P_SEL	1'b0,1'b1	1'b0	● 1'b0:选择直连 INA
			● 1'b1:选择前加器
			动态控制选择 INA 或 INA +/- D
DYN_P_SEL	FALSE, TRUE	FALSE	● FALSE: P_SEL 静态控制 mult0 选择 INA 或 INA +/- D
			● TRUE:输入 PSEL 动态控制 mult0 选择 INA 或 INA +/- D
			静态控制前加器选择加法或减法
P_ADDSUB	1'b0,1'b1	1'b0	● 1'b0: 加法
			● 1'b1: 减法
			动态控制前加器选择加法或减法
DYN_P_ADDS	FALSE, TRUE	FALSE	● FALSE: P_ADDSUB 静态控制前加器选 择加法或减法
UB			● TRUE:输入 PSEL 动态控制前加器选择加法或减法

原语例化

可以直接实例化原语,也可以通过 IP Core Generator 工具产生,具体可参考<u>第5章 IP 调用</u>。

Verilog 例化:

 $MULT27X36\ mult27x36_inst\ ($

.DOUT(dout),

.A({gw_gnd,a[25:0]}),

.B(b),

.D(d),

.PSEL(gw_gnd),

.PADDSUB(gw_gnd),

.CLK({gw_gnd,clk}),

UG305-1.0 20(77)

```
.CE({gw_gnd,ce}),
    .RESET({gw_gnd,reset})
);
defparam mult27x36 inst.AREG_CLK = "CLK0";
defparam mult27x36 inst.AREG CE = "CE0";
defparam mult27x36 inst.AREG RESET = "RESET0";
defparam mult27x36 inst.BREG CLK = "CLK0";
defparam mult27x36 inst.BREG CE = "CE0";
defparam mult27x36 inst.BREG RESET = "RESET0";
defparam mult27x36 inst.DREG CLK = "CLK0";
defparam mult27x36 inst.DREG CE = "CE0";
defparam mult27x36 inst.DREG RESET = "RESET0";
defparam mult27x36 inst.PADDSUB IREG CLK = "BYPASS";
defparam mult27x36 inst.PADDSUB IREG CE = "CE0";
defparam mult27x36 inst.PADDSUB IREG RESET = "RESET0";
defparam mult27x36 inst.PREG CLK = "BYPASS";
defparam mult27x36 inst.PREG CE = "CE0";
defparam mult27x36 inst.PREG RESET = "RESET0";
defparam mult27x36 inst.PSEL IREG CLK = "BYPASS";
defparam mult27x36 inst.PSEL IREG CE = "CE0";
defparam mult27x36 inst.PSEL IREG RESET = "RESET0";
defparam mult27x36 inst.OREG CLK = "CLK0";
defparam mult27x36_inst.OREG_CE = "CE0";
defparam mult27x36_inst.OREG_RESET = "RESET0";
defparam mult27x36_inst.MULT_RESET_MODE = "SYNC";
defparam mult27x36 inst.DYN P SEL = "FALSE";
defparam mult27x36_inst.P_SEL = "1'b1";
defparam mult27x36 inst.DYN P ADDSUB = "FALSE";
defparam mult27x36 inst.P ADDSUB = "1'b0";
VhdI 例化:
```

UG305-1.0 21(77)

COMPONENT MULT27X36

```
GENERIC (AREG CLK:string:="CLK0";
          AREG CE:string:="CE0";
          AREG_RESET:string:="RESET0";
          BREG CLK:string:="CLK0";
          BREG CE:string:="CE0";
          BREG RESET:string:="RESET0";
          DREG CLK:string:="CLK0";
          DREG CE:string:="CE0";
          DREG RESET:string:="RESET0";
          PADDSUB IREG CLK:string:="CLK0";
          PADDSUB IREG CE:string:="CE0";
          PADDSUB IREG RESET:string:="RESET0";
          PREG CLK:string:="CLK0";
          PREG CE:string:="CE0";
          PREG RESET:string:="RESET0";
          PSEL_IREG_CLK:string:="CLK0";
          PSEL IREG CE:string:="CE0";
          PSEL IREG RESET:string:="RESET0";
          OREG CLK:string:="CLK0";
          OREG CE:string:="CE0";
          OREG RESET:string:="RESET0";
          MULT RESET MODE:string:="ASYNC";
          DYN_P_SEL:string:="FALSE";
          P SEL:bit:='0';
          DYN_P_ADDSUB:string:="FALSE";
          P ADDSUB:bit:='0';
);
PORT(
      DOUT:OUT std logic vector(62 downto 0);
     A:IN std logic vector(26 downto 0);
```

UG305-1.0 22(77)

```
B:IN std_logic_vector(35 downto 0);
            D:IN std_logic_vector(25 downto 0);
            PSEL: IN std logic;
            PADDSUB:IN std_logic;
            CLK:IN std logic vector(1 downto 0);
            CE:IN std logic vector(1 downto 0);
            RESET:IN std logic vector(1 downto 0)
       );
END COMPONENT:
uut:MULT27X36
     GENERIC MAP (AREG CLK=>"CLK0",
                    AREG CE=>"CE0",
                    AREG_RESET=>"RESET0",
                    BREG CLK=>"CLK0",
                    BREG_CE=>"CE0",
                    BREG_RESET=>"RESET0",
                    DREG CLK=>"CLK0",
                    DREG CE=>"CE0",
                    DREG RESET=>"RESET0",
                    PADDSUB_IREG_CLK=>"CLK0",
                    PADDSUB IREG CE=>"CE0",
                    PADDSUB_IREG_RESET=>"RESET0",
                    PREG_CLK=>"CLK0",
                    PREG_CE=>"CE0",
                    PREG_RESET=>"RESET0",
                    PSEL_IREG_CLK=>"CLK0",
                    PSEL_IREG_CE=>"CE0",
                    PSEL IREG RESET=>"RESET0",
                    OREG CLK=>"CLK0",
                    OREG CE=>"CE0",
```

UG305-1.0 23(77)

```
OREG_RESET=>"RESET0",
              MULT_RESET_MODE=>"ASYNC",
              DYN_P_SEL=>"FALSE",
              P_SEL=>'1',
              DYN_P_ADDSUB=>"FALSE",
              P ADDSUB=>'0'
)
PORT MAP (
   DOUT=>dout,
   A=>A i,
   B=>b,
   D=>d,
   PSEL=>gw_gnd,
   PADDSUB=>gw_gnd,
   CLK=>clk,
   CE=>ce,
   RESET=>reset
);
```

UG305-1.0 24(77)

4.2 MULTALU

4.2.1 MULTALU27X18

MULTALU 模式实现一个乘法器输出经过 48-bit ALU 运算,对应的原语为 MULTALU27X18。MULTALU27X18 有十六种运算模式:

$$DOUT = \pm (A * B)$$

$$DOUT = \pm (A * B) \pm C$$

$$DOUT = \pm (A * B) + DOUT$$

$$DOUT = \pm (A * B) \pm C + DOUT$$

$$DOUT = \pm ((A \pm D) * B)$$

$$DOUT = \pm ((A \pm D) * B) \pm C$$

$$DOUT = \pm ((A \pm D) * B) + DOUT$$

$$DOUT = \pm ((A \pm D) * B) \pm C + DOUT$$

$$DOUT = \pm ((A \pm D) * B) \pm C + DOUT$$

$$DOUT = \pm (A * B) + CASI$$

$$DOUT = \pm (A * B) + CASI \pm C$$

$$DOUT = \pm (A * B) + CASI + DOUT$$

$$DOUT = \pm (A * B) + CASI + DOUT$$

$$DOUT = \pm (SIA * B) + CASI + DOUT \pm C$$

$$DOUT = \pm (SIA * B) + DOUT$$


原语介绍

MULTALU27X18(27x18 Multiplier with ALU)是带 ALU 功能的 27X18 乘法器,实现乘法、乘加、累加、乘累加、基于乘法/乘加/累加/乘累加的移位、基于乘法/乘加/累加/乘累加的级联、基于乘法/乘加/累加/乘累加的预加减等功能。

UG305-1.0 25(77)

逻辑结构示意图


图 4-5 MULTALU27X18 逻辑结构示意图



UG305-1.0 26(77)

端口示意图

图 4-6 MULTALU27X18 端口示意图



端口介绍

表 4-5 MULTALU27X18 端口介绍

端口	I/O	描述
A[26:0]	Input	27-bit 数据输入信号 A
B[17:0]	Input	18-bit 数据输入信号 B
D[25:0]	Input	26-bit 前加器数据输入信号 D
C[47:0]	Input	48-bit ALU 数据输入信号 C
CASI[47:0]	Input	48-bit ALU 级联输入信号
SIA[26:0]	Input	27-bit 移位数据输入信号,用于移位。输入信号 SIA 直接连接到先前相邻 DSP 的移位输出信号 SOA。
CLK[1:0]	Input	时钟输入信号
CE[1:0]	Input	时钟使能信号,高电平有效。
RESET[1:0]	Input	复位输入信号,高电平有效。
ADDSUB[1:0]	Input	动态加/减控制输入信号
CSEL	Input	48-bit ALU 输入 C, 0 的控制选择输入信号
CASISEL	Input	48-bit ALU 输入 CASI , 0 的控制选择输入信号
ACCSEL	Input	48-bit ALU 输入 DOUT, PRE_LOAD 的控制 选择输入信号。
ASEL	Input	前加器或乘法器的 A, SIA 的控制选择输入信

UG305-1.0 27(77)

端口	I/O	描述	
		号。	
PSEL	Input	乘法器的 INA,INA+/-D 的控制选择输入信号。	
PADDSUB	Input	前加器的操作控制信号,用于前加器逻辑加减法选择。	
SOA[26:0]	Output	移位数据输出信号	
DOUT[47:0]	Output	数据输出信号	
CASO[47:0]	Output	48-bit 级联输出信号	

UG305-1.0 28(77)

4.2 MULTALU 4.2 MULTALU

参数介绍

表 4-6 MULTALU27X18 参数介绍

参数	范围	默认	描述
AREG_CLK	BYPASS, CLK0, CLK1	BYPASS	输入 A(A 或 SIA)寄存器时钟控制信号 ● BYPASS: 旁路模式; ● CLK0: 寄存器模式,寄存器时钟控制信号来自 CLK[0]; ● CLK1: 寄存器模式,寄存器时钟控制信号来自 CLK[1]。
AREG_CE	CEO, CE1	CE0	输入 A(A 或 SIA)寄存器时钟使能控制信号 ■ CEO:寄存器时钟使能控制信号来自 CE[0]; ■ CE1:寄存器时钟使能控制信号来自 CE[1]。
AREG_RESET	RESETO, RESET1	RESET0	输入 A(A 或 SIA)寄存器复位控制信号 ● RESET0:寄存器复位控制信号来自 RESET[0]; ● RESET1:寄存器复位控制信号来自 RESET[1]。
BREG_CLK	BYPASS, CLK0, CLK1	BYPASS	输入 B 寄存器时钟控制信号 ● BYPASS: 旁路模式; ● CLK0: 寄存器模式,寄存器时钟控制信号来自 CLK[0]; ● CLK1: 寄存器模式,寄存器时钟控制信号来自 CLK[1]。
BREG_CE	CE0, CE1	CE0	输入 B 寄存器时钟使能控制信号 ● CE0: 寄存器时钟使能控制信号来自 CE[0]: ● CE1: 寄存器时钟使能控制信号来自 CE[1]。
BREG_RESET	RESETO, RESET1	RESET0	 输入 B 寄存器复位控制信号 ● RESET0:寄存器复位控制信号来自RESET[0]; ● RESET1:寄存器复位控制信号来自RESET[1]。
DREG_CLK	BYPASS, CLK0, CLK1	BYPASS	输入 D 寄存器时钟控制信号 ● BYPASS: 旁路模式;

UG305-1.0 29(77)

参数	范围	默认	描述
			 CLK0:寄存器模式,寄存器时钟控制信号来自CLK[0]; CLK1:寄存器模式,寄存器时钟控制信号来自CLK[1]。
DREG_CE	CEO, CE1	CE0	输入 D 寄存器时钟使能控制信号 ● CE0: 寄存器时钟使能控制信号来自 CE[0]: ● CE1: 寄存器时钟使能控制信号来自 CE[1]。
DREG_RESET	RESETO, RESET1	RESET0	 输入 D 寄存器复位控制信号 ● RESET0:寄存器复位控制信号来自RESET[0]; ● RESET1:寄存器复位控制信号来自RESET[1]。
C_IREG_CLK	BYPASS, CLK0, CLK1	BYPASS	输入 C 寄存器时钟控制信号 ● BYPASS: 旁路模式; ● CLK0: 寄存器模式,寄存器时钟控制信号来自 CLK[0]; ● CLK1: 寄存器模式,寄存器时钟控制信号来自 CLK[1]。
C_IREG_CE	CEO, CE1	CE0	输入 C 寄存器时钟使能控制信号 ● CE0: 寄存器时钟使能控制信号来自 CE[0]; ● CE1: 寄存器时钟使能控制信号来自 CE[1]。
C_IREG_RESET	RESETO, RESET1	RESET0	输入 C 寄存器复位控制信号 ● RESET0:寄存器复位控制信号来自RESET[0]; ● RESET1:寄存器复位控制信号来自RESET[1]。
C_PREG_CLK	BYPASS, CLK0, CLK1	BYPASS	输入 C pipeline 寄存器时钟控制信号 ● BYPASS: 旁路模式; ● CLK0: 寄存器模式,寄存器时钟控制信号来自 CLK[0]; ● CLK1: 寄存器模式,寄存器时钟控制信号来自 CLK[1]。
C_PREG_CE	CE0, CE1	CE0	输入 C pipeline 寄存器时钟使能控制信

UG305-1.0 30(77)

参数	范围	默认	描述
			号
C_PREG_RESET	RESETO, RESET1	RESET0	输入 C pipeline 寄存器复位控制信号 ● RESET0: 寄存器复位控制信号来自 RESET[0]; ● RESET1: 寄存器复位控制信号来自 RESET[1]。
ADDSUB0_IREG _CLK	BYPASS, CLK0, CLK1	BYPASS	输入 ADDSUB[0]寄存器时钟控制信号 ● BYPASS: 旁路模式; ● CLK0: 寄存器模式,寄存器时钟控制信号来自 CLK[0]; ● CLK1: 寄存器模式,寄存器时钟控制信号来自 CLK[1]。
ADDSUB0_IREG _CE	CEO, CE1	CE0	 输入 ADDSUB[0]寄存器时钟使能控制信号 ● CE0:寄存器时钟使能控制信号来自 CE[0]; ● CE1:寄存器时钟使能控制信号来自 CE[1]。
ADDSUB0_IREG _RESET	RESETO, RESET1	RESET0	输入 ADDSUB[0]寄存器复位控制信号 ● RESET0:寄存器复位控制信号来自 RESET[0]; ● RESET1:寄存器复位控制信号来自 RESET[1]。
ADDSUB1_IREG _CLK	BYPASS, CLK0, CLK1	BYPASS	输入 ADDSUB[1]寄存器时钟控制信号 ● BYPASS: 旁路模式; ● CLK0: 寄存器模式,寄存器时钟控制信号来自 CLK[0]; ● CLK1: 寄存器模式,寄存器时钟控制信号来自 CLK[1]。
ADDSUB1_IREG _CE	CEO, CE1	CE0	输入 ADDSUB[1]寄存器时钟使能控制信号 CE0:寄存器时钟使能控制信号来自 CE[0]:

UG305-1.0 31(77)

参数	范围	默认	描述
			● CE1:寄存器时钟使能控制信号来 自 CE[1]。
ADDSUB1_IREG _RESET	RESETO, RESET1	RESET0	输入 ADDSUB1[1]寄存器复位控制信号 ● RESET0:寄存器复位控制信号来自 RESET[0]; ● RESET1:寄存器复位控制信号来自 RESET[1]。
ADDSUB0_PRE G_CLK	BYPASS, CLK0, CLK1	BYPASS	输入 ADDSUB[0] pipeline 寄存器时钟控制信号 ● BYPASS: 旁路模式; ● CLK0: 寄存器模式,寄存器时钟控制信号来自 CLK[0]; ● CLK1: 寄存器模式,寄存器时钟控制信号来自 CLK[1]。
ADDSUB0_PRE G_CE	CE0, CE1	CE0	 输入 ADDSUB[0] pipeline 寄存器时钟使 能控制信号 ● CE0: 寄存器时钟使能控制信号来 自 CE[0]; ● CE1: 寄存器时钟使能控制信号来 自 CE[1]。
ADDSUB0_PRE G_RESET	RESETO, RESET1	RESET0	输入 ADDSUB[0] pipeline 寄存器复位控制信号 ■ RESET0: 寄存器复位控制信号来自RESET[0]; ■ RESET1: 寄存器复位控制信号来自RESET[1]。
ADDSUB1_PRE G_CLK	BYPASS, CLK0, CLK1	BYPASS	输入 ADDSUB[1] pipeline 寄存器时钟控制信号 ■ BYPASS: 旁路模式; ■ CLK0: 寄存器模式,寄存器时钟控制信号来自 CLK[0]; ■ CLK1: 寄存器模式,寄存器时钟控制信号来自 CLK[1]。
ADDSUB1_PRE G_CE	CEO, CE1	CE0	 输入 ADDSUB[1] pipeline 寄存器时钟使 能控制信号 ● CE0:寄存器时钟使能控制信号来 自 CE[0]: ● CE1:寄存器时钟使能控制信号来

UG305-1.0 32(77)

参数	范围	默认	描述
			自 CE[1]。
ADDSUB1_PRE G_RESET	RESETO, RESET1	RESET0	输入 ADDSUB[1] pipeline 寄存器复位控制信号 ■ RESET0: 寄存器复位控制信号来自RESET[0]; ■ RESET1: 寄存器复位控制信号来自RESET[1]。
PADDSUB_IREG _CLK	BYPASS, CLK0, CLK1	BYPASS	输入 PADDSUB 寄存器时钟控制信号 ● BYPASS: 旁路模式; ● CLK0: 寄存器模式,寄存器时钟控制信号来自 CLK[0]; ● CLK1: 寄存器模式,寄存器时钟控制信号来自 CLK[1]。
PADDSUB_IREG _CE	CEO, CE1	CE0	输入 PADDSUB 寄存器时钟使能控制信号 ■ CE0:寄存器时钟使能控制信号来自 CE[0]; ■ CE1:寄存器时钟使能控制信号来自 CE[1]。
PADDSUB_IREG _RESET	RESETO, RESET1	RESET0	输入 PADDSUB 寄存器复位控制信号 ● RESET0:寄存器复位控制信号来自RESET[0]; ● RESET1:寄存器复位控制信号来自RESET[1]。
PSEL_IREG_CL K	BYPASS, CLK0, CLK1	BYPASS	输入 PSEL 寄存器时钟控制信号 ● BYPASS: 旁路模式; ● CLK0: 寄存器模式,寄存器时钟控制信号来自 CLK[0]; ● CLK1: 寄存器模式,寄存器时钟控制信号来自 CLK[1]。
PSEL_IREG_CE	CEO, CE1	CE0	输入 PSEL 寄存器时钟使能控制信号 ● CE0: 寄存器时钟使能控制信号来自 CE[0]: ● CE1: 寄存器时钟使能控制信号来自 CE[1]。
PSEL_IREG_RE SET	RESETO, RESET1	RESET0	输入 PSEL 寄存器复位控制信号 ● RESET0:寄存器复位控制信号来自

UG305-1.0 33(77)

参数	范围	默认	描述
			RESET[0]; ● RESET1: 寄存器复位控制信号来自 RESET[1]。
CSEL_IREG_CL K	BYPASS, CLK0, CLK1	BYPASS	输入 CSEL 寄存器时钟控制信号 ● BYPASS: 旁路模式; ● CLK0: 寄存器模式,寄存器时钟控制信号来自 CLK[0]; ● CLK1: 寄存器模式,寄存器时钟控制信号来自 CLK[1]。
CSEL_IREG_CE	CE0, CE1	CE0	输入 CSEL 寄存器时钟使能控制信号 ● CE0: 寄存器时钟使能控制信号来自 CE[0]; ● CE1: 寄存器时钟使能控制信号来自 CE[1]。
CSEL_IREG_RE SET	RESETO, RESET1	RESET0	输入 CSEL 寄存器复位控制信号 ● RESET0: 寄存器复位控制信号来自 RESET[0]; ● RESET1: 寄存器复位控制信号来自 RESET[1]。
CSEL_PREG_CL K	BYPASS, CLK0, CLK1	BYPASS	输入 CSEL pipeline 寄存器时钟控制信号 ● BYPASS: 旁路模式; ● CLK0: 寄存器模式,寄存器时钟控制信号来自 CLK[0]; ● CLK1: 寄存器模式,寄存器时钟控制信号来自 CLK[1]。
CSEL_PREG_CE	CE0, CE1	CE0	输入 CSEL pipeline 寄存器时钟使能控制信号 ■ CEO: 寄存器时钟使能控制信号来自 CE[0]; ■ CE1: 寄存器时钟使能控制信号来自 CE[1]。
CSEL_PREG_RE SET	RESETO, RESET1	RESET0	输入 CSEL pipeline 寄存器复位控制信号 ● RESET0:寄存器复位控制信号来自 RESET[0]; ● RESET1:寄存器复位控制信号来自 RESET[1]。
CASISEL_IREG_	BYPASS, CLK0, CLK1	BYPASS	输入 CASISEL 寄存器时钟控制信号

UG305-1.0 34(77)

参数	范围	默认	描述
CLK			 BYPASS: 旁路模式; CLK0: 寄存器模式,寄存器时钟控制信号来自 CLK[0]; CLK1: 寄存器模式,寄存器时钟控制信号来自 CLK[1]。
CASISEL_IREG_ CE	CEO, CE1	CE0	输入 CASISEL 寄存器时钟使能控制信号 ● CE0:寄存器时钟使能控制信号来自 CE[0]: ● CE1:寄存器时钟使能控制信号来自 CE[1]。
CASISEL_IREG_ RESET	RESETO, RESET1	RESET0	输入 CASISEL 寄存器复位控制信号 ● RESET0:寄存器复位控制信号来自RESET[0];● RESET1:寄存器复位控制信号来自RESET[1]。
CASISEL_PREG _CLK	BYPASS, CLK0, CLK1	BYPASS	输入 CASISEL pipeline 寄存器时钟控制信号 BYPASS: 旁路模式; CLK0: 寄存器模式,寄存器时钟控制信号来自 CLK[0]; CLK1: 寄存器模式,寄存器时钟控制信号来自 CLK[1]。
CASISEL_PREG _CE	CE0, CE1	CE0	输入 CASISEL pipeline 寄存器时钟使能控制信号 ● CE0:寄存器时钟使能控制信号来自 CE[0]; ● CE1:寄存器时钟使能控制信号来自 CE[1]。
CASISEL_PREG _RESET	RESETO, RESET1	RESET0	输入 CASISEL pipeline 寄存器复位控制信号 ● RESET0:寄存器复位控制信号来自RESET[0]; ● RESET1:寄存器复位控制信号来自RESET[1]。
ACCSEL_IREG_ CLK	BYPASS, CLK0, CLK1	BYPASS	输入 ACCSEL 寄存器时钟控制信号 ● BYPASS: 旁路模式; ● CLKO: 寄存器模式,寄存器时钟控

UG305-1.0 35(77)

参数	范围	默认	描述
			制信号来自 CLK[0]; ● CLK1: 寄存器模式,寄存器时钟控制信号来自 CLK[1]。
ACCSEL_IREG_ CE	CE0, CE1	CE0	输入 ACCSEL 寄存器时钟使能控制信号 ● CE0: 寄存器时钟使能控制信号来自 CE[0]: ● CE1: 寄存器时钟使能控制信号来自 CE[1]。
ACCSEL_IREG_ RESET	RESETO, RESET1	RESET0	输入 ACCSEL 寄存器复位控制信号 ● RESET0:寄存器复位控制信号来自 RESET[0]; ● RESET1:寄存器复位控制信号来自 RESET[1]。
ACCSEL_PREG_ CLK	BYPASS, CLK0, CLK1	BYPASS	输入 ACCSEL pipeline 寄存器时钟控制信号 ● BYPASS: 旁路模式; ● CLK0: 寄存器模式,寄存器时钟控制信号来自 CLK[0]; ● CLK1: 寄存器模式,寄存器时钟控制信号来自 CLK[1]。
ACCSEL_PREG_ CE	CE0, CE1	CE0	 输入 ACCSEL pipeline 寄存器时钟使能控制信号 ● CE0:寄存器时钟使能控制信号来自 CE[0]; ● CE1:寄存器时钟使能控制信号来自 CE[1]。
ACCSEL_PREG_ RESET	RESETO, RESET1	RESET0	输入 ACCSEL pipeline 寄存器复位控制信号 ● RESET0:寄存器复位控制信号来自RESET[0]; ● RESET1:寄存器复位控制信号来自RESET[1]。
PREG_CLK	BYPASS, CLK0, CLK1	BYPASS	M0 Pipeline 寄存器时钟控制信号 ● BYPASS: 旁路模式; ● CLK0: 寄存器模式,寄存器时钟控制信号来自 CLK[0]; ● CLK1: 寄存器模式,寄存器时钟控

UG305-1.0 36(77)

参数	范围	默认	描述
			制信号来自 CLK[1]。
PREG_CE	CEO, CE1	CE0	 M0 Pipeline 寄存器时钟使能控制信号 ● CE0:寄存器时钟使能控制信号来自 CE[0]; ● CE1:寄存器时钟使能控制信号来自 CE[1]。
PREG_RESET	RESETO, RESET1	RESET0	M0 Pipeline 寄存器复位控制信号 ● RESET0:寄存器复位控制信号来自 RESET[0]; ● RESET1:寄存器复位控制信号来自 RESET[1]。
FB_PREG_EN	FALSE, TRUE	FALSE	反馈输出 pipeline 寄存器控制参数 ● FALSE: 旁路模式; ● TRUE: 寄存器模式,控制信号 clk/ce/reset 与 OREG 一致。
SOA_PREG_EN	FALSE, TRUE	FALSE	移位输出 SOA pipeline 寄存器控制参数 FALSE: 旁路模式;TRUE: 寄存器模式,控制信号 clk/ce/reset 与 AREG 一致。
OREG_CLK	BYPASS, CLK0, CLK1	BYPASS	输出寄存器时钟控制信号 ● BYPASS: 旁路模式; ● CLK0: 寄存器模式,寄存器时钟控制信号来自 CLK[0]; ● CLK1: 寄存器模式,寄存器时钟控制信号来自 CLK[1]。
OREG_CE	CE0, CE1	CE0	输出寄存器时钟使能控制信号 CE0:寄存器时钟使能控制信号来自 CE[0]:CE1:寄存器时钟使能控制信号来自 CE[1]。
OREG_RESET	RESETO, RESET1	RESET0	输出寄存器复位控制信号 ● RESET0:寄存器复位控制信号来自RESET[0]; ● RESET1:寄存器复位控制信号来自RESET[1]。
MULT_RESET_M ODE	SYNC, ASYNC	SYNC	复位模式配置 ● SYNC: 同步复位

UG305-1.0 37(77)

参数	范围	默认	描述
			● ASYNC: 异步复位
PRE_LOAD	48'h000000000000 ~48'hFFFFFFFFFF	48'h0	PRE_LOAD 初始值
			静态控制 A, SIA 源选择
A_SEL	1'b0,1'b1	1'b0	● 1'b0:选择 A
			● 1'b1:选择 SIA
			动态控制 A, SIA 源选择
			● FALSE: A_SEL 静态控制 A, SIA
DYN_A_SEL	FALSE, TRUE	FALSE	源选择;
			● TRUE: 输入 ASEL 动态控制 A, SIA 源选择。
			静态控制 INA,INA+/-D 选择
P_SEL	1'b0, 1'b1	1'b0	● 1'b0:选择 INA
			● 1'b1:选择 INA+/-D
			动态控制 INA,INA+/-D 选择
	FALSE, TRUE		● FALSE: P_SEL 静态控制 INA,
DYN_P_SEL		FALSE	INA+/-D 选择
			● TRUE: 输入 PSEL 动态控制 INA,
			INA+/-D 选择
D ADDOLID	4160 4164	1'b0	静态控制前加器加/减选择
P_ADDSUB	1'b0, 1'b1	1 00	● 1'b0: 加 ● 1'b1: 减

			动态控制前加器加/减选择 ● FALSE: P ADDSUB 静态控制前加
DYN_P_ADDSU	FALSE, TRUE	FALSE	器加/减选择
В	17,12027 11102		● TRUE: 输入 PADDSUB 动态控制
			前加器加/减选择
			静态控制 M0,0 加/减选择
ADD_SUB_0	1'b0, 1'b1	1'b0	● 1'b0: 加
			● 1'b1: 减
			动态控制 MO, 0 加/减选择
DYN_ADD_SUB_			● FALSE: ADD_SUB_0 静态控制
OTN_ADD_SUB_	FALSE, TRUE	FALSE	M0/0 的加/减选择
			● TRUE: 输入 ADDSUB[0]动态控制
			M0/0 加/减选择
ADD_SUB_1	1'b0, 1'b1	1'b0	静态控制 C, 0 加/减选择

UG305-1.0 38(77)

参数	范围	默认	描述
			● 1'b0: 加
			● 1'b1: 减
			动态控制 C, 0 加/减选择
DYN_ADD_SUB_			● FALSE: ADD_SUB_1 静态控制
1	FALSE, TRUE	FALSE	C,0的加/减选择;
			● TRUE: 输入 ADDSUB[1]动态控制
			M1, C, 0 的加/减选择。
			静态控制 CASI, 0 选择
CASI_SEL	1'b0, 1'b1	1'b0	● 1'b0: 选择 0
			● 1'b1:选择 CASI
			动态控制 CASI, 0 选择
5)41 0401 051			● FALSE: CASI_SEL 静态控制
DYN_CASI_SEL	FALSE, TRUE	FALSE	CASI, 0 源选择;
			● TRUE: 输入 CASISEL 动态控制 CASI, 0 源选择。
ACC SEL	1'b0, 1'b1	1'b0	静态控制 PRE_LOAD, DOUT 选择 ■ 1'b0: 选择 PRE LOAD
AOO_OLL	150, 151	1 50	■ 1'b1: 选择输出反馈
			动态控制 PRE LOAD, DOUT 选择
			● FALSE: ACC_SEL 静态控制
DYN_ACC_SEL	FALSE, TRUE	FALSE	PRE LOAD,输出反馈源选择;
			TRUE: 输入 ACCSEL 动态控制
			PRE_LOAD,输出反馈源选择。
			静态控制 C, 0 选择
C_SEL	1'b0,1'b1	1'b0	● 1'b0:选择0
			● 1'b1:选择C
			动态控制 C, 0 选择
			● FALSE: C_SEL 静态控制 C, 0 源
DYN_C_SEL	FALSE, TRUE	FALSE	选择;
			● TRUE:输入 CSEL 动态控制 C,0
			源选择。
			控制 M0 模式
MULT12X12_EN	FALSE, TRUE	FALSE	● FALSE: 27X18 模式
			● TRUE: 12X12 模式

UG305-1.0 39(77)

原语例化

可以直接实例化原语,也可以通过 IP Core Generator 工具产生,具体可参考第 5 章 IP 调用。

```
Verilog 例化:
```

```
MULTALU27X18 multalu27x18 inst (
     .DOUT(dout),
     .CASO(caso),
     .SOA(soa),
     .A({a[25],a[25:0]}),
     .B(b),
     .C(c),
     .D(d),
     .SIA({gw gnd,gw gnd,gw gnd,gw gnd,gw gnd,gw gnd,gw gnd,gw
w gnd,gw gnd,gw gnd,gw gnd,gw gnd,gw gnd,gw gnd,gw gn
d,gw gnd,gw gnd,gw gnd,gw gnd,gw gnd,gw gnd,gw gnd,gw
gnd,gw_gnd,gw_gnd}),
     .CASI(casi),
     .ACCSEL(gw gnd),
     .CASISEL(gw gnd),
     .ASEL(gw_gnd),
     .PSEL(gw_gnd),
     .CSEL(gw gnd),
     .ADDSUB({gw gnd,gw gnd}),
     .PADDSUB(gw_gnd),
     .CLK({gw_gnd,clk}),
     .CE({gw gnd,ce}),
     .RESET({gw_gnd,reset})
 );
 defparam multalu27x18 inst.AREG CLK = "CLK0";
 defparam multalu27x18 inst.AREG CE = "CE0";
 defparam multalu27x18 inst.AREG RESET = "RESET0";
 defparam multalu27x18 inst.BREG CLK = "CLK0";
```

UG305-1.0 40(77)

```
defparam multalu27x18 inst.BREG CE = "CE0";
defparam multalu27x18 inst.BREG RESET = "RESET0";
defparam multalu27x18 inst.DREG CLK = "CLK0";
defparam multalu27x18_inst.DREG_CE = "CE0";
defparam multalu27x18 inst.DREG RESET = "RESET0";
defparam multalu27x18 inst.C IREG CLK = "CLK0";
defparam multalu27x18 inst.C IREG CE = "CE0";
defparam multalu27x18 inst.C IREG RESET = "RESET0";
defparam multalu27x18 inst.PSEL IREG CLK = "BYPASS";
defparam multalu27x18_inst.PSEL IREG CE = "CE0";
defparam multalu27x18 inst.PSEL IREG RESET = "RESET0";
defparam multalu27x18 inst.PADDSUB IREG CLK = "BYPASS";
defparam multalu27x18 inst.PADDSUB IREG CE = "CE0";
defparam multalu27x18 inst.PADDSUB IREG RESET = "RESET0";
defparam multalu27x18 inst.ADDSUB0 IREG CLK = "BYPASS";
defparam multalu27x18 inst.ADDSUB0 IREG CE = "CE0";
defparam multalu27x18 inst.ADDSUB0 IREG RESET = "RESET0";
defparam multalu27x18 inst.ADDSUB1 IREG CLK = "BYPASS";
defparam multalu27x18 inst.ADDSUB1 IREG CE = "CE0";
defparam multalu27x18 inst.ADDSUB1 IREG RESET = "RESET0";
defparam multalu27x18 inst.CSEL IREG CLK = "BYPASS";
defparam multalu27x18 inst.CSEL IREG CE = "CE0";
defparam multalu27x18 inst.CSEL IREG RESET = "RESET0";
defparam multalu27x18_inst.CASISEL_IREG_CLK = "BYPASS";
defparam multalu27x18_inst.CASISEL_IREG_CE = "CE0";
defparam multalu27x18 inst.CASISEL IREG RESET = "RESET0";
defparam multalu27x18 inst.ACCSEL IREG CLK = "BYPASS";
defparam multalu27x18_inst.ACCSEL_IREG_CE = "CE0";
defparam multalu27x18 inst.ACCSEL IREG RESET = "RESET0";
defparam multalu27x18 inst.PREG CLK = "BYPASS";
defparam multalu27x18 inst.PREG CE = "CE0";
```

UG305-1.0 41(77)

```
defparam multalu27x18 inst.PREG RESET = "RESET0";
defparam multalu27x18 inst.ADDSUB0 PREG CLK = "BYPASS";
defparam multalu27x18 inst.ADDSUB0 PREG CE = "CE0";
defparam multalu27x18_inst.ADDSUB0_PREG_RESET = "RESET0";
defparam multalu27x18 inst.ADDSUB1 PREG CLK = "BYPASS";
defparam multalu27x18 inst.ADDSUB1 PREG CE = "CE0";
defparam multalu27x18 inst.ADDSUB1 PREG RESET = "RESET0";
defparam multalu27x18 inst.CSEL PREG CLK = "BYPASS";
defparam multalu27x18 inst.CSEL PREG CE = "CE0";
defparam multalu27x18 inst.CSEL PREG RESET = "RESET0";
defparam multalu27x18 inst.CASISEL PREG CLK = "BYPASS";
defparam multalu27x18 inst.CASISEL PREG CE = "CE0";
defparam multalu27x18 inst.CASISEL PREG RESET = "RESET0";
defparam multalu27x18 inst.ACCSEL PREG CLK = "BYPASS";
defparam multalu27x18 inst.ACCSEL PREG CE = "CE0";
defparam multalu27x18 inst.ACCSEL PREG RESET = "RESET0";
defparam multalu27x18 inst.C PREG CLK = "CLK0";
defparam multalu27x18 inst.C PREG CE = "CE0";
defparam multalu27x18 inst.C PREG RESET = "RESET0";
defparam multalu27x18 inst.FB PREG EN = "FALSE";
defparam multalu27x18 inst.SOA PREG EN = "FALSE";
defparam multalu27x18 inst.OREG CLK = "CLK0";
defparam multalu27x18 inst.OREG CE = "CE0";
defparam multalu27x18_inst.OREG_RESET = "RESET0";
defparam multalu27x18_inst.MULT_RESET_MODE = "SYNC";
defparam multalu27x18 inst.PRE LOAD = 48'h000000000000;
defparam multalu27x18 inst.DYN P SEL = "FALSE";
defparam multalu27x18_inst.P_SEL = 1'b0;
defparam multalu27x18 inst.DYN P ADDSUB = "FALSE";
defparam multalu27x18 inst.P ADDSUB = 1'b0;
defparam multalu27x18 inst.DYN A SEL = "FALSE";
```

UG305-1.0 42(77)

```
defparam multalu27x18 inst.A SEL = 1'b0;
defparam multalu27x18 inst.DYN ADD SUB 0 = "FALSE";
defparam multalu27x18 inst.ADD SUB 0 = 1'b0;
defparam multalu27x18_inst.DYN_ADD_SUB_1 = "FALSE";
defparam multalu27x18 inst.ADD SUB 1 = 1'b0;
defparam multalu27x18 inst.DYN C SEL = "FALSE";
defparam multalu27x18 inst.C SEL = 1'b1;
defparam multalu27x18 inst.DYN CASI SEL = "FALSE";
defparam multalu27x18_inst.CASI_SEL = 1'b1;
defparam multalu27x18_inst.DYN_ACC_SEL = "FALSE";
defparam multalu27x18 inst.ACC SEL = 1'b0;
defparam multalu27x18 inst.MULT12X12 EN = "FALSE";
VhdI 例化:
   COMPONENT MULTALU27X18
        GENERIC (
             AREG CLK: string:="BYPASS";
             AREG CE: string := "CE0";
             AREG RESET: string:= "RESET0";
             BREG CLK: string:="BYPASS";
             BREG CE: string := "CE0";
             BREG RESET: string := "RESET0";
             DREG CLK : string := "BYPASS";
             DREG CE: string := "CE0";
             DREG_RESET : string := "RESET0";
             C_IREG_CLK : string := "BYPASS";
             C IREG CE: string:= "CE0";
             C IREG RESET: string := "RESET0";
             PSEL_IREG_CLK : string := "BYPASS";
             PSEL_IREG_CE : string := "CE0";
             PSEL IREG RESET: string := "RESET0";
             PADDSUB IREG CLK: string:= "BYPASS";
```

UG305-1.0 43(77)

```
PADDSUB IREG CE : string := "CE0";
PADDSUB IREG RESET : string := "RESET0";
ADDSUB0 IREG CLK: string:= "BYPASS";
ADDSUB0_IREG_CE : string := "CE0";
ADDSUB0 IREG RESET: string:= "RESET0";
ADDSUB1 IREG CLK: string:= "BYPASS";
ADDSUB1 IREG CE: string:= "CE0";
ADDSUB1 IREG RESET: string:= "RESET0";
CSEL IREG CLK: string:="BYPASS";
CSEL IREG CE: string:= "CE0";
CSEL IREG RESET: string := "RESET0";
CASISEL IREG CLK: string:= "BYPASS";
CASISEL IREG CE: string := "CE0";
CASISEL IREG RESET: string := "RESET0";
ACCSEL IREG CLK: string:= "BYPASS";
ACCSEL IREG CE: string:= "CE0";
ACCSEL IREG RESET: string:= "RESET0";
PREG CLK: string:="BYPASS";
PREG CE : string := "CE0";
PREG RESET: string := "RESET0";
ADDSUB0_PREG_CLK : string := "BYPASS";
ADDSUB0 PREG CE : string := "CE0";
ADDSUB0 PREG RESET : string := "RESET0";
ADDSUB1_PREG_CLK : string := "BYPASS";
ADDSUB1_PREG_CE : string := "CE0";
ADDSUB1_PREG_RESET : string := "RESET0";
CSEL PREG CLK: string:="BYPASS";
CSEL_PREG_CE : string := "CE0";
CSEL PREG RESET: string := "RESET0";
CASISEL PREG CLK: string:= "BYPASS";
CASISEL PREG CE: string := "CE0";
```

UG305-1.0 44(77)

```
CASISEL_PREG_RESET : string := "RESET0";
ACCSEL PREG CLK: string:= "BYPASS";
ACCSEL PREG CE : string := "CE0";
ACCSEL_PREG_RESET : string := "RESET0";
C PREG CLK: string:= "BYPASS";
C PREG CE: string:="CE0";
C PREG RESET: string := "RESET0";
FB PREG EN: string:="FALSE";
SOA PREG EN: string:="FALSE";
OREG CLK: string:= "BYPASS";
OREG CE: string := "CE0";
OREG RESET: string := "RESET0";
MULT_RESET_MODE : string := "SYNC";
PRE LOAD: bit vector := X"000000000000";
DYN P SEL: string := "FALSE";
P SEL: bit := '0';
DYN_P_ADDSUB : string := "FALSE";
P ADDSUB : bit := '0';
DYN A SEL: string := "FALSE";
A SEL: bit := '0';
DYN_ADD_SUB_0 : string := "FALSE";
ADD SUB 0 : bit := '0';
DYN ADD SUB 1: string := "FALSE";
ADD_SUB_1 : bit := '0';
DYN_C_SEL : string := "FALSE";
C_SEL : bit := '0';
DYN CASI SEL : string := "FALSE";
CASI\_SEL : bit := '0';
DYN ACC SE : string := "FALSE";
ACC SEL: bit := '0';
MULT12X12 EN: string:= "FALSE"
```

UG305-1.0 45(77)

```
);
          PORT (
              DOUT: out std logic vector(47 downto 0);
              CASO: out std_logic_vector(47 downto 0);
              SOA: out std logic vector(26 downto 0);
              A: in std logic vector(26 downto 0);
              B: in std logic vector(17 downto 0);
              C: in std logic vector(47 downto 0);
              D: in std logic vector(25 downto 0);
              SIA: in std logic vector(26 downto 0);
              CASI: in std logic vector(47 downto 0);
              ACCSEL: in std logic;
              CASISEL: in std logic;
              ASEL: in std logic;
              PSEL: in std logic;
              CSEL: in std logic;
              ADDSUB: in std logic vector(1 downto 0);
              PADDSUB: in std logic;
              CLK: in std logic vector(1 downto 0);
              CE: in std logic vector(1 downto 0);
              RESET: in std_logic_vector(1 downto 0)
          );
      end COMPONENT;
 begin
      gw gnd <= '0';
      A i \le a[25] \& a(25 \text{ downto } 0);
      SIA_i <= gw_gnd & gw_gnd & gw_gnd & gw_gnd & gw_gnd &
gw gnd & gw gnd & gw gnd & gw gnd & gw gnd & gw gnd & gw gnd &
gw_gnd & gw_gnd & gw_gnd & gw_gnd & gw_gnd & gw_gnd & gw_gnd &
gw gnd & gw gnd & gw gnd & gw gnd & gw gnd & gw gnd & gw gnd &
gw_gnd;
```

UG305-1.0 46(77)

```
ADDSUB_i <= gw_gnd & gw_gnd;
CLK_i <= gw_gnd & clk;
CE i <= gw gnd & ce;
RESET_i <= gw_gnd & reset;
multalu27x18 inst: MULTALU27X18
   GENERIC MAP (
       AREG CLK => "CLK0",
       AREG CE => "CE0",
       AREG RESET => "RESETO",
       BREG CLK => "CLK0",
       BREG CE => "CE0",
       BREG_RESET => "RESET0",
       DREG_CLK => "CLK0",
       DREG CE => "CE0",
       DREG_RESET => "RESET0",
       C_IREG_CLK => "CLK0",
       C IREG CE => "CE0",
       C IREG RESET => "RESETO",
       PSEL IREG CLK => "BYPASS",
       PSEL_IREG_CE => "CE0",
       PSEL IREG RESET => "RESETO",
       PADDSUB IREG CLK => "BYPASS",
       PADDSUB_IREG_CE => "CE0",
       PADDSUB_IREG_RESET => "RESET0",
       ADDSUB0_IREG_CLK => "BYPASS",
       ADDSUB0_IREG_CE => "CE0",
       ADDSUB0_IREG_RESET => "RESET0",
       ADDSUB1 IREG CLK => "BYPASS",
       ADDSUB1 IREG CE => "CE0",
       ADDSUB1_IREG_RESET => "RESET0",
```

UG305-1.0 47(77)

```
CSEL IREG CLK => "BYPASS",
CSEL IREG CE => "CE0",
CSEL IREG RESET => "RESET0",
CASISEL_IREG_CLK => "BYPASS",
CASISEL IREG CE => "CE0",
CASISEL IREG RESET => "RESETO",
ACCSEL IREG CLK => "BYPASS",
ACCSEL IREG CE => "CE0",
ACCSEL IREG RESET => "RESETO",
PREG CLK => "BYPASS",
PREG CE => "CE0",
PREG RESET => "RESETO",
ADDSUB0_PREG_CLK => "BYPASS",
ADDSUB0 PREG CE => "CE0",
ADDSUB0 PREG RESET => "RESET0",
ADDSUB1_PREG_CLK => "BYPASS",
ADDSUB1_PREG_CE => "CE0",
ADDSUB1 PREG RESET => "RESET0",
CSEL PREG CLK => "BYPASS",
CSEL PREG CE => "CE0",
CSEL PREG RESET => "RESET0",
CASISEL PREG CLK => "BYPASS",
CASISEL PREG CE => "CE0",
CASISEL_PREG_RESET => "RESET0",
ACCSEL_PREG_CLK => "BYPASS",
ACCSEL PREG CE => "CE0",
ACCSEL PREG RESET => "RESETO",
C_PREG_CLK => "CLK0",
C PREG CE => "CE0",
C PREG RESET => "RESET0",
FB PREG EN => "FALSE",
```

UG305-1.0 48(77)

```
SOA_PREG_EN => "FALSE",
   OREG_CLK => "CLK0",
   OREG CE => "CE0",
   OREG_RESET => "RESET0",
   MULT RESET MODE => "SYNC",
   PRE LOAD => X"000000000000",
   DYN P SEL => "FALSE",
   P SEL => '0',
   DYN P ADDSUB => "FALSE",
   P ADDSUB => '0',
   DYN A SEL => "FALSE",
   A SEL => '0',
   DYN_ADD_SUB_0 => "FALSE",
   ADD_SUB_0 \Rightarrow '0'
   DYN_ADD_SUB_1 => "FALSE",
   ADD_SUB_1 => '0',
   DYN_C_SEL => "FALSE",
   C SEL => '1',
   DYN CASI SEL => "FALSE",
   CASI SEL => '1',
   DYN_ACC_SEL => "FALSE",
   ACC SEL => '0',
   MULT12X12 EN => "FALSE"
PORT MAP (
   DOUT => dout,
   CASO => caso,
   SOA => soa,
   A => A i,
   B \Rightarrow b,
   C => c
```

UG305-1.0 49(77)

)

```
D => d,

SIA => SIA_i,

CASI => casi,

ACCSEL => gw_gnd,

CASISEL => gw_gnd,

ASEL => gw_gnd,

PSEL => gw_gnd,

CSEL => gw_gnd,

ADDSUB => ADDSUB_i,

PADDSUB => gw_gnd,

CLK => CLK_i,

CE => CE_i,

RESET => RESET_i

);
```

4.3 MULTADDALU

4.3.1 MULTADDALU12X12

MULTADDALU 模式实现两个 12 x 12 乘法器输出经过 48-bit ALU 运算,对应原语为 MULTADDALU12x12。

MULTADDALU12x12 有四种运算模式:

$$DOUT = A0 * B0 \pm A1 * B1$$

$$DOUT = DOUT \pm (A0 * B0 \pm A1 * B1)$$

$$DOUT = CASI \pm A0 * B0 \pm A1 * B1$$

$$DOUT = CASI \pm (A0 * B0 \pm A1 * B1) + DOUT$$


原语介绍

MULTADDALU12x12(The Sum of Two 12x12 Multipliers with ALU) 是带 ALU 功能的 12x12 乘加器,实现 12 位的乘法求和后累加运算。

UG305-1.0 50(77)


逻辑结构示意图

图 4-7 MULTADDALU12X12 逻辑结构示意图



端口示意图

图 4-8 MULTADDALU12X12 端口示意图



UG305-1.0 51(77)

端口介绍

表 4-7 MULTADDALU12X12 端口介绍

端口	I/O	描述
A0[11:0]	Input	12-bit 数据输入信号 A0
B0[11:0]	Input	12-bit 数据输入信号 B0
A1[11:0]	Input	12-bit 数据输入信号 A1
B1[11:0]	Input	12-bit 数据输入信号 B1
CASI[47:0]	Input	自前一级 DSP 的 48-bit 级联输入信号
CASISEL	Input	48-bit ALU 的 CASI/0 的控制输入信号
ADDSUB[1:0]	Input	动态+/-控制输入信号
ACCSEL	Input	48-bit ALU 的 DOUT/PRE_LOAD 的控制输入信号
CLK[1:0]	Input	时钟输入信号
CE[1:0]	Input	时钟使能信号
RESET[1:0]	Input	复位输入信号
DOUT[53:0]	Output	数据输出信号
CASO[54:0]	Output	48-bit 级联输出信号

参数介绍

表 4-8 MULTADDALU12X12 参数介绍

参数	范围	默认	描述
			输入 A0 寄存器时钟控制信号
			● BYPASS: 旁路模式;
A0REG CLK	BYPASS, CLK0,	BYPASS	● CLK0: 寄存器模式,寄存器时钟控制信号
AUNEO_OEN	CLK1	BITAGO	来自 CLK[0];
			● CLK1: 寄存器模式,寄存器时钟控制信号
			来自 CLK[1]。
	CE0, CE1	CE0	输入 A0 寄存器时钟使能控制信号
			● CE0: 寄存器时钟使能控制信号来自
A0REG_CE			CE[0];
			● CE1: 寄存器时钟使能控制信号来自
			CE[1]。
AOREG RESET	RESETO, RESET1	RESET0	输入 A0 寄存器复位控制信号
AUREG_RESET	RESEIU, RESEII	RESEIU	● RESET0: 寄存器复位控制信号来自

UG305-1.0 52(77)

参数	范围	默认	描述
			RESET[0]; ● RESET1: 寄存器复位控制信号来自 RESET[1]。
B0REG_CLK	BYPASS, CLK0, CLK1	BYPASS	输入 B0 寄存器时钟控制信号 ● BYPASS: 旁路模式 ● CLK0: 寄存器模式,寄存器时钟控制信号来自 CLK[0]; ● CLK1: 寄存器模式,寄存器时钟控制信号来自 CLK[1]。
B0REG_CE	CE0, CE1	CE0	输入 B0 寄存器时钟使能控制信号 ● CE0: 寄存器时钟使能控制信号来自 CE[0]; ● CE1: 寄存器时钟使能控制信号来自 CE[1]。
B0REG_RESET	RESET0, RESET1	RESET0	输入 B0 寄存器复位控制信号 ● RESET0: 寄存器复位控制信号来自 RESET[0]; ● RESET1: 寄存器复位控制信号来自 RESET[1]。
A1REG_CLK	BYPASS, CLK0, CLK1	BYPASS	输入 A1 寄存器时钟控制信号 ● BYPASS: 旁路模式; ● CLK0: 寄存器模式,寄存器时钟控制信号来自 CLK[0]; ● CLK1: 寄存器模式,寄存器时钟控制信号来自 CLK[1]。
A1REG_CE	CE0, CE1	CE0	输入 A1 寄存器时钟使能控制信号 ● CE0: 寄存器时钟使能控制信号来自 CE[0]; ● CE1: 寄存器时钟使能控制信号来自 CE[1]。
A1REG_RESET	RESET0, RESET1	RESET0	输入 A1 寄存器复位控制信号 ● RESET0: 寄存器复位控制信号来自 RESET[0]; ● RESET1: 寄存器复位控制信号来自 RESET[1]。
B1REG_CLK	BYPASS, CLK0, CLK1	CLK0	输入B1寄存器时钟控制信号 ● BYPASS: 旁路模式;

UG305-1.0 53(77)

参数	范围	默认	描述
			 CLK0: 寄存器模式,寄存器时钟控制信号来自 CLK[0]; CLK1: 寄存器模式,寄存器时钟控制信号来自 CLK[1]。
B1REG_CE	CEO, CE1	CE0	输入 B1 寄存器时钟使能控制信号 ● CE0: 寄存器时钟使能控制信号来自 CE[0]; ● CE1: 寄存器时钟使能控制信号来自 CE[1]。
B1REG_RESET	RESET0, RESET1	RESET0	输入 B1 寄存器复位控制信号 ● RESET0: 寄存器复位控制信号来自 RESET[0]; ● RESET1: 寄存器复位控制信号来自 RESET[1]。
ADDSUB0_IREG _CLK	BYPASS, CLK0, CLK1	BYPASS	输入 ADDSUB[0]寄存器时钟控制信号 ● BYPASS: 旁路模式; ● CLK0: 寄存器模式,寄存器时钟控制信号来自 CLK[0]; ● CLK1: 寄存器模式,寄存器时钟控制信号来自 CLK[1]。
ADDSUB0_IREG _CE	CE0, CE1	CE0	输入 ADDSUB[0]寄存器时钟使能控制信号 ● CE0: 寄存器时钟使能控制信号来自 CE[0]; ● CE1: 寄存器时钟使能控制信号来自 CE[1]。
ADDSUB0_IREG _RESET	RESET0, RESET1	RESET0	输入 ADDSUB[0]寄存器复位控制信号 ● RESET0: 寄存器复位控制信号来自 RESET[0]; ● RESET1: 寄存器复位控制信号来自 RESET[1]。
ADDSUB1_IREG _CLK	BYPASS, CLK0, CLK1	BYPASS	输入 ADDSUB[1]寄存器时钟控制信号 ● BYPASS: 旁路模式; ● CLK0: 寄存器模式,寄存器时钟控制信号来自 CLK[0]; ● CLK1: 寄存器模式,寄存器时钟控制信号来自 CLK[1]。
ADDSUB1_IREG	CE0, CE1	CE0	输入 ADDSUB[1]寄存器时钟使能控制信号

UG305-1.0 54(77)

参数	范围	默认	描述
_CE			 CE0: 寄存器时钟使能控制信号来自CE[0]; CE1: 寄存器时钟使能控制信号来自CE[1]。
ADDSUB1_IREG _RESET	RESETO, RESET1	RESET0	输入 ADDSUB[1]寄存器复位控制信号 ● RESET0: 寄存器复位控制信号来自 RESET[0]; ● RESET1: 寄存器复位控制信号来自 RESET[1]。
ADDSUB0_PRE G_CLK	BYPASS, CLK0, CLK1	BYPASS	输入 ADDSUB[0] Pipeline 寄存器时钟控制信号 ■ BYPASS: 旁路模式; ■ CLK0: 寄存器模式, 寄存器时钟控制信号来自 CLK[0]; ■ CLK1: 寄存器模式, 寄存器时钟控制信号来自 CLK[1]。
ADDSUB0_PRE G_CE	CE0, CE1	CE0	 输入 ADDSUB[0] Pipeline 寄存器时钟使能控制信号 ● CE0: 寄存器时钟使能控制信号来自CE[0]; ● CE1: 寄存器时钟使能控制信号来自CE[1]。
ADDSUB0_PRE G_RESET	RESET0.RESET1	RESET0	输入 ADDSUB[0] Pipeline 寄存器复位控制信号 ● RESET0: 寄存器复位控制信号来自 RESET[0]; ● RESET1: 寄存器复位控制信号来自 RESET[1]。
ADDSUB1_PRE G_CLK	BYPASS, CLK0, CLK1	BYPASS	 输入 ADDSUB[1] Pipeline 寄存器时钟控制信号 ● BYPASS: 旁路模式; ● CLK0: 寄存器模式,寄存器时钟控制信号来自 CLK[0]; ● CLK1: 寄存器模式,寄存器时钟控制信号来自 CLK[1]。
ADDSUB1_PRE G_CE	CEO, CE1	CE0	输入 ADDSUB[1] Pipeline 寄存器时钟使能控制信号 ■ CE0: 寄存器时钟使能控制信号来自

UG305-1.0 55(77)

参数	范围	默认	描述
			CE[0]; ■ CE1: 寄存器时钟使能控制信号来自 CE[1]。
ADDSUB1_PRE G_RESET	RESETO, RESET1	RESET0	输入 ADDSUB[1] Pipeline 寄存器复位控制信号 ■ RESET0: 寄存器复位控制信号来自 RESET[0]; ■ RESET1: 寄存器复位控制信号来自 RESET[1]。
CASISEL_IREG_ CLK	BYPASS, CLK0, CLK1	BYPASS	输入 CASISEL 寄存器时钟控制信号 ● BYPASS: 旁路模式; ● CLK0: 寄存器模式,寄存器时钟控制信号来自 CLK[0]; ● CLK1: 寄存器模式,寄存器时钟控制信号来自 CLK[1]。
CASISEL_IREG_ CE	CE0, CE1	CE0	输入 CASISEL 寄存器时钟使能控制信号 ● CE0: 寄存器时钟使能控制信号来自 CE[0]; ● CE1: 寄存器时钟使能控制信号来自 CE[1]。
CASISEL_IREG_ RESET	RESETO, RESET1	RESET0	输入 CASISEL 寄存器复位控制信号 ● RESET0: 寄存器复位控制信号来自 RESET[0]; ● RESET1: 寄存器复位控制信号来自 RESET[1]。
CASISEL_PREG _CLK	BYPASS, CLK0, CLK1	BYPASS	输入 CASISEL Pipeline 寄存器时钟控制信号 ● BYPASS: 旁路模式;● CLK0: 寄存器模式,寄存器时钟控制信号来自 CLK[0]。● CLK1: 寄存器模式,寄存器时钟控制信号来自 CLK[1]。
CASISEL_PREG _CE	CE0, CE1	CE0	 输入 CASISEL Pipeline 寄存器时钟使能控制信号 ● CE0: 寄存器时钟使能控制信号来自CE[0]; ● CE1: 寄存器时钟使能控制信号来自CE[1]。

UG305-1.0 56(77)

参数	范围	默认	描述
CASISEL_PREG _RESET	RESET0, RESET1	RESET0	输入 CASISEL Pipeline 寄存器复位控制信号 ● RESET0: 寄存器复位控制信号来自 RESET[0];● RESET1: 寄存器复位控制信号来自 RESET[1]。
ACCSEL_IREG_ CLK	BYPASS, CLK0, CLK1	BYPASS	输入 ACCSEL 寄存器时钟控制信号 ● BYPASS: 旁路模式; ● CLK0: 寄存器模式,寄存器时钟控制信号来自 CLK[0]; ● CLK1: 寄存器模式,寄存器时钟控制信号来自 CLK[1]。
ACCSEL_IREG_ CE	CE0, CE1	CE0	输入 ACCSELSEL 寄存器时钟使能控制信号 ● CE0: 寄存器时钟使能控制信号来自 CE[0]: ● CE1: 寄存器时钟使能控制信号来自 CE[1]。
ACCSEL_IREG_ RESET	RESET0, RESET1	RESET0	输入 ACCSEL 寄存器复位控制信号 ● RESET0: 寄存器复位控制信号来自 RESET[0]; ● RESET1: 寄存器复位控制信号来自 RESET[1]。
ACCSEL_PREG_ CLK	BYPASS, CLK0, CLK1	BYPASS	输入 ACCSEL Pipeline 寄存器时钟控制信号 ● BYPASS: 旁路模式;● CLK0: 寄存器模式,寄存器时钟控制信号来自 CLK[0];● CLK1: 寄存器模式,寄存器时钟控制信号来自 CLK[1]。
ACCSEL_PREG_ CE	CE0, CE1	CE0	 输入 ACCSEL Pipeline 寄存器时钟使能控制信号 ● CE0: 寄存器时钟使能控制信号来自CE[0]; ● CE1: 寄存器时钟使能控制信号来自CE[1]。
ACCSEL_PREG_ RESET	RESET0, RESET1	RESET0	输入 ACCSEL Pipeline 寄存器复位控制信号 ● RESET0: 寄存器复位控制信号来自 RESET[0]; ● RESET1: 寄存器复位控制信号来自

UG305-1.0 57(77)

参数	范围	默认	描述
			RESET[1]。
PREG0_CLK	BYPASS, CLK0, CLK1	BYPASS	 Mult0 Pipeline 寄存器时钟控制信号. ● BYPASS: 旁路模式; ● CLK0: 寄存器模式,寄存器时钟控制信号来自 CLK[0]; ● CLK1: 寄存器模式,寄存器时钟控制信号来自 CLK[1]。
PREG0_CE	CE0, CE1	CE0	 Mult0 Pipeline 寄存器时钟使能控制信号 ● CE0: 寄存器时钟使能控制信号来自 CE[0]; ● CE1: 寄存器时钟使能控制信号来自 CE[1]。
PREG0_RESET	RESET0, RESET1	RESET0	Mult0 Pipeline 寄存器复位控制信号 ● RESET0: 寄存器复位控制信号来自 RESET[0]; ● RESET1: 寄存器复位控制信号来自 RESET[1]。
PREG1_CLK	BYPASS, CLK0, CLK1	BYPASS	Mult1 Pipeline 寄存器时钟控制信号 ● BYPASS: 旁路模式;● CLK0: 寄存器模式,寄存器时钟控制信号来自 CLK[0];● CLK1: 寄存器模式,寄存器时钟控制信号来自 CLK[1]。
PREG1_CE	CE0, CE1	CE0	 Mult1 Pipeline 寄存器时钟使能控制信号 ● CE0: 寄存器时钟使能控制信号来自 CE[0]; ● CE1: 寄存器时钟使能控制信号来自 CE[1]。
PREG1_RESET	RESET0, RESET1	RESET0	Mult1 Pipeline 寄存器复位控制信号 ● RESET0: 寄存器复位控制信号来自 RESET[0]; ● RESET1: 寄存器复位控制信号来自 RESET[1]。
FB_PREG_EN	FALSE, TRUE	FALSE	反馈输出 Pipeline 寄存器模式控制参数 ● FALSE: 旁路模式; ● TRUE: 该寄存器使能,控制信号 clk/ce/reset 与 OREG 一致。

UG305-1.0 58(77)

参数	范围	默认	描述
OREG_CLK	BYPASS, CLK0, CLK1	BYPASS	输出寄存器时钟控制信号 ● BYPASS: 旁路模式;● CLK0: 寄存器模式,寄存器时钟控制信号来自 CLK[0];● CLK1: 寄存器模式,寄存器时钟控制信号来自 CLK[1]。
OREG_CE	CE0, CE1	CE0	输出寄存器时钟使能控制信号 ● CE0: 寄存器时钟使能控制信号来自 CE[0]: ● CE1: 寄存器时钟使能控制信号来自 CE[1]。
OREG_RESET	RESETO, RESET1	RESET0	输出寄存器复位控制信号 ● RESET0: 寄存器复位控制信号来自 RESET[0]; ● RESET1: 寄存器复位控制信号来自 RESET[1]。
MULT_RESET_M ODE	SYNC, ASYNC	SYNC	同步或异步
PRE_LOAD	48bits value	48'h0	PRE_LOAD 初始化值
ADD_SUB_0	1'b0,1'b1	1'b0	静态控制 M0/0 的加/减选择 1'b0: 加1'b1: 减
DYN_ADD_SUB_ 0	FALSE, TRUE	FALSE	 动态控制 M0/0 的加/减选择 ● FALSE: 由 ADD_SUB_0 静态控制 M0/0 的加/减选择; ● TRUE: 由输入 ADDSUB[0]动态控制 M0/0 的加/减选择。
ADD_SUB_1	1'b0,1'b1	1'b0	静态控制 M1/0 的加/减选择 ■ 1'b0: 加 ■ 1'b1: 减
DYN_ADD_SUB_ 1	FALSE, TRUE	FALSE	 动态控制 M1/0 的加/减选择 ● FALSE: 由 ADD_SUB_1 静态控制 M1/0 的加/减选择; ● TRUE: 由输入 ADDSUB[1]动态控制 M1/0 的加/减选择。
CASI_SEL	1'b0, 1'b1	1'b0	静态控制 CASI/0 选择

UG305-1.0 59(77)

参数	范围	默认	描述
			• 1'b0: 0
			• 1'b1: CASI
			动态控制 CASI/0 选择
DYN_CASI_SEL	FALSE, TRUE	FALSE	● FALSE: 由 CASI_SEL 静态控制 CASI/0 选择;
			● TRUE: 由输入 CASISEL 动态控制 CASI/0 选择。
			静态控制 PRE_LOAD/DOUT 选择.
ACC_SEL	1'b0, 1'b1	1'b0	• 1'b0: PRE_LOAD
			● 1'b1: 反馈的 DOUT
			动态控制 PRE_LOAD/DOUT 选择
			● FALSE: 由 ACC_SEL 静态控制
DYN_ACC_SEL	FALSE, TRUE	FALSE	PRE_LOAD/DOUT 选择
			● TRUE: 由输入 ACCSEL 动态控制
			PRE_LOAD/DOUT 选择

原语例化

可以直接实例化原语,也可以通过 IP Core Generator 工具产生,具体可参考第5章 IP 调用。

Verilog 例化:

```
MULTADDALU12X12 multaddalu12x12_inst (
```

.DOUT(dout),

.CASO(caso),

.A0(a0),

.B0(b0),

.A1(a1),

.B1(b1),

.CASI(casi),

.ACCSEL(gw_gnd),

.CASISEL(gw_gnd),

.ADDSUB({gw_gnd,gw_gnd}),

.CLK({gw_gnd,clk}),

.CE({gw_gnd,ce}),

UG305-1.0 60(77)

.RESET({gw_gnd,reset})

```
);
defparam multaddalu12x12_inst.A0REG_CLK = "CLK0";
defparam multaddalu12x12 inst.A0REG CE = "CE0";
defparam multaddalu12x12 inst.A0REG RESET = "RESETO";
defparam multaddalu12x12 inst.A1REG CLK = "CLK0";
defparam multaddalu12x12 inst.A1REG CE = "CE0";
defparam multaddalu12x12 inst.A1REG RESET = "RESET0";
defparam multaddalu12x12 inst.B0REG CLK = "CLK0";
defparam multaddalu12x12 inst.B0REG CE = "CE0";
defparam multaddalu12x12 inst.B0REG RESET = "RESET0";
defparam multaddalu12x12 inst.B1REG CLK = "CLK0";
defparam multaddalu12x12 inst.B1REG CE = "CE0";
defparam multaddalu12x12 inst.B1REG RESET = "RESET0";
defparam multaddalu12x12 inst.ACCSEL IREG CLK = "BYPASS";
defparam multaddalu12x12 inst.ACCSEL IREG CE = "CE0";
defparam multaddalu12x12 inst.ACCSEL IREG RESET = "RESET0";
defparam multaddalu12x12 inst.CASISEL IREG CLK = "BYPASS";
defparam multaddalu12x12 inst.CASISEL IREG CE = "CE0";
defparam multaddalu12x12 inst.CASISEL IREG RESET = "RESET0";
defparam multaddalu12x12 inst.ADDSUB0 IREG CLK = "BYPASS";
defparam multaddalu12x12 inst.ADDSUB0 IREG CE = "CE0";
defparam multaddalu12x12_inst.ADDSUB0_IREG_RESET = "RESET0";
defparam multaddalu12x12_inst.ADDSUB1_IREG_CLK = "BYPASS";
defparam multaddalu12x12 inst.ADDSUB1 IREG CE = "CE0";
defparam multaddalu12x12 inst.ADDSUB1 IREG RESET = "RESET0";
defparam multaddalu12x12_inst.PREG0_CLK = "BYPASS";
defparam multaddalu12x12 inst.PREG0 CE = "CE0";
defparam multaddalu12x12 inst.PREG0 RESET = "RESET0";
defparam multaddalu12x12 inst.PREG1 CLK = "BYPASS";
```

UG305-1.0 61(77)

```
defparam multaddalu12x12 inst.PREG1 CE = "CE0";
 defparam multaddalu12x12 inst.PREG1 RESET = "RESET0";
 defparam multaddalu12x12 inst.FB PREG EN = "FALSE";
 defparam multaddalu12x12_inst.ACCSEL_PREG_CLK = "BYPASS";
 defparam multaddalu12x12 inst.ACCSEL PREG CE = "CE0";
 defparam multaddalu12x12 inst.ACCSEL PREG RESET = "RESET0";
 defparam multaddalu12x12 inst.CASISEL PREG CLK = "BYPASS";
 defparam multaddalu12x12 inst.CASISEL PREG CE = "CE0";
 defparam multaddalu12x12 inst.CASISEL PREG RESET = "RESET0":
 defparam multaddalu12x12 inst.ADDSUB0 PREG CLK = "BYPASS";
 defparam multaddalu12x12 inst.ADDSUB0 PREG CE = "CE0";
 defparam multaddalu12x12 inst.ADDSUB0 PREG RESET =
"RESET0":
 defparam multaddalu12x12 inst.ADDSUB1 PREG CLK = "BYPASS";
 defparam multaddalu12x12 inst.ADDSUB1 PREG CE = "CE0";
 defparam multaddalu12x12 inst.ADDSUB1 PREG RESET =
"RESET0":
 defparam multaddalu12x12 inst.OREG CLK = "CLK0";
 defparam multaddalu12x12 inst.OREG CE = "CE0";
 defparam multaddalu12x12 inst.OREG RESET = "RESET0";
 defparam multaddalu12x12 inst.MULT RESET MODE = "SYNC";
 defparam multaddalu12x12 inst.PRE LOAD = 48'h000000000000;
 defparam multaddalu12x12 inst.DYN ADD SUB 0 = "FALSE";
 defparam multaddalu12x12 inst.ADD SUB 0 = 1'b0;
 defparam multaddalu12x12 inst.DYN ADD SUB 1 = "FALSE";
 defparam multaddalu12x12 inst.ADD SUB 1 = 1'b0;
 defparam multaddalu12x12 inst.DYN CASI SEL = "FALSE";
 defparam multaddalu12x12 inst.CASI SEL = 1'b1;
 defparam multaddalu12x12 inst.DYN ACC SEL = "FALSE";
 defparam multaddalu12x12 inst.ACC SEL = 1'b0;
```

VhdI 例化:

UG305-1.0 62(77)

COMPONENT MULTADDALU12X12

GENERIC (

```
A0REG CLK : string := "BYPASS";
A0REG_CE : string := "CE0";
A0REG RESET: string:= "RESET0";
A1REG CLK: string:="BYPASS";
A1REG CE: string:="CE0";
A1REG RESET: string:= "RESET0";
BOREG CLK: string := "BYPASS";
BOREG E: string := "CEO";
BOREG RESET: string := "RESETO";
B1REG CLK: string:= "BYPASS";
B1REG CE: string := "CE0";
B1REG RESET: string := "RESET0";
ACCSEL IREG CLK: string:="BYPASS";
ACCSEL_IREG_CE : string := "CE0";
ACCSEL IREG RESET: string:= "RESET0";
CASISEL IREG CLK: string:= "BYPASS";
CASISEL IREG CE : string := "CE0";
CASISEL IREG RESET: string:= "RESET0";
ADDSUB0 IREG CLK: string:= "BYPASS";
ADDSUB0 IREG CE : string := "CE0";
ADDSUB0 IREG RESET : string := "RESET0";
ADDSUB1_IREG_CLK : string := "BYPASS";
ADDSUB1_IREG_CE : string := "CE0";
ADDSUB1 IREG RESET: string := "RESET0";
PREG0 CLK: string := "BYPASS";
PREGO_CE : string := "CE0";
PREG0 RESET: string := "RESET0";
PREG1 CLK: string:="BYPASS";
PREG1 CE: string := "CE0";
```

UG305-1.0 63(77)

```
PREG1 RESET : string := "RESET0";
     FB PREG EN : string := "FALSE";
     ACCSEL PREG CLK: string := "BYPASS";
     ACCSEL_PREG_CE : string := "CE0";
     ACCSEL_PREG_RESET : string := "RESET0";
     CASISEL PREG CLK: string:= "BYPASS";
     CASISEL PREG CE: string := "CE0";
     CASISEL PREG RESET: string := "RESET0";
     ADDSUB0 PREG CLK: string:= "BYPASS";
     ADDSUB0 PREG CE : string := "CE0";
     ADDSUB0_PREG_RESET : string := "RESET0";
     ADDSUB1 PREG CLK: string:= "BYPASS";
     ADDSUB1 PREG CE: string:= "CE0";
     ADDSUB1 PREG RESET: string := "RESET0";
     OREG CLK: string:="BYPASS";
     OREG CE : string := "CE0";
     OREG RESET: string := "RESET0";
     MULT RESET MODE: string:= "SYNC";
     PRE LOAD : bit vector := X"00000000000";
     DYN ADD SUB 0 : string := "FALSE";
     ADD SUB 0 : bit := '0';
     DYN ADD SUB 1: string := "FALSE";
     ADD SUB 1: bit := '0';
     DYN_CASI_SEL : string := "FALSE";
     CASI SEL : bit := '0';
     DYN_ACC_SE : string := "FALSE";
     ACC SEL : bit := '0';
PORT (
   DOUT: out std logic vector(47 downto 0);
   CASO: out std logic vector(47 downto 0);
```

UG305-1.0 64(77)

);

```
A0: in std_logic_vector(11 downto 0);
            B0: in std_logic_vector(11 downto 0);
            A1: in std logic vector(11 downto 0);
            B1: in std_logic_vector(11 downto 0);
            CASI: in std logic vector(47 downto 0);
            ACCSEL: in std logic;
            CASISEL: in std logic;
            ADDSUB: in std logic vector(1 downto 0);
            CLK: in std logic vector(1 downto 0);
            CE: in std logic vector(1 downto 0);
            RESET: in std logic vector(1 downto 0)
        );
    end COMPONENT;
begin
    gw gnd <= '0';
    ADDSUB_i <= gw_gnd & gw_gnd;
    CLK i <= gw gnd & clk;
    CE i <= gw gnd & ce;
    RESET i <= gw gnd & reset;
    multaddalu12x12 inst: MULTADDALU12X12
        GENERIC MAP (
            A0REG_CLK => "CLK0",
            A0REG_CE => "CE0",
            A0REG_RESET => "RESET0",
            A1REG CLK => "CLK0",
            A1REG_CE => "CE0",
            A1REG RESET => "RESET0",
            B0REG_CLK => "CLK0",
            BOREG CE => "CEO",
```

UG305-1.0 65(77)

```
BOREG_RESET => "RESETO",
B1REG CLK => "CLK0",
B1REG CE => "CE0",
B1REG_RESET => "RESET0",
ACCSEL IREG CLK => "BYPASS",
ACCSEL IREG CE => "CE0",
ACCSEL IREG RESET => "RESETO",
CASISEL IREG CLK => "BYPASS",
CASISEL IREG CE => "CE0",
CASISEL IREG RESET => "RESETO",
ADDSUB0 IREG CLK => "BYPASS",
ADDSUB0 IREG CE => "CE0",
ADDSUB0_IREG_RESET => "RESET0",
ADDSUB1_IREG_CLK => "BYPASS",
ADDSUB1 IREG CE => "CE0",
ADDSUB1_IREG_RESET => "RESET0",
PREG0 CLK => "BYPASS",
PREG0 CE => "CE0",
PREG0 RESET => "RESET0",
PREG1 CLK => "BYPASS",
PREG1_CE => "CE0",
PREG1 RESET => "RESET0",
FB PREG EN => "FALSE",
ACCSEL_PREG_CLK => "BYPASS",
ACCSEL_PREG_CE => "CE0",
ACCSEL_PREG_RESET => "RESET0",
CASISEL PREG CLK => "BYPASS",
CASISEL_PREG_CE => "CE0",
CASISEL PREG RESET => "RESETO",
ADDSUB0_PREG_CLK => "BYPASS",
ADDSUB0 PREG CE => "CE0",
```

UG305-1.0 66(77)

4 DSP 原语 4.3 MULTADDALU

```
ADDSUB0_PREG_RESET => "RESET0",
   ADDSUB1_PREG_CLK => "BYPASS",
   ADDSUB1 PREG CE => "CE0",
   ADDSUB1_PREG_RESET => "RESET0",
   OREG CLK => "CLK0",
   OREG CE => "CE0",
   OREG RESET => "RESETO",
   MULT_RESET_MODE => "SYNC"
   PRE LOAD => X"000000000000",
   DYN ADD SUB 0 => "FALSE",
   ADD SUB 0 \Rightarrow 0',
   DYN ADD SUB 1 => "FALSE",
   ADD_SUB_1 => '0',
   DYN_CASI_SEL => "FALSE",
   CASI SEL => '1',
   DYN_ACC_SEL => "FALSE",
   ACC_SEL => '0',
)
PORT MAP (
   DOUT => dout,
   CASO => caso,
   A0 => a0,
   B0 => b0,
   A1 => a1,
   B1 => b1,
   CASI => casi,
   ACCSEL => gw_gnd,
   CASISEL => gw_gnd,
   ADDSUB => ADDSUB i,
   CLK => CLK i,
   CE \Rightarrow CE i,
```

UG305-1.0 67(77)

4 DSP 原语 4.3 MULTADDALU

RESET => RESET_i
);

UG305-1.0 68(77)

5 IP 调用 5.1 MULT

5 IP 调用

IP Core Generator 中 DSP 模块支持三种高云原语的产生: MULT、MULTALU、MULTADDALU。

5.1 MULT

MULT 实现乘法运算、基于乘法的预加减功能。在 IP Core Generator 界面中单击 "MULT",界面右侧会显示 MULT 的相关信息概要。

IP 配置

在 IP Core Generator 界面中双击"MULT",弹出 MULT 的"IP Customization"窗口,如图 5-1 所示。该窗口包括"File"配置框、"Multiplier"配置框和端口显示框图。

UG305-1.0 69(77)

5 IP 调用 5.1 MULT




图 5-1 MULT 的 IP Customization 窗口结构

- 1. File 配置框:用于配置产生的 IP 设计文件的相关信息。
 - Device: 显示已配置的 Device 信息:
 - Part Number: 显示已配置的 Part Number 信息;
 - Language: 配置产生的 IP 设计文件的硬件描述语言。选择右侧下 拉列表框,选择目标语言,支持 Verilog 和 VHDL;
 - Module Name: 配置产生的 IP 设计文件的 module name。在右侧 文本框可重新编辑模块名称。Module Name 不能与原语名称相同, 若相同,则报出 Error 提示;
 - File Name: 配置产生的 IP 设计文件的文件名。在右侧文本框可重新编辑文件名称:
 - Create In: 配置产生的 IP 设计文件的目标路径。可在右侧文本框中 重新编辑目标路径,也可通过文本框右侧选择按钮选择目标路径。
- 2. Multiplier 配置框:用于用户自定义配置 IP,Multiplier 配置框如图 5-1 所示。

UG305-1.0 70(77)

5 IP 调用 5.1 MULT

- Data Options: 配置数据选项。
 - 输入端口(Input A Width)最大数据位宽为 27;
 - 输入端口(Input B Width)最大数据位宽为 36;
 - 输入端口(Input D Width)最大数据位宽为 26;
 - 输出端口数据位宽(Output Width)无需用户配置,它会根据输入位宽自动调整位宽,例化时会根据位宽生成 MULT12X12,MULT27X36。
- Pre-addition Options: 配置预加选项。
 - "Enable PADD"配置 PADD;
 - "PADD SEL"选项配置 PADD 使能为动态控制或者静态控制;
 - "PADD ADDSUB"选项配置 PADD 预加减为动态控制或静态 控制:
 - 输出端口数据位宽(Output Width)无需用户配置,它会根据输入位宽自动调整位宽,例化时会根据位宽生成 MULT12X12,MULT27X36。
- Register Options: 配置寄存器工作模式。
 - "Reset Mode"选项配置 MULT 的复位模式,支持同步模式 "Synchronous"和异步模式 "Asynchronous";
 - "Input A Register"选项配置 Input A Register 的 clk、ce、reset 信号源。CLK 选项可配置为 Bypass、CLK0、CLK1,CE选项可配置为 CE0、CE1,RESET 选项可配置为 RESET0、RESET1;
 - "Input B Register"选项配置 Input B Register 的 clk、ce、reset 信号源。配置选项同上;
 - "Input D Register"选项配置 Input D Register 的 clk、ce、reset 信号源。配置选项同上:
 - "PSEL Input Register"选项配置 PSEL Input Register 的 clk、ce、reset 信号源。配置选项同上;
 - "PADDSUB Input Register"选项配置 PADDSUB Input Register 的 clk、ce、reset 信号源。配置选项同上;
 - "Pipeline Register"选项配置 Pipeline Register 的 clk、ce、reset 信号源。配置选项同上:
 - "Output Register"选项配置 Output Register 的 clk、ce、reset 信号源。配置选项同上:

UG305-1.0 71(77)

3. 端口显示框图:显示当前 IP Core 的配置结果示例框图,输入输出端口以及位宽根据 Options 配置实时更新,如图 5-1 所示。

IP 生成文件

IP 窗口配置完成后,产生以配置文件"File Name"命名的三个文件,以默认配置为例进行介绍:

- IP 设计文件 "gowin_mult.v" 为完整的 verilog 模块,根据用户的 IP 配置,产生实例化的 MULT;
- IP 设计使用模板文件 gowin_mult_tmp.v,为用户提供 IP 设计使用模板文件:
- IP 配置文件: "gowin_mult.ipc",用户可加载该文件对IP 进行配置。

注!

如配置中选择的语言是 VHDL,则产生的前两个文件名后缀为.vhd。

5.2 MULTALU


MULTALU 实现乘法、乘加、累加、乘累加、基于乘法/乘加/累加/乘累加的移位、基于乘法/乘加/累加/乘累加的级联、基于乘法/乘加/累加/乘累加的预加减等功能。在 IP Core Generator 界面中,单击 MULTALU,界面右侧会显示 MULTALU 的相关信息概要。

IP 配置

在 IP Core Generator 界面中,双击"MULTALU",弹出"IP Customization"窗口。该窗口包括"File"配置框,"Mode"、"Multiplier"、"C Operation"、"Cascade"、"Accumulation"、"Common"配置框,如图 5-2 所示。

UG305-1.0 72(77)

图 5-2 MULTALU 的 IP Customization 窗口结构



- 1. File 配置框:用于配置产生的 IP 设计文件的相关信息。MULTALU 的 File 配置框的使用和 MULT 模块的类似,请参考 <u>5.1 MULT</u>中的 File 配置框。
- 2. Mode 配置框:配置 MULTALU27X18 的运算模式。
 - Mode Options:配置 MULTALU27X18 的运算模式。可选择:
 - ±(A*B)
 - ±((A±D) *B)
 - ±(A*B) ± C
 - \pm ((A \pm D) *B) \pm C
 - Accum ±(A*B)
 - Accum ±((A±D) *B)
 - Accum ±(A*B) ± C
 - Accum \pm ((A \pm D) *B) \pm C

UG305-1.0 73(77)

- CASI ±(A*B)
- CASI ±((A±D) *B)
- CASI ±(A*B) ± C
- CASI \pm ((A \pm D) *B) \pm C
- Accum ±(A*B) +CASI
- Accum ±((A±D) *B) +CASI
- Accum ±(A*B) ± C +CASI
- Accum ±((A±D) *B) ± C +CASI
- 3. Multiplier 配置框:配置乘法器,包括 Data Options,Pre-addition Options,ASEL Option,ADDSUB0 Option,Shift Option,Register Options。
 - MULTALU 的 Data Options, Pre-addition Options, Register Options
 配置的使用和 MULT 模块的类似,请参考 5.1 MULT。
 - ASEL Option:配置 A,SIA 源选择的控制模式。
 - 支持动态控制 "Dynamic" 和静态控制 "Static"。
 - 控制模式为动态时, ASEL 输入端口使能。
 - 控制模式为静态时,可配置为 "Parallel"(选择 A)和 "Shift" (选择 SIA)
 - ADDSUB0 Option: 配置 M0/0 加/减选择的控制模式。
 - 支持动态控制 "Dynamic" 和静态控制 "Static"。
 - 控制模式为动态时,ADDSUB0输入端口使能。
 - 控制模式为静态时,可配置为 "add"(选择加)和 "sub"(选择减)
 - Shift Option: 使能 shift out 功能。
- 4. C Opreation 配置框:配置输入 C,包括 Data Options,CSEL Option,ADDSUB1 Option,Register Options。
 - MULTALU 的 Data Options,Register Options 配置的使用和 MULT 模块的类似,请参考 <u>5.1 MULT</u>。
 - CSEL Option:配置 C,0 源选择的控制模式。
 - 支持动态控制 "Dynamic" 和静态控制 "Static"。
 - ADDSUB1 Option: 配置 M1,C,0 加/减选择的控制模式。
 - 支持动态控制 "Dynamic" 和静态控制 "Static"。

UG305-1.0 74(77)

- 控制模式为动态时,ADDSUB1 输入端口使能。
- 控制模式为静态时,可配置为 "add"(选择加)和 "sub"(选择减)
- 5. Cascade 配置框:配置级联输入 CASI,包括 CASISEL Option,Register Options。
 - MULTALU 的 Register Options 配置的使用和 MULT 模块的类似,请参考 5.1 MULT。
 - CASISEL Option:配置 CASI,0源选择的控制模式。
 - 支持动态控制 "Dynamic"和静态控制 "Static"。
 - 控制模式为动态时, CASISEL 输入端口使能。
- 6. Accumulation 配置框: 配置 ACCSEL 和 PRE_LOAD,包括 ACCSEL Option,Initialization Option,Register Options。
 - MULTALU 的 Register Options 配置的使用和 MULT 模块的类似,请参考 <u>5.1 MULT</u>。
 - ACCSEL Option:配置 PRE_LOAD,输出反馈源选择的控制模式。
 - 支持动态控制 "Dynamic"和静态控制 "Static"。
 - 控制模式为动态时, ACCSEL 输入端口使能。
 - 控制模式为静态时,可配置为"PRE_LOAD"(选择 PRE_LOAD)和 DOUT(选择输出反馈)。
 - Initialization Option:设定 PRE LOAD 的初值。
 - Preload Value 的范围为 48'h0000000000000~48'hFFFFFFFFFFFFF
- 7. Common 配置框: 配置输出和复位模式,包括 Data Options,Register Options。
 - MULTALU 的 Data Options,Register Options 配置的使用和 MULT 模块的类似,请参考 <u>5.1 MULT</u>。
- 8. 端口显示框图:显示当前 IP Core 的配置结果示例框图,输入输出端口及其位宽根据 Options 配置实时更新,如图 5-2 所示。

IP 生成文件

IP 窗口配置完成后,产生以配置文件"File Name"命名的三个文件,以默认配置为例进行介绍:

● IP 设计文件 "gowin_multalu.v" 为完整的 verilog 模块,根据用户的 IP 配置,产生实例化的 MULTALU:

UG305-1.0 75(77)

5 IP 调用 5.3 MULTADDALU

● IP 设计使用模板文件 gowin_multalu_tmp.v,为用户提供 IP 设计使用模板文件;

● IP 配置文件: "gowin_multalu.ipc",用户可加载该文件对 IP 进行配置。

注!

如配置中选择的语言是 VHDL,则产生的前两个文件名后缀为.vhd。


5.3 MULTADDALU

MULTADDALU 实现乘法器二次求和或累加功能。在 IP Core Generator 界面中,选择 Hard Module 中的 DSP 模块部分,单击 "MULTADDALU",界面右侧会显示 MULTADDALU 的相关信息概要。

IP 配置

在 IP Core Generator 界面中,双击"MULTADDALU",弹出 MULTADDALU 的"IP Customization"窗口。该窗口包括"File"配置框、"Options"配置框和端口显示框图,如图 5-3 所示。

图 5-3 MULTADDALU 的 IP Customization 窗口结构



UG305-1.0 76(77)

5 IP 调用 5.3 MULTADDALU

1. File 配置框:用于配置产生的 IP 设计文件的相关信息。MULTADDALU的 File 配置框的使用和 MULT 模块的类似,请参考 <u>5.1 MULT</u>中的 File 配置框。

- 2. Mode Option:配置 MULTADDALU 的运算模式。可选择:
 - \pm (A0 * B0) \pm (A1 * B1)
 - CASI \pm (A0 * B0) \pm (A1 * B1)
 - Accum \pm (A0 * B0) \pm (A1 * B1)
 - Accum \pm CASI \pm (A0 * B0) \pm (A1 * B1)
- 3. Multiplier Sum, Cascade, Accumulation, Common 配置框里的参数的配置与 MULTALU 里的配置类似,请参考 5.2 MULTALU 中的配置框。
- 4. 端口显示框图:显示当前 IP Core 的配置结果示例框图,输入输出端口及其位宽根据 Options 配置实时更新,如图 5-3 所示。

IP 生成文件

IP 窗口配置完成后,产生以配置文件"File Name"命名的三个文件,以默认配置为例进行介绍:

- IP 设计文件 "gowin_multaddalu.v" 为完整的 verilog 模块,根据用户的 IP 配置,产生实例化的 MULTADDALU;
- IP 设计使用模板文件 gowin_multaddalu_tmp.v,为用户提供 IP 设计使用模板文件:
- IP 配置文件: "gowin_multaddalu.ipc",用户可加载该文件对 IP 进行配置。

注!

如配置中选择的语言是 VHDL,则产生的前两个文件名后缀为.vhd。

UG305-1.0 77(77)

