

## 전자회로

- 문 1. 일반적인 트랜지스터의 설명으로 옳은 것은?
  - ① MOSFET는 일반적으로 cutoff, triode, saturation 영역이 존재한다
  - ② MOSFET 단자는 5개 이상의 옴 접촉(ohmic contact) 연결 단자를 가진다.
  - ③ BJT는 전자(electron) 또는 홀(hole)의 단일 캐리어에 의해서 동작한다.
  - ④ MOSFET는 입력과 출력이 동일하게 연결된다.
- 문 2. 다음 브릿지 정류회로에서 출력 리플(ripple)전압,  $V_r$ 을 표현한 식으로 옳은 것은? (단, 모든 다이오드의 순방향 전압강하는  $V_{D}$ 이다)



- $① V_r = \frac{V_p V_D}{R_I C_1 f_{in}}$


- 문 3. 다음 중간탭(center-tap) 전파 정류회로에 대한 설명으로 옳은 것만을 모두 고른 것은? (단, 입력전압 $(V_i)$ 의 주파수는 60[Hz]이고 피크 값은 100[V]이다. 또한 다이오드가 순방향 바이어스될 때 장벽전위는 0.7[V]이다)




- $\neg$ . 정상적인 동작 상태에서 출력전압( $V_o$ )의 주파수는 60 [Hz]이다.
- $\mathsf{L} . \$  부하에 걸리는 출력전압의 피크 값은  $\mathsf{49.3}[V]$ 이다.
- $\Box$ . 입력신호가 음(-)의 반주기 동안  $D_1$ 에 역방향 피크 전압(PIV)은 49.3[V]가 걸린다.
- ㄹ. 다이오드 한 개가 개방(open) 고장이면 출력전압은 60[Hz]의 정류된 전압파형(맥동파)이 나타난다.
- ① 7, ∟
- ② 7. □
- ③ ∟, ⊒

④ ⊏, ≥

문 4. 다음 회로에서 전압 증폭비  $\left(\frac{V_o}{V_c}\right)$ 값은? (단, 연산 증폭기는 이상적이라고 가정한다)




- 문 5. 다음 트랜지스터는 활성(active)영역에서 동작하도록 바이어스 되어 있다. 입력임피던스  $Z_{in}$ 으로 옳은 것은? (단, 바이어스 회로들은 생략되어 있다. Early effect는 고려하지 않고, 트랜지스터의 활성 영역에서의 파라미터, 전달컨덕턴스 $(g_m)$ , 소신호 입력저항 $(r_\pi)$ , 소신호 이미터저항 $(r_e)$ . 공통이미터 전류이득 $(\beta)$ 을 이용하여 나타내도록 한다)




 $3r_{\pi}$ 

- 문 6. 일반적인 CMOS 공정을 사용하여 구현한 회로에서 발생할 수 있는 latch-up 현상에 대한 설명으로 옳은 것은?
  - ① 반도체 집적회로를 위한 레이아웃(layout)에서 PMOS와 NMOS 트랜지스터를 가능한 한 근접하게 배열하고, 또한 PMOS와 NMOS의 drain 면적을 넓게 할수록 latch-up 현상 발생 가능성은 줄어든다.
  - ② Latch-up 현상은 CMOS 반도체 공정을 사용하여 회로를 구현할 때 생기는 기생 bipolar 트랜지스터들의 상호작용으로 발생한다.
  - ③ PMOS와 NMOS 트랜지스터로 구현된 회로의 입/출력 신호가 빠른 rising과 falling 시간을 갖도록 설계하면 latch-up 현상은 발생하지 않는다.
  - ④ Latch-up 현상이 발생하면 회로의 동작속도가 크게 증가 하므로 성능면에서 긍정적인 측면도 많다.

문 7. 다음 MOSFET 바이어스 회로에서 트랜지스터  $M_1$ 은 포화(saturation) 영역에서 동작한다. 문턱전압  $V_{TH}=1[V]$ , 소자 공정 파라미터  $k_n\!\!\left(\!\!\begin{array}{c} W \\ L \end{array}\!\!\right)\!\!=\!1[mA/V^2]$ 일 때,  $V_{G\!S}$  전압[V]은? (단,  $k_n$ 은 공정 전달컨덕턴스 파라미터(process transconductance parameter)이고,  $k_n = \mu_n C_{ox}$ 이며, channel length modulation 및 body effect는 무시한다)




문 8. 다음은 무슨 논리 회로인가? (단, 정논리로 해석한다)




① AND ③ OR

- ④ NOR
- 문 9. 다음 회로가 공통소스(common-source) 증폭기로 동작하기 위해서 트랜지스터  $M_1$ 이 포화(saturation) 영역에 있다. 소신호 전압 이득이 -10이 되기 위한 저항  $R_D[k\Omega]$ 와 입력 전압  $V_i$ 의 소신호 성분의 진폭 A가 가질 수 있는 최댓값은? (단, 입력 전압은  $V_i = (1 + A\cos\omega t)[V]$ , 트랜지스터  $M_1$ 의 문턱 전압은 0.5[V],  $V_{DD} = 3[V]$ ,  $M_1$ 의 전달컨덕턴스(transconductance)는 10[mA/V], 포화(saturation) 영역에 있을 때  $M_1$ 에 흐르는 전류는 1[mA]이다)



	$R_D$	<u>A</u> 의 죄댓삾
1	1	1.5/11
2	1.5	1.5/11
3	1	1.5/10
4	1.5	1.5/10


문 10. 다음 DC-DC 컨버터 회로에서  $V_i = 15[V], V_o = 5[V], f_s =$  $33[k\text{Hz}], L=600[\mu H]$ 일 때,  $Q_1$ 의 on/off 시비율(duty cycle) D[%]와 인덕터 전류의 리플값  $\Delta i[A]$  값은? (단,  $f_s$ 는 트랜지스터 제어회로의 스위칭 주파수이다)



문 11. DSB-LC 진폭변조(AM)에서 반송파  $V_c = 20\sin(2\pi 10^7 t)[V]$ , 신호파  $V_s = 15\sin(2\pi 10^5 t)[V]$ 인 경우 변조지수(m)[%], 상측파 주파수 $(f_{II})$ [MHz] 및 하측파 주파수 $(f_{II})$ [MHz]는?

	$\underline{m}$	$\underline{f}_U$	$f_L$
1	70	1.01	0.99
2	70	10.1	9.9
3	75	1.01	0.99
4	75	10.1	9.9


- 문 12. 슈미트 트리거(Schmitt Trigger)의 동작에 대한 설명으로 옳지 않은 것은?
  - ① 입력 신호에 인가되는 잡음의 영향을 줄이기 위해 사용될 수 있다.
  - ② 오실레이터(oscillator) 회로에 슈미트 트리거를 이용할 수 있다.
  - ③ 슈미트 트리거의 입력과 출력 특성은 히스테리시스(hysteresis) 성질을 갖는다.
  - ④ 여러 개의 입력 중 클럭 신호에 트리거된 하나의 입력을 선택하는 회로에 주로 사용된다.
- 문 13. 캐스코드(cascode) 증폭기의 전압이득으로 옳은 것은?



- ①  $-g_{m1}[(g_{m2}r_{o2}r_{o1}) \parallel (g_{m3}r_{o3}r_{o4})]$
- $\bigcirc -g_{m1}g_{m2}r_{o1}r_{o2}$
- $3 g_{m1}g_{m3}r_{o3}r_{o4}$

- 문 14. n-채널 MOSFET이 포화영역(saturation region)에서 동작할 때 I-V 특성은  $I_D = \frac{1}{2} k_n \frac{W}{I} (V_{GS} - V_{TH})^2$ 으로 나타낼 수 있다. 이 때 MOSFET의 전달컨덕턴스(transconductance)  $g_m$ 으로 옳은 것은? (단,  $k_n$ 은 공정 전달컨덕턴스 파라미터이고,  $k_n = \mu_n C_{ox}$ 이다)
  - ①  $\sqrt{2k_n \frac{W}{L}I_D}$
- $2 \sqrt{\frac{1}{2}k_n \frac{W}{L}I_D}$

- 문 15. CMOS를 이용한 다음 그림과 같은 회로에서 입력단자  $(V_A) = 1010$ , 입력단자 $(V_B) = 0011$ 의 각 입력값이 동시에 순차적으로 인가될 때, 출력전압의 상태값으로 옳은 것은? (단, 상태값 0=0[V], 상태값  $1=V_{DD}$  이다)




① 1101


2 1011

3 0100

- 4 0010
- 문 16. 다음 회로의 논리함수로 옳은 것은?




- ①  $\overline{(A+D)(B+C)}$
- $\bigcirc$   $\overline{(A+B)(C+D)}$
- $\Im \overline{AD+BC}$
- 문 17. 다음 회로에서 트랜지스터가 포화 영역에 바이어스 되어 있다고 가정할 때, 4개의 커패시터 중 고주파 영역에서 전압 이득  $\left( rac{V_o}{V_c} 
  ight)$ 을 증가시키는 것은?




①  $C_1$ 

 $\bigcirc$   $\bigcirc$   $\bigcirc$ 


문 18. 다음 회로에서 연산증폭기 이득이 100,000이고,  $R_1 = 1.8[k\Omega]$ ,  $R_2 = 200 [\Omega]$ 일 때 증폭기 이득은?



문 19. 다음 공통소스(common-source) 증폭회로의 고주파 영역 해석에서 입력 및 출력 등가 커패시턴스  $C_{in}[pF]$ 과  $C_{out}[pF]$ 의 값은? (단,  $g_m = 1000 [\mu S]$ ,  $C_{qd} = 4 [pF]$ ,  $C_{qs} = 5 [pF]$ ,  $C_{ds} = 0 [pF]$ 



문 20.  $V_{DD} = 5[V]$ 이고 MOSFET  $Q_1$ 의  $k_n \left(\frac{W}{L}\right) = 0.8[mA/V^2]$ 이며 문턱전압  $V_{T\!H}\!=\!1[V]$ 이고 MOSFET  $Q_{\!1}$ 의 게이트 폭  $W_{\!1}$ 과 MOSFET  $Q_2$ 의 게이트 폭  $W_2$ 의 비가  $\frac{W_2}{W_2}$ = 10일 때,  $I_o=1[mA]$ 이 되도록 하는 저항  $R[k\Omega]$ 은? (단,  $k_n$ 은 공정 전달 컨덕턴스 파라미터이고,  $k_n = \mu_n C_{ox}$ 이다)



- ① 15
- ③ 35

45