



전자회로


- 문 1. 정현파 발진기에 대한 설명으로 옳지 않은 것은?
 - ① 발진기 동작에는 입력신호가 필요치 않다.
 - ② 폐루프이득(closed loop gain)이 정상상태에서 1이어야 한다.
 - ③ 폐루프이득(closed loop gain)이 시동상태에서 1보다 커야 한다.
 - ④ 폐루프(closed loop)의 위상변이가 180°이어야 한다.
- 문 2. 다음 회로에 V_i 신호가 인가되었을 때, 출력 V_o 의 파형으로 옳은 것은? (단, 다이오드의 순방향 전압강하는 0[V]이고, RC 시정수는 매우 크다)












- 문 3. 20 [kHz]의 음성신호를 8비트 양자화 및 부호화를 거쳐 PCM (pulse code modulation)으로 전송하고자 할 때, 이 신호의 전송 속도[kbps]는?
 - ① 80

2 160


3 240

4 320

문 4. 다음 윈 브릿지 발진기에 대한 설명으로 옳은 것은? (단, 연산 증폭기는 이상적이다)




- ① 발진 주파수는 R_2 와 관련이 있다.
- ② 발진 주파수는 R₁과 관련이 있다.
- ③ 발진 주파수는 R과 관련이 있다.
- ④ R_2 의 값은 R_1 의 2배보다 작아야 한다.
- 문 5. 다음 회로에서 트랜지스터 Q_1 의 컬렉터 전류 I_{C1} [mA]로 가장 가까운 것은? (단, 모든 트랜지스터에서 $\beta=100$ 이고, $V_{BE}=0.7$ [V] 이다)



① 0.5 ③ 0.9


- 4 1.1
- 문 6. 다음 JFET 회로에서 트랜지스터의 특성은 $I_{DSS}=10\,[mA]$, $V_{GS(off)}=-8\,[V]$ 이며, 각 소자값은 $V_{GG}=2\,[V]$, $V_{DD}=20\,[V]$, $R_D=2\,[k\Omega]$ 이다. 직류(DC) 동작점 $I_{DO}\,[mA]$, $V_{DSO}\,[V]$ 는?



| $\underline{\mathrm{I}_{\mathrm{DQ}}}$ | $V_{\rm DSQ}$ |
|--|---------------|
| ① 7.5 | 5 |
| 2 5.625 | 8.75 |
| ③ 7.5 | 8.75 |


- 4 5.625
- 5

문 7. 다음 회로에서 증폭기의 입력 옵셋전압 $V_{OS}[mV]$ 는? (단, 연산 증폭기는 이상적이다)




- ① -5
- ② -5.5
- (3) -10
- (4) -11

문8. 연산증폭기의 단위이득 주파수 f_T가 10 [MHz]인 다음 증폭기회로에서 대역폭(bandwidth) [MHz]은? (단, 연산증폭기의 주파수특성은 차단주파수 이상에서 20 [dB/decade]로 감소한다)




- ① 0.01
- ② 0.1
- ③ 1.0
- ④ 10

문 9. 다음 증폭회로의 소신호 전압증폭도 $\frac{V_o}{V_i}$ 는? (단, BJT Q의 $V_{BE}=0.7$ [V], $\beta=100$, $V_T=26$ [mV], $I_{CQ}=1.3$ [mA], $r_\pi=2$ [k Ω] 이며, 소신호 등가회로는 그림과 같다)




- \bigcirc -2.4
- ② -1.96
- 3 -2.6
- (4) -2.2

문 10. 다음 승·강압이 가능한 벅-부스트(buck-boost) 컨버터의 회로에서 스위치 M이 도통비(duty ratio) 50%로 동작할 때, 다이오드 D에 인가되는 역전압[V]은? (단, 소자들은 이상적이고 정상상태에서 동작하며, 인덕터 전류는 연속이고 출력커패시터 전압 리플은 무시한다)




- ① 0
- ② 50
- ③ 100
- 4) 200

문 11. 다음 이상적인 궤환(feedback) 증폭기 회로에서 입력 저항 R_{if} 와 출력 저항 R_{of} 는?



- R_{if}
- R_{of}
- ① $(1 + A\beta)R_i$
- $(1 + A\beta)R_0$
- $(1 + A\beta)R_i$
- $\frac{R_o}{1 + A \beta}$
- $(1+A\beta)R_o$
- $4 \frac{R_i}{1 + A\beta}$
- $\frac{R_o}{1+A\beta}$

문 12. 다음 논리회로의 출력 Y를 간략하게 표현한 것은?




- $\bigcirc \overline{A} + B$
- $\boxed{2} \overline{A + \overline{B}}$
- $3 \text{ A} \cdot \overline{\text{B}} + \overline{\text{A}} \cdot \text{B}$
- 4 A·B + $\overline{A} \cdot \overline{B}$

- 문 13. AM 변조 방식에서 피변조파 전력이 반송파 전력의 1.32배일 때, 상측파(USB) 전력은 반송파 전력의 몇 배인가?
 - ① 0.64


② 0.32

③ 0.16


- ④ 0.12
- 문 14. 다음 논리회로에 A = 1010, B = 0110, C = 0101이 순차적으로 입력될 때, 출력 Y의 값은?



- ① Y = 1100
- ② Y = 0011
- 3 Y = 1010
- 4 Y = 0101
- 문 15. 다음 회로에 대한 설명으로 옳지 않은 것은? (단, 다이오드의 순방향 전압은 0.7[V]이다)



- ① 입력전압 V_{in} 이 음(-)의 최대 피크전압에서 다이오드의 최대 역전압이 발생한다.
- ② 권선비가 3:1로 되면 입력전압 V_m 이 $\varsigma(+)$ 의 주기 동안 다이오드에 흐르는 전류는 감소한다.
- ③ 다이오드 양단의 최대 역전압 PIV(peak inverse voltage)는 170[V]이다.
- ④ 정류된 출력의 피크전압은 84.3 [V]이다.
- 문 16. 다음 정전류원 회로에서 $I=10\,[mA]$ 가 되기 위한 제너 다이오드 전압 $V_Z[V]$ 로 가장 가까운 값은? (단, $V_{BE}=0.7\,[V]$ 이다)




① 0.7

2 1.7

3 9.3


4 10.7

문 17. 다음 회로에서 입력 임피던스 Z_{in} 은? (단, 연산증폭기는 이상적 이다)



- ① $R_X^2 + \frac{R_Y}{i\omega C}$
- ② $j\omega CR_XR_Y$

- 문 18. 반도체 집적회로(integrated circuit)로 8비트의 아날로그-디지털 변환기를 설계하고자 할 때, 다음 중 가장 빠른 동작 특성을 갖는 구조는? (단, time-interleaved 기법 등 다른 구조와 병합하지 않고, 샘플링 주파수를 제외한 소비전력 및 면적 등의 다른 특성은 고려하지 않는다)
 - ① 계수형 구조
 - ② R-2R 사다리 구조
 - ③ 병렬(flash) 구조
 - ④ 이중 경사(dual slope) 적분 구조
- 문 19. 다음 회로를 고주파 해석할 때 필요한 입력 커패시턴스 $C_{
 m IN}[\mu{
 m F}]$ 은? (단, ${
 m M_1}$ 의 ${
 m g}_{
 m ml}=1$ mA/V, $r_{o1}=\infty$, ${
 m M_1}$ 의 기생 커패시턴스는 무시한다)



- ① 1.5
- 2 1.6
- ③ 3
- 4 3.2

문 20. 다음 SR 플립플롭(flip-flop) 회로의 입출력 파형으로 옳은 것은?

