



# Computer Organization

Architecture diagrams:


alu\_top.v



alu\_msb.v



alu.v



Hardware module analysis:

### 硬體架構：

- module alu(clk, rst\_n, src1, src2, ALU\_control, result, zero, cout, overflow)
  - module alu\_top(src1, src2, less, A\_invert, B\_invert, cin, operation, result, cout)
  - module alu\_msb(src1, src2, less, A\_invert, B\_invert, cin, operation, result, cout, set, overflow)

**訊號分析：**

- alu.v: alu 主要的架構
  - clk: system clock(input)
  - rst\_n: negative reset(input)

- src1: 32 bits source 1(input)
- src2: 32 bits source 2(input)
- ALU\_control: 4 bits ALU control input(input)
- result: 32 bits result(output)
- zero: 1 bit when the output is 0, zero must be set(output)
- cout: 1 bit carry out(output)
- overflow: 1 bit overflow(output)
- set: 1 bit set for less(wire)
- carry: 31 bit carry in and carry out between alu\_top and alu\_msb(wire)
- alu\_top.v : alu 前 31 個 bit 的基本運算單位
  - src1: 1 bit source 1(input)
  - src2: 1 bit source 2(input)
  - less: 1 bit less (input)
  - A\_invert: 1 bit A\_invert(input)
  - B\_invert: 1 bit B\_invert(input)
  - cin: 1 bit carry in(input)
  - operation: operation(input)
  - result: 1 bit result(output)
  - cout: 1 bit carry out(output)
  - a\_out: src1 經過 A\_invert 後的訊號(wire)
  - b\_out: src2 經過 B\_invert 後的訊號(wire)
- alu\_msb.v : alu MSB(第 32 bit)的基本運算單位
  - 包含 alu\_top 含有的全部東西，以及兩個額外的 output
  - set: 1 bit set(output)
  - overflow: 1 bit overflow(output)

Experiment result:



高位跟第二高位分別對應到要傳進每個小模組的 A\_invert 以及 B\_invert，而剩下的兩位則是對應 operation，我想這應該是設計好的。

之所以多設計了一個不一樣的 alu\_msb.v，有兩個原因：一是因為最高位需要多兩個輸出，set 以及 overflow，二是因為整個 aiu 的 cout 以及 overflow 是由 alu\_msb 提供，需要額外的設定。

這個作業是我第一次寫 verilog，因為我之前是修電機系的數位邏輯，從來沒有寫過這類東西，所以有很多不會的地方，花了超多時間才完成，要感謝我室友耐心教我 verilog。這次的作業讓我更加瞭解 ALU 運作的機制、內部各類訊號的傳遞及用途，以及怎麼從組合語言中看到的 and、or、add、sub、nor、slt 轉換成 4 位元的 ALU\_control。此外，ALU\_control 的前兩位對應到控制 A\_invert 跟 B\_invert 的巧思，實在是讓我覺得太聰明了。