### Architecture des machines parallèles modernes

# Ronan Keryell Département Informatique ENST Bretagne

rk@enstb.org

14 février 2006

p 500 2









**Top 500** 

http://top500.org

• Liste 500 plus gros ordinateurs déclarés dans le monde depuis 1993

• Top 10 : crème de la crème

ullet Étalon : factorisation de matrice LU LINPACK

- ▶ Plus de calculs que de communications
- ► Cas d'école hyper régulier rarement rencontré dans la vraie vie
- ▶ Å considérer comme une puissance crête (efficace)



Architecture ordinateurs parallèles

▶ Top 500



Le Top 10

- IBM BlueGene/L au Lawrence Livermore National Laboratory du Département américain de l'énergie (DOE) : culmine à 280 TFLOPS ( $2.8.10^{14}$  opérations flottantes par seconde) avec 131 072 processeurs
- IBM ASCI Purple dans même laboratoire et construit à base de systèmes pSeries 575 : 63 TFLOPS avec 10 240 processeurs
- SGI Columbia de la NASA/Ames: 51 TELOPS
- 2 ordinateurs des Sandia National Laboratories encore du DOE, une grappe à base de PowerEdge de Dell et un Cray XT3 à base d'Opteron;
- Japonais Earth Simulator de NEC, longtemps première place : relégué à la 7ème place avec ses « modestes »





#### 35 TFLOPS

• Cray XT3 au Oak Ridge National Laboratory du DOE est 10ème avec 20 TFLOPS

Prédominance stratégique des USA... ©




Architecture ordinateurs parallèles Département Informatique

 Introduction ▶ Top 500






### chitectures









Architecture ordinateurs parallèles Département Informatique

▶ Top 500




**Architectures** 

- Tendance à utilisation massive de processeurs standards
- Moins de processeurs vectoriels







ec SX-8

Architecture ordinateurs parallèles Département Informatique

▶ Top 500



8



10

- Processeurs vectoriels de 16 GFLOPS : 1 processeur scalaire + 4 processeurs vectoriels
- 8 processeurs par nœud
- 512 nœuds = 65 TFLOPS
- Processeur CMOS mono-chip 90 nm & 9 niveaux de cuivre
- 8 210 pattes dont 1 923 de signaux!
- Record du monde de 300 Go/s circuit-extérieur

Composantes complémentaires

- Puissance brute des processeurs
- Débit et latence mémoire
- Débit et latence du réseau d'interconnexion
- Entrées-sorties

Dépend de l'application visée ©



Architecture ordinateurs parallèles Département Informatique

▶ Top 500



Cray X1E

- Processeurs vectoriels de 18 GFLOPS : 4 processeurs vectoriels
- 16 à 8 192 → 147 TFLOPS
- Mémoire partagée
- Réseau avec 16 tores 2D

http://www.cray.com/products/x1e







• ASCI Purple: 10 240 processeurs, No 2 au Top 500 en 2005

- Version spéciale cluster (grappe)
- 8 Power5 1,9 GHz 64 bits ou 8 bi-cœur 1,5 GHz/lame
- 4 liaisons InfiniBand vers switches (TopSpin MPI...)
- 2 Ethernet 1 Gb/s
- AIX5L ou Linux



Architecture ordinateurs parallèles



14

M Power 5

• Centaines de compteurs de performance pour comprendre



ce qui se passe ©



http://www-03.ibm.com/servers/eserver/pseries/news/related/2004/m204

- 64 bits
- Pipeline 15 étages
- 8 instructions/cycle
- SMT (Simultaneous Multi-Threading) à priorité pour remplir bulles du pipeline du Power4
- 120 registres physiques entiers + 120 flottants partagés par les 32+32 registres virtuels des 2 threads : renommage à la volée style

$$r3 = r1 + r2$$
  
=:  $r3 = r1 + r2$ ;  $r1' = r4 * r5$ 





15

#### IBM BlueGene/L

http://www.llnl.gov/asc/platforms/bluegenel/overview.html http://www.llnl.gov/asc/platforms/bluegenel/arch.html

- Nº 1 au Top 500 en 2005 avec 131 072 processeurs
- Base de 2 PowerPC440 700 MHz avec 2 unités de calcul flottant
- 10× efficacité électrique par rapport aux pSeries
- Réseau tore 3D + arbre pour réductions/diffusions
  - ▶ Diamètre 64
  - ► Latence inter-nœud de 100 ns

Architecture ordinateurs parallèles


- ▶ 6,4 ns latence maximum
- 175 Mo/s/lien assez faible







- 1951 : simulateur temps réel Whirlwind de Jay FORRESTER & Bob EVERETT
  - 500 000 +/s, 50 000 ×/s  $5.6 \cdot 10^{-9} \times \text{BlueGene/L} \odot \rightarrow +51 \text{ %/an en 54 ans}$
  - Mémoire à tores
  - ▶ Lampes → consomme \$32 000 de tubes/mois! ©
- ~> Faire du check-pointing & redondance
- APProjet ANR ARA SSIA SafeScale plus général prenant en compte attaques malicieuses dans grilles (ENSTB-IMAG-Paris 13-IRISA)



Processeurs superscalaires




16

MD Opteron



- Jeu d'instruction à la x86
- Mode 64 bits qui double aussi nombre de registres
- Superscalaire à exécution dans le désordre de 9 instructions/cycle
  - ➤ 3 instructions entières
  - 3 générations d'adresses
  - ➤ 3 calculs flottants (add, mul, mémoire)
- Interface par 3 canaux HyperTransport de 8 Go/s au monde extérieur (mais 0,1×SX-8)

http://www.amd.com/us-en/assets/content\_type/white\_papers\_and\_tech\_d








Architecture ordinateurs parallèles Département Informatique

Processeurs superscalaires



## **AMD Opteron**



tel Itanium2

20

**Bull Tera-10** 

21

- Bi-cœur : 109 transistors...
- Pipeline et exécution dans l'ordre de 6 instructions/cycle
- 128 registres entiers, 128 registres flottants, 128 registres prédicats/conditions visibles
- Contrôle très fin de la micromachine avec VLIW EPIC
- Encore plus de stress sur le compilateur (et programmeurs
   ③)
- Mais permet d'avoir de bonnes performances



Architecture ordinateurs parallèles Département Informatique • Processeurs superscalaires



22

### structions SIMD

 Applications multimédia : couleurs sur 8 bits, son sur 16 bits, modem...

- Adaptation des processeurs standards aux petites données
- Faire calcul sur petites données indépendantes plutôt qu'une grosse
- Instructions SSE3 traitent 128 bits de données comme du calcul SIMD ou vectoriel/cycle sur
  - ▶ 2 entiers ou flottants double précision 64 bits
  - ▶ 4 entiers ou flottants simple précision 32 bits
  - ▶ 8 entiers 16 bits
  - ▶ 16 entiers 8 bits





Instructions SIMD

23

- Instructions
  - Calculs divers
  - ► Compactage-décompactage
  - ► Conversions de format
  - ▶ Comparaisons
- Ne marche que pour données contiguës en mémoire
- Pas de scatter/gather ③

http://www.amd.com/us-en/assets/content\_type/white\_papers\_and\_tech\_d

- Organisation depuis 1975 en tableau de bit avec commande selon une ligne (rangée) puis une colonne
- Adresse envoyée d'abord suivant la rangée (échantillonnée sur RAS (Row Address Strobe) puis la colonne (échantillonnée sur CAS (Column Address Strobe)
- Stockage dans un simple condensateur → nécessité de « rafraîchir » la donnée régulièrement (moins de 5 % du temps)
- Par commodité, mémoires vendues souvent sous forme de barettes SIMM (Single) ou DIMM (Dual Inline Memory Module)
- Gain en vitesse :



 Processeurs superscalaires ▶ Mémoire




26

## émoire dynamiques (DRAM)

- ▶ Mode de terminaison des lignes programmable et synchrone en multi-banc sur les écritures
- ► Taille de page (rangée) moitié par rapport au DDR : division consommation par 2 lors d'une commande ACTIVATE (≈RAS)
- Réglage fin du pipeline des opérations
- ▶ DDR2-667 MHz (barettes PC2-5400) 5-5-5 (latence CAS (CL), latence RAS (RCD), latence précharge (RP) en cycles) a une latence de 5 cycles CAS:  $3 \times 5 = 15 \, \text{ns}$
- ► Si accès aléatoire, latence totale = CL + RAS ~> 10 cycles, 30 ns sur premier bit d'une page





- Éviter un cycle de RAS si localité dans la même page : Fast Page Mode → se contente de lire dans le tampon de sortie des rangées
- ► Évite des verrous externes pour échantillonner les signaux --> SDRAM (Synchronous DRAM) avec bascules D à l'intérieur
- ► Échantillonnage des signaux sur front montant et descendant → DDR (Double Data Rate)
- ▶ DDR2 pour des transferts de plus de 400 MHz, 256 Mb-4 Gb, diminution consommation
  - ▶ 1.8 V



Architecture ordinateurs parallèles Département Informatique

 Processeurs superscalaires ▶ Mémoire



27

### Mémoire dynamiques (DRAM)

▶ Si accès aléatoires en permanence à la mémoire, temps de précharge en plus, 15 cycles, 45 ns

 Latence semblable à de la DDR mais débit double 45 ns pour Opteron 3 GHz = 1620 instructions! © La localité est toujours importante!

#### RAMBUS

- ► Remplacer signaux mémoires DRAM classiques par des bus rapide à transactions éclatées (lecture/écriture, retour,...)
- ► Interfaces plus chères

Architecture ordinateurs parallèles

Département Informatique

- ► Projets de recherche PIM (Processors In Memory) : énorme débit processeurs-mémoires si local
  - → Revoir modèles de calcul/programmation ?







- Liaison à 10 Gb/s (4×)
- Latence 6 μs
- Exemple de réseau de 512 nœuds http://www.topspin.com style fat-tree



• Réseaux d'interconnexion


• Réseaux d'interconnexion



uadrics 30

- Elan4 QsNet II qui équipe Bull Tera-10 du CEA/DAM
- 912 Mo/s
- MPI sur Opteron
  - ▶ 1,5  $\mu$ s latence
  - ► <2 µs barrière
- À la recherche du temps perdu...
  - ▶ 990 ns dans chipset processeur
  - ▶ 240 ns dans carte Elan
  - ▶ 218 ns dans câbles (vitesse de la lumière ③)
  - ▶ 213 ns dans switches Elan
- http://www.quadrics.com
- ≈\$1 700/port en 2006





31 **Myrinet** 

- 10 Gb/s en Gigabit Ethernet ou Myrinet
- Myrinet : protocole plus efficace qu'Ethernet (entêtes...) : 9,8 Gb/s, 2  $\mu$ s de latence MPI
- http://www.myri.com





**Topologie** 33 32 hernet

- Le réseau de base pour les masses!
- La solution du pauvre...
- 1 Gb/s mais latence assez élevée (couches protocolaires)
- Utilisé sur machines haut de gamme comme lien d'administration



Architecture ordinateurs parallèles

• Réseaux d'interconnexion





Architecture ordinateurs parallèles

Recherche débridée 1980-2000

▶ Grilles 2D ou 3D

localité

• Dans la vraie vie actuelle : topologies simples à réaliser

► Fat-tree : réseaux multi-étage de routeurs favorisant

• Quelques constructeurs font encore du « sur mesure » (sur

bus HyperTransport Opteron dans Cray XT3)



stèmes reconfigurables

courantes

Cray XD1

- Processeurs généralistes : optimisés pour opérations
- Certaines applications ne fonctionnent pas forcément très bien sur ces processeurs prédéfinis
- ~ Pour dépasser inefficacité : rajout de circuits logiques reconfigurables (programmables)
- Réalisent matériellement algorithmes voulus
- Très efficace en bioinformatique ou traitement d'image



- 144 Opterons
- Réseau spécifique sur canaux HyperTransport
- Synchronisation matérielle
- Cartes accélératrices à base de FPGA Xilinx Virtex 4.







artes graphiques

36

**Cartes graphiques** 

- Demande continue du grand public pour jeux vidéo toujours plus réalistes
  - ▶ Suréchantillonnage
  - ▶ Transluscence
  - ► Modèles d'illumination globale
  - **▶** ..
- ~ Cartes d'accélérations graphiques extrêmement performantes
- Algorithmes en constante évolution → Cartes graphiques
   ≡ véritables supercalculateurs
  - ▶ Beaucoup de mémoire



onclusion


Architecture ordinateurs parallèles • Cartes d'accélération graphique Département Informatique



38

- Unix règne en maître absoluToujours plus de puissance
- ► Nombre de processeurs /
- ► Superscalaires voire vectoriels, instructions SIMD, multi-cœurs (sauf portables)
- ► Coprocesseurs graphiques, reconfigurables
- Retour des machines virtuelles des années 70 : virtualisation des machines parallèles avec différents OS...
- $\rightsquigarrow$  Architectures de plus en plus hétérogènes
  - ➤ Outils automatiques peu efficaces généralement dans vraie vie





- ▶ Possible de faire travailler plusieurs cartes ensembles (technologie sLi de nVidia)
- Idée : utiliser pipelines de transformations géométriques pour calculs scientifiques



Architecture ordinateurs parallèles • Cartes d'accélération graphique Département Informatique



Conclusion

39

- ▶ Complexité pour le programmeur
- Diversité architecturale → nivellement par le bas du modèle de programmation : passage de message (MPI ≡ assembleur du parallélisme)
- Comment rester proche puissances crêtes annoncées?
- Real Politik : retour à compromis de modèles de programmation hétérogènes pour architecture hétérogène
  - Nœuds SMP programmés en OpenMP en interne (multi-thread pour les nuls ☺)
  - ► Interconnexion de ces nœuds programmés en MPI (passage de messages pour les nuls ②)







- Pour programmeurs
  - ► Maîtriser complexité globale + complexité applications
  - ► Tolérer latence mémoire (NUMA) + réseaux (GRID)
- Architectes
  - ► Machines efficaces simplement
- Spécialistes en compilation
  - ► Créer chaînon manquant!
  - ► Fournir outils plus efficaces et de plus haut niveau



Conclusion



40

1	Titre	11	IBM Power 5
2	Top 500	12	IBM BlueGene/L
1	Introduction o	13	Tolérance aux pannes 17
1	Top 500	14	AMD Opteron
	Le Top 10	15	Intel Itanium2 20
4	Parallélisme massif 5	16	Bull Tera-10
5	Architectures 6	17	Instructions SIMD
6	Types de processeurs 8	16	Jeux d'instruction SIMD 21
7	Performance globale 9	18	Mémoire dynamiques (DRAM) 24
8	Nec SX-8	17	Mémoire 23
7	Architectures	19	Infiniband
	vectorielles 9	18	Réseaux d'inter-
9	Cray X1E		connexion 27
0	IBM p5-575	20	Quadrics
9	Processeurs su-	21	Myrinet
	perscalaires 11	22	Ethernet
	ENST		

# Conférence à l'ENST Bretagne

- « Les grands moyens de simulation numérique du CEA »
- Hervé Lozach
- Mercredi 8 mars 2006, 13h50-16h50



chitecture ordinateurs parallèles partement Informatique

Conclusion



### Table des matières

232423

25

Topologie	27	Conclusion
Systèmes reconfigurables	26	Conclusion
Les systèmes re-	28	Défis futurs
configurables 33	29	Minute de publicité
Cray XD1	30	Table des matières
Cartes graphiques	31	Index
Cartes d'accélé- ration graphique		



