CRYPTOPAGE/HIDE: une architecture efficace combinant chiffrement, intégrité mémoire et protection contre les fuites d'informations

Guillaume Duc et Ronan Keryell

ENST Bretagne, Technopôle Brest-Iroise, CS 83818, 29200 Brest, France {guillaume.duc,ronan.keryell}@enst-bretagne.fr

Résumé

Durant ces dernières années, plusieurs architectures informatiques sécurisées ont été proposées. Elles chiffrent et vérifient le contenu de la mémoire afin de fournir un environnement d'exécution résistant aux attaques. Quelques architectures, comme notamment HIDE, ont aussi été proposées pour résoudre le problème de la fuite d'informations via le bus d'adresse du processeur. Cependant, malgré l'importance de ces mécanismes, aucune solution pratique combinant le chiffrement, la vérification de l'intégrité mémoire ainsi qu'une protection contre la fuite d'informations n'a encore été proposée, à un coût raisonnable en terme de performances. Dans cet article, nous proposons CRYPTOPAGE/HIDE, une architecture qui implémente ces trois mécanismes avec un impact faible sur les performances (de l'ordre de 3 %).

Mots-clés : informatique sécurisée et de confiance, processus sécurisés, chiffrement mémoire, intégrité mémoire, fuites d'informations

1. Introduction

De nombreuses applications informatiques nécessitent un certain niveau de sécurité qui est hors de portée des architectures actuelles. Bien sûr, de nombreux algorithmes cryptographiques, des protocoles, des applications et des systèmes d'exploitations sécurisés existent, mais ils reposent tous sur une hypothèse forte : le matériel sous-jacent doit lui-même être sécurisé. Or cette hypothèse critique n'est jamais vérifiée, excepté pour de petites applications pouvant loger sur des cartes à puce par exemple.

Durant ces dernières années, plusieurs architectures (comme XOM [14, 15, 16], AEGIS [21, 22] et CRYPTO-PAGE [13, 6, 5]) ont été proposées pour fournir aux applications un environnement d'exécution sécurisé. Ces architectures utilisent des mécanismes de chiffrement et de protection mémoire pour empêcher un attaquant de perturber le bon fonctionnement d'un processus sécurisé, ou l'empêcher d'obtenir des informations sur le code ou les données de celui-ci. Elles essaient de prévenir des attaques physiques contre les composants de l'ordinateur (par exemple, la X-BOX, la console de jeu de Microsoft, a été attaquée dans [10] par l'analyse des données transitant sur le bus de son processeur) ou des attaques logiques (comme par exemple un administrateur malveillant qui essaierait de voler ou de modifier le code ou les données d'un processus).

De telles architectures sécurisées peuvent être utiles dans de nombreux domaines comme par exemple le calcul distribué. Actuellement, des entreprises ou des centres de recherche peuvent hésiter à utiliser la puissance de calcul fournie par des ordinateurs d'une tierce partie car ils ne les contrôlent pas. En effet, les propriétaires de ces nœuds peuvent voler ou modifier les algorithmes ou les résultats de l'application distribuée. En revanche, si chaque nœud de la grille utilisait un processeur sécurisé qui garantit l'intégrité et la confidentialité de l'application et de ses résultats, ce problème de sécurité disparaîtrait.

Cependant, dans ces propositions d'architectures sécurisées, le bus d'adresse n'est pas ou peu modifié, et donc, les motifs d'accès à la mémoire sont visibles par un attaquant. Zhuang *et al.* ont montré dans [23] que la connaissance de ces motifs d'accès peut être suffisante pour identifier certains algorithmes utilisés, et donc, pour obtenir de l'information sur le code de l'application sécurisée, malgré la présence du chiffrement. Afin de résoudre ce problème, ils présentent HIDE (*Hardware-support for leakage-Immune Dynamic Execution*), une infrastructure permettant de se protéger efficacement contre ces fuites d'informations sur le bus d'adresse [23]. Cependant, l'intégration du chiffrement et de la vérification mémoire n'a pas été étudiée.

Dans cet article, nous proposons CRYPTOPAGE/HIDE, une extension de l'infrastructure HIDE pour fournir, en plus de la protection contre les fuites d'informations, un mécanisme de chiffrement et de vérification de l'intégrité de la mémoire avec un faible coût en terme de performances et ce sans hypothèse sur le système d'exploitation. Nous décrirons aussi comment un système d'exploitation, qui n'a pas besoin d'être de confiance, peut prendre part à certains mécanismes de sécurité, afin d'en réduire le coût, sans compromettre la sécurité de l'ensemble de l'architecture.

Le reste de l'article s'organise comme suit : la section 2 décrit notre proposition d'implémentation du chiffrement et de la vérification mémoire au-dessus de l'infrastructure HIDE; la section 3 présente les résultats en terme de performances de ce système et la section 4 présente les autres travaux menés dans ce domaine.

2. Architecture

Dans cette section, nous présenterons tout d'abord les objectifs en terme de sécurité de notre architecture. Nous résumerons ensuite les concepts clés de l'infrastructure HIDE dont nous aurons besoin ensuite pour présenter notre architecture CRYPTOPAGE/HIDE.

2.1. Objectifs de l'architecture

L'objectif de notre architecture est de permettre l'exécution de processus sécurisés. Elle doit garantir à ces processus les deux propriétés suivantes :

- confidentialité: un attaquant doit pouvoir obtenir le moins d'information possible sur le code ou les données manipulées par un processus sécurisé;
- intégrité: l'exécution correcte d'un processus sécurisé ne doit pas pouvoir être altérée par une attaque.
 En cas d'attaque, le processeur doit interrompre l'exécution du processus.

Le processeur doit être capable d'exécuter en parallèle des processus sécurisés et des processus normaux. Le système d'exploitation n'a pas besoin d'être sécurisé, ni même de confiance et peut-être malicieux.

Nous considérons que tout ce qui est à l'extérieur du circuit intégré contenant le processeur (comme le bus mémoire, les unités de stockage de masse, le système d'exploitation, etc.) peut être sous le contrôle total d'un attaquant. Il peut, par exemple, injecter des données erronées en mémoire, modifier le comportement du système d'exploitation, surveiller le bus du processeur, etc.

Cependant, l'attaquant ne peut pas accéder, directement ou indirectement, à tout ce qui se trouve à l'intérieur du processeur. En particulier, nous ne considérerons pas les attaques temporelles [11], les attaques par mesure de la consommation électrique (DPA [12]), etc.

De plus, nous ne considérerons pas les attaques par déni de service car elles sont inévitables (un attaquant peut choisir de ne pas alimenter le processeur...). L'attaquant peut également modifier l'exécution des appels systèmes mais nous considérons ce type d'attaque comme un déni de service et nous pensons que ce problème doit être pris en compte au niveau de l'application elle-même. Celle-ci doit contenir des fonctions, qui seront exécutées de manière sûre par l'architecture, pour vérifier la cohérence des actions réalisées par le système d'exploitation afin de détecter ces attaques.

2.2. L'infrastructure HIDE

Notre proposition est basée sur l'infrastructure HIDE que nous décrirons brièvement ici. Cette infrastructure, présentée dans [23], garde en mémoire la séquence des adresses accédées par le processeur et permute l'espace mémoire avant qu'une adresse ne soit accédée de nouveau. Plus précisément, l'espace mémoire à protéger est divisé en blocs. La protection est réalisée en modifiant le comportement du cache

du processeur. Lorsqu'une ligne est lue depuis la mémoire (lors d'un défaut de cache), elle est stockée dans le cache, comme normalement, mais est également verrouillée. Tant qu'une ligne est verrouillée, elle ne peut pas sortir du cache. Quand le cache est plein, HIDE réalise une permutation des adresses d'un bloc.

Durant cette permutation, toutes les lignes appartenant au bloc sont lues (depuis la mémoire ou depuis le cache) et stockées dans un tampon dédié, puis les adresses internes de ce bloc sont permutées et enfin, toutes les lignes du bloc sont déverrouillées et rechiffrées. Ainsi, entre chaque permutation, une ligne donnée n'est écrite et lue qu'une seule fois en mémoire. De plus, le rechiffrement des lignes empêche un attaquant de deviner la nouvelle adresse d'une ligne après la permutation. Avec ce mécanisme, un attaquant ne peut pas savoir qu'une ligne donnée est lue ou écrite plus souvent qu'une autre.

Afin de réduire le coût des permutations, [23] propose de les réaliser en tâche de fond avant le remplissage complet du cache. Avec ce mécanisme, l'impact sur les performances est négligeable (1,3% selon [23]).

2.3. Implémentation du chiffrement et de la vérification mémoire

Nous allons à présent décrire notre proposition permettant d'implémenter un mécanisme de chiffrement et de protection de l'intégrité mémoire à un faible coût au-dessus de l'infrastructure HIDE. Dans le reste de cette section, nous supposerons que les blocs protégés par HIDE sont confondus avec les pages du système de gestion de la mémoire virtuelle afin de simplifier les explications (mais ce n'est pas une obligation). Nous utiliserons également les notations suivantes :

- − || représente la concaténation de deux chaînes de bits et ⊕ l'opération ou exclusif bit-à-bit (XOR);
- $\ L_{a,c} = L_{a,c}^{(0)} \| \dots \| L_{a,c}^{(l-1)} : \text{le contenu de la ligne de cache numéro a dans le bloc mémoire c, divisée en l blocs de même taille que celle des blocs utilisés par l'algorithme de chiffrement;}$
- $E_K(D)$: le résultat du chiffrement du bloc de données D avec la clé symétrique K;
- K_e et K_m: les clés symétriques utilisées pour chiffrer et déchiffrer le code et les données du processus sécurisé (Ke) et pour calculer le code d'authentification de message (MAC, Message Authentication Codes) utilisé pour authentifier le code et les données du processus (Km). Ces deux clés sont spécifiques à un processus sécurisé donné et sont stockées de manière sécurisée dans le contexte matériel de ce dernier.

Premièrement, nous allons décrire comment le chiffrement et la vérification sont effectués au niveau d'une ligne de cache puis comment les informations sur les pages sont protégées.

2.3.1. Chiffrement et vérification des lignes de cache

Durant chaque permutation, le processeur choisit aléatoirement deux nombres, $R_{c,p}$ et $R'_{c,p}$ (où c est le numéro du bloc et p le numéro de la permutation), et les stocke avec les autres informations liées au bloc (comme par exemple la table de permutation utilisée par HIDE).

Après une permutation, quand une ligne de cache est réécrite en mémoire, le processeur la chiffre, calcule un MAC et stocke en mémoire $C_{a,c} \| H_{a,c}$ avec :

$$C_{a,c} = C_{a,c}^{(0)} \| C_{a,c}^{(1)} \| \cdots \| C_{a,c}^{(l-1)}$$
(1)

$$C_{a,c}^{(i)} = L_{a,c}^{(i)} \oplus PAD_{a,c}^{(i)}$$
 (2)

$$PAD_{\mathfrak{a},c}^{(i)} = \mathsf{E}_{\mathsf{K}_{e}}(\mathsf{R}'_{c,p}\|\mathfrak{a}\|\mathfrak{i}) \tag{3}$$

$$\mathsf{H}_{a,c} = \mathsf{H}_{a,c}^{(1)} \tag{4}$$

$$H_{a,c}^{(i)} = E_{K_m}(C_{a,c}^{(i-1)} \oplus H_{a,c}^{(i-1)}), \quad i \in [1, l-1]$$

$$H_{a,c}^{(0)} = E_{K_m}(R_{c,p} || a)$$
(5)

$$H_{a,c}^{(0)} = E_{K_m}(R_{c,p} || a)$$
(6)

Une ligne de cache est chiffrée en utilisant le mode compteur [19] (équation 2). Les masques (pads) utilisés dépendent de $R'_{c,p}$ et de a (équation 3). Les équations de 4 à 6 définissent un CBC-MAC [18]¹ calculé sur la ligne de cache chiffrée, R_{c,p} et l'adresse a de la ligne de cache. Ce mécanisme de chiffrement est résumé par la figure 1a.

¹ Nous utilisons un CBC-MAC car c'est un algorithme relativement rapide qui permet aussi d'utiliser le même matériel pour le chiffrement et la protection de l'intégrité, mais tout autre bon MAC pourrait convenir.




FIG. 1: Les opérations de chiffrement et de déchiffrement d'une ligne de cache.

Le mode compteur est sûr [2] à condition que le compteur ne soit utilisé qu'une seule fois avec la même clé 2 . Entre deux permutations, la ligne de cache a n'est chiffrée qu'une seule fois 3 et donc le masque $E_{K_e}(R_{c,p}'\|\alpha\|i)$ n'est utilisé qu'une seule fois, sauf si le même nombre aléatoire $R_{c,p}'$ est choisi durant deux permutations différentes.

Si $R'_{c,p}$ fait par exemple 119 bits ⁴, le paradoxe des anniversaires nous indique que la probabilité de collision est élevée (> 1/2) après $\sqrt{2^{119}} = 2^{59.5}$ tirages aléatoires. Donc après $2^{59.5}$ permutations, le risque d'une collision, et donc le risque d'utiliser deux fois le même masque est élevé. Cependant, même si le processeur exécutait une permutation par cycle d'horloge à 1 GHz, il faudrait 25 années en moyenne pour parvenir à une collision, donc ce point n'est pas critique au niveau sécurité. De plus, afin de monter cette attaque, un adversaire devrait pouvoir identifier une collision. Or ce n'est pas possible car $R'_{c,p}$ est chiffré avec les autres informations sur la page.

Dans notre proposition, la protection de l'intégrité (assurée par un MAC) est appliquée sur les données chiffrées. Ce mécanisme est connu sous le nom de *Encrypt-Then-MAC* dans la littérature. Bellare *et al.* ont montré dans [3] que cette construction n'affaiblit pas la confidentialité des données chiffrées et que, si le MAC utilisé est suffisamment robuste, qu'elle garantie l'intégrité des données.

Avant de pouvoir utiliser une ligne de cache lue depuis la mémoire, le processeur doit la déchiffrer et la vérifier. Pour la déchiffrer, le processeur calcule les masques nécessaires et réalise un XOR entre le contenu chiffré de la ligne et ces masques (l'opération inverse de l'équation 2). Les masques peuvent être calculés en parallèle à l'accès mémoire car ils ne dépendent que de $R_{c,p}^{\prime}$, a et K_e qui sont déjà disponibles. Si le temps nécessaire au calcul des masques est inférieur à la latence mémoire, les masques sont prêts avant l'arrivée des données chiffrées et donc la fin de l'opération de déchiffrement est réalisée au plus en un cycle (le XOR, qui peut être transparent s'il n'est pas dans le chemin critique du pipeline). Pour vérifier l'intégrité de la ligne, le processeur calcule le MAC (équations 4 à 6) sur les données chiffrées, et le compare avec la valeur $H_{a,c}$ lue depuis la mémoire. S'ils sont identiques, la ligne n'a pas été corrompue. Ce mécanisme de déchiffrement et de vérification d'intégrité est résumé par la figure 1b.

Ce mécanisme permet d'empêcher trois types d'attaques. Premièrement, un attaquant ne peut pas modifier une valeur en mémoire car il devrait calculer le MAC correct pour celle-ci, ce qui n'est pas possible puisqu'il ne connaît pas la clé K_m . De plus, un attaquant ne peut pas copier une ligne et son MAC associé à un autre endroit en mémoire car le MAC dépend de l'adresse virtuelle de la ligne. Enfin, si un attaquant ne peut pas rejouer $R_{c,p}$, il n'est pas en mesure de monter une attaque par rejeu 5 car le MAC dépend de

En effet, si deux lignes $L_{\alpha,c}$ et $L'_{\alpha,c}$ sont chiffrées avec le même masque $PAD_{\alpha,c}$, on obtient la relation $C_{\alpha,c} \oplus C'_{\alpha,c} = (L_{\alpha,c} \oplus PAD_{\alpha,c}) \oplus (L'_{\alpha,c} \oplus PAD_{\alpha,c}) = L_{\alpha,c} \oplus L'_{\alpha,c}$ et donc on peut obtenir des informations sur le contenu des deux lignes en comparant simplement les deux lignes chiffrées.

³ En effet, avec HIDE, entre deux permutations, une ligne est lue et écrite au plus une fois en mémoire.

⁴ C'est notamment le cas si l'on utilise les paramètres suivants : l'algorithme de chiffrement est AES qui utilise des blocs de 128 bits, lignes de cache de 32 octets (256 bits), donc i est réduit à un seul bit, pages de 8 ko, donc α fait 8 bits.

⁵ Une attaque par rejeu consiste à sauvegarder une valeur et son MAC et à les replacer à la même adresse ultérieurement.




FIG. 2: Arbre de Merkle.

```
\mathcal{W}_{\mathcal{V}}(b_{\mathfrak{i},\mathfrak{j}},\mathfrak{i},\mathfrak{j}) :
\mathcal{R}_{\mathcal{V}}(i,j):
     b_{i,j} = \mathcal{R}(i,j)
                                                                                               si i > 0:
                                                                                                   f = j \oplus 1; p = \lfloor \frac{j}{2} \rfloor
    tant que i > 0:
                                                                                                   b_{i,f} = \mathcal{R}_{\mathcal{V}}(i,f)^{T}
                                                                                                                                           { Lecture et vérification du frère }
         f = j \oplus 1; p = \lfloor \frac{j}{2} \rfloor
                                                 { Lecture du frère }
         b_{\mathfrak{i},f}=\mathcal{R}(\mathfrak{i},f)
                                                                                                   \mathbf{b}_{i-1,p} = \mathsf{H}(\mathbf{b}_{i,\mathsf{min}(j,f)}, \mathbf{b}_{i,\mathsf{max}(j,f)})
         b_{i-1,p} = \mathcal{R}(i-1,p) { Lecture du père }
                                                                                                   \mathcal{W}_{\mathcal{V}}(b_{i-1,p},i-1,p) { Écriture et vérification du père }
         \mathbf{si} \ b_{i-1,p} \neq H(b_{i,min(j,f)},b_{i,max(j,f)}):
                                                                                              W(b_{i,j},i,j)
                                                                                                                                                               { Écriture du nœud }
              erreur
         i = i - 1; j = p
                                                       { On remonte }
    renvoie b<sub>i,j</sub>
                      (a) Lecture vérifiée
                                                                                                                            (b) Écriture vérifiée
```

TAB. 1: Algorithmes de lecture et d'écriture vérifiées.

 $R_{c,p}$ dont la valeur change à chaque permutation.

2.3.2. Protection des informations sur les blocs

Ainsi, pour empêcher les attaques par rejeu, on doit protéger $R_{c,p}$ contre le rejeu. Pour se faire, on protège les structures de données contenant les informations sur les différents blocs $(R_{c,p}, R'_{c,p}, la table de permutation, etc.)$ à l'aide d'un arbre de Merkle [17].

Le principe est de construire un arbre de hachage dont les feuilles sont ces structures de données à protéger. Chaque nœud de l'arbre contient un résumé cryptographique calculé sur le contenu de ses nœuds fils. La racine de l'arbre est stockée dans une zone mémoire sécurisée à l'intérieur même du processeur et ne peut donc pas être altérée ni rejouée. Quand le processeur met à jour les informations sur une page (à la suite d'une permutation par exemple), il met à jour le contenu des nœuds situés sur le chemin entre la feuille modifiée et la racine. Quand le processeur lit les informations sur une page (en cas de défaut de TLB par exemple), il vérifie le contenu des nœuds jusqu'à la racine.

Si l'on veut protéger une zone de n (où n est une puissance de 2) éléments (dans notre cas ces éléments sont les informations sur les pages) représentés par $b_{\log_2 n,0}$ à $b_{\log_2 n,n-1}$ (voir figure 2), les algorithmes utilisés pour effectuer une lecture vérifiée ($\mathcal{R}_{\mathcal{V}}(i,j)$) ou une écriture vérifiée ($\mathcal{W}_{\mathcal{V}}(b_{i,j},i,j)$) sont donnés par les tables 1a et 1b [13, 6], où H est une fonction de hachage à sens unique, $\mathcal{R}(i,j)$ la fonction qui retourne la valeur du nœud $b_{i,j}$ depuis la mémoire (excepté pour $b_{0,0}$ qui est stocké dans une mémoire sécurisée), $\mathcal{W}(b_{i,j},i,j)$ la fonction qui écrit la valeur du nœud $b_{i,j}$ en mémoire (excepté pour $b_{0,0}$).

Cet arbre de Merkle permet d'empêcher un attaquant de rejouer les informations sur les pages. Afin de réduire le temps nécessaire pour effectuer la vérification de l'arbre de Merkle durant un défaut de TLB, on peut utiliser un petit cache spécialisé dans le stockage de quelques nœuds de l'arbre. Pendant l'opération de vérification de l'arbre, le processeur peut s'arrêter dès qu'un des nœuds est présent dans ce cache. En effet, pour être présent dans ce cache, un nœud doit nécessairement avoir été vérifié durant une opération de vérification précédente et de plus, ce cache étant situé dans le processeur, il est, par hypothèse, inaltérable, et donc le nœud est forcement correct.

Les structures de données contenant les informations sur les pages mémoire doivent également être chiffrées afin d'empêcher un attaquant d'accéder à la table de permutation, ce qui rendrait inopérant le mécanisme de protection contre les fuites d'informations. Ces structures sont donc chiffrées à l'aide d'un algorithme de chiffrement symétrique (par exemple AES utilisé en mode CBC avec un vecteur d'initialisation (IV) aléatoire) et avec la clé secrète K_p connue uniquement par le processeur.

```
LoadPageInfo(p):
                                                           { Le processeur a besoin d'un TLB sécurisé d'une page mémoire p }
   { Cerne la branche de l'arbre à vérifier depuis le bas : }
   d = n; q = p
   tant que d > 0:
      A_{d,\,q} = getNodeAddress(d,q)
                                                            { L'OS trouve l'adresse du nœud de l'arbre selon son bon plaisir }
      \texttt{LoadNode}\ A_{d,\,q}\,,d,q
                                                                   { Demande au processeur de charger un nœud dans le VB }
      si b<sub>d, q</sub> est déjà dans le cache :
                                                                    { On a trouvé un nœud déjà certifié en cache : on a cerné }
         break
      d = d - 1; q = \lfloor \frac{q}{2} \rfloor
                                                                                                      { Remonte dans l'arbre }
   d = d + 1
                                                                               { Redescend sur le premier nœud qui manque }
   { Vérifie en descendant l'éventuelle branche manquante : }
   tant que d \le n:
      HashCheck d
                                       { Demande processeur vérifier nœud dans VB et si correct bascule dans cache certifié }
      d = d + 1
                                                                                 { Descend sur le nœud suivant qui manque }
   ReturnFromInterrupt { Reprend l'exécution. Si attaque, le TLB manquera : double faute et dénis de service détecté }
```

TAB. 2: Vérification déléguée à l'OS des données d'une page mémoire en utilisant 2 nouvelles instructions sécurisées.

2.4. Gestion déléguée de l'arbre de Merkle

Afin de réduire les modifications matérielles, on veut pouvoir déléguer une partie des opérations de chargement sécurisé des informations sur les pages mémoire *LoadPageInfo*(p) ainsi que le stockage de l'arbre de Merkle au système d'exploitation sans que ce dernier puisse compromettre la sécurité.

Le matériel fournit au système d'exploitation deux nouvelles instructions de sécurisation, réservées en plus au mode superviseur : LoadNode et HashCheck, ainsi qu'un tampon spécial appelé tampon de vérification (VB, verification buffer) qui peut contenir exactement n-1 couples de nœuds de l'arbre (où $n = \log_2(nombre\ maximum\ de\ pages)$).

La première instruction, LoadNode prend en entrée trois paramètres : l'adresse physique où est stockée le nœud $b_{i,j}$, la profondeur i de ce nœud dans l'arbre et sa position horizontale j. Cette instruction vérifie tout d'abord si le nœud $b_{i,j}$ est déjà disponible dans le cache d'arbre de Merkle. Dans ce cas, elle positionne un drapeau dans les registres de contrôle du processeur pour informer le système d'exploitation. Sinon, l'instruction lit le nœud $b_{i,j}$ et son frère $b_{i,j\oplus 1}$ situés à l'adresse donnée en paramètre et les stocke ensemble à la ligne i du VB.

La seconde instruction, HashCheck prend un seul paramètre : le numéro de la ligne à vérifier dans le VB. Cette instruction calcule le résumé cryptographique des nœuds $b_{i,j}$ et $b_{i,j\oplus 1}$ stockés à la ligne i du VB, et compare le résultat avec le nœud père, $b_{i-1,\lfloor\frac{j}{2}\rfloor}$, qui doit être stocké dans le cache d'arbre de Merkle (et non pas dans le VB). Si la comparaison réussit, les nœuds $b_{i,j}$ et $b_{i,j\oplus 1}$ sont corrects et donc l'instruction peut les copier dans le cache d'arbre de Merkle. S'ils sont différents, ou si le nœud père n'est pas déjà dans le cache d'arbre de Merkle, l'instruction déclenche une exception de sécurité et interrompt l'exécution du processus sécurisé.

Avec ces deux nouvelle instructions sécurisées et le VB, une partie des opérations nécessaires pour effectuer une lecture vérifiée peut être effectuée par le système d'exploitation. Quand le processeur a besoin des informations sur une page p qui n'est pas déjà disponibles dans le TLB, le processeur génère une exception spéciale pour indiquer au système d'exploitation qu'il doit récupérer et faire vérifier $b_{n,p}$. Le système d'exploitation exécute alors l'algorithme de la table 2.4. À la fin, il relance l'exécution du processus sécurisé et le processeur s'attend à trouver $b_{n,p}$ dans le cache d'arbre de Merkle. Si le processeur ne trouve pas cette page, il y a double faute et arrêt immédiat du processus par le processeur. Cela signifie que la mémoire a été attaquée ou que le système d'exploitation n'a pas joué le jeu (déni de service).

L'algorithme de la table 2.4 réalise les opérations suivantes. Premièrement, il charge, à l'aide de l'instruction LoadNode, les nœuds sur le chemin entre la feuille contenant les informations sur la page, et la racine de l'arbre. Dès qu'il essaie de charger un nœud déjà présent dans le cache d'arbre de Merkle, il commence la vérification des nœuds, en commençant par le nœud manquant, c'est à dire celui qui suit celui où il s'est arrêté en rencontrant un nœud qui était dans le cache. Si d est la profondeur du dernier nœud absent dans le cache, l'algorithme exécute l'instruction HashCheck d qui vérifie que $H(b_{d,2i},b_{d,2i+1}) = b_{d-1,i}$. Si cette vérification réussit, les deux nœuds à la profondeur d sont corrects.

Paramètre architectural	Spécifications
Fréquence d'horloge	1 GHz
Taille d'une ligne de cache	256 bits
Bus mémoire	200 MHz, 8 octets de large
Latence mémoire	80 (premier), 5 (suivants) cycles
Page mémoire	8 ko
Algorithme de chiffrement	AES
Taille d'un bloc de chiffrement	128 bits (donc $l = 2$)
Latence de chiffrement	11 cycles

TAB. 3: Paramètres architecturaux.




FIG. 3: Exemple du chargement d'une ligne de cache depuis la mémoire.

L'instruction HashCheck peut donc déplacer ces nœuds du VB vers le cache d'arbre de Merkle. L'algorithme effectue cette opération plusieurs fois jusqu'à la feuille de l'arbre. À la fin de l'algorithme, si aucune exception de sécurité n'a été levée, le nœud demandé par le processeur est situé dans le cache d'arbre de Merkle et donc l'exécution du processus sécurisé peut reprendre, avant d'être interrompue pour absence du TLB demandé si le système d'exploitation a fait du dénis de service.

Avec cette solution, le système d'exploitation peut choisir la meilleure stratégie de stockage et de gestion de l'arbre de Merkle.

2.5. Autres aspects liés à la sécurité

Plusieurs autres mécanismes de sécurité nécessaires n'ont pas été décrits dans cet article, comme par exemple la protection du contexte matériel d'un processus durant une interruption ou durant l'exécution d'un autre processus, ou la création et le chargement d'un exécutable chiffré. Tous ces points sont décrits dans plusieurs autres articles [21, 15, 14, 5, 23].


3. Évaluation et résultats

Dans cette section, nous utiliserons les mêmes paramètres architecturaux que dans [23] pour évaluer l'impact de notre proposition. Ces paramètres sont résumés dans la table 3.

3.1. Analyse théorique

La figure 3 décrit la chronologie d'une opération de lecture dans le cas d'un défaut de cache, avec l'hypothèse que les informations sur la page mémoire sont déjà disponibles dans le TLB. Le surcoût lié au chiffrement et à la vérification d'intégrité de la ligne est de 13 % (107 cycles au lieu de 95 sans chiffrement ni vérification).

Cependant, le déchiffrement par lui-même est réalisé en un seul cycle. Une ligne de cache peut être utilisée de façon spéculative dès qu'elle est déchiffrée (avec dans ce cas une pénalité en terme de performances de seulement 1 %). Dans ce cas, le processeur doit vérifier qu'aucune action critique du point de vue de la sécurité (comme par exemple une écriture non chiffrée vers la mémoire) n'est effectuée avant



cution spéculative).

FIG. 4: Résultats des simulations.

(d) Performances pour divers ratios lignes de cache/MAC (exé-

d'obtenir le résultat de la vérification d'intégrité.

(c) Performances pour divers ratios lignes de cache/MAC.

Durant un défaut de TLB, le processeur doit vérifier l'arbre de Merkle qui protège les informations concernant la page mémoire demandée. Si un processus sécurisé utilisait entièrement son espace d'adressage de 32 bits, la profondeur de l'arbre de Merkle serait de 19 et donc, dans le pire des cas, le processeur devrait calculer 19 résumés cryptographiques, ce qui représenterait 1520 cycles⁶. Heure-seusement, cette opération n'est pas très fréquente. De plus, les valeurs des nœuds intermédiaires sont mises en cache dans le processeur afin d'accélérer les vérifications ultérieures.

Le processeur a également besoin de stocker $R_{c,p}$ et $R'_{c,p}$ avec les informations sur les pages. Ces deux nombres sont relativement courts (maximum 120 bits pour $R_{c,p}$ et 119 bits pour $R'_{c,p}$). Le surcoût en terme d'espace mémoire nécessaire pour stocker ces informations supplémentaires (y compris les informations pour HIDE comme la table de permutation) n'est que de 3,9 %.

3.2. Évaluation

Afin d'évaluer nos propositions, nous avons exécuté plusieurs programmes étalons de la suite SPEC2000int [9] avec le simulateur de micro-architecture SimpleScalar [1], modifié pour simuler notre architecture. Afin de réduire le temps nécessaire pour réaliser ces simulations, on réalise une simulation détaillée sur seulement 200 millions d'instructions après avoir passé rapidement le premier milliard et demi d'instructions.

 $^{^{\}rm 6}$ Le calcul d'un résumé en utilisant l'algorithme SHA-1 prend 80 cycles.

Sur la figure 4a, on compare le nombre d'instructions exécutées par cycle d'horloge (IPC) pour chacun des programmes étalons sur trois implémentations différentes :

- notre propre implémentation de l'infrastructure HIDE [23] (blocs de 8 ko, tous les blocs protégés, pas d'optimisation de placement);
- une implémentation basique de notre architecture (sans le cache d'arbre de Merkle, les instructions devant être vérifiées avant de pouvoir être exécutées);
- une implémentation avancée de notre architecture (avec un cache d'arbre de Merkle pleinement associatif de 512 entrées et une exécution spéculative des instructions pendant la vérification d'intégrité).

Tous les résultats sont normalisés à leur valeur originale donnée par le simulateur sur une architecture normale non sécurisée.

Notre implémentation basique donne de mauvais résultats (jusqu'à 50 % de ralentissement sur certains programmes étalons). Ceci est en partie lié au coût élevé de la vérification complète de l'arbre de Merkle à chaque défaut de TLB. La version avancée de notre architecture donne quant à elle de bons résultats. Le ralentissement moyen n'est que de 3 % et le plus mauvais est de 7,4 %.

La figure 4a compare l'effet de différentes tailles du cache d'arbre de Merkle : sans cache et un cache de 256, 512 ou 1024 entrées. Nous constatons que l'introduction d'un cache, même de petite taille, a un impact très positif sur les performances. Cependant, l'augmentation de la taille du cache a seulement un impact mineur à cause du grand nombre de pages utilisées par ces applications, qui est largement supérieur au nombre d'entrées dans le cache. La solution idéale serait un cache suffisamment grand pour stocker l'ensemble des informations sur les pages ainsi que tous les nœuds de l'arbre de Merkle. Le stockage des MAC augmente l'empreinte mémoire d'un processus sécurisé de 50% avec nos paramètres. Afin de la réduire, les MAC peuvent être calculés sur plusieurs lignes de cache au lieu d'une seule, au détriment du temps nécessaire pour les vérifier et de l'utilisation du bus mémoire. La figure 4c montre l'impact du calcul des MAC sur une, deux et quatre lignes de cache, sans exécution spéculative des instructions avant leur vérification (basé sur une architecture CRYPTOPAGE/HIDE avec un cache d'arbre de Merkle à 512 entrées). La dégradation moyenne des performances est de l'ordre de 4,4% pour un calcul sur deux lignes et 11,7% pour quatre lignes. Si les instructions sont exécutées en parallèle à leur vérification, la dégradation des performances est très faible (moins de 1%, comme le montre

4. Travaux similaires du domaine

la figure 4d).

Dans cet article, nous avons proposé un mécanisme permettant d'implémenter un vérificateur mémoire en ligne en utilisant l'infrastructure HIDE. Dans [7], Gassend *et al.* ont utilisé un arbre de Merkle, calculé sur toute la mémoire, afin d'implémenter un tel vérificateur. Ils ont également proposé d'utiliser le cache du processeur afin d'améliorer la vitesse de la vérification d'intégrité en stockant certaines parties de l'arbre dans le cache supposé non attaquable. Cependant, même en utilisant le cache, ils obtiennent un surcoût en terme de performances de l'ordre de 20 %. Dans notre proposition, nous combinons un mécanisme simple de MAC et un arbre de Merkle couvrant uniquement les informations sur les pages mémoire (et non pas toute la mémoire par elle-même) afin de construire un vérificateur mémoire, résistant aux attaques par rejeu, et avec de meilleures performances.

Gassend *et al.*, dans [7] ont également proposé un vérificateur mémoire hors ligne utilisant des fonctions de hachage incrémentales. Dans [4], Clarke *et al.* ont proposé un autre vérificateur mémoire hors ligne avec un surcoût en terme de bande passante mémoire constant en combinant des arbres de Merkle et des fonctions de hachage incrémentales. Les vérificateurs mémoire hors-ligne sont plus rapides ⁷ mais ils doivent être appelés avant l'exécution de chaque fonction critique. Entre chaque vérification, les instructions sont exécutées sans vérification et ce comportement peut entraîner des problèmes de sécurité. Le chiffrement mémoire a également été étudié dans plusieurs architectures comme XOM [14, 15, 16], AEGIS [21, 22] et CRYPTOPAGE [13, 6, 5]. Dans [20], Shi *et al.* ont également proposé d'utiliser le mode compteur afin de chiffrer les lignes de cache. Cependant, ils ont besoin de stocker le compteur en mémoire et donc le calcul des masques est retardé jusqu'à la récupération du compteur. Afin de réduire ce problème, ils proposent d'utiliser une unité de prédiction associée à un cache spécialisé afin d'essayer

Ils vérifient l'intégrité d'une série de transactions et non pas de chaque transaction comme le font les vérificateurs mémoire en ligne.

de prédire les compteurs. Dans notre proposition, les compteurs sont déduits des données sur les pages utilisées. Comme ces informations sont toujours disponibles avant un accès mémoire, excepté dans le cas d'un défaut de TLB, les masques peuvent toujours être calculés en parallèle à l'accès mémoire, sans avoir besoin de recourir à une unité de prédiction ou un cache particulier.

Enfin, le problème des fuites d'informations sur le bus d'adresse a été étudié dans plusieurs articles. Une approche possible est de chiffrer le bus d'adresse, ce qui est équivalent à effectuer une permutation initiale de l'espace mémoire. Par exemple, ce mécanisme est utilisé dans les processeurs de type DS5000. Cependant, si le chiffrement utilisé ne varie pas au cours du temps, un attaquant peut toujours remarquer qu'une ligne est plus utilisée qu'une autre. Goldreich *et al.*, dans [8], ont proposé plusieurs approches pour garantir qu'aucune fuite d'informations ne peut se produire sur le bus d'adresse mais leurs algorithmes réduisent considérablement les performances.

5. Conclusions et travaux futurs

Dans cet article, nous avons décrit une solution pour implémenter, à faible coût, un mécanisme de chiffrement et de protection de l'intégrité de la mémoire sur l'infrastructure HIDE, qui elle-même empêche les fuites d'informations via le bus d'adresse. Nous avons également proposé un mécanisme permettant de déléguer une partie des opérations de vérification au système d'exploitation sans avoir besoin de lui faire confiance grâce à l'introduction de seulement 2 nouvelles instructions de sécurité.

L'impact sur les performances de ces mécanismes est de seulement 3 %, par rapport à une architecture normale non sécurisée, ce qui est largement meilleur que les autres solutions proposées jusqu'à présent. Ce résultat est obtenu grâce à une combinaison d'arbres de Merkle et de MAC.

Nous travaillons actuellement à étendre nos propositions à des processeurs multi-cœurs et à des systèmes multiprocesseurs ainsi qu'à intégrer ses mécanismes dans Linux. D'autre part, nous travaillons dans le cadre du projet SAFESCALE à l'utilisation de tels systèmes pour faire du calcul distribué haute performance de confiance.

6. Remerciements

Ce travail est soutenu par une bourse de thèse de la Délégation Générale pour l'Armement (DGA), par le projet ANR ARA/SSIA SAFESCALE et par le projet du GET (Groupement des Écoles de Télécommunications) TCP (Trusted Computing Platform). Merci à Jacques STERN pour les discussions sur le projet et cette thèse, aux collègues de l'ENST de TCP (en particulier Sylvain GUILLEY et Renaud PACALET) et du projet SAFESCALE pour leur nombreuses interactions.

Bibliographie

- 1. Austin (Todd), Larson (Eric) et Ernst (Dan). SIMPLESCALAR: An infrastructure for computer system modeling. *Computer*, vol. 35, n2, février 2002, pp. 59–67.
- 2. Bellare (Mihir), Desai (Anand), Jokipii (Eron) et Rogaway (Phillip). A concrete security treatment of symmetric encryption. *In*: *Proceedings of the 38th Annual Symposium on Foundations of Computer Science* (FOCS'97). pp. 394–403. IEEE Computer Society, octobre 1997.
- 3. Bellare (Mihir) et Namprempre (Chanathip). Authenticated encryption : Relations among notions and analysis of the generic composition paradigm. *In : Advances in Cryptology Asiacrypt 2000 Proceedings*, éd. par Springer-Verlag. 2000.
- 4. Clarke (Dwaine), Suh (G. Edward), Gassend (Blaise), Sudan (Ajay), van Dijk (Marten) et Devadas (Srinivas). Towards constant bandwidth overhead integrity checking of untrusted data. *In : Proceedings of the 2005 IEEE Symposium on Security and Privacy*. pp. 139–153. IEEE Computer Society, mai 2005.
- 5. Duc (Guillaume). CRYPTOPAGE an architecture to run secure processes. DEA de l'Université de Rennes 1, Diplôme d'Études Approfondies, École Nationale Supérieure des Télécommunications de Bretagne, juin 2004. http://enstb.org/~gduc/dea/rapport/rapport.pdf.
- 6. Duc (Guillaume), Keryell (Ronan) et Lauradoux (Cédric). CRYPTOPAGE : Support matériel pour cryptoprocessus. *Technique et Science Informatiques*, vol. 24, 2005, pp. 667–701.
- 7. Gassend (Blaise), Suh (G. Edward), Clarke (Dwaine), van Dijk (Marten) et Devadas (Srinivas). -

- Caches and hash trees for efficient memory integrity verification. *In*: *Proceedings of the 9th International Symposium on High-Performance Computer Architecture* (HPCA'03), pp. 295–306. février 2003.
- 8. Goldreich (Oded) et Ostrovsky (Rafail). Software protection and simulation on oblivious RAMs. *Journal of the ACM*, vol. 43, n3, 1996, pp. 431–473.
- 9. Henning (John L.). SPEC CPU2000 : measuring CPU performance in the new millennium. *IEEE Computer*, vol. 33, n7, juillet 2000, pp. 28–35.
- 10. Huang (A.). *Keeping Secrets in Hardware : the Microsoft XBox* (TM) *Case Study.* Rapport technique nAI Memo 2002-008, MIT, mai 2002.
- 11. Kocher (Paul C.). Timing attacks on implementations of DIFFIE-HELLMAN, RSA, DSS, and other systems. *In : Proceedings of the 16th Annual International Cryptology Conference on Advances in Cryptology* (CRYPTO'96). pp. 104–113. Springer-Verlag, août 1996.
- 12. Kocher (Paul C.), Jaffe (Joshua) et Jun (Benjamin). Differential power analysis. *In : Proceedings of the 19th Annual International Cryptology Conference on Advances in Cryptology* (CRYPTO'99). pp. 388–397. Springer-Verlag, août 1999.
- 13. Lauradoux (Cédric) et Keryell (Ronan). CRYPTOPAGE-2 : un processeur sécurisé contre le rejeu. *In : Symposium en Architecture et Adéquation Algorithme Architecture* (SYMPAAA'2003), pp. 314–321. La Colle sur Loup, France, octobre 2003.
- 14. Lie (David), Thekkath (Chandramohan), Mitchell (Mark), Lincoln (Patrick), Boneh (Dan), Mitchell (John) et Horowitz (Mark). Architectural support for copy and tamper resistant software. *In : Proceedings of the Ninth International Conference on Architectural Support for Programming Languages and Operating Systems* (ASPLOS IX), pp. 168–177. octobre 2000.
- 15. Lie (David), Trekkath (Chandramohan A.) et Horowitz (Mark). Implementing an untrusted operating system on trusted hardware. *In : Proceedings of the 9th ACM Symposium on Operating Systems Principles* (SOSP'03), pp. 178–192. octobre 2003.
- 16. Lie (David J.). *Architectural support for copy and tamper-resistant software.* Thèse de PhD, Stanford University, 2004.
- 17. Merkle (Ralph C.). A certified digital signature. *In : Proceedings on Advanced in Cryptology* (CRYPTO'89). pp. 218–238. Springer-Verlag New York, Inc., 1989.
- 18. NIST. Computer data authentication, mai 1985. Federal Information Processing Standards Publication 113.
- 19. NIST. Recommendation for block cipher modes of operation, décembre 2001. Special Publication 800-38A.
- 20. Shi (Weidong), Lee (Hsien-Hsin S.), Ghosh (Mrinmoy), Lu (Chenghuai) et Boldyreva (Alexandra).

 High efficiency counter mode security architecture via prediction and precomputation. *In : Proceedings of the 32nd Annual International Symposium on Computer Architecture* (ISCA'05). pp. 14–24. IEEE Computer Society, juin 2005.
- 21. Suh (G. Edward), Clarke (Dwaine), Gassend (Blaise), van Dijk (Marten) et Devadas (Srinivas). AEGIS: Architecture for tamper-evident and tamper-resistant processing. *In: Proceedings of the 17th International Conference on Supercomputing* (ICS'03), pp. 160–171. juin 2003.
- 22. Suh (G. Edward), O'Donnell (Charles W.), Sachdev (Ishan) et Devadas (Srinivas). Design and implementation of the AEGIS single-chip secure processor using physical random functions. *In : Proceedings of the 32nd Annual International Symposium on Computer Architecture* (ISCA'05). pp. 25–36. IEEE Computer Society, juin 2005.
- 23. Zhuang (Xiaotong), Zhang (Tao) et Pande (Santosh). HIDE: an infrastructure for efficiently protecting information leakage on the address bus. *In: Proceedings of the 11th International Conference on Architectural Support for Programming Languages and Operating Systems* (ASPLOS-XI). pp. 72–84. ACM Press, octobre 2004.