



Exercício 10:

Acender os LEDs Vermelho e Verde da placa EXP-MSP430G2 enquanto o botão S2(*P1.3*) estiver pressionado.

<i>S2</i> Pressionado	→	LEDs acesos
<i>S2</i> solto	→	LEDs apagados


Utilizar a interrupção do pino P1.3 (*Botão S2*), para detectar quando o botão S2 foi pressionado.

**Interrupção na
Borda de descida
(PIIES)**



Sequencia para atendimento de uma interrupção:

- Qualquer instrução que estiver sendo executada é completada;
- O *PC*, que aponta para a próxima instrução, é colocado na pilha;
- O Registrador de Estado (*SR*) é colocado na pilha;
- Caso haja mais de uma interrupção ativada, a de mais alta prioridade é selecionada;
- O Registrador de Estado é zerado;
- O conteúdo do vetor de Interrupção é carregado no *PC*. A execução do programa continua nesse endereço.



Sequencia para retorno de uma interrupção:

- A interrupção termina com a instrução *RETI*;
- O término da Interrupção necessita de 5 ciclos de CPU com as seguintes ações:
 - O Registrador de Estado *SR* é restaurado a partir do Topo da Pilha;
 - O endereço armazenado no Topo da Pilha é colocado no *PC*. A execução do programa continua a partir do ponto em que foi interrompido.




Figure 3-6. Status Register Bits

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved							V	SCG1	SCG0	OSC OFF	CPU OFF	GIE	N	Z	C
rw-0							rw-0	rw-0	rw-0	rw-0	rw-0	rw-0	rw-0	rw-0	rw-0

Table 2-2. Operating Modes For Basic Clock System

SCG1	SCG0	OSCOFF	CPUOFF	Mode	CPU and Clocks Status
0	0	0	0	Active	CPU is active, all enabled clocks are active
0	0	0	1	LPM0	CPU, MCLK are disabled, SMCLK, ACLK are active
0	1	0	1	LPM1	CPU, MCLK are disabled. DCO and DC generator are disabled if the DCO is not used for SMCLK. ACLK is active.
1	0	0	1	LPM2	CPU, MCLK, SMCLK, DCO are disabled. DC generator remains enabled. ACLK is active.
1	1	0	1	LPM3	CPU, MCLK, SMCLK, DCO are disabled. DC generator disabled. ACLK is active.
1	1	1	1	LPM4	CPU and all clocks disabled




Figure 2-9. Operating Modes For Basic Clock System