2

Dada una computadora con arquitectura Harvard big endian, la misma posee una memoria de instrucciones y una memoria de datos. La memoria de datos fue equipada con una memoria cache. El tamaño de palabra de datos es de 16 bits direccionados al bytes (la CPU resuelve correctamente el acceso no alineado) con un total de memoria RWM de datos de 256 bytes. La Memoria Cache posee 2 líneas de 8 bytes cada una organizada en mapeo directo. Resuelva el planteo según su numero de DNI:

DNI terminado en 0 o 5 ---> Se carga en el acumulador un dato de la posición de memoria 01... indique que valor toma la posición de memoria \$17.

DNI terminado en 1 o 6 ---> Se escribe el valor \$68 almacenado en el acumulador en la posición de memoria \$20... indique que valor tiene la posición de memoria \$C9.

DNI terminado en 2 o 7 ---> Se carga en el registro índice la parte alta de la dirección \$28... indique qué línea de la MC se modifica y cómo queda cargada.

DNI terminado en 3 o 8 ---> Se ejecuta un bucle que incrementa los valores de las direcciones de memoria \$15, \$16, \$17... indique los valores de esas direcciones de memoria y de la línea 1 de MC (justo después del tercer incremento).

DNI terminado en 4 o 9 ---> Se ejecuta un decremento del contenido de la dirección de memoria \$28 con una MC de política write no-allocate... indique qué valor toma el contenido de la dirección \$28 en memoria y el contenido de la segunda línea de MC.

*

(3 puntos)

Indique su DNI y justifique su respuesta. Tenga en cuenta que la acción que se ejecuta probablemente tenga consecuencias sobre la memoria caché o la memoria principal, por ende trate de describir lo mejor posible cuales son las mismas mientras contesta el planteo.

Tamaño de palabra: 16 bits

Memoria Caché de datos: 2 líneas de 8 bytes en Mapeo Directo Memoria RWM: 256 bytes con palabras de 16 bits direccionamiento al byte, bus de direcciones de 8 bits.

Los accesos NO alineados son detectados por la CPU y resueltos correctamente por la misma (accediendo también a la palabra de memoria siguiente).

٧	D	Etiqueta	Línea	Offset								
				0	1	2	3	4	5	6	7	
1	1	1	0	78	34	21	56	вс	A4	F8	55	
1	0	С	1	87	23	DD	D0	7A	3C	65	02	

Dirección	Dato (16 bits)			
00 ₁₆	0123 ₁₆			
02 ₁₆	4567 ₁₆			
04 ₁₆	89AB ₁₆			
06 ₁₆	CDEF ₁₆			
10 ₁₆	A532 ₁₆			
12 ₁₆	3389 ₁₆			
14 ₁₆	9876 ₁₆			
16 ₁₆	ABFE ₁₆			
18 ₁₆	8723 ₁₆			
1A ₁₆	DDD0 ₁₆			
1C ₁₆	7A3C ₁₆			
1E ₁₆	6502 ₁₆			
28 ₁₆	8086 ₁₆			
2A ₁₆	6809 ₁₆			
2C ₁₆	8080 ₁₆			
2E ₁₆	4004 ₁₆			

Se desean implementar diversos bancos de memoria en diversas computadoras (según su DNI). Indique cuantos chips son necesarios para armar el banco, y la dirección de comienzo y fin de cada chip. (Utilice el anteultimo dígito de su DNI, ej: 12.345.678 --> 7x).

DNI Terminado en 0x , 5x ---> La computadora direcciona 32768 palabras y se implementan 8192 posiciones de memoria con chips de 1K Bytes.

DNI Terminado en 1x, 6x ---> La computadora direcciona 65536 palabras y se implementan 10240 posiciones de memoria con chips que tienen 10 lineas no multiplexadas en el bus de direcciones.

DNI Terminado en 2x , 7x ---> La computadora direcciona 1048576 palabras y se implementan 10240 posiciones de memoria con chips que tienen 10 lineas no multiplexadas en el bus de direcciones.

DNI Terminado en 3x, 8x ---> La computadora direcciona 1048756 palabras y se implementan 10240 posiciones de memoria con chips que tienen 10 lineas no multiplexadas en el bus de direcciones, pero el banco se ubica de forma tal que el ultimo chip contenga la dirección de memoria mas alta posible.

DNI Terminado en 4x, 9x ---> La computadora direcciona 16384 palabras y se implementan 12288 posiciones de memoria con chips que tienen 11 lineas no multiplexadas en el bus de direcciones, pero el banco se ubica de forma tal que el ultimo chip contenga la dirección de memoria mas alta posible.

* 🕠 (2 puntos)

Recuerde indicar su DNI junto con la respuesta

4


Se necesita configurar el divisor de frecuencia que alimenta una UART. El oscilador genera una frecuencia con un ciclo de actividad del 50% en MHz (según su DNI) y pasa por un contador ascendente que genera diversas frecuencias submultiplos del oscilador. Indique que valor debe tomar SEL (3 bits) para cumplir con el baudrate requerido según su DNI, considerando un 10% de tolerancia estándar para RS232:

```
DNI terminado en 9 ---> Oscilador: 1228800Hz , Baudrate requerido: 19200 DNI terminado en 8 ---> Oscilador: 1228800Hz , Baudrate requerido: 9600 DNI terminado en 7 ---> Oscilador: 625000Hz , Baudrate requerido: 9600 DNI terminado en 6 ---> Oscilador: 153846Hz , Baudrate requerido: 2400 DNI terminado en 5 ---> Oscilador: 153846Hz , Baudrate requerido: 9600 DNI terminado en 4 ---> Oscilador: 153846Hz , Baudrate requerido: 4800 DNI terminado en 3 ---> Oscilador: 1228800Hz , Baudrate requerido: 600 DNI terminado en 2 ---> Oscilador: 625000Hz , Baudrate requerido: 600 DNI terminado en 1 ---> Oscilador: 307692HZ , Baudrate requerido: 19200 DNI terminado en 0 ---> Oscilador: 307692HZ , Baudrate requerido: 19200
```

Indique el porcentaje de error (o sea, el porcentaje de diferencia entre el baud rate requerido y el logrado) en todos los casos, y si este es superior al 10% indique que no es posible llegar al baud rate requerido con ese valor de oscilador.

(1 Punto)

Indique su DNI junto con la respuesta



Nota: Recuerde que un contador ascendente divide la frecuencia del clock según la posición de cada bit. Ejemplo: Si oscilador tiene una frecuencia de 16 MHz, entonces el Bit 3 del contador tendrá como salida una frecuencia de 16 sobre 2³ (8), o sea 16 / 8 = 2 MHz. El Bit 0 corresponde a división por 2, el Bit 1 corresponde a división por 4.. y así respectivamente.

El valor de SEL conecta la entrada correspondiente del MUX a un divisor por 16 (fijo) cuya salida es el baudrate al que opera la UART.