
Ασκηση 14

ΗΥ225-Οργανωση Υπολογιστων

csd4569-Χρηστος Παπασταμος

Ασκηση 14.1



- (α) Λογω της cache, αν αυτη εχει τα δεδομενα που αλλαξε το input device στην main memory και ο επεξεργαστης τα ζητησει, θα παρει τα παλια δεδομενα της cache και οχι τα καινουρια της Main memory. Αν βεβαια η cache δεν εχει ηδη τα δεδομενα αυτα και τα παρει απο την Main memory, αυτα θα ειναι τα σωστα.
- (β) Με cache τυπου Write Through τα δεδομενα στην Main Memory θα ειναι παντα ενημερωμενα, εξου και τα δεδομενα που παιρνει η συσκευη
- (γ) Αν η cache ειναι Write Back, τα δεδομενα δεν θα ενημερωθουν μεχρι να χρειαστει να φυγουν απο την cache, και αν δεν γινει αυτο η συσκευη θα διαβασει τα παλια δεδομενα και οχι τα ενημερωμενα

Ασκηση 14.3

- (α) Χωρις προτολο σθνοχης στην αρτηρια οταν ο επεξεργαστης Α αλλαξει την τιμη της μεταβλητης (iv) με Write Back θα την αποθηκευσει στην Main Memory. Οταν ο επεξεργαστης Β ομως παει να διαβασει την μεταβλητη θα την διαβασει απο την cache του με την παλια τιμη (απο την εντολη (iii))
- (β) Με το πρωτοκολο snooping coherence οταν ο επεξεργαστης A (ο οποιος εχει την μεταβλητη σε κατασταση S) αλλαξει την τιμη της θα στειλει ενα σημα Invalidate στο bus, το οποιο θα δει ο επεξεργαστης B και θα κανει Invalidate την μεταβλητη. Επειτα οταν ο B θα θελησει ξανα να παρει την μεταβλητη θα την διαβασει κατευθειαν απο την cache του επεξεργαστη A

(γ) Με το προτοκολο MSI, μετα την εντολη iv. η μεταβλητη απο S θα γινει M. Με το προτοκολο MESI απ την αλλη απο S περναει σε E

Ασκηση 14.4

Εστω οτι x=120,a=124,y=128,b=132

(α)lw t0,124	(β)lw t0,124
addi t1,t0,1	lw t1,132
sw t1,120	addi t2,t0,1
lw t2,128	sw t2,120
addi t3,t2,2	addi t3,t1,1
sw t0,132	sw t3,128
(γ)lw t0,0(x15)	Χρησημοποιοντας pointers αντι για μεταβλητες, ο compiler δεν ξερει που
addi t1,t0,1	δειχνουν αυτοι, και γι αυτον τον λογο δεν μπορει να κανει instruction
sw t1,0(x14)	scheduling.
lw t2,0(x17)	
addi t3,t2,2	

(δ) Αν ο px ταυτιζεται με τον pb, η εντολη load θα πρεπει να περιμενει την εντολη store να τελειωσει για να εχει τα καινουρια δεδομενα της μεταβλητης

<u>Ασκηση 14.5</u>

- (α) Η εντολη load ξοδευει 80 κυκλους ρολογιου, ο επεξεργαστης βρισκει εντολες για 8 κυκλους αρα συνολικα 72 κυκλοι ρολογιου χαθηκαν
- (β) Οχι, η ταχυτητα του νηματος Α παραμενει η ιδια. Αυτη που αλλαζει ειναι η ταχυτητα του Β μιας και οσο το Α "φερνει" τα δεδομενα απ την κεντρικη μνημη, "βοηθαει" τον Β εκτελοντας τις εντολες του.
- (γ) Οταν το νημα Α αστοχησει, θα εκτελεσει τις εντολες του νηματος Β (οι οποιες δεν αστοχουν για τουλαχιστο 80 κυκλους) οποτε δεν θα χαθει κανενας κυκλος ρολογιου