分类号	TP393	学号	10069066
UDC		密级	公开

工学博士学位论文 基于白盒模型的对偶综合

博士生姓名	秦莹
学科专业	计算机科学与技术
研究方向	计算机软件与理论
指导教师	贾焰 研究员

国防科学技术大学研究生院

二〇一五年八月

Complementary Synthesis based on White Box Model

Candidate: Qin Ying

Supervisor: Professor Jia Yan

A dissertation

Submitted in partial fulfillment of the requirements for the degree of Doctor of Engineering in Computer Science and Technology

Graduate School of National University of Defense Technology

Changsha, Hunan, P. R. China

August 27, 2015

独创性声明

本人声明所呈交的学位论文是我本人在导师指导下进行的研究工作及取得的研究成果。尽我所知,除文中特别加以标注和致谢的地方外,论文中不包含其他人已经发表和撰写过的研究成果,也不包含为获得国防科学技术大学或其他教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明并表示谢意。

学位论文题目:	基丁白盒模型的对偶综合			
学位论文作者签名:	日期:	年	月	Е

学位论文版权使用授权书

本人完全了解国防科学技术大学有关保留、使用学位论文的规定。本人授权 国防科学技术大学可以保留并向国家有关部门或机构送交论文的复印件和电子文 档,允许论文被查阅和借阅;可以将学位论文的全部或部分内容编入有关数据库 进行检索,可以采用影印、缩印或扫描等复制手段保存、汇编学位论文。

(保密学位论文在解密后适用本授权书。)

学位论文题目:	基于白盒模型的对偶综合			
学位论文作者签名:	日期:	年	月	E
作者指导教师签名:	日期:	年	月	E

目 录

摘	要		i
ABS	STRA	ACT	iii
第一	·章	绪论	1
	1.1	背景知识	1
		1.1.1 基本记法	1
		1.1.2 命题逻辑可满足性问题	2
		1.1.3 有限状态机	5
		1.1.4 基于迁移关系 (函数) 展开的形式化验证算法的一般性原理	6
	1.2	对偶综合研究现状	7
		1.2.1 早期的充分非完备算法	7
		1.2.2 完备停机算法	10
		1.2.3 在对偶综合领域的其他的相关工作	12
	1.3	基于白盒模型的对偶综合	13
		1.3.1 研究意义	13
		1.3.2 面临的挑战	15
	1.4	研究内容与创新点	15
	1.5	论文组织结构	16
第二	章	相关研究	19
	2.1	对偶综合	19
	2.2	程序求反	19
	2.3	超属性 (Hyperproperty) 模型检验	20
	2.4	协议转换	20
	2.5	可满足赋值遍历和量词削减	20
	2.6	基于 Craig 插值的逻辑综合算法	21
	2.7	本章小结	21
第三	章	基于余因子和 Craig 插值的迭代特征化算法	23
	3.1	引言	23
	3.2	Craig 插值的原理和实现	24
		3.2.1 相关背景知识和记法	24
		3.2.2 不可满足证明	24
		3.2.3 Craig 插值算法	25

国防科学技术大学研究生院博士学位论文

3.3	非迭位	代的特征化算法	26
3.4	迭代的	的特征化算法	27
3.5	可选的	的 BDD 整理和化简	28
3.6	本章/	小结	29
第四章	面向流	流控机制的对偶综合	31
4.1	引言		31
4.2	识别泡	流控变量	32
	4.2.1	识别流控变量 $ec{f}$	32
	4.2.2	使用增量 SAT 求解器加速识别算法	33
4.3	推导值	使得数据变量向量被唯一决定的谓词	34
	4.3.1	计算 $valid(\vec{f})$ 的单调增长的下估计	36
	4.3.2	计算 $valid(\vec{f})$ 的单调递减上估计	37
	4.3.3	计算 <i>valid</i> (f) 的算法	39
	4.3.4	停机和正确性证明	39
4.4	压缩流	迁移关系展开序列的长度	42
	4.4.1	压缩 <i>l</i> 和 <i>r</i>	42
	4.4.2	另一种可能的算法结构	42
4.5	产生角	解码器函数	43
	4.5.1	产生 \vec{f} 的解码器函数	43
	4.5.2	产生 \vec{d} 的解码函数	44
4.6	实验给	结果	45
	4.6.1	测试集	45
	4.6.2	PCI Express 2.0 编码器	46
	4.6.3	10G 以太网编码器 XGXS	47
	4.6.4	UltraSPARC T2 以太网编码器	48
	4.6.5	针对不具备流控机制的编码器比较我们的算法和 Liu et al. [8]	
	算法		49
	4.6.6	比较两种可能性:同时增长 p , l 和 r 或者单独增长	50
	4.6.7	在压缩和不压缩 l 和 r 的两种算法之间比较运行时间、电路	
	面积和	T延迟	51
	4.6.8	在我们的算法和手工书写的解码器之间比较电路面积和延	
	迟		52
4.7	结论		52

国防科学技术大学研究生院博士学位论文

第五章	面向流	而水线的对偶综合	53
5.1	引言		53
5.2	推导组	扁码器的流水线结构	54
	5.2.1	流水线的一般性模型	54
	5.2.2	推导 p, l和 r	55
	5.2.3	压缩 r 和 l	55
	5.2.4	推导流水线	57
5.3	特征值	化输入向量和流水线级的布尔函数	59
	5.3.1	特征化最后一个流水线级的布尔函数	59
	5.3.2	特征化其他流水线级的布尔函数	60
	5.3.3	特征化输入变量的布尔函数	60
5.4	实验给	吉果	61
5.5	结论		62
第六章	面向流	流控机制和流水线的对偶综合	63
6.1	引言		63
6.2	算法	框架	64
	6.2.1	编码器的一般性模型	64
	6.2.2	算法框架	64
6.3	推导流		65
	6.3.1	压缩 r 和 l	65
	6.3.2	寻找流控向量 \vec{f}^j 和数据向量 \vec{d}^j	66
	6.3.3	推导每一级流水线上的控制流谓词 $valid(\vec{f}^j)$	67
6.4	特征值	化流水线级和输入的布尔函数	69
	6.4.1	特征化最后一个流水线级的布尔函数	69
	6.4.2	特征化恢复其他流水线级的布尔函数	70
	6.4.3	特征化从第0级流水线恢复输入向量的布尔函数	70
6.5	实验给	结果	71
	6.5.1	比较时间和面积	71
	6.5.2	针对 PCIE 推导的流水线结构	71
	6.5.3	xgxs 推导的流水线结构	72
	6.5.4	t2ether 推导的流水线结构	73
6.6	结论		74

国防科学技术大学研究生院博士学位论文

第七章	原型系	系统的实现	75
7.1	整体组	吉构	75
	7.1.1	使用 DesignCompiler 产生编码器的化简代码	75
	7.1.2	语法分析模块	75
	7.1.3	AIG 模块	77
	7.1.4	MiniSat 求解器	77
	7.1.5	BDD	77
	7.1.6	Craig 插值模块	77
7.2	主要活		77
	7.2.1	语法分析和有限状态机的构造	78
	7.2.2	SAT 求解	78
	7.2.3	Craig 插值	78
	7.2.4	基于余因子和 Craig 插值的迭代	78
7.3	结论		78
第八章	结束语	<u> </u>	79
8.1	工作	总结	79
8.2	研究	展望	80
致谢			83
参考文献	状		85
作者在等	学期间耳	又得的学术成果	95

表 目 录

表 4.1	Benchmarks	46
表 4.2	PCI Express 2.0 编码器的输入和输出变量描述	47
表 4.3	10G 以太网编码器 XGXS 的输入和输出	48
表 4.4	UltraSPARC T2 以太网编码器的输入输出列表	48
表 4.5	UltraSPARC T2 以太网编码器的动作列表	49
表 4.6	比较我们的算法和 Liu et al. ^[8] 的算法	49
表 4.7	比较两种可能性:同时增长 p , l 和 r 或者单独增长	50
表 4.8	在压缩和不压缩 l 和 r 的两种算法之间比较运行时间,电路面积和	
延迟 .		51
表 4.9	在我们的算法和手工书写的解码器之间比较电路面积和延迟	52
表 5.1	Benchmarks and experimental results	61
表 6.1	Benchmark 和实验结果	72
表 6.2	pcie 推导的流水线结构	72
表 6.3	xgxs 推导的流水线结构	73
表 6.4	t2ether 推导的流水线结构	74

图 目 录

图 1.1	示例电路及其编码	3
图 1.2	基于完全二叉树遍历的 SAT 求解	3
图 1.3	布尔约束传播	4
图 1.4	冲突指导的短句学习	4
图 1.5	有限状态机及其迁移关系的展开	6
图 1.6	一个简单计数器的迁移函数展开序列	7
图 1.7	用于检查 i_{p+l} 是否能够被唯一决定的充分非完备算法	8
图 1.8	用于检查 i_{p+l} 是否不能被唯一决定的上估计算法	10
图 1.9	The encoder used to explain our ideas	13
图 1.10	带有流控机制的通讯系统及其编码器	14
图 1.11	带有流水线的编码器和解码器	14
图 3.1	关系和函数的布尔映射	23
图 4.1	带有流控机制的通讯系统及其编码器	32
图 4.2	$FSAT_{PC}(p,l,r)$ 和 $FSAT_{LN}(p,l,r)$ 的单调性	36
图 4.3	通过将第 $(p'+l')$ 步对准第 $(p+l)$ 步映射 $F_{PC}^{\prime d}(p',l',r',1)$ 到 $F_{PC}^{\prime d}(p,l,r,1)$ 。	
		40
图 4.4	通过将第 $(p+l)$ 步对准 $(p'+l')$ 步并展开三个环,从而映射 $F'^d_{LN}(p,l,r,1)$	
到 $F_{LN}^{\prime d}$	(p', l', r', 1)	40
图 5.1	带有流水线的编码器和解码器	53
图 5.2	包含流水线级的编码器一般性结构	54
图 5.3	流水线级在迁移函数展开序列中的直观表示方式	55
图 5.4	从压缩的输出序列中恢复输入	57
图 5.5	推导非最后一级流水线时,上标和下标的同步递减关系	58
图 6.1	带有流控机制的编码器	64
图 6.2	带有流水线和流控机制的编码器	64
图 6.3	使用削减的输出序列恢复输入	66
图 7.1	原型系统的结构	76
图 7.2	自动机模型的简化描述的例子	77

摘要

在通讯和多媒体芯片设计中,一个最为困难且容易出错的工作就是设计特定协议的的编码器和解码器。其中编码器将输入变量 \vec{i} 映射到输出变量 \vec{o} 。而解码器则从 \vec{o} 中恢复 \vec{i} 。对偶综合算法 $^{[1-9]}$ 通过自动生成特定编码器的解码器,以降低该工作的复杂度并提高结果的可靠性。

而另一方面,现代复杂通讯协议的编码器中,广泛采用了流控 $^{[10]}$ 和流水线等复杂内部结构,以提升编码器的性能和对复杂应用环境的适应性。而目前在对偶综合方面的所有研究工作 $^{[1-9]}$ 均基于黑盒模型,完全忽略这些内部结构,而仅考虑输入 i 和输出 i 之间的映射关系,从而无法发挥上述结构在性能和适应性方面的优势。

为了克服上述问题,本文基于白盒模型,探索了如何在对偶综合中发掘编码器的内部结构信息,如流控和流水线结构,以自动产生支持相应结构的解码器。本文的主要研究内容及创新点包括以下几方面:

第一,研究了基于余因子 (Cofactor) 和 Craig 插值^[11] 的迭代特征化算法。在 发掘编码器内部结构和自动产生解码器的过程中,一个必须而且对性能要求非常 苛刻的步骤,是特征化满足特定命题逻辑关系 R 的布尔函数 f。传统的方法包括基于命题逻辑可满足求解器 (SAT)^[12] 和二叉判决图 (BDD)^[13] 的完全解遍历和量 词削减算法^[14–24]。然而这些算法通常受到解空间不规则的困扰,导致性能低下且 内存开销很大。为此,我们创造性的提出了一个迭代的特征化算法框架。在每一次迭代中,为每一个尚未被遍历的解 A,利用其对应的余因子化简 R 以满足产生 Craig 插值要求。而该插值是 A 的一个充分扩展。该迭代过程是停机的,且其性能比传统的完全解遍历算法有巨大的提升。

第二,研究了针对流控机制的对偶综合算法。传统对偶综合算法[1-9]的一个基本假设是,编码器的输入向量 \vec{i} 总能够被输出向量 \vec{o} 的一个有限长度序列唯一决定。基于该假设方可构造满足 Craig 插值的不可满足公式。然而,许多高速通讯系统编码器所带有的流控机制[10],直接违反了上述假设。该机制将 \vec{i} 划分为有待编码的数据向量 \vec{d} 和用以表达 \vec{d} 有效性的流控向量 \vec{f} ,并在 \vec{f} 上定义一个有效性谓词 $valid(\vec{f})$ 。只有在 $valid(\vec{f})$ 章 1 的情形下, \vec{d} 才能够被 \vec{o} 唯一决定。为此,我们创造性的提出了能够处理流控机制的对偶综合算法: **首先**,使用经典的对偶综合算法[4] 以识别那些能够被唯一决定的输入变量,并将它们视为流控向量 \vec{f} 的成员。而其他不能被唯一决定的变量则视为数据向量 \vec{d} 的成员。第二,该算法推

导一个充分必要谓词 $valid(\vec{f})$ 使得 \vec{d} 能够被输出向量 \vec{o} 的一个有限长度序列唯一决定。第三, 对于每一个流控变量 $f \in \vec{f}$,该算法使用 Craig 插值算法[25] 特征化其解码器函数。同时,对于数据变量 \vec{d} ,他们的值只有在 $valid(\vec{f}) \equiv 1$ 时才有意义。因此每个 $d \in \vec{d}$ 的解码器函数可以类似的使用 Craig 插值算法得到,唯一的不同在于必须首先约束谓词 $valid(\vec{f}) \equiv 1$ 。

第三,研究了针对流水线结构的对偶综合算法。为了提升工作频率,现代集成电路中的编码器通常包含多个流水线级,以将关键的数据路径划分为多级。而传统的对偶综合算法[1-9] 完全无视这种流水线结构,从而导致生成的解码器无法保持和编码器匹配的频率和性能。为此,我们创造性的提出了能够产生流水解码器的对偶综合算法: 首先将传统对偶综合算法推广到非输入输出情形,以找到编码器中每一个流水线级 stg^j 中的寄存器集合;然后使用迭代 Craig 插值算法特征化每一个流水线级 stg^j 的布尔函数,以从下一个流水线级 stg^{j+1} 或输出 δ 之中恢复 stg^j 。最终特征化 i 的布尔函数以从第一个流水线级 stg^0 中恢复 i。

第四,结合上述研究成果,研究了能够同时处理流控和流水线结构的对偶综合算法。该算法首先使用 Qin et al. $[^{26]}$ 的算法来寻找输入向量 \vec{i} 中的流控向量 \vec{f} 并推导有效性谓词 $valid(\vec{f})$ 。然后分别通过强制和不强制 $valid(\vec{f})$,以从所有寄存器集合中找到每一个寄存器级 $s\vec{tg}^j$ 的数据向量 \vec{d}^j 和流控向量 \vec{f}^j 。最后通过 Jiang et al. $[^{23]}$ 的算法特征化 $s\vec{tg}^j$ 和 \vec{i} 的布尔函数。

综上所述,本文对基于白盒模型的对偶综合算法中若干关键问题进行了深入的研究,提出了针对流控和流水线结构的解决方案。理论分析和实验结果验证了所提出算法的有效性和性能,对于进一步促进对偶综合算法的发展和应用具有一定的理论意义和应用价值。

关键词:对偶综合;流控;流水线;余因子;Craig 插值

ABSTRACT

One of the most difficult jobs in designing communication and multimedia chips is to design and verify complex encoder and decoder pairs. The encoder maps its input variables \vec{i} to its output variables \vec{o} , while the decoder recovers \vec{i} from \vec{o} . Complementary synthesis [1–9] eases this job by automatically generating a decoder from an encoder, with the assumption that \vec{i} can always be uniquely determined by a bounded sequence of \vec{o} .

On the other hand, the encoders of modern communication protocols widely employ flow control^[10] and pipeline mechanism to boost performance and their ability of adopting to complex application environment. But state-of-the-art research works on complementary synthesis^[1–9] are all based on black box model that ignores these internal structures, so can not take full advantage of these mechanisms.

To overcome these problems, this thesis proposes new complementary synthesis algorithms based on white box model to handle flow control and pipeline mechanism:

First, this thesis proposes an iterative characterizing algorithm based on cofactoring and Craig interpolant. In inferring the encoder's internal structure and generating its decoder, one of the most critical algorithm is to characterize a Boolean function f that covers a Boolean relation R. State-of-the-art algorithms are satisfying assignment enumeration and quantifier elimination [14–24] with SAT[12] or BDD[13]. But these algorithms are very inefficient because of irregular solution space. Thus we propose an iterative characterizing algorithm. In each iteration of this algorithm, for each satisfying assignment A not yet enumerated, R is simplified with A's cofactor, and used to generated a Craig interpolant, which can is an enlarged cube of A. This algorithm is a halting one and is much faster than naive satisfying assignment enumeration.

Second, this thesis proposes a novel complementary synthesis algorithm to handle flow control mechanism. One assumption of state-of-the-art complementary algorithm- $s^{[1-9]}$ is that, \vec{i} can always be uniquely determined by a bounded sequence of \vec{o} . Only in this way the unsatisfiable formula for computing Craig interpolant can be constructed. But the flow control mechanism i in many modern encoders fails this assumption. This mechanism partition i into the data vector i to be encoded and the flow control vector i used to express the validness of i. And a validness predicate valid(i) is defined on i. i can be uniquely determined by i only when $valid(i) \equiv 1$. Thus this thesis proposes

a novel complementary synthesis algorithm to handle flow control mechanism: First, it identifies all input variables that can be uniquely determined, and takes them as members of the flow control vector \vec{f} . Second, it infers predicate $valid(\vec{f})$ over these flow control variables that enables all other input variables to be uniquely determined. Third, it characterizes the decoder's Boolean function with Craig interpolant.

Third, this thesis proposes a novel complementary synthesis algorithm to handle pipeline structure. Modern encoders often include multiple pipeline stages that cut the critical datapath into multiple segments to boost frequency and performance. State-of-the-art complementary algorithms [1–9] all ignore such structure, which make the generated decoder can not keep up with the encoder on frequency and performance. Thus this thesis proposes a novel algorithm to first find out the encoder's pipeline registers in each pipeline stage, and then characterize all Boolean functions that recover each of these pipeline registers from the registers in the next pipeline stage, and finally characterize the Boolean functions that recover the encoder's input variables from the first pipeline stage.

Finally, with all above researches, this thesis proposes a final algorithm to handle flow control mechanism and pipeline structure at the same time. First, it infers the flow control vector \vec{f} and flow control predicate $valid(\vec{f})$ on inputs vector \vec{i} with Qin et al. ^[26]'s algorithm. Second, it finds out the data vector and flow control vector in each pipeline stages by enforcing and not enforcing the inferred flow control predicate. Third, it infers the flow control predicate for each pipeline stages. Finally, the decoder's Boolean functions that recover each pipeline stage and input are characterized with Jiang et al. ^[23]'s algorithm based on Craig interpolant.

This thesis proposes several algorithm to exploit the encoder's internal structure in complementary synthesis. Theoretical analysis and experimental result indicate that these algorithm are useful and efficient.

Key Words: Complementary synthesis; Flow control mechanism; Pipeline structure; Cofactoring; Craig interpolant

第一章 绪论

通讯和多媒体应用是半导体工业的主要推动力。这两个领域日新月异的发展,带来了对传输带宽永无止境的追求。常见的高性能传输协议,如以太网^[27]、InfiniBand^[28] 和 PCI Express^[29] 等,其单通道带宽从本世纪初的 3.125Gbps 增长到目前的 25Gbps。

更高的带宽意味着更高的信号频率,从而导致在传输介质上更严重的衰减,并进而带来更大的噪声干扰。为了克服这一挑战,每一代新的传输标准都会采用全新的编码方案。因此,在通讯和多媒体芯片设计项目中,最为关键且困难的工作之一是设计和验证特定的物理层编码器和解码器。针对这一关键而困难的工作,工业界常见的设计方法仍然停留在简单地手工编写代码,并使用动态模拟器进行验证的阶段。

而随着传输带宽的进一步提升,对于编码后信号 01 平衡和游程长度的统计特性要求也日益严格^[30]。这就导致了在编码器中引进了更为复杂的,包含大量异或操作的线性移位寄存器组,如以太网标准 clause 49 的 64/66 加扰器^[30] 和 PCI Express 标准的 128/130 编码器^[29]。大量的异或操作使得编码器的映射表非常不规则,其状态空间尺寸随编码长度指数增长。这就对传统的动态模拟验证方法的完备性提出了严峻挑战。

为此,国防科技大学的 Shen et al.^[1] 于 2009 年首次提出了对偶综合的概念和基本的算法实现,以从一个通讯协议的编码器源代码中,自动产生其对应的解码器代码。以此为起点,集成电路设计自动化领域的研究者们在该领域取得了大量的研究成果^[1-9]。

在本章的剩余部分中,我们将首先在小节1.1介绍相关的背景知识。然后在小节1.2详细描述目前在该领域的研究成果。然后在小节1.3介绍基于白盒模型的对偶综合的研究意义和所面临的挑战。最后在小节1.4介绍本文的研究内容和创新点。

1.1 背景知识

本节将给出相关的背景知识。

1.1.1 基本记法

布尔集合记为 $\mathbf{B} = \{0,1\}$ 。多个变量组成的**向量**记为 $\vec{v} = (v,...)$ 。 \vec{v} 中的变量个数记为 $|\vec{v}|$ 。如果 $v \notin \vec{v}$ 的成员,则记为 $v \in \vec{v}$;否则记为 $v \notin \vec{v}$ 。对于变量 v 和向量 \vec{v} ,如果 $v \notin \vec{v}$,则同时包含 v 和所有 \vec{v} 的成员的新向量记为 $v \cup \vec{v}$ 。如

果 $v \in \vec{v}$, 则包含所有 \vec{v} 的成员而不包含 v 的新向量记为 $\vec{v} - v$ 。类似的,包含 所有 \vec{v}_1 的成员而不包含 \vec{v}_2 的成员的新向量记为 $\vec{v}_1 - \vec{v}_2$ 。对于两个向量 \vec{a} 和 \vec{b} ,包含 \vec{a} 和 \vec{b} 的所有成员的新向量记为 $\vec{a} \cup \vec{b}$ 。向量 \vec{v} 的赋值集合记为 $[[\vec{v}]]$ 。例如: $[[(v_1, v_2)]] = \{(0, 0), (0, 1), (1, 0), (1, 1)\}$ 。

在变量集合 V 上的布尔逻辑公式 F 是通过以下连接符连接 V 上的变量得到的:包括 \neg , \wedge , \vee 和 \Rightarrow , 他们分别代表着求反,合取 (与),析取 (或) 和蕴含操作。

1.1.2 命题逻辑可满足性问题

对在变量集合 V 上的布尔逻辑公式 F, **命题逻辑可满足问题** (缩写为 **SAT**) 意味着寻找 V 的赋值函数 $A: V \to \mathbf{B}$, 使得 F 可以取值为 1。如果存在这样的赋值函数 A, 则 F 是可满足的; 否则,是不可满足的。

一个寻找上述赋值函数 A 的计算机程序称为 **SAT** 求解器,常见的 **SAT** 求解器。器包括 Zchaff^[31],Grasp^[32],Berkmin^[33],和 MiniSat^[34]。

通常, SAT 求解器要求有待求解的公式使用**合取范式** (CNF) 表示,其中一个公式是多个短句的合取,一个短句是多个文字的析取,一个文字是一个变量或者其反。一个使用 CNF 格式表示的公式通常也称为 SAT 实例。

很明显,要使得公式 F 可满足 (使其取值为 1),则每个短句都必须取值为 1;相应的,为了使得一个短句取值为 1,则其包含的所有文字中,至少一个应该取值为 1。

从文献^[22] 可知,对于函数 $f(v_1 ... v_n)$,针对变量 v 的**正余因子** (cofactor) 和**负余因子**分别是 $f_{v=1} = f(v_1 ... 1 ... v_n)$ 和 $f_{v=0} = f(v_1 ... 0 ... v_n)$ 。而**余因子化**则代表着将 1 或者 0 赋予 v 以得到 $f_{v=1}$ 和 $f_{v=0}$ 。

给定两个布尔逻辑公式 ϕ_A 和 ϕ_B ,若 $\phi_A \wedge \phi_B$ 不可满足,则存在仅使用了 ϕ_A 和 ϕ_B 共同变量的公式 ϕ_I ,使得 $\phi_A \Rightarrow \phi_I \perp \perp \phi_I \wedge \phi_B$ 不可满足。 ϕ_I 被称为 ϕ_A 针对 ϕ_B 的 **Craig 插值**^[11]。Craig 插值通常被用做 ϕ_A 的上估计抽象。 ϕ_I 可以使用 McMillan 算法^[25] 得到。具体细节将在小节3.2给出。

1.1.2.1 Tseitin 编码

在硬件验证过程中,电路和有待验证的属性通过 **Tseitin 编码**^[35] 转换为 CNF 公式,而后交给 SAT 求解器求解。

Tseitin 编码的基本原理描述如下:由于任意电路均可以被表示为二输入与门 (AND2)和反相器 (INV)的组合形式,因此我们在这里仅给出二输入与门和反相器的 Tseitin 编码:

1. 对于反相器 $z = \neg x$,由 Tseitin 编码产生的 CNF 公式为 $(x \lor z) \land (\neg x \lor \neg z)$ 。




图 1.1 示例电路及其编码

- 2. 对于二输入与门 $z = x_1 \wedge x_2$,由 Tseitin 编码产生的 CNF 公式为 $(\neg x_1 \vee \neg x_2 \vee z) \wedge (x_1 \vee \neg z) \wedge (x_2 \vee \neg z)$ 。
- 3. 对于一个由二输入与门和反相器组合而成的复杂电路 C,由 Tseitin 编码产生的 CNF 公式 T seitin(C) 是所有这些门的 Tseitin 编码的合取。

包含一个反相器 $d = \neg a$ 和一个二输入与门 $e = d \land c$ 的简单电路 C, 其 Tseitin 编码显示在公式 (1.1) 中。

$$Tseitin(C) = \left\{ \begin{array}{c} (a \lor d) \\ \land (\neg a \lor \neg d) \end{array} \right\} \land \left\{ \begin{array}{c} (\neg e \lor c) \\ \land (\neg e \lor d) \\ \land (e \lor \neg c \lor \neg d) \end{array} \right\} (1.1)$$

1.1.2.2 SAT 问题的简单解法

为了方便对 SAT 求解过程的描述,我们以图1.1中的电路为例子,首先给出一个简单低效但是直观的求解方法。并在下面逐步描述对该方法的改进措施,从而最终描述清楚现代 SAT 求解器中常用的高效算法。

最简单的 SAT 求解算法是简单地遍历所有可能的变量赋值,形成树形的二叉搜索空间。对于图1.1b) 的 SAT 公式,将导致图1.2所示的二叉搜索树。其中打钩的叶节点表示合法的求解结果。每次对特定变量进行二叉分解的步骤称为决策,每次决策产生一个新的决策层。图1.2的决策层 1、2 和 3 分别对应于分别对变量a、b 和 c 进行二叉分解。




图 1.2 基于完全二叉树遍历的 SAT 求解




图 1.3 布尔约束传播

1.1.2.3 布尔约束传播 (BCP)

为了使一个特定的 SAT 公式成立,必须使其中每个短句都成立。而为了使某个特定短句成立,其中必须存在至少一个文字成立。在某个短句中,当只有一个特定的文字 w 尚未取值,而其他所有文字均取值为 0,则该文字必须取值为 1。如果该文字为某个特定变量 v,这将导致 v 取值为 1,否则取值为 0。这一推导过程称为布尔约束传播。

以图1.1b) 的或门的 Tseitin 编码为例,为了使该公式成立,每个短句都必须成立。以第一个短句 $d \wedge a$ 为例,当 a 为 1 时, $d \wedge a$ 化简为 d,为了使其成立,d 必须取值为 1。此时搜索树如图1.3所示。其中粗线代表在特定决策层内部的 BCP 操作。

1.1.2.4 冲突指导的短句学习

冲突指导的短句学习和非正交回溯^[36] 是提升 SAT 求解器性能的另一个重要手段。其中非正交回溯与与本文重点关注的数据结构关系不大,因此将仅描述冲突指导的短句学习。为了简明起见,仍然使用一个例子描述冲突指导的短句学习。如图1.4所示的一个二叉搜索树,当到达红色的标记为 conflict 的节点时,有 $\{a \equiv 0, b \equiv 0, c \equiv 0, d \equiv 1, e \equiv 0, f \equiv 1\}$ 。这将导致某个短句中的所有文字均成为 0,称这种情况为一个冲突 (conflict)。此时冲突分析算法将对该短句中的每一个文字,沿着如图1.4粗线所示的 BCP 关系逆向回溯,以便找到导致此次冲突的根本原因。假设找到的三个变量分别为 $\{c \equiv 0, d \equiv 1, f \equiv 1\}$,这意味着 a、b 和 e 与本次冲突无关。无论以后 a、b 和 e 取任何值,只要遇到 $\{c \equiv 0, d \equiv 1, f \equiv 1\}$ 的情况,都不必继续搜索。这意味图1.4中绿色所示的分支都可以被剪掉。




图 1.4 冲突指导的短句学习

为了达到这种剪枝效果,将对冲突分析的结果中每个变量取反,以构造一个冲突学习短句。即 $\{c \equiv 0, d \equiv 1, f \equiv 1\}$ 将会产生一个冲突学习短句 $\{c \lor d \lor \neg f\}$,并加入短句数组。以后每次当 c、d 和 f 三个变量中的两个满足 $\{c \equiv 0, d \equiv 1, f \equiv 1\}$,则将立即通过冲突学习短句产生一次 BCP,使得第三个变量无法满足 $\{c \equiv 0, d \equiv 1, f \equiv 1\}$ 。这就构成了一次剪枝操作。

1.1.2.5 MiniSat 求解器的递增求解机制

本文中,我们使用 MiniSat 求解器^[34] 求解所有 CNF 公式。和其他基于冲突学习机制^[36] 的 SAT 求解器类似, MiniSat 从在搜索中遇到的冲突中产生学习短句,并记录他们以避免类似的冲突再次出现。该机制能够极大的提升 SAT 求解器的性能。

在许多应用中,经常存在一系列紧密关联的 CNF 公式。如果在一个 CNF 公式求解过程中得到的学习短句能够被其他 CNF 公式共享,则所有 CNF 公式的求解速度都能够得到极大的提升。

MiniSat 提供了一个增量求解机制以共享这些学习短句。该机制包括两个接口函数:

- 1. addClause(F) 用于将一个 CNF 公式 F 添加到 MiniSat 的短句数据库,以用于下一轮求解。
- 2. solve(A) 接收一个文字集合 A 作为假设,并求解 CNF 公式 $F \land \bigwedge_{a \in A} a$ 。其中 F 是在 addClause 中被加入短句数据库的 CNF 公式。

基于该机制,可以针对一个相同的 CNF 公式 F,使用不同的文字集合 A,来产生并递增地高效求解不同的 $F \wedge \bigwedge_{a \in A} a$ 。

1.1.3 有限状态机

如图1.5a) 所示,本文中编码器使用有限状态机 $M = (\vec{s}, \vec{i}, \vec{o}, T)$ 作为模型。该模型包括状态向量 \vec{s} ,输入向量 \vec{i} ,输出向量 \vec{o} ,和迁移函数 $T : [[\vec{s}]] \times [[\vec{i}]] \rightarrow [[\vec{s}]] \times [[\vec{o}]]$ 。其中 T 用于从当前状态向量 \vec{s} 和输入向量 \vec{i} 计算出下一状态向量 \vec{s} 和输出向量 \vec{o} 。

如图1.5b) 所示,有限状态机 M 的行为可以通过将迁移函数展开多步得到。 具体的步骤如下:

1. 首先,使用在小节1.1.2.1中描述的 Tseitin 编码方法,将迁移函数 T 转化成为对应的 CNF 公式。而如图1.5b) 所示,我们可以实例化 T 的 CNF 公式的任意多个实例 T_0 , …, T_n ,同时保证任意两个实例所使用的变量集合不重叠。在第 i 步上,状态变量 $s \in \vec{s}$,输入变量 $i \in \vec{i}$ 和输出变量 $o \in \vec{o}$ 分别表示为




图 1.5 有限状态机及其迁移关系的展开

 s_j , i_j 和 o_j 。进一步的,在第 j 步的状态变量向量,输入变量向量和输出变量向量分别记为 $\vec{s_i}$, $\vec{i_i}$ 和 $\vec{o_i}$ 。

2. 其次,对于任意两个相邻的迁移函数 T_j 和 T_{j+1} ,我们约束 T_j 的下一状态等于 T_{j+1} 的当前状态,即都等于图1.5b) 的 \vec{s}_{j+1} 。这样任意 n 个迁移函数 T 的 实例就能够被连接起来,形成一个如图1.5b) 所示长度为 n+1 的序列。将这些 CNF 公式的合取形成的新的 CNF 公式,送入 SAT 求解器求解,所得到的对状态向量序列 $< \vec{s}_0, \ldots, \vec{s}_n >$ 的赋值,就代表了该有限状态机的一个长度为 n 的合法行为。

一条**路径**是一个对所有 $n \leq j < m$ 均有 $\exists \vec{i}_j \vec{o}_j (\vec{s}_{j+1}, \vec{o}_j) \equiv T(\vec{s}_j, \vec{i}_j)$ 的状态序列 $< \vec{s}_n, \dots, \vec{s}_m >$ 。一个**环**是一条使得 $\vec{s}_n \equiv \vec{s}_m$ 的路径 $< \vec{s}_n, \dots, \vec{s}_m >$ 。

1.1.4 基于迁移关系 (函数) 展开的形式化验证算法的一般性原理

我们已经在上一小节描述了如何将迁移关系 (函数) 的 CNF 公式展开成为任意长度的序列。这种展开方法被广泛应用于绝大多数形式化验证方法中,以对该状态机的行为进行推理。

假设有待验证的状态机是一个 2 位计数器,初始状态为 0,每一步的行为是将当前状态加 1。再假设当计数器为 3 时会发生一些不希望发生的行为,所以我们需要验证该计数器永远不会到达 3。因此有待证明的断言是"计数器永远不等于 3"。

最简单,同时也是最典型的限界模型检验^[37] 方法,通过逐步的增加迁移关系(函数)展开的长度,以试图找到在展开序列上违反有待证明断言的状态。比如针对上述"计数器永远不等于 3"的断言,则违反该断言意味着计数器的值等于 3.

如图1.6所示,限界模型检验依次将迁移函数展开了1次,2次和3次。其中 在前两次都没有找到对断言的违反。而在第3次中则找到了计数器等于3的情况。




图 1.6 一个简单计数器的迁移函数展开序列

在这种情况下,限界模型检验停止展开,并给出最后一个展开序列上每个状态 *对* 的值,作为反例,以证明上述"计数器永远不等于 3"的断言是错误。

当然,限界模型检验的算法是不停机的。即当断言成立的情况下,无法退出 算法。存在其他方法来部分的改善这一点,如完备性停机条件^[38]等。不过这些方 法也都基于上述的基本框架,而且也都有他们自身的缺陷。

上述逐步的增加迁移关系(函数)展开长度的框架,也广泛应用于本文的对偶综合算法中。详情将在本文的后继部分详细描述。

1.2 对偶综合研究现状

本节将简述对偶综合领域取得的研究成果。由于其中的若干算法也将在本论 文的主要章节中被使用,因此其描述方式根据本论文的需要进行了修改。因此 有可能和原始论文的描述方式有微小差别。在阅读本论文时应以本小节的描述 为准。

1.2.1 早期的充分非完备算法

国防科技大学的 Shen et al.^[1] 首次提出了对偶综合的概念和初步算法实现。该算法是充分非完备的,这意味着当特定编码器对应的解码器存在时,该算法总能找到其实现;而当解码器不存在时,该算法不停机。

该算法类似于小节1.1.4中所描述的限界模型检验,同样是通过逐步的增加 迁移函数展开序列的长度,并在每一个特定长度的展开序列上检查是否存在解 码器。

针对特定展开长度,检查解码器是否存在的方法如下:如图1.7所示,对于每一个 $i \in \vec{i}$,如果存在三个参数p,l 和r,使得在长度为p+l+r的迁移函数展开序列上,对于输出序列 $<\vec{o}_p,\ldots,\vec{o}_{p+l+r}>$ 的任意取值, i_{p+l} 不能同时取值为0 和 1,




图 1.7 用于检查 i_{p+l} 是否能够被唯一决定的充分非完备算法

则输入变量 $i \in \vec{i}$ 可以被唯一决定。这等价于等式 (1.2) 中的公式 $F_{PC}(p,l,r)$ 的不可满足。

这里,p 是前置迁移函数序列的长度,l 和 r 则是两个用于唯一决定 i_{p+l} 的输出序列 < $\vec{o}_{p+1},\ldots,\vec{o}_{p+l}>$ 和 < $\vec{o}_{p+l+1},\ldots,\vec{o}_{p+l+r}>$ 的长度。等式 (1.2) 的行 1 对应于图1.7左边的路径,而行 2 对应于图1.7右边的路径。他们的长度是相同的。行 3 强制这两条路径的输出是相同的。而行 4 要求他们的输入 i_{p+l} 是不同的。行 5 和 6 则是用户给出的断言,用于约束合法的输入模式。 F_{PC} 中的 PC 是"parameterized complementary" 的缩写,意味着 $F_{PC}(p,l,r)$ 被用于检查在三个参数 p,l 和 r 的情况下, i_{p+l} 能否被唯一决定。

从图1.7可知,等式 (1.2) 的前三行代表了两个具有相同输出的迁移函数展开序列。因此他们总是可满足的。而最后两行是对合法输入模式的约束。我们将在算法开始前检查他们的可满足性。所以 $F_{PC}(p,l,r)$ 的不可满足意味着 $i_{p+l} \equiv i'_{p+l}$,即输入被唯一决定。

从图1.7可知,如果 $F_{PC}(p,l,r)$ 不可满足,则 $F_{PC}(p',l',r')$ 对于更大的 $p' \ge p$, $l' \ge l$ 和 $r' \ge r$ 也是不可满足的。从等式 (1.2) 中可知, $F_{PC}(p',l',r')$ 的短句集合是 $F_{PC}(p,l,r)$ 的超集。这也指向了同一个结论。

算法 1.1 *CheckUniquenessSound(i)*: 用于检测 $i \in \vec{i}$ 是否能够被 \vec{o} 的有限长度序列唯一决定的充分算法

```
1: p := 0;
 2: l = 0;
 3: r = 0;
4: while 1 do
 5:
          p++;
          l++;
 6:
 7:
          r++;
          if F_{PC}(p,l,r) 不可满足 then
 8:
                return (1,p,l,r);
 9:
          end if
10:
11: end while
```

这意味着, $F_{PC}(p,l,r)$ 的不可满足性的限界证明可以被扩展到任意更大的 p, l 和 r 上,从而成为非限界的证明。

命题 1.1: 如果 $F_{PC}(p,l,r)$ 不可满足,则对于任意更大的 p, l 和 r, i_{p+l} 能够被 $<\vec{o}_p,\ldots,\vec{o}_{p+l+r}>$ 唯一决定。

基于上述讨论,算法1.1即为我们所提出的充分算法。该算法首先初始化 p, l 和 r 为全 0。然后使用一个循环来持续的增加 p, l 和 r。在每一个循环中,将迁移关系展开至长度为 p+l+r 的序列。若 $F_{PC}(p,l,r)$ 不可满足,则返回当前的 p, l 和 r。

上述算法仅考虑了输入向量 \vec{i} 中的一个输入变量 i。当需要讨论整个 \vec{i} 时,我们需要将整体的 p,l 和 r 设置为最大值。即,假设对于 $i \in \vec{i}$,其对应的唯一决定参数为 p_i , l_i 和 r_i ,则对于整个 \vec{i} ,其对应的唯一决定参数为:

$$p := \max_{i \in \vec{l}} \{p_i\}$$

$$l := \max_{i \in \vec{l}} \{l_i\}$$

$$r := \max_{i \in \vec{l}} \{r_i\}$$

$$(1.3)$$

等式 (1.2) 不包含初始状态,相反使用一个长度为 p 步的前置状态序列 $< \vec{s_0}, \ldots, \vec{s_{p-1}} >$ 以将约束 $assertion(\vec{i})$ 传播到状态序列 $< \vec{s_p}, \ldots, \vec{s_{p+l+r}} >$ 。从而将在 $assertion(\vec{i})$ 约束下不可达的状态集合剔除。相比考虑初始状态的传统方法,这带来了两个主要的好处:首先,通过不计算可达状态,本文算法可以得到极大的简化和加速。而相比之下,目前唯一能够计算可达状态的对偶综合算法[9] 则无法处理最为复杂的 XFI 编码器[30]。而我们的算法[4] 则始终可以处理。第二,通过忽略




图 1.8 用于检查 i_{n+l} 是否不能被唯一决定的上估计算法

初始状态,本文算法可以产生出更加可靠的解码器。因为这样可以使得解码器的 状态和输出仅仅依赖于有限的输入历史。因此任何被传输中的错误破坏的 ♂ 只能 对解码器产生有限步数的影响。

当然忽略初始状态有一个缺点在于,它使得判断条件比必须的情况稍微强一些。也就是说,它要求 i 必须在一个更大的状态集合 RP 上被唯一决定。其中 RP 代表了由任意状态在 p 步之内能够到达的状态集合。而必要条件是从初始条件出发在任意步数内可以到达的可达状态集合 R。因此在某些情况下,我们的算法有可能无法处理正确设计的编码器。不过对于目前使用的所有编码器,即使是那些来自于真实工业应用的编码器,这种极端情况也没有出现过。

1.2.2 完备停机算法

在上一小节,我讨论了当 $F_{PC}(p,l,r)$ 不可满足时, i_{p+l} 能够在任意更大的 p,l 和 r 下被唯一决定。另一方面,如果 $F_{PC}(p,l,r)$ 是可满足的,则 i_{p+l} 不能在特定的 p,l 和 r 情况下被 $< \vec{o}_p, \ldots, \vec{o}_{p+l+r} >$ 唯一决定。此时存在两种可能性:

- 1. 在某个更大的 p', l' 和 r' 情况下, $i_{p'+l'}$ 能够被 $\langle \vec{o}_{p'}, \ldots, \vec{o}_{p'+l'+r'} \rangle$ 唯一决定。
- 2. 对任意 p, l和 r, i_{p+l} 都不能够被 $< \vec{o}_p, \ldots, \vec{o}_{p+l+r} >$ 唯一决定。

如果是第一种情况,则通过迭代的增长 p, l 和 r, $F_{PC}(p,l,r)$ 总能够变成不可满足的。然而对于第二种情况,迭代的递增 p, l 和 r 将导致不停机。

因此,为了得到一个停机算法,我们需要区分上述两种情形的手段。国防科技大学的 Shen et al.^[4] 和 Liu et al.^[7] 分别独立提出了类似的全新解决方案。该方案如图1.8所示,该图类似于图1.7,但是增加了三个约束用于检测三个路径

算法 1.2 *CheckUniqueness(i)*: 用于检测 $i \in \vec{i}$ 是否能够被 \vec{o} 的有限长度序列唯一决定的停机算法

```
1: p := 0;
 2: l = 0;
 3: r = 0;
 4: while 1 do
          p++;
          l++;
 6:
 7:
          r++;
          if F_{PC}(p, l, r) 不可满足 then
                 return (1,p,l,r);
 9:
          else if F_{LN}(p, l, r) 可满足 then
10:
                 return (0,p,l,r);
11:
12:
          end if
13: end while
```

 $<\vec{s}_0,...,\vec{s}_p>$, $<\vec{s}_{p+1},...,\vec{s}_{p+l}>$ 和 $<\vec{s}_{p+l+1},...,\vec{s}_{p+l+r}>$ 上的环。该方法被形式化的定义于等式 (1.4) 中。

$$F_{LN}(p,l,r) := \begin{cases} F_{PC}(p,l,r) \\ \wedge & \bigvee_{x=0}^{p-1} \bigvee_{y=x+1}^{p} \{\vec{s}_{x} \equiv \vec{s}_{y} \wedge \vec{s'}_{x} \equiv \vec{s'}_{y}\} \\ \wedge & \bigvee_{x=p+1}^{p+l-1} \bigvee_{y=x+1}^{p+l} \{\vec{s}_{x} \equiv \vec{s}_{y} \wedge \vec{s'}_{x} \equiv \vec{s'}_{y}\} \\ \wedge & \bigvee_{x=p+l+1}^{p+l+r-1} \bigvee_{y=x+1}^{p+l+r} \{\vec{s}_{x} \equiv \vec{s}_{y} \wedge \vec{s'}_{x} \equiv \vec{s'}_{y}\} \end{cases}$$

$$(1.4)$$

 F_{LN} 中的 LN 意味着环形非对偶。这表明 $F_{LN}(p,l,r)$ 将使用这三个环检测约束来检测 i_{n+l} 是否不能够被唯一决定。

当 $F_{LN}(p,l,r)$ 可满足时, i_{p+l} 不能被 $< \vec{o}_p, \ldots, \vec{o}_{p+l+r} >$ 唯一决定。更重要的是,这个可满足结果意味着在三个路径 $< \vec{s}_0, \ldots, \vec{s}_p >$, $< \vec{s}_{p+l}, \ldots, \vec{s}_{p+l} >$ 和 $< \vec{s}_{p+l+1}, \ldots, \vec{s}_{p+l+r} >$ 上分别各存在一个环。通过展开这三个环,我们可以把上述三个路径变得更长,从而得到针对更大的 p,l 和 r 的新公式 $F_{LN}(p,l,r)$ 。而该公式仍然是可满足的。这意味着:

命题 1.2: 当 $F_{LN}(p,l,r)$ 可满足时, i_{p+l} 针对任意 p,l和 r都不能被 < $\vec{o}_p, ..., \vec{o}_{p+l+r}$ > 唯一决定。

根据命题1.1 和1.2,我们能将针对特定 p, l 和 r 的限界证明扩展到针对任意 p, l 和 r 的非限界情形。这使得我们得到停机算法1.2,用于检测 $i \in \vec{l}$ 是否能被 \vec{o} 的有限长度序列唯一决定。

- 1. 一方面,如果确实存在 p, l 和 r, 使得输入能被输出唯一决定,令 p' := max(p,l,r), l' := max(p,l,r) 和 r' := max(p,l,r)。从命题1.1,可知 $F_{PC}(p',l',r')$ 是不可满足的。因此 $F_{PC}(p,l,r)$ 总能够在算法1.2行8成为不可满足的并退出循环;
- 2. 另一方面,如果不存在这样的 p, l 和 r, 则 p, l 和 r 在不断的递增之后最终总能够大于有限状态机的最大无环路径长度。这意味着在 $< \vec{s_0}, ..., \vec{s_p} >$, $< \vec{s_{p+1}}, ..., \vec{s_{p+l}} >$ 和 $< \vec{s_{p+l+1}}, ..., \vec{s_{p+l+r}} >$ 上都存在环。这将使得 $F_{LN}(p, l, r)$ 在行10被满足。这也将导致退出循环。

因此该算法是停机的。

类似于等式1.3, 我们需要将整体的p, l 和r 设置为最大值。

$$p := \max_{i \in \vec{i}} \{p_i\}$$

$$l := \max_{i \in \vec{i}} \{l_i\}$$

$$r := \max_{i \in \vec{i}} \{r_i\}$$

$$(1.5)$$

1.2.3 在对偶综合领域的其他的相关工作

Shen et al.^[6] 和 Liu et al.^[7] 独立的发现可以通过 Craig 插值加速解码器的生成。该算法还将作为第3章的一部分单独介绍,因此不在这里展开描述。

Shen et al.^[6] 通过迭代的剔除所有能导致公式 (1.4) 可满足的配置管脚赋值,以自动的发掘能够使得解码器存在的前提条件。如图1.9所示,当 $c_2 \equiv 0$ 时,常数 20 被赋值到 $\vec{\sigma}$ 。此时不存在解码器;当 $c_1 \equiv 0 \land c_2 \equiv 1$ 时, $\vec{i}+1$ 被赋值到 $\vec{\sigma}$,此时的解码器为 $\vec{\sigma}-1$;而当 $c_1 \equiv 1 \land c_2 \equiv 1$ 时, $\vec{i}+2$ 将被赋值到 $\vec{\sigma}$,此时的解码器为 $\vec{\sigma}-2$ 。很明显, $c_2 \equiv 0$ 首先需要被剔除。这就得到了 $c_2 \equiv 1$ 。该公式能够使得公式 (1.2) 不可满足。

然而,该论文^[6] 首次发现在公式 (1.2) 不可满足的情况下,有可能存在多个不同的解码器。如上述的 $c_2 \equiv 1$ 能够使得公式 (1.2) 不可满足,但是此时实际上存在两个解码器。

为了区分所有这些解码器,该文提出了另一个迭代的算法,以检查在 $c_2 \equiv 1$ 情况下,公式 (1.2) 所代表的整体解码器是否能够被分解为目前所发掘的所有解码器的组合。该检查使用现有的函数依赖算法^[39] 进行。当该检查失败时,所产生的 SAT 赋值能将公式 (1.2) 所代表的整体解码器化简为一个尚未被发掘的新解码器。而当该检查成功时,为每个解码器所产生的函数依赖公式即为该解码器存在的前提条件。




图 1.9 The encoder used to explain our ideas

Tu et al.^[9] 提出了一个突破性的算法,基于属性指导的可达性分析算法^[40,41],在隐含的而非显式展开的迁移函数序列上,迭代的精炼归纳不变公式 (inductive invariant),以获得对可达状态的一个单调递减上估计。如此即可在从 \eth 恢复 \id 的过程中考虑 \id 的非限界历史。该论文针对一些手工构造的例子,证明了确实存在只有它才能处理的情形。不过根据我们在来自于真实工业界项目的解码器上的实验,该算法和我们的算法在处理能力上并没有本质上的区别。

1.3 基于白盒模型的对偶综合

本节阐述基于白盒模型的对偶综合技术的重要研究意义,并讨论从事该研究 所面临的主要挑战。

1.3.1 研究意义


现代复杂通讯协议的编码器中,广泛采用了流水线和流控机制^[10],以提高性能并增强对环境的适应能力。而目前在对偶综合方面的所有研究工作^[1-9] 均基于黑盒模型,完全忽视上述的内部结构,从而无法发挥上述内部结构在性能和适应性方面的优势。

1.3.1.1 流控机制

首先,目前所有对偶综合算法算法[1-9]的一个前提假设是,编码器的输入向量 i 总能够被输出向量 o 的一个有限长度序列唯一决定。

然而,许多高速通讯系统的编码器带有流控机制[10],而该机制直接违反了上述假设。图1.10a) 展示了一个带有流控机制的通讯系统的结构。其中一个传输器 (transmitter) 和一个接收器 (receiver) 通过一个编码器 (encoder) 和一个解码器 (decoder) 连接在一起。从传输器到编码器有两个输入变量:有待编码的数据位 d,和代表 d 的有效性的有效位 f。图1.10b) 给出了编码器如何将 f 和 d 映射到输出变量 \vec{o} 的编码表。

流控机制的工作原理为:



a) 快速transmitter和慢速的receiver被编码器和 解码器链接起来

b) 编码器的映射表将 d和 f映射到o

图 1.10 带有流控机制的通讯系统及其编码器

- 1. 当接收器能够跟上发送器的速度时,发送器将f设为1,这使得编码器按照d的值发送 D_d 。从图1.10b)的编码表可知,解码器总能够根据 D_d 恢复f和d。
- 2. 而当接收器无法跟上发送器的速度时,发送器将 f 设为 0 以阻止编码器继续发送 D_d ,转而在不考虑 d 的情况下发送空闲符号 I。而解码器应当识别并淘汰 I,并将 $f \equiv 0$ 发送给接收器。此时 d 的具体值并不重要。

上述流控机制能够防止快速发送器发送过多数据以至于接收器无法处理。然而该机制违反了迄今为止所有对偶综合算法 [1-4,6-9] 的基本假设,因为在 $f\equiv 0$ 的情况下,d 无法被 I 唯一决定。


因此,如何在对偶综合算法中处理流控机制,是一件非常有意义的研究工作。

1.3.1.2 流水线结构

通过研究现有的工业界编码器,我们发现他们都含有流水线结构以提高运行 频率。

一个带有流水线的简单编码器如图1.11a) 所示。它的关键数据路径被第一级流水线切割成为两段,从而使得运行频率得到两倍的提升。

第一级流水线 $s\vec{tg}^0$ 包含数个状态变量。其中输入变量 \vec{i} 被用于计算该级流水线 $s\vec{tg}^0$,而流水线 $s\vec{tg}^0$ 则被用于计算 \vec{o} 。根据该结构, $s\vec{tg}^0$ 能够被 \vec{o} 唯一决定,而 \vec{i} 能够被 $s\vec{tg}^0$ 唯一决定。



a) 包含一级流水线的编码器

b) 包含流水线的合理解码器

c) 由Craig插值产生的 没有流水线的解码器

图 1.11 带有流水线的编码器和解码器

因此,一个由人类工程师设计的合理解码器,应当如图1.11b) 所示,从 \vec{o} 中使用组合逻辑 C^1 恢复 $s\vec{tg}^0$,并进一步使用组合逻辑 C^0 从 $s\vec{tg}^0$ 中恢复 \vec{t} 。在此类解码器中,关键路径被流水线级 $s\vec{tg}^0$ 切断,以改善时序。

然而,目前所有的对偶综合算法^[4,6-9] 均使用 Jiang 提出的基于 Craig 插值^[11] 的算法 ^[23]。如图1.11c) 所示,这些算法从 \eth 中使用一个大型组合逻辑 $C^0 * C^1$ 直接恢复 i。这使得他们变得的很慢,因为没有流水线切断这段复杂逻辑。

因此,如何在对偶综合算法中,产生具有流水线结构的解码器,是另一件非常有意义的研究工作。

1.3.2 面临的挑战

根据上述研究内容,目前的算法面临如下挑战:

首先,在面向流控机制的对偶综合中,需要特征化流控向量上的谓词 valid(f)。而该计算过程中需要对大量冗余变量进行存在量化。这导致现有解 遍历算法无法高效运行,而基于 Craig 插值的算法 [23] 又不支持对冗余变量进行存在量化。这就对目前的算法框架提出了严峻挑战。

其次,在面向流控机制的对偶综合中,如何扩展目前的算法框架,使得其基本假设"**i**始终能被 o 的一个限界序列唯一决定"能够被放松,以处理流控机制,是我们所面临的另一个严峻挑战。

再次,在面向流水线的对偶综合中,如何推导流水线结构,并生成带有流水 线的解码器,是我们面临的又一个挑战。

最后,当上述的流水线和流控机制被混合在一起,同时出现在同一个编码器中时,如何同时处理两者及其相互之间的复杂关系,是本文面临的又一个严峻挑战。

1.4 研究内容与创新点

为了克服上述挑战,本文基于白盒模型,探索了如何在对偶综合中发掘编码器的内部结构信息,如流控和流水线结构,以自动产生支持相应结构的解码器。本文的主要研究内容及创新点包括以下几方面:

第一,研究了基于余因子 (Cofactoring) 和 Craig 插值^[11] 的迭代特征化算法。该算法在每一次迭代中,为每一个尚未被遍历的解A,利用其对应的余因子化简R 以满足产生 Craig 插值的要求。而该插值是 A 的一个充分扩展。该迭代过程是停机的,且其性能比传统的完全解遍历算法有巨大的提升。

第二,研究了针对流控机制的对偶综合算法。该算法的流程如下:**首先**,使用经典的对偶综合算法^[4]以识别那些能够被唯一决定的输入变量,并将它们加入

流控向量 \vec{f} 。而其他不能被唯一决定的变量加入数据向量 \vec{d} 。第二,该算法推导一个充分必要谓词 $valid(\vec{f})$ 使得 \vec{d} 能够被输出变量 \vec{o} 的一个有限长度序列唯一决定。第三,对于每一个流控变量 $f \in \vec{f}$,该算法使用 Craig 插值算法[25] 特征化其解码器函数。同时,对于数据变量 \vec{d} ,他们的值只有在 $valid(\vec{f}) \equiv 1$ 时才有意义。因此每个 $d \in \vec{d}$ 的解码器函数可以类似的使用 Craig 插值算法得到,唯一的不同在于必须首先应用谓词 $valid(\vec{f}) \equiv 1$ 。

第三,研究了针对流水线结构的对偶综合算法:首先将传统对偶综合算法推广到非输入输出情形,以找到编码器中每一个流水线级 $s\vec{t}g^j$ 中的状态变量集合;然后使用 Craig 插值算法特征化每一个流水线级 $s\vec{t}g^j$ 的布尔函数,以从下一个流水线级 $s\vec{t}g^{j+1}$ 或输出 $\vec{\sigma}$ 之中恢复 $s\vec{t}g^j$ 。最终特征化 \vec{i} 的布尔函数以从第一个流水线级 $s\vec{t}g^0$ 中恢复 \vec{i} 。

第四,结合上述研究成果,研究了能够同时处理流控和流水线结构的对偶综合算法。该算法首先使用 Qin et al. [26] 的算法来寻找 \vec{f} 并推导 $valid(\vec{f})$ 。然后分别通过强制和不强制 $valid(\vec{f})$,以从所有状态变量集合中找到每一个流水线级 $s\vec{tg}^j$ 的 \vec{d}^j 和 \vec{f}^j 。最后通过 Jiang et al. [23] 的算法特征化 $s\vec{tg}^j$ 和 \vec{i} 的布尔函数。

综上所述,本文对基于白盒模型的对偶综合算法中若干关键问题进行了深入的研究,提出了针对流控和流水线结构的解决方案。理论分析和实验结果验证了所提出算法的有效性和性能,对于进一步促进对偶综合算法的发展和应用具有一定的理论意义和应用价值。

1.5 论文组织结构

论文共分八章,组织结构如下:

第一章为绪论,介绍了相关的背景知识,对偶综合的基本概念、特点、应用以及研究现状。分析基于白盒模型的对偶综合技术的研究意义和挑战,并简述本文的研究内容和组织结构。

第二章综述了在相关领域的研究成果。

第三章描述了基于余因子和 Craig 插值^[11] 的迭代特征化算法。该算法在推导控制流谓词和特征化解码器的布尔函数中被广泛使用。

第四章描述了面向流控机制的对偶综合算法。

第五章描述了面向流水线结构的对偶综合算法。

第六章将上述两个算法有机的结合在一起,能够处理同时包含流控和流水线结构的编码器。

第七章描述了整个试验系统的结构框架,内部各个子系统的功能及相互关系。

第八章总结全	:文并展望未来的工作。	
最后是致谢、	博士期间撰写的论文、	参加的科研工作以及参考文献。

第二章 相关研究

本章简述了与对偶综合相关的各个研究领域的进展。其中对偶综合、程序求反、超属性模型检验和协议转换在目的方面与本文的研究内容相同或者相似。而可满足赋值遍历和量词削减,以及基于 Craig 插值的逻辑综合算法,则和本文的算法所使用的使能手段相关。

2.1 对偶综合

Shen et al. [1] 首次提出了对偶综合的概念。该算法通过迭代的增加迁移函数的展开长度以检查解码器是否存在,并通过传统的解遍历算法产生解码器函数。该算法已经在小节1.2.1中给出了详细描述。其主要不足在于不停机,且产生解码器的时间开销太大。

Shen et al.^[4] 和 Liu et al.^[7] 独立的发现了如何通过检测环来得到停机的算法。该算法已经在小节1.2.2中给出了详细描述。而 Shen et al.^[6] 和 Liu et al.^[7] 独立的发现可以通过 Craig 插值加速解码器的生成。

Shen et al. ^[6] 自动的发掘能够使得解码器存在的前提条件。该算法可视为本文算法4.3的特例。他们之间的差别在于, Shen et al. ^[6] 的算法得到的是一个必须在每个周期上都必须成立的约束,而本文算法4.3则是第一个允许在不同状态步上使用不同谓词的算法。

Tu et al.^[9] 提出了一个突破性的算法,通过使用属性指导的可达性分析算法^[40,41],将初始条件考虑到解码器存在性检测中。该算法是第一个能够考虑初始条件的对偶综合算法。

2.2 程序求反

Gulwani et al. [42] 指出,程序求反是指针对特定程序 P,求解其反程序 P^{-1} 。因此,程序求反和对偶综合非常类似。

程序求反的早期工作是基于证明的^[43],只能处理非常小的程序和非常简单的语法。

Glück et al. [44] 提出通过基于 LR 的分析方法消除非确定性,从而综合反程序。然而使用函数式语言使得该算法和我们的应用场景不兼容。

Srivastava et al.^[45] 假设反程序和原始程序在结构上是相似的,共享相同的谓词集合和控制流结构。在这方面该算法和我们的白盒模型假设,尤其是流水线推导非常类似。该算法通过在原始程序上迭代的推导和剔除非法路径,以获得合法的反程序。然而当反程序不存在时,该算法不能保证停机。因此该算法不能保证完备性。

2.3 超属性 (Hyperproperty) 模型检验

在计算机安全相关的研究领域, Clarkson et al. [46] 提出的超属性 (Hyperproperty) 代表了与程序可观测性相关的一大类属性。超属性的通常形式是, 在满足特定要求的输入集合前提下, 在输出上可观察到何种程度的信息。

最常见的超属性是互不干涉属性 (noninterference)^[46],即当两个路径的输入存在某种差别时,在输出无法观察到差异。文献^[46] 还给出了互不干涉属性的更为一般化和更特殊化的几个变种。很明显,互不干涉属性是对偶综合的反面,即输入有意地,在某种程度上无法唯一决定输出。

Clarkson et al.^[47] 通过扩展传统的线性时态逻辑 (LTL) 和扩展计算树逻辑 (CTL*),以描述上述的超属性,并给出了针对扩展 LTL 超属性的模型检验算法。

Finkbeiner et al. ^[48] 进一步提出基于自动机理论的模型检验算法。该算法能同时处理扩展了超属性的LTL和CTL*。不过前提是不能带有路径量词的交替。

2.4 协议转换

协议转换是指在不同的通讯协议之间自动产生转换器。该领域和我们的工作是相关的,因为他们都试图自动产生通讯电路。

Avnit et al.^[49,50] 首先定义了一个通用的通讯协议模型,并给出了一个算法以检验是否存在某个协议的特定功能无法被翻译为另一个协议。最后他们给出了一个算法以计算目标协议的缓冲区控制函数的不动点。在文献^[51] 中,他们引进了一个更高效的状态空间探索算法以提升整体性能。

2.5 可满足赋值遍历和量词削减

绝大多数可满足赋值遍历算法致力于将一个完整的赋值扩展为一个包含较多赋值的赋值集合,以便减少调用 SAT 求解器的次数并压缩存储赋值解的空间开销。此类工作与我们在第3章描述的基于余因子和迭代 Craig 插值的算法联系非常紧密。

McMillan et al.^[14] 提出了第一个此类算法。他在 SAT 求解器求解过程中构造一个蕴含图,用以记录每个赋值之间的依赖关系。每个不在该图中的赋值变量都可以从最终结果中剔除。在 Ravi et al.^[15] 和 Chauhan et al.^[16] 中,每个变量如果在其不被约束的情况下不能使 $obj \equiv 0$ 被满足的话,则该变量可以从最终结果中剔除。在 Shen et al.^[17] 和 Jin et al.^[18,19] 中,冲突分析方法被用于剔除与可满足性无关的变量。在 Grumberg et al.^[20] 中,变量集合被划分为重要变量和非重要变量集合。搜索过程中重要变量的优先级高于非重要变量。因此重要变量子集构成了一

个搜索树,而该树的每一个叶节点是非重要变量的一个搜索子树。Nopper et al.^[21] 提出了一个针对非完备模型进行反例压缩的算法。Cofactoring ^[22] 则通过将非重要变量设置为 SAT 求解器返回的值以缩减搜索空间。

另一类算法通过 Craig 插值以扩大解集合。Jiang et al.^[23] 提出了第一个此类算法。该算法构造两个相互矛盾的公式,并从他们的不可满足证明中抽取 Craig 插值。在 Chockler et al.^[24] 中,Craig 插值的产生过程类似于传统的可满足赋值遍历算法。不过其扩展算法包含两步,分别对应于两个参与计算的公式。该算法是第一个不需要产生不可满足证明的 Craig 插值算法。

2.6 基于 Craig 插值的逻辑综合算法

在 Lee et al.^[52, 53] 中,函数依赖和逻辑分解问题被转换成一个两级布尔函数网络,其中基函数为第一级,而有待求解的函数为第二级。然后约束在第一级输出相同的情况下,第二级输出不同。这将导致所得到的合取公式不可满足。然后调用 Craig 插值算法从不可满足证明中特征化第二级函数。该算法也应用于我们的早期工作^[6] 中以找到所有可能的解码器。

在 Wu et al.^[54] 中, Craig 插值被用于产生 ECO。该算法将有待求解的 ECO 函数构造成为满足 Craig 插值条件的不可满足公式,并从不可满足证明中抽取 ECO函数的布尔实现。

在 Jiang et al.^[23] 中, Craig 插值算法被用于从一个布尔关系中产生布尔函数。 该算法也被应用于本文中以产生解码器。

2.7 本章小结

本章综述了在形式化验证和综合领域的相关研究工作。

第三章 基于余因子和 Craig 插值的迭代特征化算法

3.1 引言

在形式化验证和综合领域,对于两个存在某种内在联系的逻辑向量 a 和 \vec{b} ,有两种不同的方式表达他们之间的联系:关系和函数。

其中,关系 $R(\vec{a}, \vec{b})$ 更具一般性,能够表达 \vec{a} 和 \vec{b} 之间的任意对应,尤其是一对多的对应,这是关系比函数具有更强描述能力的地方。这种一般性在形式化验证中广泛用于描述非确定性行为以扩展描述能力^[55],以及构造抽象模型^[56] 以削减计算复杂性等。

而另一方面,函数是关系的一种受限形式。如果 $R(\vec{a}, \vec{b})$ 满足以下要求,则能将其转换为相应的函数 $\vec{b} := f(\vec{a})$: 对 \vec{a} 的任意取值 $x \in [\![\vec{a}]\!]$,均存在且仅存在唯一的 $y \in [\![\vec{b}]\!]$,使得 R(x,y)。

以图3.1为例。对于图3.1a) 中的一对一映射,我们可以使用布尔函数 $y_1 = x_1 \wedge x_2$ 和 $y_2 = \neg x_1 \wedge \neg x_2$ 表示。而另一方面,对于图3.1b) 中的布尔关系,并不存在相应的布尔函数,因为 $(x_1, x_2) = (0, 1)$ 的情形被映射到了多个 (y_1, y_2) 的组合。而这种情况可以使用如下布尔关系表示:

$$R = \begin{cases} (\neg x_1 \land \neg x_2 \land \neg y_1 \land y_2) \\ \lor (\neg x_1 \land x_2 \land \neg y_1 \land \neg y_2) \\ \lor (\neg x_1 \land x_2 \land y_1 \land y_2) \\ \lor (x_1 \land \neg x_2 \land \neg y_1 \land \neg y_2) \\ \lor (x_1 \land x_2 \land y_1 \land \neg y_2) \end{cases}$$
(3.1)




图 3.1 关系和函数的布尔映射

在实际的软硬件设计与验证领域,存在大量的情况需要从一个关系中获得相应的函数。如在自动激励生成算法中从约束描述产生相应的激励函数^[57],证明导引抽象中的抽象模型构造^[58],以及本文中推导控制流谓词和特征化解码器等。

为此,我们在本章中提出了基于余因子 (Cofactor)^[22] 和 Craig 插值^[11] 的迭代特征化算法,以从布尔关系 $R(\vec{a}, \vec{b}, t)$ 中特征化函数 $t = f(\vec{a})$ 。

在本章中,我们首先在小节3.2描述 Craig 插值的基本原理,然后在小节3.3中将其应用至一种受限的特殊情况下以求解特征化函数。最后在小节3.4中通过迭代调用上述受限算法,以将其扩展到包含额外变量的更一般情形。

3.2 Craig 插值的原理和实现

注意本小节描述的 Craig 插值原理不是我们的原创,而是为了方便上下文的 叙述从^[25] 移植至此。

3.2.1 相关背景知识和记法

在通常的 SAT 求解器,包括本文使用的 MiniSat^[34] 中,要求待求解的公式被表示为 CNF 格式。其中一个公式是多个短句的合取 (conjunction),而每一个短句是多个文字的析取 (disjunction),而每个文字是一个布尔变量 v 或者其反 $\neg v$ 。如公式 $(v_0 \lor \neg v_1 \lor v_2) \land (v_1 \lor v_2) \land (\neg v_0 \lor v_2)$,包含短句 $v_0 \lor \neg v_1 \lor v_2$, $v_1 \lor v_2$ 和 $\neg v_0 \lor v_2$ 。而短句 $v_0 \lor \neg v_1 \lor v_2$ 包含文字 v_0 , $\neg v_1$ 和 v_2 。

当存在一个变量 v,使得一个短句 c 中同时包含两个文字 v 和 $\neg v$,则称 c 为 tautological 的。我们通常假设有待 SAT 求解器求解的公式中所有的短句都是非 tautological 的。

假设公式 F 的布尔变量全集为 V。若存在对 V 的赋值函数 $A:V\to\{0,1\}$,使得 F 中的每个短句均能取值为 1,则称 F 是可满足的,此时 SAT 求解器能够找到赋值函数 A。否则称 F 为不可满足的,此时 SAT 求解器能够产生如下一小节所述的不可满足证明。

3.2.2 不可满足证明

对于两个短句 $c_1 = v \vee B$ 和 $c_2 = \neg v \vee C$,当 $A \vee B$ 是非 tautological 的时, $A \vee B$ 称为它们的 **resolvant**。而 v 称为它们的 **pivot**。易知以下事实:

$$resolvant(c_1, c_2) = \exists v, c_1 \land c_2$$

$$c_1 \land c_2 \rightarrow resolvant(c_1, c_2)$$
(3.2)

定义 3.1: 对于不可满足公式 F,假设其短句集合为 C,则其不可满足证明 Π 是一个有向无环图 (V_{Π}, E_{Π}) ,其中 V_{Π} 是短句集合,而 E_{Π} 是连接 V_{Π} 中短句的有向边集合。 Π 满足如下要求:

1. 对于节点 $c ∈ V_{\Pi}$:

- (a) 要么 c ∈ C, 此时称 c 为 Π 的根
- (b) 或者 c 有且仅有两个扇入边 $c_1 \rightarrow c$ 和 $c_2 \rightarrow c$,使得 c 是 c_1 和 c_2 的 resolvant。
- 2. 空短句是∏的唯一一个叶节点。

直观的说, Π 就是一棵树,以短句集合 C 的子集为根,以空短句为唯一叶节点。而每个节点 c 的两个扇入边 $c_1 \to c$ 和 $c_2 \to c$ 代表了一个 resolving 关系 $c := resolvant(c_1, c_2)$ 。

包括本文使用的 MiniSat 求解器[34] 在内的许多 SAT 求解器,当公式不可满足时都将产生一个不可满足证明 Π 。

3.2.3 Craig 插值算法

根据文献^[11],给定两个布尔逻辑公式 A 和 B,若 $A \land B$ 不可满足,则存在仅使用了 A 和 B 共同变量的公式 I ,使得 $A \Rightarrow I \perp I \land B$ 不可满足。I 被称为 A 针对 B 的 Craig 插值^[11]。

目前最常见且最高效的产生 Craig 插值的算法是 McMillan 算法^[25] 。其基本原理描述如下。

对于上述公式 A 和 B,已知 $A \wedge B$ 不可满足,而 Π 是 SAT 求解器给出的不可满足证明。当一个变量 v 同时出现在 A 和 B 中时,我们称其为全局变量。若 v 只出现在 A 中,则称其为 A 本地变量。

对于文字v或者 $\neg v$, 当变量v是全局变量或者A本地变量时,称该文字为全局文字或者A本地文字。

对于短句 c, 令 g(c) 为 c 中所有全局文字的析取, 而 l(c) 为 c 中所有 A 本地文字的析取。

例如,假设有两个短句 $c_1 = (a \lor b \lor \neg c)$ 和 $c_2 = (b \lor c \lor \neg d)$ 。并假设 $A = \{c_1\}$ 和 $B = \{c_2\}$ 。则 $g(c_1) = (b \lor \neg c)$, $l(c_1) = (a)$, $g(c_2) = (b \lor c)$, $l(c_2) = FALSE$ 。

定义 3.2: $\Diamond(A,B)$ 为一对公式,而 Π 是 $A \land B$ 的不可满足证明,且其唯一叶节点是空短句 FALSE。对于每一个节点 $c \in V_{\Pi}$, $\Diamond(p(c))$ 为如下定义的一个公式:

1. 如果 c 是根节点则

- (a) 如果 $c \in A$ 则 p(c) = g(c)
- (b) 否则 p(c) = TRUE
- 2. 否则令 c_1 和 c_2 分别是 c 的两个扇入节点,而 v 是他们的 pivot 变量
 - (a) 如果 v 是 A 本地变量,则 $p(c) = p(c_1) \vee p(c_2)$ 。
 - (b) 否则 $p(c) = p(c_1) \land p(c_2)$ 。

上述定义3.2是构造性的,已经给出了从不可满足证明 Π 得到最终的 Craig 插值的算法,即以 Π 的根节点为起点,为每一个 c 计算相应的 p(c),直至到达最终的唯一叶节点 FALSE。我们有以下定理:

定理 3.1: 定义3.2为唯一叶节点 FALSE 产生的 p(FALSE) 即为 A 相对于 B 的 Craig 插值。

该定理的详细证明可见文献[59]。

计算 A 相对于 B 的 Craig 插值的时间复杂性为 O(N+L),其中 N 是 Π 中包含的节点个数 $|V_{\Pi}|$,而 L 是 Π 中的文字个数 $\sigma_{c \in V_{\Pi}}|c|$ 。而所产生的插值可以视为一个电路,其空间复杂性为 |O(N+L)|。当然, Π 的尺寸在最坏情况下也是 $A \wedge B$ 的尺寸的指数。

3.3 非迭代的特征化算法

假设有布尔关系 $R(\vec{a},t)$ 使得 $R(\vec{a},1) \wedge R(\vec{a},0)$ 不可满足。而我们需要从 R 中特征化函数 f,使得 $t = f(\vec{a})$ 。则根据上述的讨论,可以简单的令 $A = R(\vec{a},1)$ 而 $B = R(\vec{a},0)$ 。此时 A 相对于 B 的 Craig 插值 Π 具有以下性质:

- 1. $R(\vec{a}, 1)$ → Π , 这说明 Π 覆盖了所有能够使得 $R(\vec{a}, 1)$ 可满足的 $[\![\vec{a}]\!]$ 。
- 2. $R(\vec{a},0) \wedge \Pi$ 不可满足,这说明 Π 没有覆盖任何使得 $R(\vec{a},0)$ 可满足的 $[\![\vec{a}]\!]$ 。
- 3. Π 仅引用了 $R(\vec{a},0)$ 和 $R(\vec{a},1)$ 的共同变量集合 \vec{a} 。这说明 Π 是一个定义在 \vec{a} 上的函数。

因此, Π 即为函数 f。

该算法在本文的后继章节中被广泛应用于构造解码器的布尔函数。

算法 3.1 *CharacterizingFormulaSAT*(R, \vec{a} , \vec{b} , t): 特征化使得 $R(\vec{a}, \vec{b}, 1)$ 可满足的 \vec{a} 集合

- 1: $FSAT_R(\vec{a}) := 0$;
- 2: **while** $R(\vec{a}, \vec{b}, 1) \land \neg FSAT_R(\vec{a})$ 是可满足的 **do**
- 3: 假设 $A: \vec{a} \cup \vec{b} \cup \{t\} \rightarrow \{0,1\}$ 是可满足赋值函数;
- 4: $\phi_A(\vec{a}) := R(\vec{a}, A(\vec{b}), 1)$:
- 5: $\phi_B(\vec{a}) := R(\vec{a}, A(\vec{b}), 0)$;
- 6: 假设 $ITP(\vec{a})$ 是 ϕ_A 针对 ϕ_B 的 Craig 插值;
- 7: $FSAT_R(\vec{a}) := ITP(\vec{a}) \vee FSAT_R(\vec{a})$;
- 8: end while
- 9: **return** $FSAT_R(\vec{a})$

3.4 迭代的特征化算法

上一小节讨论了如何从关系 $R(\vec{a},t)$ 特征化函数 $t = f(\vec{a})$ 。然而在更一般的情形下,我们需要从 $R(\vec{a},\vec{b},t)$ 特征化函数 $t = f(\vec{a})$ 。相比之下,此时多了一个需要进行存在性量化的 \vec{b} 。为此我们需要将上述算法进行以下扩展。

假设 $R(\vec{a}, \vec{b}, t)$ 是一个使得 $R(\vec{a}, \vec{b}, 0) \wedge R(\vec{a}, \vec{b}, 1)$ 不可满足的布尔公式。

其中 \vec{a} 和 \vec{b} 被分别称为重要和非重要变量子集。而t是目标变量。我们进一步假设 $R(\vec{a},\vec{b},t)$ 是可满足的。

我们需要特征化一个布尔函数 $FSAT_R(\vec{a})$,覆盖且仅覆盖了所有能够使得 $R(\vec{a}, \vec{b}, 1)$ 可满足的 \vec{a} 。形式化的定义是:

$$FSAT_{R}(\vec{a}) := \begin{cases} 1 & \exists \vec{b}.R(\vec{a},\vec{b},1) \\ 0 & otherwise \end{cases}$$
 (3.3)

因此,一个计算 $FSAT_R(\vec{a})$ 的简单算法是:逐一遍历并收集所有使得 $R(\vec{a}, \vec{b}, 1)$ 可满足的 \vec{a} 的赋值。然而该算法需要处理 $2^{|\vec{a}|}$ 种情况。对于很长的 \vec{a} ,时间开销将会很大。

使用余因子化 (cofactoring) ^[22] 和 Craig 插值^[25],可以将每一个 \vec{a} 扩展为一个 更大的集合,从而极大的提高算法运行速度。直观的,假设 $R(\vec{a}, \vec{b}, 1)$ 的一个满足赋值是 $A: \vec{a} \cup \vec{b} \cup \{t\} \rightarrow \{0,1\}$,通过 cofactoring^[22] 可以构造以下公式:

$$R(\vec{a}, A(\vec{b}), 1) := R(\vec{a}, \vec{b}, 1) \land b \equiv A(b)$$
 (3.4)

$$R(\vec{a}, A(\vec{b}), 0) := R(\vec{a}, \vec{b}, 0) \land b \equiv A(b)$$
 (3.5)

因为 $R(\vec{a}, A(\vec{b}), 0) \land R(\vec{a}, A(\vec{b}), 1)$ 是不可满足的, $R(\vec{a}, A(\vec{b}), 1)$ 针对 $R(\vec{a}, A(\vec{b}), 0)$ 的 Craig 插值 $ITP(\vec{a})$ 可以用作 \vec{a} 使得 $R(\vec{a}, A(\vec{b}), 1)$ 可满足的上估计。同时, $ITP(\vec{a}) \land R(\vec{a}, A(\vec{b}), 0)$ 是不可满足的,因此 $ITP(\vec{a})$ 没有覆盖任何使得 $R(\vec{a}, A(\vec{b}), 0)$ 可满足的情况。因此, $ITP(\vec{a})$ 覆盖且仅覆盖了所有使得 $R(\vec{a}, A(\vec{b}), 1)$ 可满足的 \vec{a} 。

基于上述讨论,我们提出了算法3.1 以特征化等式 (3.3) 中的 $FSAT_R(\vec{a})$ 。行2检测是否仍然存在尚未被 $FSAT_R(\vec{a})$ 覆盖,且使得 $R(\vec{a}, \vec{b}, 1)$ 可满足的 \vec{a} 。行4 和5 将可满足赋值中 \vec{b} 的取值分别赋予 $R(\vec{a}, \vec{b}, 1)$ 和 $R(\vec{a}, \vec{b}, 0)$ 。这将使得 \vec{b} 不再出现在这两个公式中。

因此, $\phi_A \wedge \phi_B$ 在行6 是不可满足的。且 ϕ_A 和 ϕ_B 的共同变量是 \vec{a} 。因此可以使用 McMillian 算法^[25] 计算 Craig 插值 $ITP(\vec{a})$ 。

 $ITP(\vec{a})$ 将在行7被加入 $FSAT_R(\vec{a})$ 并在行2 被排除。

算法3.1 的每一个循环将向 $FSAT_R(\vec{a})$ 中加入至少一个 \vec{a} 的赋值。这意味着 $FSAT_R(\vec{a})$ 覆盖了 \vec{a} 的一个有界并且单调增长的赋值集合。因此算法3.1 是停机的。

3.5 可选的 BDD 整理和化简

上述由迭代特征化算法产生的函数,本质上是一系列 Craig 插值结果的析取。然而,正如小节3.3所指出的,Craig 插值结果是一个包含大量自由组合的与门、或门和反相器的电路,结构非常不规则。

对于不同的应用需求,上述问题的影响各不相同。

- 1. 对于特征化解码器的情形,由于这些解码器在进行物理实现的时候,还需要 经由 Design Compiler^[60] 这样的逻辑综合器进行处理,而这些工具具有非常 强大的优化能力。因此不规则的 Craig 插值结果并不会对此类应用产生不良 影响。
- 2. 然而对于特征化控制流谓词这样的应用,产生的结果需要由人类工程师手工检查,因此对可读性的要求非常高。

针对后一种应用,我们提出了基于 BDD^[13] 的整理算法。利用 BDD 本身的规范性 (canonical),首先将 Craig 插值结果转换为 BDD,然后使用 CUDD 工具包^[61] 提供的遍历功能,遍历并导出每个 Cube,形成多个合取项的析取形式。

该方法的具有其独特的优点和缺点,并进而导致了对其应用场合的不同选择:

1. 该算法能够极大的化简 Craig 插值结果的表达式。因此通常用于特征化下一章的控制流谓词。

2. 另一方面,在处理包含大量异或门的电路时,BDD 很容易出现组合爆炸问题,从而导致运行算法的机器内存溢出。因此,我们在特征化解码器的时候并不调用该算法。

3.6 本章小结

本章综述了 Craig 插值算法的原理及其实现,以及基于其实现的迭代式特征 化算法。相对于传统的状态空间遍历算法,该算法能够极大的提升遍历状态空间 的能力。

本章算法将在本文的剩余部分被其他算法频繁调用,包括解码器特征化和流控谓词推导。

第四章 面向流控机制的对偶综合

4.1 引言

在通讯和多媒体芯片设计中,一个最为困难且容易出错的工作就是设计该协议的的编码器和解码器。其中编码器将输入变量 \vec{i} 映射到输出变量 \vec{o} . 而解码器则从 \vec{o} 中恢复 \vec{i} 。对偶综合算法[1-9] 通过自动生成特定编码器的解码器以降低该工作的复杂度并提高结果的可靠性。该算法的一个前提假设是,编码器的输入变量 \vec{i} 总能够被输出变量 \vec{o} 的一个有限长度序列唯一决定。

然而,许多高速通讯系统的编码器带有流控机制[10],而该功能直接违反了上述假设。图4.1a) 展示了一个带有流控机制的通讯系统的结构。其中一个传输器 (transmitter) 和一个接收器 (receiver) 通过一个编码器 (encoder) 和一个解码器 (decoder) 连接在一起。从传输器到编码器有两个输入变量:有待编码的数据位 d,和代表 d 的有效性的有效位 f。图4.1b) 给出了编码器如何将 f 和 d 映射到输出变量 σ 的编码表。

该流控机制的工作原理为:

- 1. 当接收器能够跟上发送器的速度时,发送器将f设为 1,这使得编码器按照 d 的值发送 D_d 。从图4.1b) 的编码表可知,解码器总能够根据 D_d 恢复 f 和 d。
- 2. 而当接收器无法跟上发送器的速度时,发送器将 f 设为 0 以阻止编码器继续发送 D_d ,转而在不考虑 d 的情况下发送空闲符号 I。而解码器应当识别并淘汰 I,并将 $f \equiv 0$ 发送给接收器。此时 d 的具体值并不重要。

上述流控机制能够防止快速发送器发送过多数据以至于接收器无法处理。然而该机制违反了迄今为止所有对偶综合算法 [1-9] 的基本假设,因为 d 无法被 I 唯一决定。很明显,为了解决该问题,我们只需考虑 $f \equiv 1$ 的情形,因为在此情况下 d 是能够被唯一决定的。而对于 $f \equiv 0$ 的情况,d 是无意义的,可以无需考虑。

基于上述讨论,本文提出了首个能够处理流控机制的对偶综合算法。该算法分为三步:首先,该算法使用算法1.2发掘所有能够被唯一决定的输入变量,并将它们作为流控向量 \vec{f} 。其次,该算法在 \vec{f} 上特征化一个流控谓词 $valid(\vec{f})$,使得剩余的所有输入变量均能被输出唯一决定。最后,该算法调用 Craig 插值算法[25] 产生解码器的布尔函数。

该算法的第二步类似于 Shen et al. $^{[6]}$,因为他们都试图得到使得 \vec{d} 或者 \vec{i} 被唯一决定的谓词。然而他们的根本区别在于文献 $^{[6]}$ 的算法推导的是一个全局谓词、




图 4.1 带有流控机制的通讯系统及其编码器

必须在整个展开的迁移关系序列上都成立。而本文算法得到的是仅应用于当前步的谓词、以恢复 \vec{d} 。因此本文算法可以视为文献 $^{[6]}$ 的一般化。

实验结果表明,对于多个来自于工业界的复杂编码器 (如以太网 $^{[27]}$ 和 PCI Express $^{[29]}$),本文算法总能够正确的识别流控变量 \vec{f} ,推导谓词 $valid(\vec{f})$,并产生解码器。同时,我们也和现有算法进行了运行时间,电路面积和时序方面的比较。

本章剩余部分按照以下方式组织。第4.2节给出了识别流控变量的算法,而第4.3节推导使得 d 能够被 d 唯一决定的谓词; 第4.4节压缩迁移关系展开的长度以降低运行时间并减小电路面积和延时, 而第4.5节给出了特征化解码器电路的算法; 第4.6和4.7节分别给出了实验结果和结论。

4.2 识别流控变量

本节将介绍如何识别流控变量 \vec{f} 。这将首先在小节4.2.1中介绍。然后小节4.2.2将介绍如何使用增量求解算法加速该算法。

4.2.1 识别流控变量 \vec{f}

为了便于描述,我们假设 \vec{i} 可以被划分为两个向量:流控向量 \vec{f} 和数据向量 \vec{d} 。

流控向量 \vec{f} 用于表达 \vec{d} 的有效性。所以对于一个正确设计的编码器, \vec{f} 总能够被输出变量向量 \vec{o} 的一个有限长度序列唯一决定。否则解码器无法识别 \vec{d} 的有效性。

所以我们提出算法4.1用于识别 \vec{f} 。其中 $F_{PC}(p,l,r)$ 和 $F_{LN}(p,l,r)$ 分别定义于公式 (1.2) 和 (1.4)。

在行2, f 和 d 被设为空向量。在行5, p, l 和 r 的初始值被设为 0。

在行6、一个 while 循环被用于遍历 $i \in \vec{i}$ 。

在行11,能够被唯一决定的输入变量 i 将被加入 \vec{f} 。

另一方面,当 \vec{i} 非常长时,逐一测试 $\vec{i} \in \vec{i}$ 的时间开销将会很大。为了加速该算法,当 $F_{LN}(p,l,r)$ 在行14是可满足的时候,每个在 j_{p+l} 和 j'_{p+l} 上取不同值的 $j \in \vec{i}$ 也将被在行15加入 \vec{d} ,因为他们自己的 $F_{LN}(p,l,r)$ 也是可满足的。

在某些特殊情况下,一些 $d \in \vec{d}$ 也能够像 $f \in \vec{f}$ 那样被唯一决定。在这种情况下,d 也将被算法4.1识别为流控变量。但是这不会对我们的算法产生不利影响,因为这些 d 的解码器函数也将在节4.5中被正确特征化。

4.2.2 使用增量 SAT 求解器加速识别算法

通过小节1.1.2.5中的 MiniSat 增量求解机制, 我们能进一步加速算法4.1。

算法 4.1 *FindFlow(i)*: 识别 *f*

```
1: \vec{f} := \{\};
 2: \vec{d} := \{\};
 3: p := 0;
 4: l = 0;
 5: r = 0;
 6: while \vec{i} \neq \{\} do
             假设 i \in \vec{i}
 7:
            p + +;
 8:
 9:
            l + +;
            r++;
10:
             if F_{PC}(p,l,r) 对于 i 不可满足 then
11:
                    \vec{f} := i \cup \vec{f};
12:
                     \vec{i} := \vec{i} - i;
13:
             else if F_{LN}(p,l,r) 对于 i 可满足且赋值为 A then
14:
                     for j \in \vec{i} do
15:
                             if A(j_{p+l}) \neq A(j'_{p+l}) then
16:
                                     \vec{i} := \vec{i} - i:
17:
                                      \vec{d} := j \cup \vec{d};
18:
19:
                             end if
                     end for
20:
             end if
21:
22: end while
23: return (\vec{f}, p, l, r);
```

通过将等式 (1.2) 的第三行移动到等式 (4.2), 等式 (1.2) 中的 $F_{PC}(p,l,r)$ 可以被划分为以下两个等式:

$$A_{PC}(p,l,r) := \left\{ i_{p+l} \equiv 1 \wedge i'_{p+l} \equiv 0 \right\}$$
 (4.2)

类似的我们可以将等式 (1.4) 中的 $F_{LN}(p,l,r)$ 划分为下列两个等式:

$$C_{LN}(p,l,r) := \begin{cases} C_{PC}(p,l,r) \\ \wedge & \bigvee_{x=0}^{p-1} \bigvee_{y=x+1}^{p} \{\vec{s}_{x} \equiv \vec{s}_{y} \wedge \vec{s'}_{x} \equiv \vec{s'}_{y}\} \\ \wedge & \bigvee_{x=p+1}^{p+l-1} \bigvee_{y=x+1}^{p+l} \{\vec{s}_{x} \equiv \vec{s}_{y} \wedge \vec{s'}_{x} \equiv \vec{s'}_{y}\} \\ \wedge & \bigvee_{x=n+l+1}^{p+l+r-1} \bigvee_{y=x+1}^{p+l+r} \{\vec{s}_{x} \equiv \vec{s}_{y} \wedge \vec{s'}_{x} \equiv \vec{s'}_{y}\} \end{cases}$$

$$(4.3)$$

$$A_{LN}(p,l,r) := \left\{ i_{p+l} \equiv 1 \wedge i'_{p+l} \equiv 0 \right\}$$
 (4.4)

很明显 C_{PC} 和 C_{LN} 是独立于特定 $i \in i$ 的,所以可以使用 $addClause(C_{PC})$ 或 $addClause(C_{LN})$ 来将它们一次性添加进入 MiniSat 的短句数据库。于此同时, A_{PC} 和 A_{LN} 中的短句只包含单个文字,因此它们可以作为调用 solve 函数时的假设集合。

因此,基于上述等式,我们可以使用增量求解机制将算法4.1 修改成为算法4.2。主要的修改在于行11 和18上的两个 addClause,以及行13 和20上的两个 solve。这些新加的函数来自于在小节1.1.2.5中描述的 MiniSat 的增量求解机制接口。

4.3 推导使得数据变量向量被唯一决定的谓词

在本小节中,我们使用小节3.4的迭代特征化算法算法推导 $valid(\vec{f})$,也就是使得 \vec{d} 能够被 \vec{o} 的有限长度序列唯一决定的谓词。

如图4.2所示,我们将首先在小节4.3.1中定义 $valid(\vec{f})$ 的一个单调增长的下估计。然后我们将在小节4.3.2中定义 $valid(\vec{f})$ 的一个单调递减的上估计。然后在

小节4.3.3中我们指出这两个估计将收敛至 $valid(\vec{f})$ 。小节4.3.4将证明该算法的正确性。

算法 4.2 FindFlowIncSAT(i): 基于增量求解识别流控变量

```
1: \vec{f} := \{\};
 2: \vec{d} := \{\};
 3: p := 0;
 4: l = 0;
 5: r = 0;
 7: while \vec{i} \neq \{\} do
 8:
             p + +;
            l + +;
 9:
            r + +;
10:
             addClause(C_{PC}(p, l, r));
11:
             for i \in \vec{i} do
12:
                     if solve(A_{PC}(p,l,r)) 不可满足 i then
13:
                             \vec{i} := \vec{i} - i;
14:
                             \vec{f} := i \cup \vec{f};
15:
16:
                     end if
17:
             end for
             addClause(C_{LN}(p, l, r));
18:
             for i \in \vec{i} do
19:
                     if solve(A_{LN}(p,l,r)) 可满足 i 且赋值为 A then
20:
                             for j \in \vec{i} do
21:
                                     if A(j_{p+l}) \neq A(j'_{p+l}) then
22:
                                             \vec{i} := \vec{i} - j;
23:
                                             \vec{d} := j \cup \vec{d};
24:
                                     end if
25:
                             end for
26:
27:
                     end if
             end for
28:
29: end while
30: return (\vec{f}, p, l, r)
```




图 4.2 $FSAT_{PC}(p,l,r)$ 和 $FSAT_{LN}(p,l,r)$ 的单调性

4.3.1 计算 $valid(\vec{f})$ 的单调增长的下估计

通过将等式 (1.2) 中的 i 替换为 \vec{d} ,我们得到:

如果 $F_{PC}^d(p,l,r)$ 是可满足的,则 \vec{d}_{p+l} 无法被 $<\vec{o}_p,...,\vec{o}_{p+l+r}>$ 唯一决定。通过收集等式 (4.5) 的第三行,我们得到 $T_{PC}(p,l,r)$:

$$T_{PC}(p,l,r) := \left\{ \bigwedge_{m=p}^{p+l+r} \vec{o}_m \equiv \vec{o'}_m \right\}$$
 (4.6)

通过将 $T_{PC}(p,l,r)$ 代入到 $F_{PC}^{d}(p,l,r)$, 我们得到一个新的公式:

很明显 $F_{PC}^d(p,l,r)$ 和 $F_{PC}^{rd}(p,l,r,1)$ 是等价的。我们进一步定义:

$$\vec{a} := \vec{f}_{p+l} \tag{4.8}$$

$$\vec{b} := \vec{d}_{p+l} \cup \vec{d'}_{p+l} \cup \vec{s'}_0 \cup \vec{s'}_0 \cup \bigcup_{0 \le x \le p+l+r, x \ne (p+l)} (\vec{i}_x \cup \vec{i'}_x)$$
(4.9)

则 $\vec{a} \cup \vec{b}$ 包含了两个迁移函数展开序列上的所有输入状态向量 $<\vec{i}_0, \dots, \vec{i}_{p+l+r}>$ and $<\vec{i'}_0, \dots, \vec{i'}_{p+l+r}>$ 。它同时也包含了两个展开序列的初始状态 \vec{s}_0 和 $\vec{s'}_0$ 。进一步的,等式 (4.7) 前两行的迁移关系序列能够从输入序列和初始状态唯一的计算出输出序列。因此 \vec{a} 和 \vec{b} 能够唯一决定 $F'^d_{PC}(p,l,r,t)$ 中 t 的取值。因此,对于特定 p,l 和 r,以 \vec{f}_{p+l} 为输入并使得 $F'^d_{PC}(p,l,r,1)$ 可满足的函数可以通过以 $F'^d_{PC}(p,l,r,t)$, \vec{a} 和 \vec{b} 为参数调用算法3.1得到:

$$FSAT_{PC}(p, l, r) := CharacterizingFormulaSAT(F_{PC}^{\prime d}(p, l, r, t), \vec{a}, \vec{b}, t) \tag{4.10}$$

因此 $FSAT_{PC}(p,l,r)$ 覆盖了使得 $F_{PC}^d(p,l,r)$ 可满足的 \vec{f}_{p+l} 赋值集合。因此,其 反 ¬ $FSAT_{PC}(p,l,r)$ 是使得 $F_{PC}^d(p,l,r)$ 不可满足的 \vec{f}_{p+l} 集合。

从命题1.1可知, $F_{PC}^d(p,l,r)$ 的不可满足证明可以推广到任意更大的 p,l和 r上。任意被 ¬ $FSAT_{PC}(p,l,r)$ 覆盖的 \vec{f} 也仍然能够使 $F_{PC}^d(p,l,r)$ 对于任意更大的 p,l和 r不可满足。

所以我们有:

命题 4.1: ¬ $FSAT_{PC}(p,l,r)$ 是 $valid(\vec{f})$ 针对 p, $l \to r$ 单调递增的一个下估计。

这直观的展示在了图4.2中。

4.3.2 计算 $valid(\vec{f})$ 的单调递减上估计

第37页

类似的,通过将公式 (1.4) 中 $F_{LN}(p,l,r)$ 的 i 替换为 \vec{d} ,我们有:

如果 $F_{LN}^d(p,l,r)$ 可满足,则 \vec{d}_{p+l} 不能被 $<\vec{o}_p,\ldots,\vec{o}_{p+l+r}>$ 唯一决定。进一步的,类似于命题1.2,通过展开等式 (4.11) 中最后三行的环,我们能够证明 \vec{d}_{p+l} 对于任意更大的 p,l 和 r 都不能被唯一决定。通过收集等式 (4.11) 的第三行和最后三行,我们进一步定义了 $T_{LN}(p,l,r)$:

通过将等式 (4.11) 的第三行和最后三行替换为 $T_{LN}(p,l,r)$, 我们得到:

很显然 $F_{LN}^d(p,l,r)$ 和 $F_{LN}^{\prime d}(p,l,r,1)$ 等价。因此,对于特定的 p,l 和 r,定义在 \vec{f}_{p+l} 上且能够使得 $F_{LN}^d(p,l,r)$ 可满足的函数可以通过下式计算:

$$FSAT_{LN}(p, l, r) := CharacterizingFormulaSAT(F_{LN}^{\prime d}(p, l, r, t), \vec{a}, \vec{b}, t)$$
 (4.14)

算法 4.3 *InferringUniqueFormula*: 推导使得 \vec{d}_{p+l} 能够被唯一决定的 $valid(\vec{f}_{p+l})$

- 1: $p := p_{max}$; $l := l_{max}$; $r := r_{max}$;
- 2: **while** $\neg FSAT_{LN}(p, l, r) \land FSAT_{PC}(p, l, r)$ is satisfiable **do**
- 3: p ++;
- 4: l ++;
- 5: r ++;
- 6: end while
- 7: **return** $\neg FSAT_{LN}(p, l, r)$

再次参见命题1.2, $F_{LN}^d(p,l,r)$ 的可满足证明可以扩展到任意更大的 p,l 和 r 上。因此任意被 $FSAT_{LN}(p,l,r)$ 覆盖的 \vec{f} 仍然能够对所有更大的 p,l 和 r 使得 $F_{LN}^d(p,l,r)$ 可满足。因此 $FSAT_{LN}(p,l,r)$ 单调增长且是 ¬ $valid(\vec{f})$ 的子集。

因此我们下列命题:

命题 4.2: $\neg FSAT_{LN}(p,l,r)$ 是 $valid(\vec{f})$ 的单调递减上估计。

这被直观的展示在了图4.2中。

4.3.3 计算 $valid(\vec{f})$ 的算法

基于命题4.1 和4.2,我们给出了算法4.3以推导 $valid(\vec{f}_{p+l})$ 。该算法迭代的增加 p,l 和 r,直到 ¬ $FSAT_{LN}(p,l,r)$ ∧ $FSAT_{PC}(p,l,r)$ 不可满足。这意味着 $FSAT_{PC}(p,l,r)$ 和 $FSAT_{LN}(p,l,r)$ 收敛到一个确定的集合上。在此情况下,¬ $FSAT_{PC}(p,l,r)$ 即为 $valid(\vec{f})$ 。

该算法的正确性证明在下一小节给出。

4.3.4 停机和正确性证明

首先我们需要证明以下三个引理:

引理 4.1: 算法4.3 中的 $FSAT_{PC}(\mathbf{p},\mathbf{l},\mathbf{r})$ 针对 p, l 和 r 单调递减。

证明:对于任意 p'>p, l'>l和 r'>l, 假设 $A:\vec{f}_{p'+l'}\to B$ 是流控变量在第 (p'+l') 步的取值。进一步假设 A 被 $FSAT_{PC}(p',l',r')$ 覆盖。

根据等式 (4.10) 算法3.1,易知 A 能够使得 $F_{PC}^{\prime d}(p',l',r',1)$ 可满足。假设 $F_{PC}^{\prime d}(p',l',r',1)$ 的满足赋值为 A'。易知 $A(\vec{f}_{p'+l'}) \equiv A'(\vec{f}_{p'+l'})$ 。

直观的,如图4.3所示,通过将第(p'+l')和(p+l)步对准,我们能够将 $F'^d_{PC}(p',l',r',1)$ 的状态变量,输入变量和输出变量赋值映射到 $F'^d_{PC}(p,l,r,1)$ 。并淘




图 4.3 通过将第 (p'+l') 步对准第 (p+l) 步映射 $F_{PC}^{\prime d}(p',l',r',1)$ 到 $F_{PC}^{\prime d}(p,l,r,1)$ 。

汰前置和后置的状态序列。形式化的,对于 $p'+l'-l-p \le n \le p'+l'+r$,我们映射 $F_{PC}^{\prime d}(p',l',r',1)$ 中的 s_n 到 $F_{PC}^{\prime d}(p,l,r,1)$ 中的 $s_{n-p'-l'+l+p}$ 。 i_n 和 o_n 的映射类似。

基于该映射, 我们能将 $F_{PC}^{\prime d}(p',l',r',1)$ 的 A' 映射为另一个 $F_{PC}^{\prime d}(p,l,r,1)$ 的可满足赋值 A''。

通过将 A'' 的定义域限制为 \vec{f}_{p+l} ,我们得到第四个可满足赋值 $A''':\vec{f}_{p+l}\to B$ 。从上述构造过程可知, $A'''\equiv A$ 。

因此,任意被 $FSAT_{PC}(p',l',r')$ 覆盖的 A,都能够被 $FSAT_{PC}(p,l,r)$ 覆盖。 因此, $FSAT_{PC}(p,l,r)$ 针对 p,l 和 r 单调递减。

引理 4.2: 算法4.3 中的 $FSAT_{LN}(\mathbf{p},\mathbf{l},\mathbf{r})$ 针对 p,l 和 r 单调递增。




图 4.4 通过将第 (p+l) 步对准 (p'+l') 步并展开三个环,从而映射 $F_{LN}^{\prime d}(p,l,r,1)$ 到 $F_{LN}^{\prime d}(p',l',r',1)$ 。

证明:对于任意 p'>p, l'>l和 r'>l, 假设 $A:\vec{f}_{p+l}\to B$ 是流控变量在第 (p+l) 步的赋值。进一步假设 A 被 $FSAT_{LN}(p,l,r)$ 覆盖。

因此 A 能够使 $F'^d_{LN}(p,l,r,1)$ 可满足。假设 $F'^d_{LN}(p,l,r,1)$ 的可满足赋值为 A'。可知 $A(\vec{f}_{p+l}) \equiv A'(\vec{f}_{p+l})$ 。

从图4.4可知, 通过对齐第 (p+l) 步到第 (p'+l') 步, 并展开三个环, 我们能将 $F'^d_{IN}(p,l,r,1)$ 映射 $F'^d_{IN}(p',l',r',1)$ 。如此可得到 $F'^d_{IN}(p',l',r',1)$ 的可满足赋值 A''。

通过将A''的定义域限制为 $\vec{f}_{p'+l'}$,我们可以得到第四个可满足赋值A''': $\vec{f}_{p'+l'} \to B$ 。很明显 $A \equiv A'''$ 。

这意味着每个被 $FSAT_{LN}(p,l,r)$ 覆盖的赋值也同时被 $FSAT_{LN}(p',l',r')$ 覆盖。 因此 $FSAT_{LN}(p,l,r)$ 针对 p, l 和 r 单调递增。

引理 4.3: $FSAT_{LN}(p, l, r) \Rightarrow FSAT_{PC}(p, l, r)$

证明:很明显 $F'^{d}_{LN}(p,l,r,1)$ 的短句集合是 $F'^{d}_{PC}(p,l,r,1)$ 的超集。所以 $F'^{d}_{LN}(p,l,r,1)$ 的每个可满足赋值也能够使得 $F'^{d}_{PC}(p,l,r,1)$ 可满足。因此 $FSAT_{LN}(p,l,r)$ \Rightarrow $FSAT_{PC}(p,l,r)$ 成立。

这三个引理直观的展示在图4.2中。很明显 $\neg FSAT_{LN}(p,l,r) \land FSAT_{PC}(p,l,r)$ 在算法4.3中是单调递减的。基于这些引理,我们首先证明4.3 是停机的:

定理 4.1: 算法4.3 是停机算法。

证明:编码器是一个有限状态机,其最长的无环路径的长度是有限的。如果算法4.3 不停机,则 p, l 和 r 总会大于该长度。这意味着在下面的三个状态序列 < $\vec{s_0}$,..., $\vec{s_p}$ >, < $\vec{s_{p+1}}$,..., $\vec{s_{p+l}}$ > 和 < $\vec{s_{p+l+1}}$,..., $\vec{s_{p+l+r}}$ > 上必然存在环。因此,每个 $F_{PC}^{\prime d}(p,l,r,1)$ 的可满足赋值必然也能够满足 $F_{LN}^{\prime d}(p,l,r,1)$ 。这意味着 $\neg FSAT_{LN}(p,l,r) \land FSAT_{PC}(p,l,r)$ 是不可满足的。这将导致算法4.3的停机。所以得证。

其次,我们将证明算法4.3的正确性。

定理 4.2: 从算法4.3返回的 $\neg FSAT_{LN}(p,l,r)$ 覆盖且仅覆盖了所有能够使 \vec{d} 被 \vec{d} 的有限长度序列唯一决定的 \vec{f} 。

证明:首先证明覆盖的情况。 $FSAT_{LN}(p,l,r)$ 覆盖了一个 \vec{f} 集合使得 \vec{d} 对特定的p, l和r 不能被唯一决定。因此 $\neg FSAT_{LN}(p,l,r)$ 排除了该集合,从而包含了所有能够使得 \vec{d} 被唯一决定的 \vec{f} 。

然后我们证明仅覆盖的情形。如果A 是被 $\neg FSAT_{LN}(p,l,r)$ 覆盖的 \vec{f} 的赋值,且能够使得 \vec{d} 针对特定p', l' 和r' 不被唯一决定,则有:

- 1. 一方面 $FSAT_{LN}(p',l',r')$ 也覆盖 A。则从引理4.2可知,对所有 p'' > max(p',p), l'' > max(l',l) 和 r'' > max(r',r), $FSAT_{LN}(p'',l'',r'')$ 也覆盖 A。
- 2. 同时 $FSAT_{LN}(p,l,r)$ 不覆盖 A。 $FSAT_{LN}(p,l,r)$ 是算法4.3 结束前计算出来的最后一个。这意味着 $valid(\vec{f})$ 的上估计和下估计收敛了。因此对于所有p'' > max(p',p),l'' > max(l',l) 和 r'' > max(r',r), $FSAT_{LN}(p'',l'',r'')$ 必然等于 $FSAT_{LN}(p,l,r)$ 。因此 $FSAT_{LN}(p'',l'',r'')$ 也不覆盖 A。

这导致了冲突, 因此仅覆盖的情形得证。

4.4 压缩迁移关系展开序列的长度

我们首先在小节4.4.1中介绍为什么和如何削减l和r的长度。然后在小节4.4.2中给出我们算法的另一种可能结构。并讨论为什么我们选择了小节4.4.1中的算法而不是小节4.4.2中的算法。

4.4.1 压缩 l 和 r

由于我们在算法4.3中同步增长p, l和r的值。这导致它们的值有可能包含冗余。这将导致产生的解码器的面积和时序上有不必要的额外开销。

例如,假设一个编码器仅包含一个简单的 buffer,其功能为 o:=i。当 $p\equiv 0$, $l\equiv 0$ 和 $r\equiv 0$ 时,我们能够得到最简单的解码器 i:=o。该解码器只包含一个 buffer,而不包含状态变量。而对于 $p\equiv 0$, $l\equiv 0$ 和 $r\equiv 1$,我们则需要一个额外的状态变量以将 o 延迟一步,然后从延迟的 o 中回复 i_i 。

根据图1.7,很明显r影响解码器的电路面积和延迟,l仅影响解码器的电路面积,而p并不对解码器的上述特性带来影响。

因此如算法4.4所示,我们选择首先压缩r,然后压缩l。

为了简化描述,我们将仅介绍r的情况。在行1,当 $F_{PC}(p,l,r'-1) \land valid(\vec{f}_{p+l})$ 可满足,则r'是最后一个使其不可满足的,我们将其直接返回r'。另一方面,如果 $r' \equiv 0$ 仍能够使行4的 $F_{PC}(p,l,r') \land valid(\vec{f}_{p+l})$ 不可满足,我们直接返回0。

4.4.2 另一种可能的算法结构

在上述讨论中,我们在算法4.2中同步增加 p, l 和 r 以找到流控变量,然后在算法4.4中压缩他们的值。该算法需要调用 SAT 求解器的次数是 O(n) 。其中 n = max(p, l, r)。

还有另一种可能的方法:即使用三个嵌套的环逐一增加p,l和r。该算法需要调用SAT求解器的次数是 $O(n^3)$ 。

算法 **4.4** RemoveRedundancy(p, l, r)

```
1: for r' := r \to 1 do
           if F_{PC}(p, l, r'-1) \wedge valid(\vec{f}_{p+l}) 是可满足的 then
 3:
           else if r' \equiv 1 then
 4:
                  r' := r' - 1;
 5:
                  break;
 6:
           end if
 7:
 8: end for
 9: for l' := l \to 1 do
           if F_{PC}(p, l'-1, r') \wedge valid(\vec{f}_{p+l'-1}) 是可满足的 then
10:
                  break:
11:
           else if l' \equiv 1 then
12:
                  l' := l' - 1;
13:
                  break;
14:
15:
           end if
16: end for
17: return < l', r' >
```

我们将在小节4.6.6 中指出,同步增加 p, l 和 r 然后使用算法4.4 进行压缩比单独增加 p, l 和 r 要更有优势。我们将在那里对该现象进行解释。

4.5 产生解码器函数

在小节4.2中,解码器的输入 \vec{i} 被划分为两个向量:流控向量 \vec{f} 和数据向量 \vec{d} 。为这两个向量分别产生解码器函数的算法是不同的,在下面两个小节中将分别描述。

4.5.1 产生 产的解码器函数

每个 $f \in \vec{f}$ 都能够被输出向量 \vec{o} 的有限长度序列唯一决定。所以,对于每个特定的输出向量序列 $<\vec{o}_p, \ldots, \vec{o}_{p+l+r}>$, f_{p+l} 不能同时取值为 1 和 0。因此,计算 f_{p+l} 的解码器函数可以视为 ϕ_A 相对于 ϕ_B 的 Craig 插值,其中 ϕ_A 和 ϕ_B 分别定义如下:

$$\phi_{A} := \left\{ \begin{array}{l} \bigwedge_{m=0}^{p+l+r} \{ (\vec{s}_{m+1}, \vec{o}_{m}) \equiv T(\vec{s}_{m}, \vec{i}_{m}) \} \\ \bigwedge \qquad \qquad f_{p+l} \equiv 1 \\ \bigwedge \qquad \bigwedge_{m=0}^{p+l+r} assertion(\vec{i}_{m}) \end{array} \right\}$$

$$(4.15)$$

$$\phi_{B} := \left\{ \begin{array}{c} \bigwedge_{m=0}^{p+l+r} \{ (\vec{s'}_{m+1}, \vec{o'}_{m}) \equiv T(\vec{s'}_{m}, \vec{i'}_{m}) \} \\ \bigwedge \qquad \qquad \bigwedge_{m=p}^{p+l+r} \vec{o}_{m} \equiv \vec{o'}_{m} \\ \bigwedge \qquad \qquad \qquad f'_{p+l} \equiv 0 \\ \bigwedge \qquad \qquad \bigwedge_{m=0}^{p+l+r} assertion(\vec{i'}_{m}) \end{array} \right\}$$

$$(4.16)$$

显然 $\phi_A \wedge \phi_B$ 等价于等式 (1.2) 中的 $F_{PC}(p,l,r)$,因此它是不可满足的。 ϕ_A 和 ϕ_B 的共同变量集合为 $< \vec{\sigma}_p, \ldots, \vec{\sigma}_{p+l+r} >$ 。因此,Craig 插值 ITP 可以使用 McMillian 算法^[25] 从 $\phi_A \wedge \phi_B$ 的不可满足证明序列中产生出来。ITP 覆盖了所有使得 $f_{p+l} \equiv 1$ 的 $< \vec{\sigma}_p, \ldots, \vec{\sigma}_{p+l+r} >$ 的赋值。同时, $ITP \wedge \phi_B$ 是不可满足的,因此 ITP 没有覆盖任何使 $f_{p+l} \equiv 0$ 成立的 $< \vec{\sigma}_p, \ldots, \vec{\sigma}_{p+l+r} >$ 的赋值。因此,ITP 是计算 $f \in \vec{f}$ 的解码函数。

为了进一步提高产生 $f \in \vec{f}$ 的解码函数的速度,我们通过以下方式使用 MiniSat 的递增求解机制:

- 1. 从 ϕ_A 中移除 $f_{p+l} \equiv 1$,从 ϕ_B 中移除 $f'_{p+l} \equiv 0$ 。
- 2. 将 $\phi_A \wedge \phi_B$ 加入 MiniSat 的短句数据库。
- 3. 针对每一个 $f \in \vec{f}$,使用 $f_{p+l} \equiv 1$ 和 $f'_{p+l} \equiv 0$ 作为求解的假设。并从不可满足证明中产生 Craig 插值。

4.5.2 产生 \vec{d} 的解码函数

假设 $valid(\vec{f})$ 是被算法4.3推导出来的谓词。为每个 $d \in \vec{d}$,我们定义以下两个公式:

当 $valid(\vec{f})$ 成立时,每个 $d \in \vec{d}$ 均能够被唯一决定。因此,如果 $valid(\vec{f}_{p+l})$ 成立,对于每个特定的 $<\vec{\sigma}_p,\ldots,\vec{\sigma}_{p+l+r}>$, d_{p+l} 不能同时为 1 和 0,因此, $\phi'_A \land \phi'_B$ 是不可满足的。因此,可以使用 McMillian 算法^[25] 从 $\phi'_A \land \phi'_B$ 的不可满足证明中产生 Craig 插值 ITP。ITP 覆盖且仅覆盖使得 $d_{p+l} \equiv 1$ 的 $<\vec{\sigma}_p,\ldots,\vec{\sigma}_{p+l+r}>$ 的赋值。因此,ITP 是 $d \in \vec{d}$ 的解码器函数。

进一步的当 $valid(\vec{f}_{p+l})$ 不成立时,数据变量 $d \in \vec{d}_{p+l}$ 不能被唯一决定。因此,不存在计算它的解码器函数。不过这并不影响我们的算法的正确性,因为在这种情况下解码器只需恢复 \vec{f} ,并忽略 \vec{d} 。

类似的,我们也使用小节4.5.1中的增量求解机制加速该算法。

4.6 实验结果

我们使用 OCaml 语言^[62] 实现了所有算法,并使用 MiniSat $1.14^{[34]}$ 求解所有的 CNF 公式。所有的实验使用一台包含 16 个 Intel Xeon E5648 2.67GHz 处理器, 192GB 存储器,和 CentOS 5.4 Linux 操作系统的服务器进行。

4.6.1 测试集

表4.1 给出了测试集的信息。他们在自于两个来源:

- 1. 我们以前的论文[6].
- 2. Liu et al. [8].

表4.1 的每一列依次给出了每个实验对象的输入位数、输出位数、状态位数、映射到 mcnc.genlib 标准单元库后的门数和面积。映射使用 ABC 综合工具^[63],脚本为"strash; dsd; strash; dc2; dc2; dch; map"。该脚本来自于^[8]。本文剩余部分给出的所有电路面积和延时都使用同样的设置产生。这使得我们的结果可以被用于和^[8] 作比较。

表4.1 的最后一列也给出了我们将如何描述每一个测试电路的实验结果。

- 1. 对于来自于我们以前论文^[6] 的 5 个测试电路,我们发现他们中的大多数都有流控机制。这并不奇怪,因为这些测试电路都来自于实际的工业项目。他们的实验结果将分别在小节 4.6.2, 4.6.3 和4.6.4中描述。
- 2. 对于其他不包含流控机制的测试电路,如果他们的输入都能够被输出唯一决定,则我们的算法能够将他们所有的输入都识别成流控变量,并直接生成他们的解码器函数。他们的实验结果将在小节4.6.5中描述。

我们还进行了下列额外的实验:

在小节4.6.6中, 我们将比较下列两种不同算法的时间开销:

- 1. 在算法4.3中同时增长p, l 和r, 然后在算法4.4中压缩他们的值。
- 2. 在算法4.3中使用三个嵌套的循环分别增长p, l 和 r。

在小节4.6.7中,我们将比较在算法4.4中是否压缩 p,l 和 r,导致的在算法运行时间、解码器面积和延时方面的区别。

最后在小节 4.6.8中,我们将比较我们算法产生的解码器和手工书写的解码器在电路面积和延迟方面的差别。

4.6.2 PCI Express 2.0 编码器

该编码器遵从 PCI Express 2.0 标准[29]。在删除了所有的注释和空行之后,其源代码包含 259 行 verilog。

名字 个数 个数 电路 编码器 处理 描述 面积 方法 in/ouy reg/gate 小节 PCIE2 10 / 11 22 / 149 326 PCIE 2.0 [29] 4.6.2 10 / 10 17 / 249 10Gb 以太网 小节 来自于 **XGXS** 572 [6] clause 48^[27] 4.6.3 并有流控的 T2Eth 14 / 14 53 / 427 947 UltraSPARC T2 小节 测试集 的以太网模块 4.6.4 XFI 72 / 66 72 / 5086 12381 10Gb 以太网 clause 49^[27] 来自于[6] 在小节4.6.5 但没有流控的 SCRAM-64/64 1034 增加数据 中比较我们的算法 58/353 和 Liu^[8] 测试集 BLER 中的01翻转 长度为3 CC 3 1/3 6/22 54 的卷机码 CC_4 1/3 7/26 长度为4 63 来自于 的卷机码 [8] 的 输入4输出7 4/7 3/38 HM(7,4)103 的汉明码 测试集 输入11输出15 HM(15,11) 11/15 4/102 317

表 4.1 Benchmarks

的汉明码

表4.2给出了所有输入和输出的描述。根据 8b/10b 编码机制的描述^[64],当 $TXDATAK \equiv 0$ 时,TXDATA 可以为任何值。而当 $TXDATAK \equiv 1$ 时,TXDATA 只能是 1C, 3C, 5C, 7C, 9C, BC, DC, FC, F7, FB, FD 和 FE。因此,我们写了一个断言以剔除不在编码表内的情形,并将其嵌入迁移函数 T。

算法4.1 在 0.475 秒内识别出了流控向量 \vec{f} := $CNTL_TXEnable_P0$ 。而后算 法4.3 在 1.22 秒内推导出了 $valid(\vec{f})$:= $CNTL_TXEnable_P0$ 。最后算法4.4 在 0.69 秒内得到压缩后的 p := 4, l := 0 和 r := 2。最后产生解码器函数使用了 0.26 秒。最终的解码器包含 156 个门和 0 个状态变量,面积为 366,延迟为 7.6。

本文算法的创新之处在于其处理流控机制的能力。谓词我们将展示编码器如何将无效的数据向量映射到输出向量 $\vec{\sigma}$ 。通过研究编码器的代码,我们发现,当且仅当 $CNTL_TXEnable_P0 \equiv 0$ 成立,也就是 TXDATA 和 TXDATAK 无效时,输出 $HSS_TXELECIDLE$ 为 1。因此,解码器将使用空闲字符 $HSS_TXELECIDLE$ 来唯一决定流控向量 $CNTL_TXEnable_P0$ 。

4.6.3 10G 以太网编码器 XGXS

该编码器 XGXS 遵从 IEEE 802.3 标准的^[27] 的 clause 48。在删除空行和注释 后,其包含 214 行 verilog。

表4.3给出了输入和输出变量列表。该编码器也使用 8b/10b 编码机制^[64],它包含两个输入:8 位的有待编码数据 $encode_data_in$,和 1 位的控制字符标志位 konstant。根据编码表^[64],当 $konstant \equiv 0$ 时, $encode_data_in$ 可以是任何值。而当 $konstant \equiv 1$ 时, $encode_data_in$ 只能是 1C,3C,5C,7C,9C,BC,DC,FC,F7,FB,FD 和 FE。因此,我们将一个手工给出的断言嵌入 T 以剔除不在编码表内的情形。

算法4.1 在 0.31 秒内识别了流控向量 \vec{f} := bad_code 。然后算法4.3 在 0.95 秒内推导了谓词 $valid(\vec{f})$:= bad_code 。再次算法4.4 在 0.52 秒内得到压缩结果 p := 4,

	变量名	宽度	描述
	TXDATA	8	有待编码的数据
输入	TXDATAK	1	1 意味着 TXDATA 是一个控制字符
			0 意味着 TXDATA 是普通数据
	CNTL_TXEnable_P0	1	1 意味着 TXDATA 和 TXDATAK 的有效性
输出	HSS_TXD	10	被编码的数据
	HSS_TXELECIDLE	1	电磁空闲状态

表 4.2 PCI Express 2.0 编码器的输入和输出变量描述

	变量名	宽度	描述		
	encode_data_in	8	将被编码的数据		
输入	konstant	1	1 意味着 encode_data_in 是一个控制字符		
			0 意味着 encode_data_in 时普通数据		
	bad_code	1	1 意味着 konstant 和 encode_data_in 是无效的		
输出	encode_data_out	10	编码结果		

表 4.3 10G 以太网编码器 XGXS 的输入和输出

l := 0 和 r := 1。最后产生解码器使用了 0.17 秒。该解码器包含 163 个门和 0 个状态变量。面积为 370 ,延迟为 8.1。

虽然该算法使用了和上述 PCI Express 2.0 编码器相同的编码机制。然而它使用了完全不同的方法处理流控机制。该编码器并没有单独的输出用于表明输出的有效性。相反,所有输入的具体值及其有效性都统一编码在 $encode_data_out$ 中。通过研究该编码器的源代码,我们发现当且仅当 $bad_code \equiv 1$,既 $encode_data_in$ 和 konstant 均无效时,输出变量 $encode_data_out$ 将成为 0010111101。因此解码器能够使用 $encode_data_out$ 来唯一决定 bad_code 。

4.6.4 UltraSPARC T2 以太网编码器

该编码器来自于 UltraSPARC T2 开源处理器。它遵从于 IEEE 802.3 标准^[27] 的 clause 36。在删除空行和注释之后,它包含 864 行 verilog 源代码。

表4.4给出了输入和输出变量的列表。该编码器同样使用 8b/10b 编码机制^[64],但是采用了另外一种流控机制,完全不同于上述两个编码器。有待编码的数据仍然是 8 位的 *txd*。然而并不存在单独的有效位,而是在一个 4 位的 *tx enc ctrl sel*

	变量名字	宽度	描述
	txd	8	有待编码的数据
输入	tx_enc_ctrl_sel	1	参见表4.5
	tx_en	1	传输使能
	tx_er	1	传输一个错误字符
	tx_10bdata	10	编码结果
	txd_eq_crs_ext	10	传输一个特殊错误字符
输出			其中 $tx_er \equiv 1$ 且 $txd \equiv 8'h0F$
	tx_er_d	1	传输一个错误字符
	tx_en_d	1	传输使能
	pos_disp_tx_p	1	正向 parity

表 4.4 UltraSPARC T2 以太网编码器的输入输出列表

动作名称	动作含义
'PCS_ENC_K285	发送 K28.5 控制字符
'PCS_ENC_SOP	发送 K27.7 控制字符
'PCS_ENC_T_CHAR	发送 K29.7 控制字符
'PCS_ENC_R_CHAR	发送 K23.7 控制字符
'PCS_ENC_H_CHAR	发送 K30.7 控制字符
'PCS_ENC_DATA	发送编码后的 txd
'PCS_ENC_IDLE2	发送 K28.5 D16.2 序列
'PCS_ENC_IDLE1	发送 D5.6 数据符号
'PCS_ENC_LINK_CONFA	发送 K28.5 D21.5 序列
'PCS ENC LINK CONFB	发送 K28.5 D2.2 序列

表 4.5 UltraSPARC T2 以太网编码器的动作列表

中定义执行什么样的动作。细节如表4.5所示。很明显控制字符和流控机制被混合在 $tx_enc_ctrl_sel$ 中。表4.5 的最后四种情形不能被唯一决定,因为他们无法和 'PCS ENC DATA 区分开来。因此我们使用一个断言将他们剔除。

算法4.1 在 3.76 秒内识别了流控信号 \vec{f} := { $tx_enc_ctrl_sel, tx_en, tx_er$ }。然后算法4.3 在 21.53 秒内推导了谓词 $valid(\vec{f})$:= $tx_enc_ctrl_sel$ = ' PCS_ENC_DATA 。再次算法4.4 在 6.15 秒内得到压缩结果 p := 5,l := 0 和 r := 4。最后产生解码器花费了 3.40 秒。解码器包含 401 个门和 9 个状态变量。面积为 920 ,延迟 10.2。

如表4.5的最后一列所示,前5种情况都有各自特殊的控制字符被赋予 tx 10bdata。因此解码器总能从tx 10bdata恢复出tx enc ctrl sel。

4.6.5 针对不具备流控机制的编码器比较我们的算法和 Liu et al. [8] 算法

表4.6 针对不具备流控机制的编码器比较了我们的算法和 Liu et al. [8] 的算法。

		我们的第	拿法	Liu et al. ^[8]				
	检查解码	产生解码	解码器	解码器	检查解码器	解码器	解码器	
名字	器存在的	器的	面积	延迟	存在和产生解码	面积	延迟	
	时间开销	时间开销			器的时间开销			
XFI	13.24	6.13	3878	3878 13.8 8.59		3913	12.5	
SCRAMBLER	1.80	1.80 0.55 698		3.8	0.42	640	3.8	
CC_3	3 0.06 0.03 116 8.5		8.5	0.21	104	9.1		
CC_4	0.16 0.09 365 12.5		0.20	129	9.0			
HM(7,4)	0.09 0.03 258 8.1		0.05	255	7.3			
HM(15,11)	1.49	2.23	5277	13.7	2.02	3279	13.2	

表 4.6 比较我们的算法和 Liu et al.[8] 的算法

		A	1 : 同时增	K		A2: 单独增长				
benchmarks	p,l,r	时间	时间	时间	整体	p,l,r	时间	时间	时间	整体
		识别	推导	压缩	时间		识别	推导	压缩	时间
		\vec{f}	$valid(\vec{f})$	p,l,r	开下		\vec{f}	$valid(\vec{f})$	p,l,r	开销
PCIE2	3,0,2	0.49	1.21	0.68	2.38	3,0,2	0.38	0.80	0.38	1.60
XGXS	3,0,1	0.31	0.88	0.52	1.71	3,0,1	0.23	0.58	0.30	1.11
T2Eth	4,0,4	4.28	15.17	6.25	25.70	4,0,4	15.47	13.85	6.19	35.51
XFI	2,1,0	4.59	3.60	9.55	17.74	2,1,0	3.52	2.75	10.05	16.32
SCRAMBLER	2,1,0	0.64	0.58	1.33	2.55	2,1,0	0.48	0.43	1.47	2.38
CC_3	3,2,2	0.01	0.01	0.04	0.06	3,2,2	0.01	0.01	0.01	0.03
CC_4	4,4,3	0.07	0.01	0.08	0.16	4,1,4	0.16	0.01	0.07	0.25
HM(7,4)	3,0,0	0.02	0.01	0.07	0.09	3,0,0	0.01	0.01	0.04	0.06
HM(15,11)	3,0,0	0.22	0.05	1.21	1.49	3,0,0	0.34	0.04	0.58	0.96

表 4.7 比较两种可能性:同时增长 p, l 和 r 或者单独增长

对于从 XFI 到 HM(15,11) 的 6 个测试电路,我们有他们的源代码,而 Liu et al. [8] 给出了他们的实验结果。因此我们能在这里比较我们的算法和 Liu et al. [8] 的结果。

通过比较第二和第三列之和和第六列,可见 Liu et al.^[8] 比本文算法快很多。尤其是第二列。这种差距的主要原因在于本文算法需要逐一检查每个 $i \in \vec{i}$ 是否能够被唯一决定,而 Liu et al.^[8] 可以在一次 SAT 求解之中检查所有的 \vec{i} 。

另一个问题是本文算法的面积和延迟均大于 Liu et al.^[8],原因在于本文算法 所采用的 Craig 插值算法实现仍不够优化,可以通过移植 ABC ^[63] 的相应代码得到改善。

4.6.6 比较两种可能性:同时增长 p, l 和 r 或者单独增长

在算法4.2中,我们同时增加p,l和r,并在算法4.4中压缩他们的冗余值。我们称其为A1方案。

小节4.4.2 给出了另一种可能性。它使用 3 个嵌套的循环来单独增长每一个 p, l 和 r 。我们称其为 À2 方案。

我们在表4.7中比较了这两种方案。

通过比较第 6 和 11 列中的整体时间开销,很显然 A2 在大多数情形下比 A1 快。只有 T2Eth 是一个例外。

这意味着我们应当使用 A2 而不是 A1 吗? 答案是否定的。

		- /	不压缩			使用算法4.4压缩					
bench-	p,l,r	时间	解码	寄存	最大	时间	p,l,r	时间	解码	寄存	最大
marks		生成	器	器	逻辑	压缩		生成	器	器	逻辑
		解码器	面积	个数	延迟	p,l,r		解码器	面积	个数	延迟
PCIE2	3,3,3	0.44	382	11	7.5	0.68	3,0,2	0.28	366	0	7.6
XGXS	3,3,3	0.35	351	20	8.2	0.52	3,0,1	0.18	370	0	8.1
T2Eth	4,4,4	4.76	1178	9	10.9	6.25	4,0,4	3.41	920	9	10.2
XFI	2,2,2	10.67	5079	190	16.50	9.55	2,1,0	6.13	3878	58	13.8
SCRMBL	2,2,2	1.27	826	186	3.8	1.33	2,1,0	0.55	698	58	3.8
CC_3	3,3,3	0.04	117	11	9.2	0.04	3,2,2	0.03	116	9	8.5
CC_4	4,4,4	0.05	154	10	9.6	0.08	4,4,3	0.09	365	14	12.5
HM(7,4)	3,3,3	0.05	262	21	7.2	0.07	3,0,0	0.03	258	0	8.1
HM(15,11)	3,3,3	2.98	5611	45	13.5	1.21	3,0,0	2.23	5277	0	13.7

表 4.8 在压缩和不压缩 l 和 r 的两种算法之间比较运行时间,电路面积和延迟

从小节4.4.2可知, A1 需要调用 SAT 求解器的次数为 O(n), 其中 n = max(p,l,r)。而 A2 需要的次数为 $O(n^3)$ 。对于比较小的 n,两者并没有很大的 区别。而对于较大的 n,比如 T2Eth,A1 对 A2 的优势是显著的。

因此 A2 在小电路上有优势,而 A1 在大电路上有优势。因此我们仍然选择 A1。也就是首先同步增加 p,l 和 r ,然后在算法4.4中压缩他们。

 CC_4 是唯一一个在第 2 列和第 7 列具有不同 p, l 和 r 的测试电路。这是由于 l 和 r 的不同增长顺序导致的。对于 A1 方案,其解码器包含 14 个状态变量,206 个门,490 面积和 13.3 延迟。对于 A2 方案,其解码器包含 10 个状态变量,61 个门,154 面积和 9.6 延迟。因此 A2 方案比 A1 好很多。但是这仍然不意味着我们应当使用 A2。具体原因我们将在下一小节得到更多实验数据支撑之后进一步展开解释。

4.6.7 在压缩和不压缩 *l* 和 *r* 的两种算法之间比较运行时间、电路面积和延迟

为了改善解码器的面积和延迟,算法4.4 被用于在产生解码器之前压缩1和r。 表4.8展示了其效果。

第一列是测试电路名字。当算法4.4 没有被使用时,第2 列到第6 列分别给出了p,l 和r 的值、产生解码器的运行时间、解码器面积、解码器包含的状态变量个数和解码器最大的逻辑延迟。当算法4.4 被使用的时候,这些数据在最后5 列给出。而第7 列给出了l 和r。

通过比较 2-6 列和 8-12 列, 很明显算法4.4显著的压缩了 l 和 r 。

 CC_4 再次引起我们的注意。从第 4 列到第 6 列,我们发现电路面积和延迟非常类似于上一小节的 A2 情形。而他的 p,l 和 r 则类似于 A1 情形。这意味着分 CC_4 的解码器有至少两种差别很大的实现方式。而具体哪一种被选中取决于 SAT 求解器和 Craig 插值算法内部的某些不稳定因素。这回答了我们在上一小节的疑惑,即 A1 方案中的电路质量下降并不是由 A1 导致的。我们仍然应当使用 À1。

4.6.8 在我们的算法和手工书写的解码器之间比较电路面积和延迟

表4.9 在我们的算法和手工书写的解码器之间比较电路面积和延迟。CC_3, CC 4, HM(7,4) and HM(15,11) 没有在该表中是因为我们没有他们的手写解码器。

很明显在大多数情况下我们的解码器比手工解码器更小也更快。少数的两个例外是 T2Eth 和 XFI, 我们产生的解码器比手工解码器稍微大一些。

4.7 结论

本文提出了第一个能够处理流控机制的对偶综合算法。实验结果表明本文 算法能够为多个来自于实际工业项目的复杂编码器,包括 PCI Express ^[29] 和以太 网^[27],正确的生成包含流控机制的解码器。

表 4.9	在我们的算法和手上书与的解码器之间比较电路面积和延迟

bench-		本文算法	手工书写的解码器		
marks	面积	最大逻辑演出	面积	最大逻辑延迟	
PCIE2	366	7.6	594	9.7	
XGXS	370	8.1	593	11.0	
T2Eth	920	10.2	764	11.7	
XFI	3878	13.8	3324	28.1	
SCRAMBLER	698	3.8	1035	6.4	

第五章 面向流水线的对偶综合

5.1 引言

在通讯和多媒体芯片设计项目中,最困难的一个工作是针对特定的协议,如以太网^[27] 和 PCI Express ^[29],设计相应的编码器和解码器。其中编码器负责将输入 i 映射至输出 δ ,而解码器则负责从 δ 中恢复 i。为了降低此项工作的难度并提高设计质量,国防科技大学的 Shen et al. 首先提出了对偶综合算法^[1-9] 以自动产生相应的解码器。该算法的一个基本假设是:i 总能够被 δ 的一个有限序列唯一决定。基于该假设,解码器的布尔函数可以使用 Jiang et al. ^[23] 提出的基于 Craig 插值^[11] 的算法进行特征化。

与此同时,通过分析现有的工业界编码器,我们发现它们都含有流水线结构以提高运行频率。


图5.1a) 展示了一个带有一级流水线的简单编码器。其关键数据路径被第一级流水线切割成为两段,从而使得运行频率得到两倍的提升。

它的第一级流水线 $s\vec{tg}^0$ 包含数个状态变量。输入变量 i 被用于计算该级流水线 $s\vec{tg}^0$,而 $s\vec{tg}^0$ 则被用于计算 $\vec{\sigma}$ 。根据该结构, $s\vec{tg}^0$ 能够反过来被 $\vec{\sigma}$ 唯一决定,而 i则进一步能够被 $s\vec{tg}^0$ 唯一决定。

因此,一个由人类工程师设计的合理解码器,应当如图5.1b) 所示,从 \vec{o} 中使用组合逻辑 C^1 恢复 $s\vec{tg}^0$,并进一步使用组合逻辑 C^0 从 $s\vec{tg}^0$ 中恢复 \vec{i} 。在该解码器中,关键路径被流水线级 $s\vec{tg}^0$ 切断,以改善时序。

然而,目前所有的对偶综合算法^[4,6-9] 均使用 Jiang 提出的基于 Craig 插值^[11] 的算法 ^[23] 特征化解码器的布尔函数,并产生解码器。如图5.1c) 所示,这些算法产生的解码器从 \eth 中使用一个大型组合逻辑 C^0*C^1 直接恢复 \vec{i} ,这使得他们变得不必要的很慢,因为没有流水线状态变量切断这段复杂逻辑。

为此,本文提出了一个新颖的算法以产生如图5.1b)所示的带有流水线的解码器。首先,通过将早期的完备停机对偶综合算法1.2进行适当扩展,以用于测试任



a) 包含一级流水线的编码器

b) 包含流水线的合理解码器

c) 由Craig插值产生的 没有流水线的解码器

图 5.1 带有流水线的编码器和解码器




图 5.2 包含流水线级的编码器一般性结构

意两个周期中,任意变量相互之间是否能够唯一决定。并使用该扩展算法找到编码器中每一个流水线级 stg^j 中的状态变量。其次,基于上述算法中产生的不可满足公式,使用 Craig 插值特征化每一个流水线级 stg^j 的布尔函数,以从下一个流水线级 stg^{j+1} 或输出 \vec{o} 之中恢复 stg^j 。最后,使用类似算法特征化 \vec{i} 的布尔函数以从第一个流水线级 stg^0 中恢复 \vec{i} 。

为了展示该算法的有效性,我们在多个复杂的工业界实际编码器,如 PCI Express ^[29] 和以太网^[27],上进行了实验。实验结果表明,该算法总能够产生流水线解码器,且时序性能相对于传统的对偶综合算法产生的非流水解码器有巨大的提升。

本文剩余的内容安排如下. 第5.2 节推导流水线结构, 而第5.3 节特征化每一个流水线级和输入的布尔函数; 第5.4 和5.5 节给出实验结果和结论。

5.2 推导编码器的流水线结构

5.2.1 流水线的一般性模型

如图5.2所示,我们假设该编码器的状态向量 \vec{s} 可以划分为n级流水线,即:

$$\vec{s} \equiv \bigcup_{0 \le j \le n-1} s \vec{t} g^j \tag{5.1}$$

如果我们把组合逻辑 C^{j} 视为一个函数,则编码器可以用下列的公式表示:

$$\vec{stg}^{0} := C^{0}(\vec{i})
 \vec{stg}^{j} := C^{j}(\vec{stg}^{j-1}) \quad 1 \le j \le n-1
 \vec{o} := C^{n}(\vec{stg}^{n-1})$$
(5.2)

因此,每个 C^{j} 可以视为一个小型的编码器用于从 stg^{j-1} 或t中计算 stg^{j} 或t。 在本文的剩余部分,上标始终表示特定的流水线级。例如, stg^{j} 是第t9个流水线级。




图 5.3 流水线级在迁移函数展开序列中的直观表示方式

而下标则如小节1.1.3所述,表示在迁移函数展开序列中的步数。例如: stg_k^j 是第j流水线级在迁移函数展开序列中第k步的值。图5.3直观地展示了图5.2中的各个流水线级在迁移函数展开序列中的记法。根据公式(5.1), s_k 实际上包含了所有流水线级在第k步的取值,即:

$$\vec{s}_k \equiv \bigcup_{0 \le j \le n-1} s \vec{t} g_k^j \tag{5.3}$$

5.2.2 推导 p, l 和 r

在推导之前,我们首先使用算法1.2 以得到 p, l 和 r。

因为存在多于一个 $i \in \vec{i}$,我们需要为每一个 $i \in \vec{i}$ 使用算法1.2 以得到他们对应的 p,l和 r。

然后我们将最终的 p, l 和 r 设置为所有 $i \in \vec{l}$ 中最大的 p, l 和 r 。根据公式 (1.2),这些 p, l 和 r 能够使得 $< \vec{o}_p, \ldots, \vec{o}_{p+l+r} >$ 唯一决定所有 $i_{p+l} \in \vec{l}_{p+l}$ 。

5.2.3 压缩 r 和 l

算法1.2 同步增长 p, l 和 r ,因此在 l 和 r 中可能存在冗余。因此我们需要首先在算法5.1中压缩 r。

算法 5.1 RemoveRedundancy(p, l, r)

```
1: for r' := r \to 0 do
```

2: **if** $r' \equiv 0$ or $F_{PC}(p, l, r' - 1)$ 对于某些 $i \in \vec{i}$ 是可满足的 **then**

3: break;

4: end if

5: end for

6: **return** r';

在行1, 当 $F_{PC}(p,l,r'-1)$ 可满足时,则 r' 是最后一个使得 $F_{PC}(p,l,r')$ 不可满足的,我们将其直接返回。另一方面,当 $r' \equiv 0$, $F_{PC}(p,l,0)$ 已经在上一次迭代中被测试过,且结果必然是不可满足。在这种情况下我们返回 0。

如此,我们从算法5.1获得了一个压缩后的 r ,它能使 \vec{i}_{p+l} 被 < $\vec{o}_{p}, \ldots, \vec{o}_{p+l+r}>$ 唯一决定。

我们进一步要求:

- 1. 如图5.4所示,l 可以被压缩为 0,这意味着 \vec{i}_p 能够被 $<\vec{o}_p,...,\vec{o}_{p+r}>$ 唯一决定,也就是所有的未来输出向量。
- 2. 上述的序列 $<\vec{o}_{p},...,\vec{o}_{p+r}>$ 可以被进一步压缩为 \vec{o}_{p+r} . 这意味着 \vec{o}_{p+r} 是在恢复 \vec{i}_{p} 时唯一被需要的输出向量。

检查上述两个要求等价于以下公式的不可满足:

该等式看起来似乎远强于等式 (1.2)。我们将在实验结果中指出,该等式总是不可满足的。




图 5.4 从压缩的输出序列中恢复输入

5.2.4 推导流水线

基于上述的 p 和 r, 我们将上述公式 (5.4) 中的 F_{PC}' 推广到下述公式, 以便能 够检查任意变量v在第i步是否能够被任意向量 \vec{v} 在第k步唯一决定。现在v和 w可以是输入,输出和状态变量或向量。

很显然, 当 $F_{PC}^{"}(p,r,v,j,\vec{w},k)$ 不可满足时, \vec{w}_k 能够唯一决定 v_i .

在下面,我们将首先在小节5.2.4.1中使用公式(5.5)从输出向量 ♂推导最后一 级流水线,然后在小节5.2.4.2中由后向前依次推导其他各级流水线。

5.2.4.1 **推导最后一级流水线** \vec{stg}^{n-1} 根据图5.2,最后一级流水线 \vec{stg}^{n-1} 通过组合逻辑 C^n 计算输出 \vec{o} 。因此,在 图5.4所示的迁移关系展开序列中, stg^{n-1} 应当和 d 处在同一步, 即第 p+r 步。因 此, stg^{n-1} 就是所有在第p+r步能够被 \vec{o} 在同一个第p+r步唯一决定的 $s \in \vec{s}$ 。 其形式化的定义为:

$$\vec{stg}^{n-1} := \left\{ s \in \vec{s} \mid \begin{array}{c} F_{PC}''(p, r, s, p + r, \vec{o}, p + r) \\ is \ unsatisfiable \end{array} \right\}$$
 (5.6)

5.2.4.2 推导非最后一级流水线 stg^{J}

根据图5.3以及上一小节的讨论,本节将对任意的 $0 \le i \le n-2$ 推导第i级流 水线 $s\vec{t}g^J$ 。




图 5.5 推导非最后一级流水线时,上标和下标的同步递减关系

首先,如图5.5所示。对于倒数第二级流水线 $s\vec{tg}^{n-2}$ 和倒数第一级流水线 $s\vec{tg}^{n-1}$,从编码的角度来看,在展开的迁移函数序列中, $s\vec{tg}^{n-2}$ 能够唯一决定下一步的 $s\vec{tg}^{n-1}$ 。反过来,从解码的角度看, $s\vec{tg}^{n-1}$ 能够唯一决定上一步的 $s\vec{tg}^{n-2}$ 。因此,结合上一小节5.2.4.1中的结论: $s\vec{tg}^{n-1}$ 能够在第 p+r 步被 \vec{o} 在同一个第 p+r 步唯一决定。那么很明显,如果将 $s\vec{tg}^{n-1}$ 放在迁移函数展开序列的第 p+r 步,那么 $s\vec{tg}^{n-2}$ 应该被放在上一步,即第 p+r-1 步。因此 $s\vec{tg}^{n-2}$ 能够在第 p+r 步唯一决定。

将上述讨论一般化的推广到任意的 $0 \le j \le n-2$,则很容易发现 stg 的上标和下标具有同步递减关系。因此 stg^j 在第 j-((n-2)-(p+r-1)) 步可以被 stg^{j+1} 在第 j-((n-2)-(p+r-1))+1 步唯一决定。因此定义第 j 个流水线级 stg^j 为:

$$\vec{stg}^{j} := \left\{ s \in S \mid F_{PC}^{"}(p, r, s, j - D, \vec{stg}^{j+1}, j - D + 1) \right\}$$
 (5.7)

其中S和D分别定义如下:

$$S := \vec{s} - \bigcup_{j < k \le n-2} s \vec{t} g^k \tag{5.8}$$

$$D := (n-2) - (p+r-1) \tag{5.9}$$

在等式 (5.8) 中,所有属于第 k 级流水线,其中 k > j,的状态变量都被从状态向量 \vec{s} 中剔除,以避免重复测试那些已经被确定包含在其他流水线级的状态变量。

基于等式 (5.6) 和 (5.7)、所有的流水线级都能够被推导出来。

5.2.4.3 推导唯一决定输入的流水线级

根据图5.2, 定义于等式 (5.7) 的 stg^0 是唯一决定 i 的流水线级。

然而在实际的编码器中,并不一定是这种情形。因此我们需要从0到n-1,搜索最小的j使得 \vec{i} 能够被 $s\vec{i}g^j$ 唯一决定。即最小的能够使得 $F_{PC}^{"}(p,r,i,p,s\vec{i}g^j,j-D)$ 对所有 $i \in \vec{i}$ 不可满足的j。其中D定义于等式(5.9)。

5.3 特征化输入向量和流水线级的布尔函数

5.3.1 特征化最后一个流水线级的布尔函数

根据等式 (5.6),每个状态变量 $s \in stg^{n-1}$ 都能够被 \vec{o} 在第 p + r 步唯一决定。即 $F_{PC}^{"}(p,r,s,p+r,\vec{o},p+r)$ 不可满足。我们可以将该公式划分为:

$$\phi_{A} := \left\{ \begin{array}{l} \bigwedge_{m=0}^{p+r} \{ (\vec{s}_{m+1}, \vec{o}_{m}) \equiv T(\vec{s}_{m}, \vec{i}_{m}) \} \\ \bigwedge \qquad \qquad s_{p+r} \equiv 1 \\ \bigwedge \qquad \bigwedge_{m=0}^{p+r} assertion(\vec{i}_{m}) \end{array} \right\}$$

$$(5.10)$$

$$\phi_{B} := \left\{ \begin{array}{l} \bigwedge_{m=0}^{p+r} \{ (\vec{s'}_{m+1}, \vec{o'}_{m}) \equiv T(\vec{s'}_{m}, \vec{i'}_{m}) \} \\ \bigwedge \qquad \qquad \vec{o}_{p+r} \equiv \vec{o'}_{p+r} \\ \bigwedge \qquad \qquad s'_{p+r} \equiv 0 \\ \bigwedge \qquad \bigwedge_{m=0}^{p+r} assertion(\vec{i'}_{m}) \end{array} \right\}$$

$$(5.11)$$

由于 $F_{PC}^{"}(p,r,s,p+r,\vec{o},p+r)$ 等价于 $\phi_A \wedge \phi_B$,因此 $\phi_A \wedge \phi_B$ 也是不可满足的。 而 ϕ_A 和 ϕ_B 的共同变量集合是 \vec{o}_{p+r} 。

 ϕ_A 相对于 ϕ_B 的 Craig 插值 ϕ_I 可以使用 McMillian 算法^[23] 构造出来,其中仅引用 ϕ_A 和 ϕ_B 的共同变量集合 $\vec{\sigma}_{p+r}$,并覆盖所有使 $s_{p+r} \equiv 1$ 成立的 $\vec{\sigma}_{p+r}$ 的赋值。同时, $\phi_I \wedge \phi_B$ 不可满足,这意味着 ϕ_I 不能使 $s_{p+r} \equiv 0$ 。

因此, ϕ_I 可以作为解码器的布尔函数以从 \vec{o} 中恢复 $s \in s\vec{tg}^{n-1}$ 。

5.3.2 特征化其他流水线级的布尔函数

类似于上一小节,为了特征化非最后一级流水线 $s\vec{tg}^j$ 的布尔函数,我们可以将公式 (5.7) 中的不可满足公式 $F_{PC}^{\prime\prime}(p,r,s,j-D,s\vec{tg}^{j+1},j-D+1)$ 划分如下:

$$\phi_{A} := \left\{ \begin{array}{l} \bigwedge_{m=0}^{p+r} \{ (\vec{s}_{m+1}, \vec{o}_{m}) \equiv T(\vec{s}_{m}, \vec{i}_{m}) \} \\ \bigwedge \qquad \qquad s_{j-D} \equiv 1 \\ \bigwedge \qquad \bigwedge_{m=0}^{p+r} assertion(\vec{i}_{m}) \end{array} \right\}$$

$$(5.12)$$

 ϕ_A 相对于 ϕ_B 的 Craig 插值 ϕ_I 可以使用 McMillian 算法^[23] 构造出来,并作为 从 $s\vec{tg}^{j+1}$ 恢复 $s \in s\vec{tg}^{j}$ 的布尔函数。

5.3.3 特征化输入变量的布尔函数

根据小节5.2, 我们找到了使得 $F_{PC}^{"}(p,r,i,p,s\vec{t}g^{j},j-D)$ 对所有 $i \in \vec{i}$ 都不满足的 j, 其中 D 在的公式 (5.9) 中定义。 $F_{PC}^{"}(p,r,i,p,s\vec{t}g^{j},j-D)$ 是不可满足的并可划分为:

$$\phi_{A} := \left\{ \begin{array}{l} \bigwedge_{m=0}^{p+r} \{ (\vec{s}_{m+1}, \vec{o}_{m}) \equiv T(\vec{s}_{m}, \vec{i}_{m}) \} \\ \bigwedge \qquad \qquad i_{p} \equiv 1 \\ \bigwedge \qquad \bigwedge_{m=0}^{p+r} assertion(\vec{i}_{m}) \end{array} \right\}$$

$$(5.14)$$

$$\phi_{B} := \left\{ \begin{array}{l} \bigwedge_{m=0}^{p+r} \{ (\vec{s'}_{m+1}, \vec{o'}_{m}) \equiv T(\vec{s'}_{m}, \vec{i'}_{m}) \} \\ \bigwedge \qquad \qquad s\vec{t}g_{j-D}^{j} \equiv s\vec{t}g'_{j-D}^{j} \\ \bigwedge \qquad \qquad i'_{p} \equiv 0 \\ \bigwedge \qquad \bigwedge_{m=0}^{p+r} assertion(\vec{i'}_{m}) \end{array} \right\}$$

$$(5.15)$$

和上一小节类似, ϕ_A 相对于 ϕ_B 的 Craig 插值 ϕ_I 可以作为从 $s\vec{tg}^j$ 中恢复 $i \in \vec{i}$ 的布尔函数。

5.4 实验结果

我们在 OCaml 语言^[62] 中实现了上述算法, 并使用 MiniSat 1.14 ^[34] 求解相应的公式。使用一台包含 16 个 Intel Xeon E5648 2.67GHz 处理器, 192GB 存储器,和 CentOS 5.4 Linux 操作系统的服务器。

表5.1 给出了本文使用的测试集。第 2 和 3 列分别给出了每个测试电路的输入,输出和状态变量数量。第 4 列则是将这些编码器映射至 LSI10K 库的面积。本文中,所有的面积和延时都是在相同的设定下得到的。

第6到8列分别给出了Shen et al.^[4]算法在产生无流水线的解码器时的运行时间,延迟和面积。而第9到11列分别给出了本文算法的运行时间,延迟和面积。而最后一列给出了每一级流水线包含的状态变量个数。

比较第7和10列可以看到解码器的延迟得到了较大的改善,而最后一列指出确实存在很深的流水线,其中t2ether包含4级流水线。

有一点非常有意思的是,两个最大的测试电路 scrambler 和 xfi 没有检测到流水线。我们研究了其代码,并确认了这一点。他们的面积如此之大是因为使用了64 到 72 位宽的数据路径。

Names	编码器			由 [4] 产生		本文产生					
				的解码器		的解码器					
	#in # 面积 编码器		运行	延迟	面积	运行	延迟	面积	状态变量		
	/out	reg		描述	时间	(ns)		时间	(ns)		个数
pcie	10	23	326	PCIE	0.37	7.20	624	3.57	5.89	652	9/12
	/11			2.0 [29]							
xgxs	10	16	453	以太网	0.21	7.02	540	1.57	5.93	829	13
	/10			clause 48 [27]							
t2eth	14	49	2252	以太网	12.7	6.54	434	47.2	6.12	877	8/8/
	/14			clause 36 [27]							10/20
scrambler	64	58	1034	inserting							
	/64			01 flipping	没有找到						
xfi	72	72	7772	以太网	流水线级						
	/66			clause 49 [27]							

表 5.1 Benchmarks and experimental results

5.5 结论

本文提出了第一个能够处理流水线的对偶综合算法。实验结果表明,本算法能够针对多个复杂的实际工业界编码器,正确的推导流水线结构并生成对应的流水线解码器。

第六章 面向流控机制和流水线的对偶综合

6.1 引言

在通讯和多媒体芯片设计项目中,一个最困难的工作之一是为不同的协议设计编码器和解码器。其中编码器负责将输入向量 \vec{i} 映射到输出向量 \vec{o} ,而解码器负责从 \vec{o} 中恢复 \vec{i} 。对偶综合[1-9] 假设 \vec{i} 总能够被 \vec{o} 唯一决定,并自动产生相应的解码器。

然而,许多编码器中采用的流控机制^[10] 不能满足该要求。如图6.1a) 所示, 当接收器无法跟上发送器时,该机制通过发送空闲字符 I 以防止快速发送器充爆 慢速接收器。如图6.1b) 所示,空闲字符 I 只能唯一决定 \vec{i} 的一部分而非全部,我 们称这一部分为流控向量 \vec{f} 。而正常的编码结果 D_i 能唯一决定所有输入包括流控 向量 \vec{f} 和数据向量 \vec{d} 。

另一方面,如图6.2所示,许多编码器包含流水线级 stg^{j} 以将关键的数据路径划分为多个子段 C^{j} ,以提高运行频率。类似于 \vec{i} ,每个流水线级 stg^{j} 也可以划分为流控向量 \vec{f}^{j} 和数据向量 \vec{d}^{j} 。

Qin et al. [26] 首次提出了能够处理流控机制的对偶综合算法。该算法首先找到所有的能够被 \eth 唯一决定的 $i \in \vec{f}$ 。然后推导一个能使得 \vec{d} 被 \eth 唯一决定的谓词 $valid(\vec{f})$ 。

然而 Qin et al. 的算法[26] 在处理流控机制的同时,却无法处理流水线结构。这导致其产生的解码器不包含流水线,并进而使得其运行频率远低于相应的编码器。为了解决该问题,本文提出了一个全新的算法,以为此类同时包含流控机制和流水线的编码器,产生同样带有流控和流水线的解码器。该算法首先使用 Qin et al. [26] 的算法来寻找流控向量 f 并推导流控谓词 valid(f)。然后分别通过强制和不强制 valid(f),以从所有状态变量集合中找到每一个流水线级 sig^j 的数据向量 $d\bar{\nu}$ 和流控向量 f 。最后通过 Jiang et al. [23] 的算法特征化 sig^j 和 i 的布尔函数。

为了展示该算法的有效性,我们在多个复杂的工业界实际编码器,如 PCI Express [29] 和以太网[27],上进行了实验。实验结果表明,该算法能够为多个工业界的真实编码器正确的产生带有流控和流水线的解码器,且时序性能相对于传统的对偶综合算法产生的非流水解码器有巨大的提升。

本文剩余部分如下组织。小节6.2 介绍本文算法的整体结构;小节6.3 找到每一个流水线级 $s\bar{tg}^j$ 中的 \bar{f}^j 和 \bar{d}^j 。小节6.4 为 $s\bar{tg}^j$ 和 \bar{i} 特征化布尔函数。小节6.5 和6.6 分别给出实验结果和结论。




图 6.1 带有流控机制的编码器

6.2 算法框架

6.2.1 编码器的一般性模型

如图6.2所示,我们假设编码器包含 n 个流水线级 $s\vec{tg}^j$,其中 $0 \le j \le n-1$ 。和上一章的图5.2不同的是,每一个流水线级 $s\vec{tg}^j$ 能够被进一步划分为流控向量 \vec{f}^j 和数据向量 \vec{d} 。而输入向量 \vec{i} ,和 Qin et al. [26] 一样,也能被划分为流控向量 \vec{f} 和数据向量 \vec{d} 。如果将组合逻辑块 C^j 视为一个函数,则该编码器可以使用下列等式定义:

$$s\vec{t}g^{0} := C^{0}(\vec{t})$$

 $s\vec{t}g^{j} := C^{j}(s\vec{t}g^{j-1}) \quad 1 \le j \le n-1$
 $\vec{o} := C^{n}(s\vec{t}g^{n-1})$ (6.1)

在本文中,上标始终意味着流水线级,而下标,如小节1.1.3指出,始终意味着在展开的迁移关系序列中的步。例如, $s\overline{t}g^{j}$ 是第j个流水线级。而 $s\overline{t}g^{j}_{k}$ 是该第j流水线级在第k步的取值。

6.2.2 算法框架

基于图6.2所示的编码器结构,我们算法的框架为:




图 6.2 带有流水线和流控机制的编码器

- 1. 调用算法4.1 以将 \vec{i} 划分为 \vec{f} 和 \vec{d} 。
- 2. 调用算法4.3 以推导能够使得 \vec{d} 被唯一决定的 $valid(\vec{f})$ 和其对应的 p, l 和 r。
- 3. 在小节6.3, 找到每一个流水线级 $s\vec{tg}^j$ 中的 \vec{t}^j 和 \vec{d}^j 。
- 4. 在小节6.4中特征化每一个流水线级 stg^j 和输入 ti 的布尔函数,即图6.2中每一个组合逻辑函数 C^j 的反 $(C^j)^{-1}$,以构造最终的解码器。

6.3 推导流水线结构

6.3.1 压缩 r 和 l

由于算法4.3 同时增加p, l 和r, 因此l 和r存在一定程度的冗余。因此我们需要首先在算法6.1中压缩r。

在行1,我们将推导的谓词 $valid(\vec{f})$ 和 $F_{PC}(p,l,r'-1)$ 与在一起。当该公式可满足时,则 r' 是最后一个使得 $F_{PC}(p,l,r') \wedge valid(\vec{f}_{p+l}) \wedge valid(\vec{f}'_{p+l})$ 不可满足的值,我们将其直接直接返回。另一方面,当 $r' \equiv 0$, $F_{PC}(p,l,0)$ 肯定已经在上一个迭代中被测试,且结果为不可满足。此时我们直接返回 0。

这样,我们从算法6.1得到了一个压缩的r,使得 \vec{i}_{p+l} 可以被 $<\vec{o}_p,\ldots,\vec{o}_{p+l+r}>$ 唯一决定。

我们进一步要求:

- 1. 如图6.3所示,l 可以被削减为 0。这意味着 \vec{i}_p 可以被 $< \vec{o}_p, ..., \vec{o}_{p+r} >$ 唯一决定,即所有的未来输出。
- 2. 上述的输出序列 $<\vec{o}_p,\ldots,\vec{o}_{p+r}>$ 能被进一步压缩为 \vec{o}_{p+r} 。这意味着只需 \vec{o}_{p+r} 即可唯一决定 \vec{i}_p 。

算法 6.1 压缩 r

- 1: **for** $r' := r \to 0$ **do**
- 2: **if** $r' \equiv 0$ or $F_{PC}(p, l, r' 1) \land valid(\vec{f}_{p+l}) \land valid(\vec{f}'_{p+l})$ 对于某些 $i \in \vec{i}$ 可满足**then**
- 3: break
- 4: **end if**
- 5: end for
- 6: return r'




图 6.3 使用削减的输出序列恢复输入

检验这两个要求等价于检查 $F'_{PC}(p,r) \wedge valid(\vec{f_p}) \wedge valid(\vec{f_p})$ 的不可满足性其中 $F'_{PC}(p,r)$ 定义如下:

该要求看起来远远强于 (1.2)。我们将在实验结果中指出他们总是不可满足的。

6.3.2 寻找流控向量 \vec{f}^j 和数据向量 \vec{d}^j

现在,基于上述推导的 p 和 r,我们将公式 (6.2) 中的 F'_{PC} 推广到下面定义的 更广泛的形式。它能够检查任意变量 v 在步 j 能否被向量 \vec{w} 在步 k 唯一决定。现在 v 和 \vec{w} 可以使输入,输出或者状态向量。

很明显,当 $F_{PC}^{"}(p,r,v,j,\vec{w},k) \wedge valid(\vec{f_p}) \wedge valid(\vec{f_p})$ 不可满足时, $\vec{w_k}$ 能唯一决定 v_i .

对于 $0 \le j \le n-1$,在第 j 流水线级 stg^j ,其流控向量 f^j 包含所有能够在第 j-((n-1)-(p+r))-th 步被 \eth 在第 p+r 步唯一决定的状态变量 $s \in \vec{s}$ 。注意在这里不需要约束 $valid(\vec{f_p})$ 。这可以形式化的定义为:

$$\vec{f}^{j} := \left\{ s \in \vec{s} \mid \begin{array}{c} F_{PC}^{"}(p, r, s, j - D, \vec{o}, p + r) \\ is \ unsatisfiable \end{array} \right\}$$
 (6.4)

其中:

$$D := (n-1) - (p+r) \tag{6.5}$$

而在第j流水线级 $s\vec{t}g^j$ 中的数据向量 \vec{d}^j 包含能够在第j-((n-1)-(p+r)) 步被 \vec{o} 在第p+r 步唯一决定的所有 $s \in \vec{s}$ 。注意这里我们需要强制 $valid(\vec{f}_p)$ 。这可以被形式化的定义为:

$$\vec{d}^{j} := \left\{ s \in \vec{s} \mid F_{PC}^{"}(p, r, s, j - D, \vec{o}, p + r) \wedge valid(\vec{f_p}) \wedge valid(\vec{f_p}) \right\}$$
 (6.6)

6.3.3 推导每一级流水线上的控制流谓词 $valid(\vec{f}^j)$

本节目的在于,为每一个流水线级 stg^j 上的流控向量 f^j ,推导一个使得 d^j 能够被唯一决定的谓词 $valid(f^j)$ 。

在这里 $valid(\vec{f}^j)$ 的作用类似于输入向量 \vec{i} 上的 $valid(\vec{f})$ 。其中后者用于表示输入的数据向量 \vec{d} 的有效性。因此 $valid(\vec{f}^j)$ 被用于表示流水线级 $s\vec{t}g^j$ 上的数据向量 \vec{d}^j 的有效性。

在小节4.3.3中,我们给出了一个迭代的复杂算法4.3以推导 $valid(\vec{f})$ 。而在这里,我们并不需要一个类似的迭代算法,因为该算法所需要的 p,l 和 r 已经在小节6.2.2的第 2 步中被算法4.3推导得到了。

因此, 我们在这里可以简单的使用如下算法:

首先构造如下公式:

该公式的前两行分别是两个展开的迁移函数序列组成的路径。第三行约束它们的输出在 p+r 步相等。第四行约束它们在第 j 级流水线的流控向量 f^{j} 在第 j-D 步相等。这里的 D 定义于公式 (6.5)。第五行约束它们在第 j 级流水线的数据向量 d^{j} 在第 j-D 步不等。

如果上述 $F_{PC}^f(p,l,r)$ 是可满足的,则 \vec{d}_{j-D}^j 无法被 $\vec{\sigma}_{p+r}$ 唯一决定。通过收集等式 (6.7) 的第三行,我们得到 $T_{PC}(p,l,r)$:

$$T_{PC}(p, l, r) := \left\{ \vec{o}_{p+r} \equiv \vec{o'}_{p+r} \right\}$$
 (6.8)

通过将 $T_{PC}(p,l,r)$ 代入到 $F_{PC}^{f}(p,l,r)$, 我们得到一个新的公式:

很明显 $F_{PC}^f(p,l,r)$ 和 $F_{PC}^{\prime f}(p,l,r,1)$ 是等价的。我们进一步定义:

$$\vec{a} := \vec{f}_{i-D}^{j} \tag{6.10}$$

$$\vec{b} := \vec{d}_{j-D}^{j} \cup \vec{d'}_{j-D}^{j} \cup \bigcup_{j-D \le i \le p+r} (\vec{i}_{x} \cup \vec{i'}_{x})$$
(6.11)

则 $\vec{a} \cup \vec{b}$ 包含了两个迁移函数展开序列上从第 j-D 步开始的所有输入向量 $<\vec{i}_{j-D},\dots,\vec{i}_{p+r}>$ and $<\vec{i'}_{j-D},\dots,\vec{i'}_{p+r}>$ 。他同时也包含了两个展开序列的在第 j-D 步的状态 \vec{d}_{j-D}^{j} 和 $\vec{d'}_{j-D}^{j}$ 。进一步的,等式 (6.9) 前两行的迁移关系 T 能够从输入序列和初始状态唯一的计算出输出序列。因此 \vec{a} 和 \vec{b} 能够唯一决定 $F_{PC}^{\prime f}(p,l,r,t)$ 中 t 的取值。因此,对于特定 p, l 和 r,以 \vec{f}_{j-D}^{j} 为输入并使得 $F_{PC}^{\prime f}(p,l,r,t)$ 可满足的函数可以通过以 $F_{PC}^{\prime d}(p,l,r,t)$, \vec{a} 和 \vec{b} 为参数调用算法3.1得到:

$$FSAT_{PC}^{j}(p,l,r) := CharacterizingFormulaSAT(F_{PC}^{\prime f}(p,l,r,t),\vec{a},\vec{b},t)$$
 (6.12)

因此 $FSAT_{PC}^{j}(p,l,r)$ 覆盖了使得 $F_{PC}^{f}(p,l,r)$ 可满足的 \vec{f}_{j-D}^{j} 赋值集合。因此, 其反 ¬ $FSAT_{PC}^{j}(p,l,r)$ 是使得 $F_{PC}^{f}(p,l,r)$ 不可满足的 \vec{f}_{j-D}^{j} 集合。因此有:

$$valid(\vec{f}^{j}) := \neg FSAT_{PC}^{j}(p, l, r)$$
(6.13)

6.4 特征化流水线级和输入的布尔函数

6.4.1 特征化最后一个流水线级的布尔函数

从公式 (6.4) 可知,每个状态变量 $s \in \vec{f}^{n-1}$ 能够被 \vec{o} 在第 p+r 步唯一决定。也就是, $F_{PC}^{"}(p,r,s,p+r,\vec{o},p+r)$ 不可满足且可以划分为:

$$\phi_{A} := \left\{ \begin{array}{l} \bigwedge_{m=0}^{p+r} \{ (\vec{s}_{m+1}, \vec{o}_{m}) \equiv T(\vec{s}_{m}, \vec{i}_{m}) \} \\ \bigwedge \qquad \qquad s_{p+r} \equiv 1 \\ \bigwedge \qquad \bigwedge_{m=0}^{p+r} assertion(\vec{i}_{m}) \end{array} \right\}$$

$$(6.14)$$

$$\phi_{B} := \left\{ \begin{array}{l} \bigwedge_{m=0}^{p+r} \{ (\vec{s'}_{m+1}, \vec{o'}_{m}) \equiv T(\vec{s'}_{m}, \vec{i'}_{m}) \} \\ \bigwedge \qquad \qquad \vec{o}_{p+r} \equiv \vec{o'}_{p+r} \\ \bigwedge \qquad \qquad s'_{p+r} \equiv 0 \\ \bigwedge \qquad \bigwedge_{m=0}^{p+r} assertion(\vec{i'}_{m}) \end{array} \right\}$$

$$(6.15)$$

因为 $F_{PC}''(p,r,s,p+r,\vec{o},p+r)$ 等价于 $\phi_A \wedge \phi_B$,所以 $\phi_A \wedge \phi_B$ 不可满足而 ϕ_A 和 ϕ_B 的共同变量集合是 \vec{o}_{p+r} 。

根据文献^[23], ϕ_A 相对于 ϕ_B 的 Craig 插值 ϕ_I 可以被计算出来,只引用 $\vec{\sigma}_{p+r}$,并且覆盖所有能使 $s_{p+r}\equiv 1$ 的 $\vec{\sigma}_{p+r}$ 。同时, $\phi_I \wedge \phi_B$ 不可满足。这意味着 ϕ_I 并不覆盖任何使得 $s_{p+r}\equiv 0$ 的 $\vec{\sigma}_{p+r}$ 。

因此, ϕ_I 可以作为从 \vec{o} 恢复 $s \in \vec{f}^{n-1}$ 的布尔函数。

通过将 $F_{PC}''(p,r,s,p+r,\vec{o},p+r)$ 替换为 $F_{PC}''(p,r,s,p+r,\vec{o},p+r) \wedge valid(\vec{f_p}) \wedge valid(\vec{f_p})$, 我们可以类似的特征化恢复 $s \in \vec{d}^{n-1}$ 的布尔函数。注意此时 $valid(\vec{f_p})$ 应属于 ϕ_A ,而 $valid(\vec{f_p})$ 应属于 ϕ_B 。

6.4.2 特征化恢复其他流水线级的布尔函数

根据图6.2, \vec{f}^j 在第 j-D步可以被 $s\vec{t}g^{j+1}$ 在第 j-D+1步唯一决定。因此我们将不可满足公式 $F_{PC}^{\prime\prime}(p,r,s,j-D,s\vec{t}g^{j+1},j-D+1)$ 划分为下列两个公式:

$$\phi_{A} := \left\{ \begin{array}{l} \bigwedge_{m=0}^{p+r} \{ (\vec{s}_{m+1}, \vec{o}_{m}) \equiv T(\vec{s}_{m}, \vec{i}_{m}) \} \\ \bigwedge \qquad \qquad s_{j-D} \equiv 1 \\ \bigwedge \qquad \bigwedge_{m=0}^{p+r} assertion(\vec{i}_{m}) \end{array} \right\}$$

$$(6.16)$$

再一次, ϕ_A 相对于 ϕ_B 的 Craig 插值 ϕ_I 可以被构造出来,并用做从 $s\vec{t}g^{j+1}$ 恢复 $s \in \vec{f}^j$ 的布尔函数。

类似的,将 $F_{PC}''(p,r,s,j-D,s\vec{tg}^{j+1},j-D+1)$ 替换为 $F_{PC}''(p,r,s,j-D,s\vec{tg}^{j+1},j-D+1)$ 人 $valid(\vec{f_p}) \wedge valid(\vec{f_p})$,我们能特征化从 $s\vec{tg}^{j+1}$ 恢复 $s \in \vec{d^j}$ 的布尔函数。注意此时 $valid(\vec{f_p})$ 应属于 ϕ_A ,而 $valid(\vec{f_p})$ 应属于 ϕ_B 。

6.4.3 特征化从第0级流水线恢复输入向量的布尔函数

根据图6.2, \vec{f} 在第 p 步能够被 $s\vec{tg}^0$ 在第 p 步唯一决定。 $F_{PC}^{"}(p,r,i,p,s\vec{tg}^0,p)$ 不可满足并可以划分为以下两个公式:

$$\phi_{A} := \left\{ \begin{array}{l} \bigwedge_{m=0}^{p+r} \{ (\vec{s}_{m+1}, \vec{o}_{m}) \equiv T(\vec{s}_{m}, \vec{i}_{m}) \} \\ \bigwedge \qquad \qquad i_{p} \equiv 1 \\ \bigwedge \qquad \bigwedge_{m=0}^{p+r} assertion(\vec{i}_{m}) \end{array} \right\}$$

$$(6.18)$$

$$\phi_{B} := \left\{ \begin{array}{l} \bigwedge_{m=0}^{p+r} \{ (\vec{s'}_{m+1}, \vec{o'}_{m}) \equiv T(\vec{s'}_{m}, \vec{i'}_{m}) \} \\ \bigwedge \qquad \qquad s\vec{t}g_{p}^{0} \equiv s\vec{t}g'_{p}^{0} \\ \bigwedge \qquad \qquad i'_{p} \equiv 0 \\ \bigwedge \qquad \bigwedge_{m=0}^{p+r} assertion(\vec{i'}_{m}) \end{array} \right\}$$

$$(6.19)$$

再一次, ϕ_A 相对于 ϕ_B 的 Craig 插值 ϕ_I 可以被用作从 $s\vec{t}g^0$ 恢复 $i \in \vec{f}$ 的布尔函数。

类似的,通过替换 $F_{PC}^{"}(p,r,i,p,s\vec{tg}^0,p)$ 为 $F_{PC}^{"}(p,r,i,p,s\vec{tg}^0,p)$ \wedge $valid(\vec{f_p})$ \wedge $valid(\vec{f_p})$,我们可以特征化从 $s\vec{tg}^0$ 恢复 $i \in \vec{d}$ 的布尔函数。注意此时 $valid(\vec{f_p})$ 应属于 ϕ_A ,而 $valid(\vec{f_p})$ 应属于 ϕ_B 。

6.5 实验结果

我们使用 OCaml 语言^[62] 实现了上述算法, 并使用 MiniSat 1.14 ^[34] 求解产生的 CNF 公式。所有的实验使用一台包含 16 个 Intel Xeon E5648 2.67GHz 处理器, 192GB 内存, 和 CentOS 5.4 Linux 操作系统的服务器上。

6.5.1 比较时间和面积

表6.1 给出本文中使用的测试电路。第 2 和 3 列分别给出输入,输出和状态变量个数。第 4 列给出了将编码器映射至 LSI10K 库所得到的面积。本文中,所有的面积和延迟均使用同样的设置得到。

第6到8列分别给出了论文^[4]的算法产生非流水解码器的运行时间,以及该解码器的延迟和面积。而第9到11列分别给出了本文算法的类似信息。

比较第7和10列可知延迟得到了明显的改善。

一个比较令人惊讶的事实是,两个最大的测试电路 scrambler 和 xfi 并不包含流水线。我们研究并确认了这一点。他们的面积如此之大是因为使用了很宽的 64 到 72 位数据路径。

在下面各个小节中, 我们分别给出针对各个测试电路推导出来的流水线结构。

6.5.2 针对 PCIE 推导的流水线结构

对于 pcie,存在两个流水线级,其中包含的流控向量和数据向量如图6.2所示。有一个有趣的事实是流水线级 1 的数据向量是空集。而所有的流水线状态变量都被识别成为流控向量。我们研究了源代码,发现这些流水线状态变量全部都被直接送给输出向量。因此他们很明显都能够被 ð 唯一决定。不过这并不影响所产生的解码器的正确性。

表 6.1 Benchmark 和实验结果

Names	编码器			[4]产生			本文产生			
					的解码器			的解码器		
	#in # 面积		解码器	运行	延迟	面积	运行	延迟	面积	
	/out	reg		描述	时间	(ns)		时间	(ns)	
pcie	10/11	23	326	PCIE	0.37	7.20	624	8.08	5.89	652
				2.0 [29]						
xgxs	10/10	16	453	以太网	0.21	7.02	540	4.25	5.93	829
				clause 48 [27]						
t2eth	14/14	49	2252	以太网	12.7	6.54	434	430.4	6.12	877
				clause 36 [27]						
scrambler	64/64	58	1034	inserting						
				01 flipping	没有发现					
xfi	72/66	72	7772	以太网	流水线级					
				clause 49 [27]						

表 6.2 pcie 推导的流水线结构

	input	pipeline stage 0	pipeline stage 1	
流控	CNTL_TXEnable_P0	InputDataEnable_P0_reg	OutputData_P0_reg[9:0]	
向量			OutputElecIdle_P0_reg	
流控	CNTL_TXEnable_P0	InputDataEnable_P0_reg	true	
谓词				
数据	TXDATA[7:0]	InputData_P0_reg[7:0]		
向量	TXDATAK	InputDataK_P0_reg		

6.5.3 xgxs 推导的流水线结构

对于 xgxs, 只有一级流水线, 其中的流控和数据向量如图6.3所示。

6.5.4 t2ether 推导的流水线结构

对于 t2ether, 有 3 级流水线,如图6.4所示。流控谓词比较复杂,因此我们将他们单独列在下面而不是图6.4中。输入流控谓词 f 为:

$$(tx_enc_ctrl_sel[2] \& tx_enc_ctrl_sel[3]) | \\ (tx_enc_ctrl_sel[2] \& !tx_enc_ctrl_sel[3] \& !tx_enc_ctrl_sel[0] \& tx_enc_ctrl_sel[1]) | \\ (!tx_enc_ctrl_sel[2] \& tx_enc_ctrl_sel[3]) | \\ (!tx_enc_ctrl_sel[2] \& !tx_enc_ctrl_sel[3] \& tx_enc_ctrl_sel[0])$$

第零级流控谓词 $valid(\vec{f}^0)$:

第一级流控谓词 $valid(f^1)$ 为:

最后两级的流控谓词 $valid(\vec{f}^2)$ 和 $valid(\vec{f}^3)$ 均为 true。

	input	pipeline stage 0
流控向量	bad_code	bad_code_reg_reg
流控谓词	!bad_code	!bad_code_reg_reg
数据向量	encode_data_in[7:0]	ip_data_latch_reg[2:0]
	konstant	plus34_latch_reg
		data_out_latch_reg[5:0]
		konstant_latch_reg
		kx_latch_reg
		minus34b_latch_reg

表 6.3 xgxs 推导的流水线结构

表 6.4 t2ether 推导的流水线结构

	input	pipeline	pipeline	pipeline	pipeline
		stage 0	stage 1	stage 2	stage 3
流控	tx_enc_ctrl_sel[3:0]	qout_reg_0_8	qout_reg_0_9	qout_reg[9:0]_2	qout_reg[7:1]_3
向量		qout_reg_2_4	qout_reg_1_5		qout_reg_8_1
		qout_reg_1_4	qout_reg_2_5		qout_reg_9_1
			qout_reg_0_10		qout_reg_3_4
					qout_reg_0_4
					qout_reg_3_5
					qout_reg_0_7
					sync1_reg1
					sync1_reg
					Q_reg1
					Q_reg
数据	txd[7:0]	qout_reg[7:0]	qout_reg[7:0]_1		
向量					

6.6 结论

本文提出了第一个能同时处理流控机制和流水线的对偶综合算法。实验结果表明本文算法总能够正确的产生带有流控机制和流水线的解码器。

第七章 原型系统的实现

本章针对本文中实现的各个算法的原型系统,描述他们的整体结构,各个子 系统的功能,以及这些子系统相互之间的关系和流程。

7.1 整体结构

原型系统的结构如图7.1所示。其中核心算法可以是前述的三个算法,包括:

- 1. 第4章的面向流控机制的对偶综合算法。
- 2. 第5章的面向流水线的对偶综合算法。
- 3. 第6章的面向流控和流水线的对偶综合算法。

上述三个算法虽然内部结构各不相同,但是他们与其他各个子系统的关系是完全一样的、都如图7.1所示。

以下各个小节中我们将详细描述各个子系统的功能。

7.1.1 使用 DesignCompiler 产生编码器的化简代码

设计编码器的工程师在编写代码的时候,为了追求更强的表达能力,更紧凑的代码,或者更好的可读性等原因,会使用 Verilog 语言^[65] 提供的各种复杂语法结构。而开发一个能分析完整的 Verilog 语法结构的语法分析器会导致大量不必要的额外工作。

因此,我们选择使用 DesignCompiler 工具^[60] 中自带的完整语法分析器来分析复杂的源代码。

然后我们在 DesignCompiler 中,将语法分析的结果映射到 DesignCompiler 自带的 LSI10K 单元库中。为了在保持语义的前提下进一步简化分析结果的语法形式,我们限制在该映射过程中只能使用与门和非门两种组合逻辑单元。

然后我们将映射的结果导出为一个相对较大,但是结构非常简单的 Verilog 源代码文件。其中只包含一种与门,一种非门和一种寄存器。这就极大的简化了后继的语法分析程序的设计。

7.1.2 语法分析模块

我们使用 OCaml 语言自带的词法分析工具 OCamllex 和语法分析工具 O-Camlyace, 创建了针对上述简化的编码器代码的词法和语法分析程序。词




图 7.1 原型系统的结构

法分析程序的代码在https://github.com/shengyushen/compsyn/blob/master/vp/share/very.mll。而语法分析程序的代码在https://github.com/shengyushen/compsyn/blob/master/vp/share/parser.mly。

分析的结果将被转换为一个有向图 (V, E)。其中 V 是节点集合,包含以下类型的节点:

- 1. 输入变量 $i \in \vec{i}$, 包含 1 个输出;
- 2. 输出变量 $o \in \vec{o}$, 包含一个输入;
- 3. 与门,包含两个输入(A,B)和一个输出Z;
- 4. 非门,包含一个输入 A 和一个输出 Z;
- 5. 寄存器,包含一个输入 D 和一个输出 Q;




图 7.2 自动机模型的简化描述的例子

而每条边 $e \in E$ 是单向的,从一个节点的输出指向另一个节点的输入。如图7.2所示。

7.1.3 AIG 模块

AIG 是 And-Inverter graph 的缩写,即如图7.2所示的电路结构。该模块用于构造和维护 AIG 数据结构,并负责从 AIG 到 CNF 公式的转换。

7.1.4 MiniSat 求解器

MiniSat 求解器^[34] 是目前应用最为广泛的 SAT 求解器。目前尽管已经有不少新的求解器在性能上超过了 MiniSat, 但是由于 MiniSat 在结构的模块化和可修改性方面具有显著优势, 因此被大量用作理论相关求解器的基础, 如数组、未解释函数和线性等式 / 不等式等。

基于同样的原因, MiniSat 提供了从其自身的 C 语言内核到 OCaml 语言的接口。这为我们在对偶综合算法中调用 MiniSat 求解器,并获取其求解结果提供了很大的便利。

7.1.5 BDD

我们选择了学术界广泛使用,并经过长期验证的 CUDD 软件包^[61] 来处理 BDD 数据结构。主要应用于小节3.5中描述的基于 BDD 的化简算法。

7.1.6 Craig 插值模块

该模块使用 MiniSat 求解器的 Ocaml 接口,以得到不可满足公式的不可满足证明。并依据小节3.2中定义3.2描述的过程产生 Craig 插值。

7.2 主要流程

我们在图7.1中的每个方框中都标注了数字,在以下小节的各个主要流程中,我们将使用这些数字来指出流程中各个步骤及其顺序。

7.2.1 语法分析和有限状态机的构造

该流程以原始的编码器源代码为输入,经过 $1 \rightarrow 2 \rightarrow 3 \rightarrow 4 \rightarrow 5$,最后将产生的有限状态机模型送入核心算法模块。

7.2.2 SAT 求解

该步骤从核心算法模块开始,调用 AIG 模块产生 CNF 公式,送入 MiniSat 求解器,并返回结果至核心算法。经过步骤为 $6 \rightarrow 9 \rightarrow 7 \rightarrow 9 \rightarrow 6$ 。

7.2.3 Craig 插值

该步骤从核心算法模块开始,调用 AIG 模块产生 CNF 公式,送至 Craig 插值模块产生相应的不可满足公式。然后送到 MiniSat 求解器求解并返回不可满足证明。然后在 Craig 插值模块中产生插值结果,最后返回核心算法。经过步骤为 $6 \rightarrow 9 \rightarrow 8 \rightarrow 7 \rightarrow 8 \rightarrow 9 \rightarrow 6$ 。

7.2.4 基于余因子和 Craig 插值的迭代

此步骤相当于重复的执行上述的 Craig 插值操作。即重复的经过 8 和 7,形成 如 $6 \rightarrow 9 \rightarrow (8 \rightarrow 7 \rightarrow)^+8 \rightarrow 9 \rightarrow 6$ 的路径。

在完成上述流程之后,还需要额外调用 BDD 模块进行结果的化简。

7.3 结论

本章详细描述了系统实现的整体结构,每个子系统的功能,以及相互之间的关系。

第八章 结束语

本章对全文进行总结,并对进一步研究工作进行展望。

8.1 工作总结

对偶综合是集成电路设计,尤其是面向通讯和多媒体芯片设计研究中的重要问题。本文针对现代通讯协议的编码器中广泛采用的流水线和流控机制,以提高 所产生的解码器的性能和对环境的适应性为研究目标,系统地研究了对偶综合中 的一些重要问题。具体而言,本文主要对以下几个重要问题进行了深入研究。

第一,研究了基于余因子 (Cofactoring) 和 Craig 插值^[11] 的迭代特征化算法。在发掘编码器内部结构和自动产生解码器的过程中,一个必须而且对性能要求非常苛刻的步骤,是特征化满足特定命题逻辑关系 R 的布尔函数 f。传统的算法包括基于 $SAT^{[12]}$ 或 $BDD^{[13]}$ 的完全解遍历和和量词削减^[14-21]。然而这些算法通常受到解空间不规则的困扰,导致性能低下。为此,我们创造性的提出了一个迭代的特征化算法框架。在每一次迭代中,为每一个尚未被遍历的解 A,利用其对应的余因子化简 R 以满足产生 Craig 插值要求。而该插值是 A 的一个充分扩展。该迭代过程是停机的,且其性能比传统的完全解遍历算法有巨大的提升。

第二,研究了针对流控机制的对偶综合算法。传统对偶综合算法的[1-9] 的一个基本假设是,编码器的输入变量 \vec{i} 总能够被输出变量 \vec{o} 的一个有限长度序列唯一决定。基于该假设方可构造满足 Craig 插值的不可满足公式。然而,许多高速通讯系统的编码器所带有流控机制[10],直接违反了上述假设。该机制将 \vec{i} 划分为有待编码的数据向量 \vec{d} 和用以表达 \vec{d} 有效性的流控向量 \vec{f} ,并在 \vec{f} 上定义一个有效性谓词 $valid(\vec{f})$ 。只有在 $valid(\vec{f})$ \equiv 1 的情形下, \vec{d} 才能够被 \vec{o} 唯一决定。为此,我们创造性的提出了能够处理流控机制的对偶综合算法: **首先**,它使用经典的对偶综合算法[4] 以识别那些能够被唯一决定的输入变量,并称他们为流控变量 \vec{f} 。而其他不能被唯一决定的变量称为数据变量 \vec{d} 。第二,该算法推导一个充分必要谓词 $valid(\vec{f})$ 使得 \vec{d} 能够被输出变量 \vec{o} 的一个有限长度序列唯一决定。第三,对于每一个流控变量 \vec{f} \in \vec{f} ,该算法使用 Craig 插值算法[25] 特征化其解码器函数。同时,对于数据变量 \vec{d} ,他们的值只有在 $valid(\vec{f})$ \equiv 1 时才有意义。因此每个 \vec{d} 的解码器函数可以类似的使用 Craig 插值算法得到,唯一的不同在于必须首先应用谓词 $valid(\vec{f})$ \equiv 1。

第三,研究了针对流水线结构的对偶综合算法。现代集成电路中的编码器,为了提升工作频率,通常包含多个流水线级,以将关键的数据路径划分为多级。而传统的对偶综合算法[1-9] 完全无视这种流水线结构,从而导致生成的解码器无

法保持和编码器匹配的频率和性能。为此,我们创造性的提出了能够产生流水解码器的对偶综合算法: 首先将传统对偶综合算法推广到非输入输出情形,以找到编码器中每一个流水线级 $s\vec{t}g^j$ 中的状态变量集合; 然后使用迭代 Craig 插值算法特征化每一个流水线级 $s\vec{t}g^j$ 的布尔函数,以从下一个流水线级 $s\vec{t}g^{j+1}$ 或输出 \vec{o} 之中恢复 $s\vec{t}g^j$ 。最终特征化 \vec{i} 的布尔函数以从第一个流水线级 $s\vec{t}g^0$ 中恢复 \vec{i} 。

第四,结合上述研究成果,研究了能够同时处理流控和流水线结构的对偶综合算法。该算法首先使用秦 et al. ^[26] 的算法来寻找 \vec{f} 并推导 $valid(\vec{f})$ 。然后分别通过强制和不强制 $valid(\vec{f})$,以从所有状态变量集合中找到每一个流水线级 $s\vec{t}g^j$ 的 \vec{d}^j 和 \vec{f}^j 。最后通过 Jiang et al. ^[23] 的算法特征化 $s\vec{t}g^j$ 和 \vec{i} 的布尔函数。

综上所述,本文对基于白盒模型的对偶综合算法中若干关键问题进行了深入的研究,提出了针对流控和流水线结构的解决方案。理论分析和实验结果验证了所提出算法的有效性和性能,对于进一步促进对偶综合算法的发展和应用具有一定的理论意义和应用价值。

8.2 研究展望

近两年来,随着 100G 以太网^[66],128G 光纤通道^[67] 和 InfiniBand EDR^[28] 的 出现,单通道传输带宽达到 25 32Gbps。从而导致高频衰减在标准的背板传输距 离上超过了 30dB,并使其无法达到以太网标准要求的 10⁻¹² 误码率^[68]。而工业 界最新的实验性 56Gbps 串行传输技术仅能在 11 英寸以内的距离上保证 10⁻¹² 误码率^[69]。为了克服上述误码率问题,基于有限域 (Galois field)^[70] 的前向纠错编码 (FEC)^[71] 被广泛采用于 100G 以太网^[66]、128G 光纤通道^[67] 和 InfiniBand EDR^[28] 等全新的传输标准中。该纠错机制的特点及其对目前的对偶综合算法的挑战如下:

- 1. 前向纠错编码设计者和集成电路工程师之间在知识背景和抽象层次上的差异,导致无法很好的协作完成纠错码的集成电路实现。一方面,前向纠错编码设计者专注于有限域等抽象数学领域,使用诸如 singular^[72] 等数学工具,在抽象数学的层面上对 FEC 进行推理。然而,将上述抽象的数学对象映射到集成电路的寄存器传输级描述的工作,需要由集成电路工程师完成。而后者关注的是流水线分级、布尔逻辑功能和物理时序等工程细节。这种知识背景和抽象层次上的差异,有可能在前向纠错编码 (FEC) 的集成电路实现上产生潜在的缺陷。因此就带来了在寄存器传输级上,对前向纠错编码 (FEC) 进行形式化验证和对偶综合的强烈需求。
- 2. 前向纠错编码 (FEC) 中的有限域算术操作无法使用布尔逻辑推理引擎进行高效推理。包括对偶综合在内的绝大多数形式化方法依赖于高效的布尔逻辑推理引擎,包括命题逻辑可满足求解器 (SAT)^[12] 和二叉判决图 (BDD)^[13]。而在将

有限域算术操作映射到布尔逻辑的过程中,会产生大量的异或操作。这极大的削弱了 SAT 和 BDD 的效率。近年来致力于验证纠错编码的多篇论文均指出了这一点[2,9,73,74]。

- 3. 前向纠错编码 (FEC) 中的长帧将导致对偶综合的巨大运算开销。现有的对偶综合算法^[1-9] 通过逐步的扩大迁移关系的展开长度,以找到一个特定大小的移动窗口,使得该窗口内的输出序列能够唯一决定当前的输入字符。在我们使用的多个工业界标准编码器中,该窗口大小均不超过 5。然而在 FEC 中,为了尽量减小校验码所占用的带宽,通常会选择很长的 FEC 帧尺寸。比如在 IEEE 802.3bj 定义的 100G 以太网中^[66],每个 FEC 帧包含 5280 个比特。在典型的 250 260 位数据路径宽度上,这将导致移动窗口的尺寸至少为 20。这超出了目前为止所有对偶综合算法的处理能力。
- 4. 前向纠错编码 (FEC) 的非对称结构和阻塞式的解码算法,导致现有的对偶综合算法无法产生规则而高效的解码器结构。正如我们将在下文中指出的,FEC解码算法的复杂性远比编码高得多,而且并不存在线性流水线式的实现,必须在一个完整的 FEC 帧上经过多次迭代处理方能完成。这和我们现有对偶综合框架中,对解码器结构的线性流水线假设有很大区别。

应对并解决这些困难和挑战,将极大的推进FEC的形式化验证和对偶综合方面的研究,并进而提升面向通讯和多媒体的集成电路芯片设计质量。

致 谢

值此成文之际, 谨向在我攻读博士期间给予我指导、关心、支持和帮助的老师、领导、同学和亲人们致以衷心的感谢!

首先,衷心感谢我的导师贾焰老师为我提供宝贵的学习机会!在课题选择和问题解决过程中,以敏锐的学术洞察力和深厚的科研经验,高屋建瓴地为我论证把关。您在百忙之中仍抽出时间对我的课题进行指导,及时为我解决困难和提供帮助。没有您的指导和帮助,我的研究工作将不可能顺利完成。贾老师对我的言传身教将使我终身受益,您严谨的治学作风、高深的学术造诣、忘我的工作态度和勇攀高峰的精神将永远影响和激励着我。

衷心感谢学院廖湘科老师,工程中心吴庆波老师、戴华东老师、李佩江政委和孔金珠老师为我提供宽松的科研环境,有效保证了我博士课题的研究时间,使 我的研究工作能够顺利进行。

衷心感谢我的师姐韩伟红老师!在整个博士课题研究过程中,韩师姐始终给 予我热情的指点与帮助,使我的研究工作能够顺利进行。韩师姐严谨的工作态度、 细致入微的方法指导,无不使我深感敬佩并始终将师姐作为我学习的榜样。您在 生活中给与了我无微不至的关怀,您的热情大方、细心体贴和乐观开朗时刻温暖 和鼓励着我。

衷心感谢颜跃进、杨沙洲、刘晓健、汪黎等同事,你们在工程实践和课题研究过程中都提出了良好的建议。感谢唐晓东、陈松政、魏立峰、何连跃、阳国贵、任怡、董攀、邵立松、马俊、易晓东、高珑、谭郁松、王小川、张卫华等同事,大家勤奋投入的工作态度和超强的科研与工程能力一直都是我学习的目标,与大家并肩奋斗的日子使我得到了良好的锻炼,对今后遇到的任何困难都能够从容面对。

衷心感谢曾经一起战斗过的同事丁滟,你始终如一的勤奋给与我很多的激励。感谢李姗姗、刘晓东、林斌、鲁晓佩、郑思等廖们的师妹师弟们,你们朝气蓬勃、思维活跃,参加你们的讨论会,使我开阔了视野。感谢博士生队的李小芳、周静、阳柳、王晓斌等同学,尽管接触的机会并不太多,但是每次有困难的时候总能得到同学们的援手,非常感谢。

感谢学院、学员大队、学员队各级领导对我的教育、关心和帮助, 你们的辛勤工作为我们创造了良好的学习和生活环境。

特别感谢我的家人。感谢沈胜宇,与你的每一次交流,都是一场大考,让我得以从固有思维中解放出来,对科学研究有了进一步的认识,从追求一个个小目

标开始,逐渐品尝到科研中蕴含的各种滋味,并达到最终的目标。感谢我的儿子,你的笑容是我最大的安慰,让我在失落中重新拾起勇气;你的懂事和成长给与我力量,激励着我,无论道路如何坎坷我都会坚持走下去。

特别感谢含辛茹苦将我抚育成人并始终宽容待我,随时为我提供无私帮助的 父母亲和我的姐姐,对你们的感激之情无法用语言来表达,在我多年的求学和工 作之路上,你们始终给与我全身心的支持和关爱。我无法在生活上给与你们照 顾,唯有在将来的工作中刻苦努力、做出更大的成绩,以报答你们的养育之恩。 祝愿你们永远健康幸福!

参考文献

- [1] Shen S, Zhang J, Qin Y, et al. Synthesizing complementary circuits automatically [C/OL]. In Proceedings of the 2009 International Conference on Computer-Aided Design. San Jose, CA, USA, 2009: 381–388. http://dx.doi.org/10.1145/1687399.1687472.
- [2] Shen S, Qin Y, Wang K, et al. Synthesizing Complementary Circuits Automatically [J/OL]. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems. 2010, 29 (8): 29:1191–29:1202. http://doi.acm.org/10.1109/TCAD.2010.2049152.
- [3] Shen S, Qin Y, Zhang J, et al. A halting algorithm to determine the existence of decoder [C/OL] // Bloem R, Sharygina N. In Proceedings of 10th International Conference on Formal Methods in Computer-Aided Design, FMCAD 2010, Lugano, Switzerland, October 20-23. 2010: 91-99. http://ieeexplore.ieee.org/xpls/abs_all.jsp?arnumber=5770937.
- [4] Shen S, Qin Y, Xiao L, et al. A Halting Algorithm to Determine the Existence of the Decoder [J/OL]. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems. 2011, 30 (10): 30:1556–30:1563. http://doi.acm.org/10.1109/TCAD.2011.2159792.
- [5] Shen S, Qin Y, Zhang J. Inferring assertion for complementary synthesis [C/OL]. In Proceedings of the 2011 International Conference on Computer-Aided Design. San Jose, CA, USA, 2011: 404–411. http://dx.doi.org/10.1109/ICCAD. 2011.6105361.
- [6] Shen S, Qin Y, Wang K, et al. Inferring Assertion for Complementary Synthesis [J/OL]. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems. 2012, 31 (8): 31:1288–31:1292. http://doi.acm.org/10.1109/TCAD.2012.2190735.
- [7] Liu H-Y, Chou Y-C, Lin C-H, et al. Towards completely automatic decoder synthesis [C/OL]. In Proceedings of the 2011 International Conference on Computer-Aided Design, ICCAD 2011. San Jose, CA, USA, 2011: 389–395. http://dx.doi.org/10.1109/ICCAD.2011.6105359.

- [8] Liu H-Y, Chou Y-C, Lin C-H, et al. Automatic Decoder Synthesis: Methods and Case Studies [J/OL]. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems. 2012, 31 (9): 31:1319–31:1331. http://doi.acm.org/10.1109/TCAD.2012.2191288.
- [9] Tu K-H, Jiang J-H R. Synthesis of feedback decoders for initialized encoders [C/OL]. In Proceedings of the 50th Annual Design Automation Conference, DAC 2013. Austin, TX, USA, 2013: 1–6. http://dx.doi.org/10.1145/2463209.2488794.
- [10] Abts D, Kim J. High Performance Datacenter Networks [M/OL]. 1st ed. Morgan and Claypool, 2011: 7–9. http://dx.doi.org/10.2200/S00341ED1V01Y201103CAC014.
- [11] Craig W. Linear reasoning: A new form of the herbrand-gentzen theorem [J]. The Journal of Symbolic Logic. 1957, 22 (3): 250–268.
- [12] Moskewicz M W, Madigan C F, Zhao Y, et al. Chaff: Engineering an Efficient SAT Solver [C/OL]. In Proceedings of the 38th Design Automation Conference, DAC 2001, Las Vegas, NV, USA, June 18-22, 2001. 2001: 530–535. http://doi.acm.org/10.1145/378239.379017.
- [13] Bryant R E. Graph-Based Algorithms for Boolean Function Manipulation [J/OL]. IEEE Trans. Computers. 1986, 35 (8): 677-691. http://doi.ieeecomputersociety.org/10.1109/TC.1986.1676819.
- [14] McMillan K L. Applying SAT Methods in Unbounded Symbolic Model Checking [C/OL] // Brinksma E, Larsen K G. In Computer Aided Verification, 14th International Conference, CAV 2002, Copenhagen, Denmark, July 27-31, 2002, Proceedings. 2002: 250–264. http://dx.doi.org/10.1007/3-540-45657-0 19.
- [15] Ravi K, Somenzi F. Minimal Assignments for Bounded Model Checking [C/OL] // Jensen K, Podelski A. In Tools and Algorithms for the Construction and Analysis of Systems, 10th International Conference, TACAS 2004, Held as Part of the Joint European Conferences on Theory and Practice of Software, ETAPS 2004, Barcelona, Spain, March 29 April 2, 2004, Proceedings. 2004: 31–45. http://dx.doi.org/10.1007/978-3-540-24730-2 3.

- [16] Chauhan P, Clarke E M, Kroening D. A SAT-based algorithm for reparameterization in symbolic simulation [C/OL] // Malik S, Fix L, Kahng A B. In Proceedings of the 41th Design Automation Conference, DAC 2004, San Diego, CA, USA, June 7-11, 2004. 2004: 524–529. http://doi.acm.org/10.1145/996566.996711.
- [17] Shen S, Qin Y, Li S. Minimizing Counterexample with Unit Core Extraction and Incremental SAT [C/OL] // Cousot R. In Verification, Model Checking, and Abstract Interpretation, 6th International Conference, VMCAI 2005, Paris, France, January 17-19, 2005, Proceedings. 2005: 298–312. http://dx.doi.org/10.1007/978-3-540-30579-8 20.
- [18] Jin H, Somenzi F. Prime clauses for fast enumeration of satisfying assignments to boolean circuits [C/OL] // Jr W H J, Martin G, Kahng A B. In Proceedings of the 42nd Design Automation Conference, DAC 2005, San Diego, CA, USA, June 13-17, 2005. 2005: 750–753. http://doi.acm.org/10.1145/1065579. 1065775.
- [19] Jin H, Han H, Somenzi F. Efficient Conflict Analysis for Finding All Satisfying Assignments of a Boolean Circuit [C/OL] // Halbwachs N, Zuck L D. In Tools and Algorithms for the Construction and Analysis of Systems, 11th International Conference, TACAS 2005, Held as Part of the Joint European Conferences on Theory and Practice of Software, ETAPS 2005, Edinburgh, UK, April 4-8, 2005, Proceedings. 2005: 287–300. http://dx.doi.org/10.1007/978-3-540-31980-1 19.
- [20] Grumberg O, Schuster A, Yadgar A. Memory Efficient All-Solutions SAT Solver and Its Application for Reachability Analysis [C/OL] // Hu A J, Martin A K. In Formal Methods in Computer-Aided Design, 5th International Conference, FMCAD 2004, Austin, Texas, USA, November 15-17, 2004, Proceedings. 2004: 275–289. http://dx.doi.org/10.1007/978-3-540-30494-4_20.
- [21] Nopper T, Scholl C. Counterexample Generation for Incomplete Designs [C] // Haubelt C, Teich J. In Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen (MBMV), Erlangen, Germany, March 5-7, 2007. 2007: 193–202.

- [22] Ganai M K, Gupta A, Ashar P. Efficient SAT-based unbounded symbolic model checking using circuit cofactoring [C/OL]. In 2004 International Conference on Computer-Aided Design, ICCAD 2004, San Jose, CA, USA, November 7-11, 2004. 2004: 510–517. http://dx.doi.org/10.1109/ICCAD.2004. 1382631.
- [23] Jiang J R, Lin H, Hung W. Interpolating functions from large Boolean relations [C/OL] // Roychowdhury J S. In 2009 International Conference on Computer-Aided Design, ICCAD 2009, San Jose, CA, USA, November 2-5, 2009. 2009: 779–784. http://doi.acm.org/10.1145/1687399.1687544.
- [24] Chockler H, Ivrii A, Matsliah A. Computing Interpolants without Proofs [C/OL] // Biere A, Nahir A, Vos T E J. In Hardware and Software: Verification and Testing 8th International Haifa Verification Conference, HVC 2012, Haifa, Israel, November 6-8, 2012. Revised Selected Papers. 2012: 72–85. http://dx.doi.org/10.1007/978-3-642-39611-3 12.
- [25] McMillan K L. Interpolation and SAT-Based Model Checking [C/OL] // Jr W A H, Somenzi F. In Computer Aided Verification, 15th International Conference, CAV 2003, Boulder, CO, USA, July 8-12, 2003, Proceedings. 2003: 1–13. http:// dx.doi.org/10.1007/978-3-540-45069-6 1.
- [26] Qin Y, Shen S, Wu Q, et al. Complementary Synthesis for Encoder with Flow Control Mechanism [J]. accepted by ACM Transactions on Design Automation of Electronic Systems.
- [27] IEEE. IEEE Standard for Ethernet SECTION FOURTH. 2012. http://standards.ieee.org/getieee802/download/802.3-2012_section4.pdf.
- [28] Pentakalos O I. An Introduction to the InfiniBand Architecture [C/OL]. In 28th International Computer Measurement Group Conference, December 8-13, 2002, Reno, Nevada, USA, Proceedings. 2002: 425–432. http://www.cmg.org/?s2member_file_download=/proceedings/2002/2176.pdf.
- [29] Jackson M, Budruk R, Winkles J, et al. PCI Express Technology 3.0 [M]. Mindshare Press, 2012.
- [30] Walker R C, Dugan R. 64b/66b low-overhead coding proposal for serial links [R]. 2000.

- [31] Moskewicz M W, Madigan C F, Zhao Y, et al. Chaff: Engineering an Efficient SAT Solver [C/OL]. In Proceedings of the 38th Design Automation Conference, DAC 2001. Las Vegas, NV, USA, 2001: 530–535. http://dx.doi.org/10.1145/378239.379017.
- [32] Silva J P M, Sakallah K A. GRASP a new search algorithm for satisfiability [C/OL]. In ICCAD. 1996: 220–227. http://dx.doi.org/10.1109/ICCAD.1996.569607.
- [33] Goldberg E I, Novikov Y. BerkMin: A Fast and Robust Sat-Solver [C/OL]. In 2002 Design, Automation and Test in Europe Conference and Exposition (DATE 2002), 4-8 March 2002, Paris, France. 2002: 142–149. http://doi.ieeecomputersociety.org/10.1109/DATE.2002.998262.
- [34] Eén N, Sörensson N. An Extensible SAT-solver [C/OL] // Giunchiglia E, Tacchella A. In Theory and Applications of Satisfiability Testing, 6th International Conference, SAT 2003. Santa Margherita Ligure, Italy, May 5-8, 2003 Selected Revised Papers. 2003: 502–518. http://dx.doi.org/10.1007/978-3-540-24605-3_37.
- [35] Tseitin G. On the complexity of derivations in propositional calculus [J]. 1983.
- [36] Zhang L, Madigan C F, Moskewicz M W, et al. Efficient Conflict Driven Learning in Boolean Satisfiability Solver [C/OL] // Ernst R. In Proceedings of the 2001 IEEE/ACM International Conference on Computer-Aided Design, ICCAD 2001, San Jose, CA, USA, November 4-8, 2001. 2001: 279–285. http://dx.doi.org/10.1109/ICCAD.2001.968634.
- [37] Biere A, Cimatti A, Clarke E M, et al. Symbolic Model Checking without B-DDs [C/OL] // Cleaveland R. In Tools and Algorithms for Construction and Analysis of Systems, 5th International Conference, TACAS '99, Held as Part of the European Joint Conferences on the Theory and Practice of Software, ETAPS'99, Amsterdam, The Netherlands, March 22-28, 1999, Proceedings. 1999: 193–207. http://dx.doi.org/10.1007/3-540-49059-0_14.
- [38] Kroening D, Ouaknine J, Strichman O, et al. Linear Completeness Thresholds for Bounded Model Checking [C/OL] // Gopalakrishnan G, Qadeer S. In Computer Aided Verification 23rd International Conference, CAV 2011, Snowbird, UT, USA, July 14-20, 2011. Proceedings. 2011: 557–572. http://dx.doi.org/10.1007/978-3-642-22110-1 44.

- [39] Jiang J R, Lee C, Mishchenko A, et al. To SAT or Not to SAT: Scalable Exploration of Functional Dependency [J/OL]. IEEE Trans. Computers. 2010, 59 (4): 457–467. http://doi.ieeecomputersociety.org/10.1109/TC.2010.12.
- [40] Bradley A R. SAT-Based Model Checking without Unrolling [C/OL] // Jhala R, Schmidt D A. In Verification, Model Checking, and Abstract Interpretation 12th International Conference, VMCAI 2011, Austin, TX, USA, January 23-25, 2011. Proceedings. 2011: 70–87. http://dx.doi.org/10.1007/978-3-642-18275-4 7.
- [41] Eén N, Mishchenko A, Brayton R K. Efficient implementation of property-directed reachability [C]. In Proceedings of the International Conference on Formal Methods in Computer-Aided Design, FMCAD 2011. Austin, TX, USA, 2011: 125–134.
- [42] Gulwani S. Dimensions in program synthesis [C/OL]. In Proceedings of the 12th international ACM SIGPLAN symposium on Principles and practice of declarative programming, PPDP 2010. Hagenberg, Austria, 2010: 13–24. http://dx.doi.org/10.1145/1836089.1836091.
- [43] Dijkstra E W. Program Inversion [C]. In Proceeding of Program Construction, International Summer School. London, UK, 1979: 54–57.
- [44] Glück R, Kawabe M. A method for automatic program inversion based on LR(0) parsing [J/OL]. Journal Fundamenta Informaticae. 2005, 66 (4): 367–395. http://doi.acm.org/10.1109/TCAD.2012.2191288.
- [45] Srivastava S, Gulwani S, Chaudhuri S, et al. Path-based inductive synthesis for program inversion [C/OL]. In Proceedings of the 32nd ACM SIGPLAN conference on Programming language design and implementation, PLDI 2011. San Jose, CA, US-A, 2011: 492–503. http://dx.doi.org/10.1145/1993498.1993557.
- [46] Clarkson M R, Schneider F B. Hyperproperties [J/OL]. Journal of Computer Security. 2010, 18 (6): 1157–1210. http://dx.doi.org/10.3233/JCS-2009-0393.
- [47] Clarkson M R, Finkbeiner B, Koleini M, et al. Temporal Logics for Hyperproperties [C/OL] // Abadi M, Kremer S. In Principles of Security and Trust Third International Conference, POST 2014, Held as Part of the European Joint Conferences on Theory and Practice of Software, ETAPS 2014, Grenoble, France, April 5-13, 2014, Proceedings. 2014: 265–284. http://dx.doi.org/10.1007/978-3-642-54792-8 15.

- [48] Finkbeiner B, Rabe M N, Sánchez C. Algorithms for Model Checking HyperLTL and HyperCTL ^* [C/OL] // Kroening D, Pasareanu C S. In Computer Aided Verification 27th International Conference, CAV 2015, San Francisco, CA, USA, July 18-24, 2015, Proceedings, Part I. 2015: 30–48. http://dx.doi.org/10.1007/978-3-319-21690-4 3.
- [49] Avnit K, Sowmya V D A, Parameswaran S R S. A Formal Approach To The Protocol Converter Problem [C/OL]. In Proceedings of the conference on Design, automation and test in Europe, DATE 2008. Munich, Germany, 2008: 294–299. http://dx.doi.org/10.1109/DATE.2008.4484695.
- [50] Avnit K, D'Silva V, Sowmya A, et al. Provably correct on-chip communication: A formal approach to automatic protocol converter synthesis [J/OL]. ACM Transactions on Design Automation of Electronic Systems. 2009, 14 (2): 14:1–14:41. http://doi.acm.org/10.1145/1497561.1497562.
- [51] Avnit K, Sowmya A. A formal approach to design space exploration of protocol converters [C/OL]. In Proceedings of the Conference on Design, Automation and Test in Europe, DATE 2009. 3001 Leuven, Belgium, Belgium, 2009: 129–134. http://dx.doi.org/10.1109/DATE.2009.5090645.
- [52] Lee C, Jiang J R, Huang C, et al. Scalable exploration of functional dependency by interpolation and incremental SAT solving [C/OL] // Gielen G G E. In 2007 International Conference on Computer-Aided Design, ICCAD 2007, San Jose, CA, US-A, November 5-8, 2007. 2007: 227–233. http://dx.doi.org/10.1109/ICCAD.2007.4397270.
- [53] Lee R, Jiang J R, Hung W. Bi-decomposing large Boolean functions via interpolation and satisfiability solving [C/OL] // Fix L. In Proceedings of the 45th Design Automation Conference, DAC 2008, Anaheim, CA, USA, June 8-13, 2008. 2008: 636–641. http://doi.acm.org/10.1145/1391469.1391634.
- [54] Wu B, Yang C, Huang C, et al. A robust functional ECO engine by SAT proof minimization and interpolation techniques [C/OL] // Scheffer L, Phillips J R, Hu A J. In 2010 International Conference on Computer-Aided Design, ICCAD 2010, San Jose, CA, USA, November 7-11, 2010. 2010: 729–734. http://dx.doi.org/10.1109/ICCAD.2010.5654265.
- [55] Hopcroft J E, Motwani R, Ullman J D. Introduction to automata theory, languages, and computation international edition (2. ed) [M]. Addison-Wesley, 2003.

- [56] Clarke E M, Grumberg O, Jha S, et al. Counterexample-Guided Abstraction Refinement [C/OL] // Emerson E A, Sistla A P. In Computer Aided Verification, 12th International Conference, CAV 2000, Chicago, IL, USA, July 15-19, 2000, Proceedings. 2000: 154–169. http://dx.doi.org/10.1007/10722167 15.
- [57] Yuan J, Albin K, Aziz A, et al. Constraint synthesis for environment modeling in functional verification [C/OL]. In Proceedings of the 40th Design Automation Conference, DAC 2003, Anaheim, CA, USA, June 2-6, 2003. 2003: 296–299. http://doi.acm.org/10.1145/775832.775909.
- [58] Amla N, McMillan K L. A Hybrid of Counterexample-Based and Proof-Based Abstraction [C/OL] // Hu A J, Martin A K. In Formal Methods in Computer-Aided Design, 5th International Conference, FMCAD 2004, Austin, Texas, USA, November 15-17, 2004, Proceedings. 2004: 260–274. http://dx.doi.org/10.1007/978-3-540-30494-4 19.
- [59] McMillan K L. An interpolating theorem prover [J/OL]. Theor. Comput. Sci. 2005, 345 (1): 101–121. http://dx.doi.org/10.1016/j.tcs.2005.07.003.
- [60] DesignCompiler. http://www.synopsys.com/Tools/
 Implementation/RTLSynthesis/DesignCompiler/Pages/
 default.aspx.
- [61] cudd. http://vlsi.colorado.edu/~fabio/CUDD/cuddIntro.html.
- [62] Minsky Y, Madhavapeddy A, Hickey J. Real World OCaml [M]. O'Reilly Media, 2013.
- [63] ABC:A system for sequential synthesis and verification. 2008. http://www.eecs.berkeley.edu/alanmi/abc/.
- [64] Widmer A X, Franaszek P A. A DC-Balanced, Partitioned-Block, 8B/10B Transmission Code [J/OL]. IBM Journal of Research and Development. 1983, 27 (5): 440–451. http://dx.doi.org/10.1147/rd.275.0440.
- [65] Thomas D E, Moorby P R. The Verilog Hardware Description Language [M]. K-luwer Academic, 2002.
- [66] IEEE P802.3bj 100 Gb/s Backplane and Copper Cable Task Force. www.ieee802.org/3/bj.

- [67] Preston W C. Fibre Channel Architecture. Using SANs and NAS [M]. O'Reilly Media, 2002.
- [68] Should the FEC be Optional for the NRZ PHY. http://www.ieee802.org/3/bj/public/mar12/meghelli_01a_0312.pdf.
- [69] 56G NRZ Measured Test Results. http://media.wix.com/ugd/720847_e2386823f3ab4d09aba4a4c2d144a6e7.pdf.
- [70] Mullen G L. Handbook of Finite Fields [M]. CRC Press, 2013.
- [71] Jr G C C, Cain J B. Error-Correction Coding for Digital Communications [M]. Plenum Press, 1981.
- [72] Lossen C. Singular: A Computer Algebra System [J]. Computing in Science and Engineering. 2003, 5 (4): 45–55.
- [73] Lvov A, Lastras-Montaño L A, Paruthi V, et al. Formal verification of error correcting circuits using computational algebraic geometry [C/OL] // Cabodi G, Singh S. In Formal Methods in Computer-Aided Design, FMCAD 2012, Cambridge, UK, October 22-25, 2012. 2012: 141-148. http://ieeexplore.ieee.org/xpl/articleDetails.jsp?arnumber=6462566.
- [74] Lvov A, Lastras-Montaño L A, Trager B M, et al. Verification of Galois field based circuits by formal reasoning based on computational algebraic geometry [J/OL]. Formal Methods in System Design. 2014, 45 (2): 189–212. http://dx.doi.org/10.1007/s10703-014-0206-z.
- [75] Hu A J, Martin A K. Formal Methods in Computer-Aided Design, 5th International Conference, FMCAD 2004, Austin, Texas, USA, November 15-17, 2004, Proceedings [C]. Springer, 2004.

作者在学期间取得的学术成果

发表的学术论文

- [1] Qin Y, Shen S, Wu Q, et al. Complementary Synthesis for Encoder with Flow Control Mechanism [J]. accepted by ACM Transactions on Design Automation of Electronic Systems. (SCI 检索, WOS: xxx, IDS: xxx)
- [2] Qin Y, Shen S, Wu Q, et al.Complementary Synthesis for Pipelined Encoder. accepted by Asia Pacific Design Automation Conference,2016. (EI 检索, WOS: xxx, IDS: xxx)
- [3] Qin Y, Shen S, Wu Q, et al.Complementary Synthesis for Encoders with Pipeline and Flow Control Mechanism. accepted by Haifa Verification Conference,2015. (EI 检索, WOS: XXX, IDS: XXX)
- [4] Qin Y, Shen S, Kong J, et al. Cloud-Oriented SAT Solver Based on Obfuscating CNF Formula [C/OL] // Han W, Huang Z, Hu C, et al. In Web Technologies and Applications APWeb 2014 Workshops, SNA, NIS, and IoTS, Changsha, China, September 5, 2014. Proceedings. 2014: 188–199. http://dx.doi.org/10.1007/978-3-319-11119-3 18. (EI 检索: 20143518106899)
- [5] Qin Y, Shen S, Jia Y. Structure-aware CNF obfuscation for privacy-preserving SAT solving [C/OL]. In Twelfth ACM/IEEE International Conference on Formal Methods and Models for Codesign, MEMOCODE 2014, Lausanne, Switzerland, October 19-21, 2014. 2014: 84–93. http://dx.doi.org/10.1109/MEMCOD. 2014.6961846. (EI 检索: 20145100330266)
- [6] Shen S, Qin Y, Wang K, et al. Synthesizing Complementary Circuits Automatically [J/OL]. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems. 2010, 29 (8): 29:1191–29:1202. http://doi.acm.org/10.1109/TCAD.2010.2049152. (SCI 检索, WOS: 000282543700004, EI 检索: 20103013098277)
- [7] Shen S, Qin Y, Xiao L, et al. A Halting Algorithm to Determine the Existence of the Decoder [J/OL]. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems. 2011, 30 (10): 30:1556–30:1563. http://doi.acm.org/

10.1109/TCAD.2011.2159792. (SCI检索, WOS: 000295099800011, EI 检索: 20114014388639)

- [8] Shen S, Qin Y, Wang K, et al. Inferring Assertion for Complementary Synthesis [J/OL]. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems. 2012, 31 (8): 31:1288-31:1292. http://doi.acm.org/10.1109/TCAD.2012.2190735. (SCI 检索, WOS: 000306595100012, EI 检索: 20123015284559)
- [9] Shen S, Qin Y, Zhang J, et al. A halting algorithm to determine the existence of decoder [C/OL] // Bloem R, Sharygina N. In Proceedings of 10th International Conference on Formal Methods in Computer-Aided Design, FMCAD 2010, Lugano, Switzerland, October 20-23. 2010: 91-99. http://ieeexplore.ieee.org/xpls/abs_all.jsp?arnumber=5770937. (EI 检索: 20112414063648)
- [10] Shen S, Qin Y, Zhang J. Inferring assertion for complementary synthesis [C/OL]. In Proceedings of the 2011 International Conference on Computer-Aided Design. San Jose, CA, USA, 2011: 404—411. http://dx.doi.org/10.1109/ICCAD. 2011.6105361. (EI 检索: 20120314690308)

申请专利

[1] 秦莹,吴庆波,戴华东,孔金珠,杨沙洲、沈胜宇、谭郁松. SAT 问题求解外包中的 CNF 公式数据保护方法 (专利号: 201410292502.6)

授权专利

- [1] 秦莹, 戴华东, 吴庆波, 刘晓建, 孔金珠, 颜跃进, 董攀. 防止内存泄露和内存多次释放的内核模块内存管理方法(专利号: 201110047800.5)
- [2] 秦莹, 刘晓建, 戴华东, 孔金珠, 颜跃进. 面向硬件不可恢复内存故障的内核代码软容错方法 (专利号: 201110341733.8)
- [3] 戴华东,吴庆波,颜跃进,朱浩,孔金珠,秦莹.面向固态硬盘文件系统的数据页缓存方法(专利号: 201110110264.9)

参与主要科研项目

- [1] 国家自然科学基金"面向通讯应用的自动对偶综合研究"(项目编号: 61070132)
- [2] 国家高技术研究和发展计划"智能云服务与管理平台核心软件及系统"(项目编号: 2013AA01A212)
- [3] 国家核高基重大专项"军用服务器操作系统"(项目编号: 2009ZX01040-001)
- [4] 国家核高基重大专项"军用增强型操作系统"(项目编号: 2011ZX01040-001)