
technikum29



LGP 21

Schnellspeicher und Indexregister

Eurocomp GmbH Elektronische Rechenanlagen Minden/Westl.



SCHOPPE & FAESER GMBH

Abt. Eurocomp

PROGRAMM-BESCHREIBUNG

LGP21

ELEKTRONISCHE RECHENANLAGEN - MINDEN/WESTF.

Schnellspeicher und Indexregister

Zweck

Die Schnellspeicher ermöglichen die Zwischenspeicherung einzelner Worte mit Zugriffszeit Null sowohl beim Schreiben als auch beim Lesen.

Das Indexregister ermöglicht die Addition einer Konstanten zur Operandenadresse eines besonders gekennzeichneten (indizierten) Befehls kurz vor der Befehlsausführung.


Damit können Programmschleifen wesentlich besser optimiert werden, da sowohl die Anzahl der Befehle als auch die Ausführungszeit erheblich reduziert werden. Insbesondere kommt die bei Benutzung von Modell 81 mBgliche Geschwindigkeitssteigerung beim Arbeiten im "tag mode" erst bei gleichzeitiger Benutzung auch der Schnellspeicher und des Indexregisters voll zur Wirkung.

Wirkungsweise

Die Schnellspeicherkarte enthält 4 Schnellspeicher-Register von 32 Bit Länge. Jeder Schnellspeicher ist durch eine spezielle Spuradresse wie eine Hauptspeicherzelle ansprechbar. Die Schnellspeicher verkehren direkt mit dem Akkumulator; alle Befehle, die sich bei normaler Adresse auf eine Hauptspeicherzelle beziehen, wirken bei Ersatz der Spuradresse durch eine Schnellspeicheradresse direkt auf den Schnellspeicher.

Zusätzlich kann der 1. Schnellspeicher zu seiner normalen Funktion auch als Indexregister verwendet werden. In diesem Fall wird der Adressenteil (Bit 18 - 29) des Schnellspeichers 1 zur Operandenadresse eines indizierten Befehls während der Phase 2 (Überführung des Befehls in das Befehlsregister) addiert, so daß in Phase 3 die modifizierte Operandenadresse gesucht wird.

Ein indizierter Befehl ist durch eine 1 40 30 gekennzeichnet.



Aufbau

Die Schnellspeicher sind zum Teil in integrierter Schaltkreistechnik ausgeführt und lassen sich nachträglich leicht in jeden LGP-21 mit normaler oder doppelter Speicherkapazität einbauen.

Programmierung

- 1. Hexadezimale Schnellspeicheradressierung
 - a) bei normaler Speicherkapazität

Schnellspeicher Nr.	Hexadezimale Spur-Nr.	
1	40	1 @ 17
2	42	1 @ 17 und 1 @ 22
3	44	1 @ 17 und 1 @ 21
4	46	1 @ 17 und 1 @ 21 und 1 @ 22
Indizierung		1 @ 30

b) bei doppelter Speicherkspazität

Schnellspeicher Nr.	Hexadezimale Spur-Nr.	
1	80	1 @ 16
2	82	1 @ 16 und 1 @ 22
3	84	1 @ 16 und 1 @ 21
4	86	1 @ 16 und 1 @ 21 und 1 @ 22
Indizierung		1 (2) 30

Je nach Speichergröße sind in den vorstehenden Tabellen die hexadezimalen Spuradressen für die Anwahl der einzelnen Schnellspeicher festgelegt. Im Gegensatz dazu kann die Sektoradresse frei gewählt werden, die allerdings bei der Befehlsausführung eine wichtige Rolle spielt.

Bezieht sich ein Befehl auf einen Schnellspeicher, so wird er erst dann ausgeführt, wenn die betreffende Sektoradresse auf der Scheibe gefunden worden ist.

Es ist also wichtig, daß die Operanden-Sektoradresse eines Schnellspeicherbefehls immer optimal zur Befehlsadresse liegt, damit unnötige Zugriffszeiten vermieden werden.



SCHOPPE & FAESER GMBH

Abl. Eurocomp

PROGRAMM-BESCHREIBUNG

LGP21

ELEKTRONISCHE RECHENANLAGEN - MINDEN/WESTF

Schnellspeicher und Indexregister

2. Dezimale Schnellspeicheradressierung

Mit den Programmeingabeprogrammen SF-J1-2130 (für normalen LGP-21) und SF-J1-2130 D (für LGP-21 mit doppelter Speicherkapazität) ist es möglich, die Schnellspeicheradressen einfach in dezimaler Form in den betreffenden Befehlen einzugeben.

Es gilt folgende Schreibweise:

Schnellspeicher-Nr.	Operandenadresse dezimal
1	s100
2	s200
3	s300
4	s400

Die optimale Sektoradresse wird von den Programmeingabeprogrammen automatisch richtig eingesetzt. Soll z.B. der Inhalt des Akkumulators in den Schnellspeicher 2 übertragen werden, so geschieht das mit dem Befehl xHS200.

Das Symbol x zeigt in Ublicher Weise an, daß die Operandenadresse absolut ist, d.h. nicht durch den Modifier beim Abspeichern des Programmes verändert wird. In diesem Fall, d.h. immer dann, wenn eine Schnellspeicheradresse als Operandenadresse benutzt wird, kann das x auch entfallen, da das Programm in jedem Fall eine Schnellspeicheradresse nicht modifiziert.

Wird der Schnellspeicher 1 auch als Indexregister benutzt, so werden die indizierten Befehle bei der Programmeingabe durch das Symbol i gekennzeichnet. Da ein indizierter Befehl eine absolute oder relative Operandenadresse haben kann, gibt es folgende Möglichkeiten:

a) Beim Speichern des indizierten Befehls iH2000 mit der Programmeingabe SF-J1-2130 oder SF-J1-2130 D werden zur Operandenadresse der vorher eingegebene Modifikator und eine 1 (a) 30 addiert. Bei der

Seite 3

Ausführung des Befehls wird außerdem die Operandenadresse um den jeweiligen Inhalt des Indexregisters (Schnellspeicher 1) erhöht.

b) Ein Befehl xiH2000 bedeutet, daß beim Speichern die Operandenadresse nicht modifiziert, sondern nur eine 1 @ 30 zum Befehlswort addiert wird. Vor jeder Ausführung dieses Befehls wird die Operandenadresse 2000 um den Inhalt des Indexregisters vermehrt.

Für die Benutzung der Schmellspeicher sind alle Befehle zugelassen, die den Hauptspeicher ansprechen. Nicht genommen werden dürfen dagegen die Sprungbefehle T und U, der Haltebefehl Z, der Eingabebefehl I und der Druckbefehl P, weil deren Adressteil keine Hauptspeicherzelle anspricht, sondern von Fall zu Fall ganz andere Bedeutung hat.

Die Indizierung ist bei allen Befehlen des LGP-21 wirksam, bei I, P und Z ist sie aber sinnlos. Bei Sprung- und Testbefehlen kann eine Indizierung durchaus sinnvoll sein.

Anmerkung:

Außerdem muß beachtet werden, daß vorhandene Programme für die Normalausführung des LGP-21 eventuell auf einem Rechner mit Schnellspeicher und Indexregister nicht laufen, wenn in irgendwelchen Befehlsworten dieser Programme zwischen Befehlssymbol und Operandenadresse die Bits 16 und 17 nicht O sind oder wenn nach der Adresse noch eine 1 6 30 steht.

Beispiele

1.) Unterprogramm für die Berechnung der Quadratwurzel Benutzte Formel:

$$x_{i+1} = x_{i} + (-1/2) (-a/x_{i} + x_{i})$$

Von 51 Speicherplätzen für Befehle und Konstanten werden bei Benutzung von 2 Schnellspeichern 11 Speicherplätze gespart. Die Geschwindigkeit wird dabei um 25 % erhöht.

0000	HS100	a → S100
01	T0031	a < 0
02	s0031	1 @ 30
03	T0032	a = 0
04	SO012	1@14-1@30
05	T0027	a < 1 @ 14

222



7

1

7

N. statement

SCHOPPE & FAESER GMBH

Abt. Eurocomp

PROGRAMM-BESCHEEIBUNG

LGP21

ELEKTRONISCHE RECHENANLAGEN - MINDEN DESTE

Schnellspeicher	und	Indexregister
-----------------	-----	---------------

06	S0035	1 @ 7 - 1 @ 14
07	T0038	a < 1 (a 7
80	BO016	Anfangswert 1
09	00018	
10	G504W28	Anfangswert 2
11	J0000000	- 1/2 @ 0
12	1WWQ	1 @ 14 - 1 @ 30
13	1WQ00	1 @ 14 - 1 @ 22
14	BO036	Anfangswert 4
15	U0018	
16	7wwwwwQ	Anfangswert 1
17	AS200	x _i
18	CS200	x _i
19	SS100	a
20	DS200	*i
21	AS200	x _i
22	M0011	- 1/2 (3) 0
23	T0017	
24	BS200	x _i
25	v (]	UP. Ausgang
26		
27	A001.3	1 😥 14 - 1 🙉 22
28	T0014	
29	B0037	Anfangswort 3
30	U0018	
31	2	1 @ 30 Error Stop
32	csloo	a = 0
33	U0025	
34		
35	WQ0000	1 @ 7 - 1 @ 14
36	WWWWQ	Anfangswert 4

37	WWWWQ	Anfangswert 3
38	B0010	Anfangswert 2
39	UOO18	

2.) Berechnung des arithmetischen Mittelwertes

Es werden dabei 2 Schnellspeicher benutzt, wobei der Schnellspeicher 1 als Indexregister gebraucht wird.

Die Werte für a @ 30 sollen ab 2000 gespeichert sein und n @ 11 soll auf dem Speicherplatz 1952 stehen.

Das Programm beginnt in Spur 10.

1000	CS200	O → rA
01	CS200	O → sum (Schnellspeicher 2)
02	\$1952	n (a) 11
03	CS100	- n @ 11 (Schnellspeicher 1)
04	1B2000	a, (¥ 30
05	AS200	sum @ 30
06	CS200	sum @ 30
07	BS100	Schnellspeicher 1 + Indexregister
08	A1016	1 (2: 11 + 1 (2: 29
09	T1003	
10	U1012	
11		
12	BS200	sum 🕼 30
13	D1952	n 🚇 11
14	HS200	m 📦 19
15		-
16	100004	1 @ 11 + 1 @ 29

Allgemein:

Schnellspeicher und Indexregister setzen sich zusammen aus der Zusammenschaltung von:

- 1 Umlaufkopf für 1 Wort (i.f. Schnellspeicher 1) 1 Umlaufkopf für 2 Worte (i.f. Schnellspeicher 2)
- 2 Lesevorverstärkern
- 1 Karte 2fach LSV / Z.-Nr. 80 617 1 Karte S4/45-Flip-Flop V Z.-Nr. 80 620 1 Karte S5/Q8-Flip-Flop v Z.-Nr. 80 790 z.-Nr. 80 792 l Karte Schnellspeicher-Logik l 🗸
- l Karte Index-Logik l Z.-Nr. 80 816 2 Karten 3fach-Flip-Flop 3 ✓ Z.-Nr. 80 791


und ihrer Verschaltung mit der LGP-21-Logik.

Die logischen Gleichungen sind den entsprechenden Datenblättern zu entnehmen. Die Gesamtübersicht ergibt sich aus dem Blockschaltbild für EC 84/3 I, Z.-Nr. 88 028 Schem 1-x (2)

Lesen und Schreiben in die Umlaufspeicherköpfe funktionieren wie bei den Registern A, A. C und R und werden nicht besonders aufgeführt.

2. Schnellspeicher:

Die Schnellspeicherlogik benutzt zum Ansprechen der Schnellspeicher die beiden Bits zwischen Befehl und Adresse; wenn man die Wertigkeit der Spuradressenbits fortsetzt, also Bit



Das "128"er Bit wird durch die Karte S4/Q5 Flip-Flop, das "64"er Bit durch die Karte S5/Q8-Flip-Flop entschlüsselt.

S4 entspricht einem Analogsignal auf der Speicherplatte (S4-Spur). Es erscheint genau in der Mitte einer Wortzeit

24. II. 66 Zil

1967

Funktionsbeschreibung für EC 84/3 I

88 028 Db 1-x (4)

X = |00|01|02|03|04|05|06|07|08|09

besteht mus 4 E. Blatt 1

ELEKTRONISCHE RECHENANLAGEN Minden (Westf.)

(nur einmal ist S 4 zur T3-Zeit aufgebracht, um den Scheibenumfang zu markieren) und charakterisiert das "128"er Bit.

S5 gibt S2 um 1 Bit nach links verschoben wieder. Damit charakterisiert S5 S2 das "64"er Bit.

Der Zyklusablauf bei Schnellspeicherbefehlen ist zunächst ganz normal:

- Ø 1: Suche nach dem neuen Befehl
- $\not p$ 2: (1 WZ) Befehl wird aus Hauptspeicher ins R-Register geschrieben
- ø 3: Auf den Befehl wird entschlüsselt, und der Operand wird gesucht:

Hier wird der Schnellspeicher angesprochen: Ist zur T3 S4-Zeit in R eine "1", wird Q5 gesetzt bzw. ist zur S5 S2-Zeit in R eine "1", wird Q8 gesetzt.

Q5' = F G H T3 R S4 _______ 126-8:1
Q8' = F G H R S5 S2 ______ Charter 126-8:1

Da der Schnellspeicher einen Hauptspeicherplatz ohne Zugriffszeit darstellt, gibt es keine eigentliche Operandenadresse; zweckmäßig wird sie daher immer optimal liegen.

ø 4: Befehl wird entsprechend der Lage von Q5 und Q8 ausgeführt.


Man hat also 4 Befehlstypen, die durch die Lage von Q5 und Q8 gekennzeichnet sind:

- a) Q5 Q8 -- normale Befehle
- b) Q5 Q8 Befehle für Schnellspeicher 1 (mit *128 er Bit)
- c) Q5 Q8 --- Befehle für Schnellspeicher 2 (2 Wort Kopf)
 (mit "64"er Bit)
- d) Q5 Q8 Befehle für den externen Puffer

An dieser Stelle sei noch bemerkt, daß beim Schnellspeicher 2 (2-Wort-Umlaufkopf) wegen der doppelten Wortlänge das "vordere" oder "hintere" Wort durch gerade oder ungerade Spuradresse angesprochen wird. Da der 2-Wort-Kopf auf der "Pufferspur"- also weiter außen als die normale Umlaufspur - liegt, und dort die Bitdichte geringer ist, wurden dem gelesenen Signal R2 noch 3 Flip-Flops (Karte 3fach-Flip-Flop 3) nachgeschaltet. Damit wurden Fertigungsteleranzen ausgeschaltet und die doppelte Wortlänge von 64 Bit erreicht. Das eigentlich gelesene Signal R2 geht also erst mit 3 Bit Verzögerung als R2 in die Logik ein.

dor Originalseidu

24.II.66 Zalel




1 = 00 01 02 03 04 05 06 07 08 0

Eurocomp

6 set 6 H
ELEKTRONISCHE RECHENANLAGEN
Minden (Westi.)

Funktionsbeschreibung für EC 84/3 I 88 028 Db 1-x (4)

bestoht aus 4 M. Blatt 2



Bei Schnellspeicherbefehlen, die vom Akku zum Hauptspeicher wirken (H-, C-, R-, Y-Befehle), wird Vw' in Ø 4 (W) in Schnellspeicher 1 bzw. 2 geschrieben:

$$W1' = ... + Vw' W Q5 Q8$$

 $W2' = ... + Vw' W Q5 Q8$

Gleichzeitig wird die Schreiberlaubnis W unterbunden und verhindert ein Schreiben von Vw' in den Hauptspeicher:

Der Umläuf für Schnellspeicher 1 bzw. 2 erfolgt über

$$5 \sqrt[3]{7} = W1' = ... + R1 (Q5 + Q8 + W)$$

 $1592 = W2' = ... + R2 (Q5 + Q8 + W)$

Bei Schnellspeicherbefehlen, die vom Schnellspeicher zum Akku wirken (B-, D-, M-, N-, E-, A-, S-Befehle), wird die Information vom Hauptspeicher (V) unterdrückt:

$$v1 = ... + v (s2 + Q9) (05 Q8 + Q5 Q8).$$


Statt dessen wird die Information von Schnellspeicher l bzw. 2 entsprechend den Befehlen logisch mit dem Akkuinhalt verknüpft:

Index-Register:

Schnellspeicher 1 kann zusätzlich auch als Indexregister verwendet werden. Dazu werden noch 3 Flip-Flops benötigt (Karte 3fach-Flip-Flop 3):

einer, der das Index-Bit markiert (S6), ein Übertrags-Flip-Flop für die Additionslogik (U) und ein Flip-Flop, der die Zeit der Indizierung angibt (Q9). [S6, Q9] und (U) fr. Inde

Für die Indizierung kommt nur die Adresszeit - also S2-Zeit - in Frage. Man kann also das Bit vor der S2-Zeit als "Index-Bit" ausnutzen.



24.<u>¥I</u>. 66

Pakel

Eurocomp

ELERTRONISCHE RECHENANIAGEN Minden (Westf.) Funktionsbeschreibung für EC 84/3 I 89 028 Db 1-x (4)

X = |00|01|02|03|04|05|06|04|04|0

bestaht aus 4 BL Blatt :

Schnellspeicher-Indexregister 80 827 Vov handen

- Arbeitsweise -

(Technische Beschreibung)

Zweck

Die Schnellspeicher ermöglichen die Zwischenspeicherung einzelner Worte mit Zugriffszeit Null sowohl beim Schreiben als auch beim Lesen.

Das Indexregister ermöglicht die Addition einer Konstanten zur Operandenadresse eines besonders gekennzeichneten (indizierten) Befehls kurz vor der Befehlsausführung.

Damit können Programmschleifen wesentlich besser optimiert werden, da sowohl die Anzahl der Befehle als auch die Ausführungszeit erheblich reduziert werden. Inbesondere kommt die bei Benutzung von Modell 81 mögliche Geschwindigkeitssteigerung beim Arbeiten im "tag mode" erst bei gleichzeitiger Benutzung auch der Schnellspeicher und des Indexregisters voll zur Wirkung (siehe auch Programmbeschreibung DS-EC-84-6604).

Beschreibung der Logik

Für die Anwahl der Schnellspeicherregister wird das 128er Bit der Speicheradresse benutzt. Dieses Bit wird durch den T₄ Flip-Flop entschlüsselt. T₄ gibt die Adressenzeit S₂ um 1 Bit nach links verschoben wieder. Damit gilt für die Entschlüsselung dieser Adressenstelle:

Bit 128 = T4 S2

T4' = S2

T4' = S2

Befehlsablauf (Phasensteuerung)

Der Befehlsablauf bei Benutzung der Schnellspeicher entspricht in der Phase 1 und Phase 2 dem normalen Ablauf. <u>Phase l:</u> Suche den Speicherplatz, der im Zählregister angegeben ist.

Phase 2: Bringe den Inhalt des in Phase 1 gefundenen Speicherplatzes in das Befehlsregister und addiere 1 zum Zählregister.

Phase 3: Suche den Speicherplatz des Operanden, dessen Adresse im Befehlsregister angegeben ist. Entschlüssle den Befehl.

Im Gegensatz zum normalen Ablauf der Phase 3 kann diese auf eine Wortzeit begrenzt werden, wenn die Operandenadresse einen Schnellspeicher anwählt, da der Inhalt der Schnellspeicher in jeder Wortzeit zur Verfügung steht. Die Begrenzung der Phase 3 auf eine Wortzeit geschieht durch das Einsetzen einer entsprechenden Sektoradresse.

Phase 4: Führe den Befehl, der im Befehlsregister steht, aus.

Anwahl der Schnellspeicher

e au

Share and the same of the same

35. Amiles

....

, /u l v 4

....

Wird in der Phase 3 eine Schnellspeicheradresse (80xx; 82xx; 84xx oder 86xx) entschlüsselt, so wird der entsprechende Anwahl-Flip-Flop für das Schnellspeicherregister gesetzt:

FS1' = F G H R SSA T4 S2 P5 P6 FS2' = F G H R SSA T4 S2 P5 P6 FS2' = F G H R SSA T4 S2 P5 P6 FS2' = F G H R SSA T4 S2 P5 P6 FS2' = F G H R SSA T4 S2 P5 P6 SSA = P1 P2 P3 P4

Am Ende der nachfolgenden Phase 4 wird der Anwahl-Flip-Flop wieder zurückgestellt.

 $\frac{FS1'}{FS2'} = F G \underline{H} T3$ $\frac{FS2'}{FS3'} = F G \underline{H} T3$ $\frac{FS3'}{FS4'} = F G \underline{H} T3$

Informationsfluß

17.34

NO.

and the same

Bei der Ausführung von H-, C-, R - oder Y-Befehlen wird die Information in der Phase 4 in das angewählte Schnellspei-cherregister geschrieben.

Gleichzeitig wird die Schreiberlaubnis W*, die das Schreiben in dem Hauptspeicher gestattet, unterdrückt.

$$W^* = W SS$$

Nach Beendigung der Phase 4 eines der genannten Befehle läuft der Inhalt in dem Schnellspeicherregister um und zwar solange, bis er durch einen erneuten Befehl verändert oder gelöscht wird.

$$SS1' = SS1 (W + FS1) + SS2' = SS2 (W + FS2) + SS3' = SS3 (W + FS3) + SS4' = SS4 (W + FS4) + SS4' = SS4 (W + FS4) + SS4' = SS4 (W + FS4) + SS4' = SS4 (W + FS4) + SS4' = SS4 (W + FS4) + SS4' = SS4 (W + FS4) + SS4' = SS4 (W + FS4) + SS4' = SS4 (W + FS4) + SS4' = SS4' = SS4 (W + FS4) + SS4' = S$$

Bei Befehlen, bei denen der Informationsfluß vom Schnellspeicherregister zum Akkumulator gerichtet ist, wird bei dessen Anwahl die Information vom Hauptspeicher unterdrückt.

$$V^* = \underline{SS} V \underline{I} +$$

Indexregister

Das Schnellspeicherregister 1 (Adresse 80xx) kann zusätzlich als Indexregister benutzt werden. Zur Indizierung eines Befehls muß im Befehlswort an dem Platz zwischen der Sektoradresse und dem Spacer-Bit eine 1 stehen. Dieses Indexbit wird durch den Flip-Flop T_{ς} entschlüsselt.

$$U' = T3$$
 $\underline{U}' = U \underline{S2} + T5' = U$
 $\underline{T5}' = T5$

Phasensteuerung

Die Phasensteuerung verläuft bei Benutzung des Indexregisters in den Phasen 1, 3 und 4 wie bei normalem Befehlsablauf.

- <u>Phase l:</u> Suche den Speicherplatz, der im Zählregister angegeben ist.
- Phase 2: Bringe den Inhalt des in Phase l gefundenen Speicherplatzes in das Befehlsregister und addiere zum Adressenteil den Inhalt des Indexregisters. Addiere l zum Zählregister.

Bei der Indizierung eines Befehls wird in der Phase 2 während des Einschreibens in das Befehls-register zur Adresse des Befehls der Inhalt des Schnellspeicherregisters 1 (Indexregister) hinzuaddiert. Für diese Addition enthält die Schnellspeicherkarte eine vollständige Additionslogik mit einem Übertrags-Flip-Flop.

Die Gleichungen für diesen Addierer lauten:

 $\underline{\mathbf{v}}' = \mathbf{S2} \ \mathbf{v} \ \underline{\mathbf{SS1}} \ \underline{\mathbf{v}}$

Zur Identifizierung, daß ein mit einem Index gekennzeichneter Befehl verarbeitet wird, wird der Index-Flip-Flop gesetzt:

$$I' = \underline{F} G V T5$$

$$I' = T3$$

Am Ende der Phase 2 sind alle an der Indizierung beteiligten Flip-Flops wieder zurückgesetzt und der Inhalt der in Phase 1 gefundenen Hauptspeicherstelle steht um den Inhalt des Indexregisters erhöht im Befehlsregister.

- Phase 3: Suche den Speicherplatz des Operanden, dessen Adresse im Befehlsregister angegeben ist. Entschlüssle den Befehl.
- Phase 4: Führe den Befehl aus.

Umbau LGP-21 auf Schnellspeicher

80827

Folgende Leitungen an den Anschlußpunkten des Einschubes B ablöten und verlängern:

Punkt	Signal	Farbe
B-Lö-d7 B-Lö-d3	W	sw/ws rs
B-Lo-d42 B-Lo-d39	<u>v</u> <u>v</u>	ge/rt sw


dann Verdrahtung an der Buchse 1 vom Einschub B an folgenden Punkten (Drähte) auftrennen:


Punkt	Signal
29	P ₃
30	P ₄
47 (17) 46 (16)	A*
46 (16)	A*


dann die verlängerten Leitungen wie folgt anschließen:


Farbe	Signal	Punkt	vorm. Sign
sw/ws	W	30	Pa
rs	W	29	P ₃
ge/rt	v	46 (16)	<u>A</u> *
sw	<u> </u>	47 (17)	

BUBBER TO












Schnellipor







SF! = F G T3 31 32 33 44 P1 P2 P3 P4 P5 P6 Faf be

SF' = F G T3 Q1 Q2 Q3 Q4 P1 P2 P3 P4 P5 P6 Faf be + brc

g1 = F G Q1 Q2 Q3 Q4 T3 Faf be

g2 = R P6

g3 = F Faf

g4 = F G Sib D4

g5 = F G T3 P6 Sib Faf

g6 = F G H T3 St + F G Q1 Q2 3 Q4 T3 R ST

g7 = P1 P2 P3 P4

- End FITE I mont angered to

Eng 97 13/ Papa Park \$2 St' = \$1 87 P5 P6 SF + F G SF Sib Faf+FG (1 22 3 47 A T3 SF Tc + F G H R T3 SF Faf be ($(1 \ (2+...) \ 1...2 \ 23 \ 04 + 01 \ 04 + 01 \ 03)$

 $Sib^1 = g1 g2$

Sib' = g3 + bq

Sls' = g1 g2 g7

Sls' = 63

 $D2^{\dagger} = F G$

 $\underline{\text{D2!}} = \underline{\text{T3}}$ $D_{j!} = T_{j}$

D3' = 52 D4! = 65

D41 - F G T3

 $D5' = g1 \ g2 \ g7 \cdot P5$

D5' = g3

L1' = L1 I3 I4 +P3 D3 S2+A D5

 $L1' = L1 \ \underline{13} \ \underline{14} \ \underline{D5} + F \ \underline{G} \ \underline{T3}$

I3 = P1 D2 D5

14 = P3 D3 S1s + P4 D3 S1s + A D5

F G A Sib D4 +

Gc = $\sqrt{2}$ g6 +

Sa. - F 53 St

Se = <u>F G H</u> S2 <u>S3</u> S1 St

Smi = g5 P1 P2 P3 P4 P5

BL = <u>Sib</u>+

CP1 = CR

CP2 = CP

8.TII. 66 Zell

Datenblatt 📑

(Musatzlogik Modell 81)

80 713 Db1-x(1)

X = 00 01 02 03 04 05 06 07 08

besteht aus 1 Bl. Blatt

ELEKTRONISCHE RECHENANLAGEN Minden (Westf.)

sites Sedence Tag-Mode (STM) wird aktiviert durch [P 5700 und aufgehoben durch P 5900 oder Drücken der Taste Füllen/Löschen

5 🗇 SF! = F G T3 41 42 3 4 P1P2P3P4 P5 P6 Faf be

SF! = F C T3 Q1 <u>C2</u> <u>C3</u> <u>C4</u> P1 P2 P3 <u>P4</u> P5 P6 <u>Faf</u> <u>be</u>

Ist der Flip-Flop SF gesetzt, kann durch eine Reihe von negativen Befehlen und dem + I 6200 (6 Bit links schiften) ein weiterer Flip-Flop (St - Flip-Flop) Gesetzt werden, der bewirkt, daß die Phase 1 auf eine Wortzeit begrenzt wird. Die einzelnen Befehle werden im folgenden noch aufgeführt.

Die durch die Anderung auf dem Rechenwerk veründerte logische Gleichung für Cw! lautet: N = 31

 $Cw' = \dots + Se + Sni + \underline{G} S2 C \underline{brc} \underline{Sa}$

Sa = F S3 StSe = F G II ST S2 53 S1

Ist also der St-Flip-Flop gesetzt worden, wird in Phase 1 während der S2 S3 - Zeit (Zellen - oder Sektor-Zeit) der Inhalt von S1 in C geschrieben. Das ist aber gerade die Sektoradresse der folgenden Zelle, in der dann der nächste Befehl stehen muß. Sa verhindert den normalen C-Umlauf in Phase 1 mührend der Sektorzeit; der Spur-teil (S2 S3) ist durch Se über den normalen Ausdruck wieder freigegeben.

Cw' = + G S2 C brc Sa = + G S2 C brc (F + S3 + St)

Die Phase 2 wird über G' = + Gc und Ende Phase 1 eingeleitet. હc ≖ સ્2 g6

 $\underline{St}^{\bullet} = 56 = \underline{F} \underline{G} \underline{H} \underline{T3} \underline{St} + \dots$ 32 ist über 32' = + F G 01 32a (3+3+3+4+P1+P2+i3+i4+F5+F6) erfüllt, g6 erfolgt hit St Ende Phase 1

Us sei aus drücklich darauf hingewiesen, das STM auch in Minzeloperation durchgestept werden kann. 2 und G werden dann über die normale Logik gesetzt.

 $42' = \dots + \underline{F} \underline{G} \underline{H}$ ba $G^{\dagger} = \dots + G \stackrel{!!}{=} T3 \text{ K Ga} - 2 \text{ be bs}$

Bei gesetztem SF-Plip-Flop (STM aktiviert) wird die Phase 1 durch folgende Befehle auf eine ortzeit begrenzt:

X = 00 01 02 03 04 05 06 07 08 c

16.11. 6 Jesil

urocomp **ELEKTRONISCHE RECHENANLAGEN**

Minden (Westf.)

Funktionsbeschreibung (Zusatzlogik Madell 81) 80 713 Db 3-x(4)

besteht ans 5 Bl. Blatt

a) St' = ... + F G H SF HT3 be Faf (Q1 Q2 + Q1 Q2 Q3 Q4 + Q1 Q3 Q4 + Q1 Q4)also Ende Phase 3 mit SF und - Befehl (RT3)

$$(21 \ 23 + ...)$$
 : -Y, -R, -N, -M - Befehl

Le han cim I want to love defable

Die entsprechenden positiven Befehle lassen den kechner auch bei aktiviertem STM normal (18 %Z) arbeiten.

Der + T-Befehl setzt bei einer 1 im Akku zur T3 - Zeit den St-Flip-Flop. Der + T-Befehl setzt St jedoch Ende Phase 4 zurück.

Damit unterscheidet der + T - Befehl nur Akku ≥ 0 und Akku € wie normal auch, der - T - Befehl dagegen Akku > 0, Akku < 0 und Akku = 0:

ist Akku > 0, wird St gesetzt, der nächste Befehl liegt 4 WZ weiter, ist Akku = 0, wird St nicht gesetzt, der nächste Befehl liegt 18 WZ weiter, ist Akku < 0, wird über 44' = ... + T3 A 41 42 3 der Sprung ausgeführt.

Die folgende Tabelle gibt Aufschluß über alle Möglichkeiten mit ± T-mnBefehl wieder. Dabei liege der T - Befehl in P q.

STM	Sprung- Taste	Befehl	nächster Akku > 0	Befehl in Akku = 0	Akku < 0
SF	Tc Tc	+T	P(q+1) P (q+1)	P (q+1) P (q+1)	m n m n
·	Tc Tc	-T	1: (n+50)** m n	P (q+1) m n	m n m n
SF	Tc Tc	+T	ř (q+1) P (q+1)	P (q+1) P (q+1)	pn nn
	Tc Tc	_gt _T	Г (q+1) п п	P (q+1) m n	m n m n

*) Bei (q+50) > 63 erfolgt kein übertrag im P.

16. 11.66 Zelel

ELEKTRONISCHE RECHENANLAGEN Minden (Westf.)

Funktionsbeschreibung (Zusatzlogik Modell 81) 80 713 Db 3-x(4)

X = 00 01 02 03 04 05 06 07 08 09

besteht aus 5 BL Blatt 2

c)

St' = + g1 g7 P5 P6 SF

- + F G 1 42 43 44 T3 Faf be P1 P2 P3 P4 P5 P6 SF

d.i. + I 6200 (6-3it-4-Bit links schiften)

a)

St' = + F G SF Sib Faf

Wobei Sib! = g1 g2 = F \underline{G} $\underline{\sqrt{1}}$ $\sqrt{2}$ $\underline{\sqrt{3}}$ $\underline{\sqrt{4}}$ RT3 P6 \underline{Faf} be ist. Sib wird also durch alle ungeraden negativen I-Befehle gesetzt. St wird nur dann in Phase 4 gesetzt, wenn mit einen ungeraden negativen I-Befehl keine Eingabe (Faf) verbunden ist.

 $B1 = \underline{Sib} + \dots$

Durch die Anderung auf der Phasensteuerung erweitert sich der Ac1 auf Ausdruck für

Ac 1 = $[FC_{11} (Faf + 1) (2 3 4)(KP4 + KP6)]$ 31 + ...

Ist Sib gesetzt, wird das Ac 1 durch das Bl über diesen normalen Geg unterbunden. Dafür tritt das Ac 1 der Karte Zusatzlogik 1 in Funktion.

Ac1 = g4 13 14 L1 + F G Sib A D4

Multiplikation mit 10

all segments erfolgt durch alle -I (2n+1) 00; (2n+1) ist jede ungerade Spurnummer, die kein engeschlossenes Eingabegerät aufruft mit Ausnahme von -I 6100 und -I 6300.

Sib ist Ende Phase 3 gesetzt worden.

g4 = P 0 Sib D4 ist demit die ganze Phase 4 erfüllt.

D2 ist über D2' = F G eine bitzeit spüter als Anfang Phase 4 gesetzt.

D3 ist Gber D3' - S2 3 Bitzeiten später als Anfang Phase 4 gesetzt.

I 3 = F1 D2 D5 gibt den Akku um 1 Bit verzögert wieder,

I4 - + P3 D3 Sls gibt den Akku um 3 Bit verzögert wieder.

 $Ac1 = 64 \ \underline{13} \ \underline{14} \ \underline{11} + 64 \ \underline{13} \ \underline{14} \ \underline{11} + 64 \ \underline{13} \ \underline{14} \ \underline{11} + \mathbf{g4} \ \underline{13} \ \underline{14} \ \underline{11} + \mathbf{g4}$

addiert I3 und I4 in den Akku, wobei L1 als obertrags-Plip-Flor fungiert über L1' = + L1 I3 I4

16.11.66

Funktionsbeschreibung (Zusatzlogik Hodell 81) 80 713 Db 3-x(4

X = 00 01 02 03 04 05 06 07 08

besteht aus 5 Bl. Blatt

ELEKTRONISCHE RECHENANLAGEN Minden (Westf.)

1 Bit links schiften

Der Befehl -I 6100 setzt Sib und Sls

Sib' = g1 g2 = F G Q1 Q2 Q3 Q4 R T3 P6 Faf be

Sls' = g1 g2 g7 = F G g1 Q2 Q3 Q4 R T3 P1 P2 P3 P4 . P6 Faf be

Wie bei der Multiplikation mit 10 gibt I 3 über P1 den Akku um ein Bit verzögert wieder. In den Akku wird über den Ausdruck

Ac1 = + ε 4 I3 <u>I4 L1</u> geschrieben.

Komplementieren

Der Befehl -I 6300 setzt Sib, Sls und D5

Sib' = g1 g2 = F \underline{G} Q1 Q2 $\underline{Q3}$ \underline{A} R T3 P6 \underline{Faf} be Sls' = g1 g2 g7 = F \underline{G} $\underline{Q1}$ Q2 $\underline{Q3}$ \underline{A} RT3 P1 P2 P3 P4 P6 \underline{Faf} be D5' = g1 g2 g7 P5 = F \underline{G} $\underline{Q1}$ Q2 $\underline{Q3Q4R}$ T3 P1 P2 P3 P4 P5 P6 \underline{Faf} be

In Phase 4 gibt I 4 = + D5 A den Akku über

Ac1 = + g4 13 14 L1 direkt wieder einschl. der ersten 1

Mit der ersten 1 im Akku wird L1 gesetzt

L1' = + A D 5

Sobald L1 gesetzt ist, gibt I 4 = + D5 A den Akku über

Ac1 = + g4 $\underline{13}$ $\underline{14}$ L1 invers wieder.

Eingabe und Binärisieren

Der Befehl -I 0100 (Tally) und - I 0300 (Flexo) setzt Sib. Da bei beiden Befehlen ein Faf = Ff = Ft gebildet wird, bleibt Sio solange gesetzt, bis in Phase 1 wieder Faf erfüllt ist.

 $\underline{\text{Sib}}' = \dots + \underline{\text{Faf}} \; \underline{F} = \dots + \underline{\text{g}} \; \underline{X}'$

16. II-66 Zafel

EUROCOMP G M 6 H ELEKTRONISCHE RECHENANLAGEN

Minden (Westf.)

Funktionsbeschreibung (Zusatzlogik Modell 81)

80 713 Db 3-x(4)

|X = |00|01 |02 |03 |04 |05 |06 |07 |08 |09

bestehtaus 5 BL Blatt4

Bei dieser Art Eingabe werden alle Bit-Kombinationen, die bei P6 eine 1 haben, überlesen:

D4' = g 5 = F G T3 Sib P6 Faf

Hit D4 und Sib läuft der Akku direkt nun über

Ac 1 = + F G Sib D4 Λ

Hine Ausnahme bildet das Hinus-Zeichen:

0001 11 <u>P1 P2 P3 P4 P5 P6</u>

Für den Akku hat das Zeichen keine Bedeutung, doch wird das Überlauf-Bit im Zihler geschrieben:

 $Cw^1 = \dots + Smi$

Sni = 35 12 P3 P4 P5 = F G T3 Sib Faf P1 F2 P3 P4 P5 P6

"Input and binarize" ist praktisch eine Multiplikation mit 10 des Teiles, der schon im Akku steht und eine gleichzeitige Addition der "Einer"-Stelle (der Kobination von P1 bis P4). Für die Multiplikation mit 10 gilt also das oben Beschriebene. Die Addition der "Einer"-Stelle erfolgt während der ersten 3 Bits durch I 4 über

I4 = + P4 <u>S1s</u> <u>D3</u>

Da I4 aber durch D3' = S2 nach den 3. Bit von P4 auf P3 umschaltet (I4 = + P3 <u>Sls</u> D3), wird das Bit, das in F1 gestanden hat (bei 8 od. 9) durch L1 übernommen.

L1' = + P3 <u>D5</u> S2

16. E. 66

EUROCOMP G M 6 H ELEKTRONISCHE RECHENANLAGEN


Minden (Westf.)


80 713 Db 3-x(4)


X = 00 01 02 03 04 05 06 07 08 0


besteht aus 5 Bl. Blatt


Funktionsbeschreibung (Zusatzlogik Modell 61)











Änderungen auf anderen Karten für Verwendung mit Zusatzlogik, Modell 81

1. Phasensteuerung

Löte Widerstand von 15 kOhm zwischen R 138 und R 139 (an Basis Ts 27) Signal Bl

2. Kommandowerk

Entferne R 138 (von Basis Ts 34) Signal S3 with 4 foigt

3. Hechenwerk

- a) Löte Draht von Basis Ts 83 nach Steckerpunkt Se Se liegt gegenüber C und zwischen Tc und Q16
- b) Löte Draht von Basis Ts 74 nach Steckerpunkt Sa with Entire Estates Sa liegt gegenüber P4 und zwischen S1 und To

X = 00 01 02 03 04 05 06 07 08 0 80 713 5k1 - X (4)

3.3.66 Label

ELEKTRONISCHE RECHENANLAGEN
Minden (Westf.)

Änderungen anderer Karten

besteht aus 1 Bl. Blatt 1

Änderungen auf anderen Karten für Verwendung mit Zusatzlogik Modell 81

1. Phasensteuerung (80570)

Löte Widerstand von

15 kOhm zwischen R 138 und R 139 (an Basis Ts 27) Signal Bl

Widerland hinter


2. Kommandowerk 30 >72

Entferne R 138 (von Basis Ts 34) Signal S3

* 1

K138

- 3. <u>mechanwerk</u> (85 571)
 - a) Löte Draht von Basis Ts 83 nach Steckerpunkt Se Se liegt gegenüber C und zwischen Tc und Q46
 - b) Löte Draht von Basis Ts 74 nach Steckerpunkt Sa Sa liegt gegenüber P4 und zwischen S1 und To



X= 00 01 02 03 04 05 06 07 08

NYOCOMD

80 713 5k1-X (4)

3.3.66 Jobel

G M b H
ELEKTRONISCHE RECHENANLAGEN
Minden (Westf.)

Änderungen anderer Karten

besteht aus 1 Bl. Blatt

Zusatzlogik Modell 81

Diese Zusatzlogik erlaubt:

- 1. Schärferes Optimieren und damit höhere Rechengeschwindigkeit für Standardbefehle (bis 32 Befehle pro Umdrehung).
- 2. Erhöhte Ein- und Ausgabe-Geschwindigkeit (Faktor 3).
- 3. Eine Dreiwege-Testverzweigung.

Zu 1.

Die Anordnung der Sektoren und ihre Numerierung auf der Scheibe ist auf der Optimierungsscheibe und in der Programmierungsanleitung für den LGP-21 zu ersehen. Ohne Zusatzlogik wird der nächste Befehl 18 Wortzeiten – bzw. 9 Wortzeiten beim LGP-21 s – später als der vorhergehende ausgeführt. Die Zusatzlogik "Modell 81" ermöglicht es nun, diese normale Befehlsfolge, bei der immer 18 Wortzeiten zwischen zwei Befehlen verstreichen, zu unterbrechen und den nächsten Befehl sofort nach Ausführung des vorhergehenden (meistens 4 Wortzeiten) zu legen. Es leuchtet ein, daß damit eine erhebliche Steigerung der Arbeitsgeschwindigkeit des Rechners möglich ist. Diese Arbeitsweise wird

PARTY SEQUENCE TAG MODE (STM)

genannt. STM wird durch den Befehl <u>P5700</u> aktiviert und durch den Befehl <u>P5900</u> wieder aufgehoben. Alle Befehle, die fortlaufend in STM ausgeführt werden sollen, müssen

- a) negative Befehle und
- b) auf ein und derselben Spur sein (Spur mit 128 Sektoren).

Punkt h) soll der besseren Verständlichkeit halber etwas näher erläutert werden:

Unter einer Spur ist dabei eine Spur mit 128 Sektoren zu verstehen und nicht die bei der Programmierung übliche Aufteilung einer Spur in eine gerade und eine ungerade mit je 64 Sektoren. Die Folgeadresse innerhalb solch einer Spur richtet sich mit Ausnahme der unter 2a) bis 2d) beschriebenen Befehle nach der Operandenadresse, wobei folgendes gilt:

Der nächste Befehl (ausgenommen M und N) muß auf dem geraden (oder ungeraden) Spurteil stehen, wenn die Operandenspur des vorhergehenden Befehls gerade (oder ungerade) ist.

Die Sektoradresse des Speicherplatzes des nächsten Befehls richtet sich immer nach dem Operandensektor des vorhergehenden Befehls. Bei den Befehlen, deren Phase 4 in einer Wortzeit ausgeführt wird ist dies die Zelle, die zwei Wortzeiten später vom Lesekopf gelesen wird. Bei den Befehlen M, N und D wird empfohlen, die Folgeadresse der Tabelle zu entnehmen. Die Operandenadresse selbst ist beliebig, aber natürlich möglichst optimal zu wählen.

Beispiel Steht in der Zelle 5338 der Befehl 800H6024, so wird in STM das Programm in Zelle 5217 fortgesetzt. Bringt man aber nach 5338 den Befehl 800H6124, dann ist die Adresse des nächsten Befehls die Zelle 5317.

Zu beachten ist hierbei folgende Ausnahme: Steht in Zelle 63 des ungeraden Teils einer Spur (128 Sektoren) ein negativer Befehl, so liegt die Folgeadresse nicht mehr auf derselben, sondern auf dem entsprechenden Teil der nächsten Spur.

- Beispiel a) Die Zelle 5963 enthält den Befehl 800I2300. Der nächste Befehl steht nun nicht in 5949, sondern in 6149.
 - b) Ebenso ist die Folgeadresse nicht 5349, sondern <u>5549</u>, wenn in der Zelle 5363 der Befehl 800H3156 gespeichert ist.

Die folgenden Beispiele erklären die SEQUENCE TAG MODE ausführlich. Sie sollten mit einer Optimierungsscheibe nachgeprüft werden.

Normale Betriebsart :

		1000 1001	B1657	}	1/7 Umdrehung
SEQUENCE	TAG	MODE :			
Beispiel	1)	1000	800B1657	7	
		1050	800A1643	Ĵ	1/32 Umdrehung
		1036	800H1629	_	
		1022	800A2615		
		1008	800\$1801		
		1058			

In diesem Beispiel sind alle Operanden in die ersten optimalen Sektoren gelegt worden, wodurch die größtmögliche Geschwindigkeit erreicht wird. Meistens ist es jedoch weder notwendig noch möglich, die Operandenadressen derart scharf zu optimieren; d.h., die Operandenadresse kann frei gewählt werden, ist aber für den Speicherplatz des folgenden Befehls von Bedeutung. In STM muß immer der Speicherplatz des nächsten Befehls zwei Sektoren nach dem Operandensektor eines negativen Befehls folgen. Eine Ausnahme bilden hierbei die negativen I-, P- und Z-Befehle, sowie die Befehle 800M, 800N, 800D und 800T. Falls auch das nicht geht (weil z.B. der gewünschte Sektor in der Spur nicht mehr frei ist), so muß man durch Codierung von positiven Befehlen wieder in normale Betriebsweise zurückkehren oder einen Sprung in eine andere Spur ausführen.

Zusatzlogik Modell 81

Beispiel 2)	2000	800B1640]	
	2033	800A1841	1 Umdrehung
	2034	800н1614 Ј	
	2007	••••	·
Beispiel 3)	2400	в1750 }	
	2401	800A1858 🤇	1/3 Umdrehung
	2451	H1744	
	2452	800A1845	
	2438		

Positive Befehle werden in ihrer Funktion nicht verändert, wenn STM aktiviert ist. Eine Ausnahme bildet hierbei lediglich der Befehl I6200, dessen Folgeadresse, bei Ausführung in STM, 4 Wortzeiten weiter steht, bei Ausführung in der normalen Betriebsart jedoch 18.

Zu 2.

Um die Ein- und Ausgabe-Geschwindigkeit zu erhöhen, liefert Modell 81 folgende Zusatzbefehle:

- Eingabegerät aufruft, mit Ausnahme von 61 und 63.

 c) LEFT SHIFT ONE 80016100
- d) KOMPLEMENTIERE 80016300.
- Zu 2a) Die eingegebenen Zahlen sollen in Tetraden als binär kodierte Dezimalziffern stehen; +, und · können vorhanden sein, haben aber keine Wirkung auf das Resultat. Das Minuszeichen setzt das Überlaufbit an, welches mit einem negativen Z-Befehl getestet werden kann. Das Resultat von INPUT AND BINARIZE steht nach 4 Wortzeiten als ganze Dualzahl bei q = 31 im Akkumulator und muß dann noch um 1 geschiftet werden, bzw. es muß auch noch die Komplementärzahl gebildet werden. Bei INPUT AND BINARIZE dürfen keine Leertasten anstelle von Nullen eingegeben werden.

- Zu 2b) MULTIPLY BY TEN multipliziert den Inhalt des Akkumulators mit 10 ohne Änderung der Skalierung und ohne Überlaufanzeige. Dauer: 4 Wortzeiten in STM.
- Zu 2c) LEFT SHIft ONE schiftet den Inhalt des Akkumulators um 1 Stelle nach links ohne Überlaufanzeige. Dauer: 4 Wortzeiten in STM.
- Zu 2d) KOMPLEMENTIERE bildet das Komplement einer im Akkumulator stehenden Zahl. Dauer: 4 Wortzeiten in STM.

Die Funktion dieser Zusatzbefehle (2a bis d) bleibt auch in der normalen Arbeitsweise erhalten. Die Zelle mit dem nächsten Befehl steht aber dann generell 18 Wortzeiten später.

<u>Zu 3.</u>

Der negative T-Befehl ermöglicht in STM eine Dreiwege-Verzweigung, wenn die Sprungtaste nicht gedrückt ist.

Es gilt folgende Regel:
Bei negativem Akkumulatorinhalt erfolgt ein Sprung zu der angegebenen
Operanden-Adresse (1003 -> 1006, siehe Beispiel 4). Enthält der
Akkumulator ein positives Ergebnis, folgt der nächste auszuführende
Befehl 4 Wortzeiten später (1003 -> 1053). Ist der Inhalt des
Akkumulators gleich Null, steht der nächste Befehl 18 Wortzeiten
weiter, bei normaler Zählweise also in der nächsten Zelle (1003 -> 1004).

Beispiel 4) Gegeben seien 2 Zahlen a und b. Ist ihre Differenz gleich Null, soll STM zurückgesetzt werden und der Rechner soll anhalten. Ist a
b soll das Komplement nach 2015 gespeichert werden. Wenn a>b ist, soll STM aktiv bleiben und das Ergebnis nach 3039 gespeichert werden.

1000	P5700	(STM ein)
1001	B1823	(a)
1002	S1824	(b)
1003	800T1006	
1004	P5900	(a = b) (STM aus)
1005	20000	(HALT)
1006	80016300	(komplementiere $a - b < 0$)
1007	H2015	
1008		
1053	н3039	(a > b)
1054		

Bei gedrückter PST-Taste wird in STM genau wie in normaler Betriebsart unabhängig vom Akkumulatorinhalt ein Sprung zur Operandenadresse des negativen T-Befehls ausgeführt.

Zusatzlogik Modell 81

Negative Befehle in STM

Wie in den Beispielen 1, 2 und 3 bereits veranschaulicht wurde, muß der Speicherplatz des nächsten Befehls zwei Sektoren nach dem Operandensektor eines negativen Befehls folgen.

Das gilt für die Befehle :

800A, 800B, 800S, 800H, 800C, 800Y, 800E und 800R*)

Negative Befehle, die von dieser Regel abweichen, werden im einzelnen wie folgt ausgeführt:

Nach den Befehlen 8001626

800I6200 (4 bit links schiften)
800I6100 (1 bit links schiften)

800I(2n+1)00 (Multiplikation mit 10)

80016300 (Komplementieren)

steht der nächste Befehl 4 Wortzeiten später als der vorhergehende. Enthält beispielsweise die Zelle 1050 den Befehl 800I2300 (Multipliziere mit 10), wird der darauffolgende Befehl aus der Zelle 1036 geholt.

Die Befehle 800I0000, 800I0100, 800I0200, 800I0300 sowie alle negativen Z- und P-Befehle werden auch in STM normal ausgeführt. Beinhaltet die Zelle 1050 einen dieser Befehle, so steht der nächste Befehl in 1051, also 18 Wortzeiten weiter.

68 Wortzeiten später als der Operandensektor steht bei dem 800D-Befehl die Folgeadresse, wenn STM aktiviert ist.

Bei den Befehlen 800M und 800N sind es 67 bzw. 65 Wortzeiten, die zwischen der Operandenadresse und der Zelle mit dem nächsten Befehlliegen.

Beispiel:

0301 800D2418

0236

enthält den nächsten Befehl.

Bei einem 800M2418 in Zelle 0301 wäre der nächste Befehl in Zelle 0343.

Die Folgeadresse auf einen 800N2418 in 0301 wäre die Zelle 0350.

Um das Programmieren im STM zu erleichtern, gibt die beigefügte "Tabelle für die Folgeadressen im STM" für die negativen Befehle in Abhängigkeit von der Operandenadresse der negativen Befehle jeweils die richtige Folgeadresse an.

Der negative T-Befehl wurde bereits unter Punkt 3. ausführlich erklärt.

Anmerkung zu *)

Wird der negative R-Befehl in STM ausgeführt, so steht die Folgeadresse ebenfalls zwei Wortzeiten nach der Operandenadresse des negativen R-Befehls, die Rückkehradresse ist aber mit der in normaler Betriebsart gebildeten identisch.

Beispiel (STM ein):

1000	800R0415	•	
1001		•	
1002 -		0415	ប [1002]
•		•	0 [1002]
•		4	
1008	UO4 00	•	
•			

Tabelle für die Folgeadressen in STM

LGP 21 Zusatzlogik Modell 81

1	2	3	4	5		1	2	3	4	5
0100	0157	0025	0018	0118		0132	0125	0057	0050	01 5 0
101	158	26	19	119		133	126	58	51	151
102	159	27	20	120		134	127	59	52	152
103	160	28	21	121	•	135	128	60	53	153
104	161	29	2 2	122		136	129	61	54	154
105	162	30	23	123		137	130	62	55	155
106	163	31	24	124		138	131	63	56	156
107	100	32	25	125		139	132	000	57	157
108	101	33	26	126		140	133	01	58	158
109	102	34	27	127		141	134	02	59	159
110	103	35	28	128		142	135	03	60	160
111	104	36	29	129		143	136	04	61	161
112	105	37	30	130		144	137	05	62	162
113	106	3 8	31	131		145	138	06	63	163
114	107	39	32	132		146	139	07	000	100
115	108	40	33	133		147	140	80	01	101
116	109	41	34	134		148	141	09	02	102
117	110	42	35	135		149	142	10	03	103
118	111	43	36	136		150	143	11	04	104
119	112	44	37	137		151	144	12	05	105
120	113	45	38	138		152	145	13	06	106
121	114	46	39	139		153	146	14	07	107
122	115	47	40	140		154	147	15	80	108
123	116	48	41	141		155	148	16	09	109
124	117	49	42	142		156	149	17	10	110
125	118	50	43	143		157	150	18	11	111
126	119	51	44	144		158	151	19	12	112
127	120	52	45	145		159	152	20	13	113
128	121	53	46	146		160	153	21	14	114
129	122	54	47	147		161	154	22	15	115
130	123	55	48	148		162	155	23	16	116
131	124	56	49	149		163	156	24	17	117