

دانشکده مهندسی کامپیوتر دانشگاه صنعتی امیرکبیر

# حافظهها

در میکروکنترلرهای AVR

# فهرست مطالب

- معماری AVR دارای حافظههای زیر است:
  - حافظه <mark>برنامه</mark>
  - حافظه داده
- یک حافظه EEPROM برای ذخیره داده

# حافظه برنامه فلش قابل برنامهريزي درون سيستمي


- ATmega16 دارای <mark>حافظه برنامه فِلَش</mark> از نوع قابل برنامهریزی بصورت برنامهریزی سوار بر تراشه <mark>درون سیستمی</mark> است.
- یعنی بدون نیاز به خارج کردن تراشه میکروکنترلر از مدار میتوان برنامه را در حافظه فِلَش قرار داد.
  - حجم این حافظه در ATmega<mark>16</mark> براب<mark>ر ۱۶ کیلو بایت</mark> میباشد.
- چون اکثر دستورالعملهای ATmega16 به تعداد ۱۶ یا ۳۲ بیت عرض دارند، لذا حافظه برنامه فلش به صورت 8K مکان حافظه ۱۶ بیتی است.

## حافظه برنامه فلش قابل برنامهريزي درون سيستمي

• حافظه فلش برنامه به دو قسمت بخش برنامه راهاندازی و بخش برنامه کاربردی تقسیم می شود.

- حافظه برنامه فِلَش را می توان تا ۱۰۰۰۰ بار برنامهریزی نمود.
- برای برنامهریزی حافظه برنامه فِلَش می توان از یک کابل برنامهریزی استفاده نمود.

## حافظه برنامه فلش قابل برنامهريزي درون سيستمي



# حافظه ها در SRAM حافظه داده

Register File	Data Address Space
R0	\$0000
R1	\$0001
R2	\$0002
R29	\$001D
R30	\$001E
R31	\$001F
I/O Registers	
\$00	\$0020
\$01	\$0021
\$02	\$0022
\$3D	\$005D
\$3E	\$005E
\$3F	\$005F
	Internal SRAM

<b>SRAM</b>	• شكل مقابل نشان دهنده سازمان حافظه	
	یکروکنترلر ATmega16 میباشد.	م

- فایل ثبات، حافظه I/O و حافظه داده SRAM داخلی همگی در ۱۱۲۰ مکان پائین حافظه داده قرار دارند.
- اولین ۹۶ محل در حافظه داده فایل ثبات و حافظه I/O را آدرسدهی میکنند.
  - ۱۰۲<mark>۴ مکان بعدی حافظه داده SRAMرا آدرس</mark> دهی می کنند.

فضای حافظه داده و ثباتهای عمومی همه منظوره

\$0061

#### حافظه داده SRAM

• <mark>۵ حالت آدرس دهی</mark> متفاوت برای پوشش حافظه داده موجود است:

۱) حالت مستقيم

۲) حالت <mark>غیرمستقیم با جابجایی</mark>

۳) غ<mark>یرمستقی</mark>م

۴) <mark>غیرمستقیم با پیش افزایش</mark>

۵) غیرمستقیم با پس <mark>کاهش</mark>

#### حافظه داده SRAM


- در فایل ثبات، ثبات های <mark>R26</mark> تا <mark>R31</mark> به عنوان ثباتهای <mark>اشاره گر</mark> برای حالت آدرسدهی غیرمستقیم بکار میروند.
  - حالت آدرسدهی مستقیم تمامی فضای حافظه داده را پوشش میدهد.
- هنگامی که از حالتهای آدرسدهی غیرمستقیم با ثبات با پیش کاهش و پسافزایش اتوماتیک استفاده میکنیم، محتوای ثباتهای آدرس X و Y و Z را میتوان افزایش یا کاهش داد.
- ۳۲ ثبات کاری همه منظوره، ۶۴ <mark>ثبات ۱/۷ و ۱۰۲۴</mark> بایت حافظه داده <mark>داخلی SRAM</mark> در ATmega16 همگی از طریق تمامی این حالتهای آدرس دهی قابل دسترسی هستند.

# مجموعه دستورالعملهای میکروکنترلرهای ۸ بیتی AVR

L D (2)	15.17		5.1 (7)	1	4 (5) (0 (2)	4 (2)(4)
LD <sup>(2)</sup>	Rd, Z	Load Indirect	$Rd \leftarrow (Z)$	None	1 <sup>(5)</sup> /2 <sup>(3)</sup>	1(3)(4)
LD <sup>(2)</sup>	Rd, Z+	Load Indirect and Post-	$Rd \leftarrow (Z)$	None	2 <sup>(3)</sup>	1(3)(4)
		Increment	Z← Z+1			
LD <sup>(2)</sup>	Rd, -Z	Load Indirect and Pre-	Z← Z-1	None	$2^{(3)}/3^{(5)}$	2(3)(4)
		Decrement	$Rd \leftarrow (Z)$			
LDD <sup>(1)</sup>	Rd, Z+q	Load Indirect with	$Rd \leftarrow (Z + q)$	None	<b>2</b> <sup>(3)</sup>	2(3)(4)
		Displacement				
STS <sup>(1)</sup>	k, Rr	Store Direct to Data Space	$(k) \leftarrow Rd$	None	1 <sup>(5)</sup> /2 <sup>(3)</sup>	2 <sup>(3)</sup>
ST <sup>(2)</sup>	X, Rr	Store Indirect	(X) ← Rr	None	1(5)/2(3)	1 <sup>(3)</sup>
	·		, ,			
ST <sup>(2)</sup>	X+, Rr	Store Indirect and Post-	(X) ← Rr	None	1 <sup>(5)</sup> /2 <sup>(3)</sup>	1 <sup>(3)</sup>
		Increment	X ← X+1			
ST <sup>(2)</sup>	-X, Rr	Store Indirect and Pre-	X ← X-1	None	<b>2</b> <sup>(3)</sup>	2(3)
		Decrement	$(X) \leftarrow Rr$			
ST <sup>(2)</sup>	Y, Rr	Store Indirect	(Y) ← Rr	None	1 <sup>(5)</sup> /2 <sup>(3)</sup>	1 <sup>(3)</sup>
			, ,			
ST <sup>(2)</sup>	Y+, Rr	Store Indirect and Post-	(Y) ← Rr	None	$1^{(5)}/2^{(3)}$	1 <sup>(3)</sup>
		Increment	Y ← Y+1			
ST <sup>(2)</sup>	-Y, Rr	Store Indirect and Pre-	Y ← Y-1	None	<b>2</b> <sup>(3)</sup>	2(3)
		Decrement	$(Y) \leftarrow Rr$			
STD <sup>(1)</sup>	Y+q, Rr	Store Indirect with	(Y + q) ← Rr	None	2(3)	2(3)
		Displacement	,			
ST <sup>(2)</sup>	Z, Rr	Store Indirec	(Z) ← Rr	None	1(5)/2(3)	1 <sup>(3)</sup>

#### حافظه داده SRAM





زمانبندی مربوط به نحوه دسترسی به حافظه SRAM

# حافظه ها در EEPROM

• میکروکنترلر ATmega16 شامل <mark>۵۱۲ بایت</mark> حافظه داده از نوع EEPROM است که بصورت یک فضای داده جداگانه سازماندهی شده است که در آن بایت های مجزا را میتوان نوشت یا خواند.

• حافظه EEPROM دارای امکان نوشتن و پاک کردن به تعداد <mark>۲۰۰۰۰</mark> بار میباشد.

#### حافظه داده EEPROM

### دسترسی خواندن و نوشتن به EEPROM

.

- اگر کد کاربر شامل دستورالعملهایی باشد که این دستورالعملها در EEPROM مینویسند، چندین اقدام احتیاطی باید مورد توجه قرار گیرد.
- در زمانی که منبع تغذیه شدیدا فیلتر نشده باشد، احتمال دارد که ولتاژ تغذیه VCC با روشن و خاموش شدن تغذیه به آرامی بالا و پائین برود.
- این نکته باعث میشود که برای لحظاتی میکروکنترلر در ولتاژی کمتر از حداقل ولتاژ تعریف شده برای سیگنال ساعت کار کند.

#### حافظه داده EEPROM

### دسترسی خواندن و نوشتن به EEPROM

• برای جلوگیری از نوشتن ناخواسته اطلاعات در EEPROM در اثر اختلالات ناشی از تغذیه، یک فرآیند خاص برای نوشتن باید دنبال شود.

• هنگامی که EEPROM خوانده می شود، برای مدت ۴ پالس ساعت و هنگامی که در EEPROM نوشته میشود، برای مدت ۲ پالس ساعت قبل از اجرای دستورالعمل بعدی CPU در حالت ایست قرار می گیرد.

زمان لازم برای نوستن یک بایت در EEPKOM در جدول زیر ارائه شده است:

Symbol	Number of Calibrated RC Oscillator Cycles <sup>(1)</sup>	Typ Programming Time
EEPROM write (from CPU)	8448	8.5 ms

#### حافظه داده EEPROM

ثباتهای مورد نیاز برای کار با EEPROM:

- 1) ثبات <mark>آدرس EEPROM</mark> شامل دو بخش EEARL و EEARH
  - 2) ثبات داده EEPROM: ثبات (2
  - 3) ثبات كنترل EECR EEPROM:

# ۱) ثبات آدرس EEPROM شامل دو بخش EEARL و EEARH

Bit	15	14	13	12	11	10	9	8	
	-	-	-	-	-	-	-	EEAR8	EEARH
	EEAR7	EEAR6	EEAR5	EEAR4	EEAR3	EEAR2	EEAR1	EEAR0	EEARL
	7	6	5	4	3	2	1	0	
Read/Write	R	R	R	R	R	R	R	R/W	
	R/W								
Initial Value	0	0	0	0	0	0	0	X	
	X	X	X	X	X	X	X	X	

۲) ثبات داده EEDR :EEPROM)

Bit	7	6	5	4	3	2	1	0	_
	MSB							LSB	EEDR
Read/Write	R/W								
Initial Value	0	0	0	0	0	0	0	0	

• در عملیات نوشتن در EEPROM، ثبات EEDR حاوی مقدار دادهای که باید در نوشته نوشته شود می باشد.

• در این حالت، ثبات EEAR مشخص کننده آدرس مکان مورد نظر در حافظه EEPROM است.

• در عملیات خواندن از EEPROM، ثبات EEDR حاوی مقدار داده خوانده شده از EEPROM می باشد.

• در این حالت، ثبات EEAR مشخص کننده آدرس مکان مورد نظر در حافظه EEPROM است.

# ۳) ثبات کنترل EECR :EEPROM

Bit	7	6	5	4	3	2	1	0	_
	-	-	-	-	EERIE	EEMWE	EEWE	EERE	EECR
Read/Write	R	R	R	R	R/W	R/W	R/W	R/W	'
Initial Value	0	0	0	0	0	0	X	0	

## بیت ۲ بنام EEPROM: بیت راهبر نوشتن در EEPROM:

• این بیت، تعیین می کند که یک کردن بیت EEWE موجب نوشته شدن در علی گردد.

هنگامی که EEMWE قبلا 0 و هم اکنون آنرا یک کنیم، یک کردن EEWE در  $^*$  پالس ساعت، موجب نوشته شدن داده در آدرس انتخاب شده میشود.

• هنگامی که بیت EEMWE توسط نرمافزار یک شده باشد، <mark>سختافزار بعد از ۴ پالس</mark> ساعت آنرا صفر میکند

## بیت ۱ بنام <mark>EEWE:</mark> بیت فعال ساز نوشتن در EEPROM

• سیگنال فعالساز نوشتن در EEPROM یعنی سیگنال EEWE، <mark>نقش استروب برای نوشتن در EEPROM</mark> را برعهده دارد.

• هنگامی که داده و آدرس بدرستی مشخص شوند، بیت EEWE باید یک شود تا مقداری در EEPROM نوشته شود.

• بیت EEMWE باید قبل از یک کردن EEWE مقدارش یک شود، در غیر اینصورت مقداری در EEPROM نوشته نمی شود.

هنگام <mark>نوشتن در EEPROM</mark>٬ روال زیر باید دنبال شود (رعایت ترتیب مراحل ۳ و ۴ ضروری نیست):

- ۱) منتظ شوید تا بیت EEWE صفر شود
- ۲) منتظر شوید تا بیت SPMEN در SPMCR صفر شود
  - ۳) آدرس جدید EEPROM را در EEAR بنویسید
    - ۴) داده جدید EEPROM را در EEPROM بنویسید
- EECR و مقدار 1 منطقی را در بیت EEMWE و مقدار 0 را در بیت EEWE بنویسید
  - ۶) در ۴ چرخه ساعت بعد از یک کردن EEMWE، بیت EEWE را یک کنید.

Store Program Memory Control Register (SPMCR)

- در طی زمان نوشتن CPU در حافظه فلش، نمیتوان EEPROM را برنامهریزی نمود.
- نرمافزار باید قبل از پایه گذاری یک عمل نوشتن جدید در EEPROM، بررسی کند که برنامهریزی فلش کامل شده است.
- مرحله ۲ زمانی موضوعیت دارد که که نرمافزار شامل Boot loaderی است که این امکان را برای CPU فراهم میسازد که فلش را برنامهریزی کند، در غیر اینصورت مرحله ۲ میتواند حذف شود.
  - هنگامی که زمان دسترسی برای نوشتن سپری شده باشد، بیت EEWE توسط سختافزار صفر میشود.
    - نرمافزار کاربر می تواند این بیت را سرکشی کند و نوشتن بایت بعدی را بعد از صفر شدن آن انجام دهد.
- هنگامی که بیت EEWE یک شده باشد، CPU برای مدت ۴ چرخه ساعت قبل از اجرای دستورالعمل بعدی دچار ایست میشود.

## برنامه نوشتن در EEPROM

```
Assembly Code Example
EEPROM write:
; Wait for completion of previous write
sbic EECR, EEWE
rimp EEPROM write
; Set up address (r18:r17) in address register
out EEARH, r18
out EEARL, r17
; Write data (r16) to data register
out EEDR, r16
; Write logical one to EEMWE
sbi EECR, EEMWE
; Start eeprom write by setting EEWE
sbi EECR, EEWE
ret
```

```
C Code Example
void EEPROM write(unsigned int uiAddress,
unsigned char ucData)
/* Wait for completion of previous write */
while(EECR & (1<<EEWE))
/* Set up address and data registers */
EEAR = uiAddress;
EEDR = ucData;
/* Write logical one to EEMWE */
EECR = (1 \le EMWE);
/* Start eeprom write by setting EEWE */
EECR = (1 \le EEWE);
```

بیت ۳ بنام EEPROM: بیت فعال ساز آماده بودن EEPROM برای خواندن

یک کردن بیت EERIE موجب فعال سازی وقفه خواندن از EEPROM و نوشتن مقدار آنرا غیرفعال مینماید.

## بيت ٠ بنام EERE: بيت فعال ساز خواندن EEPROM

- بیت EERE سیگنال استروب (فعالساز) خواندن از EEPROM است.
- هنگامی که آدرس صحیح در ثبات EEAR مشخص شود، بیت EERE باید برای انجام عمل خواندن از EEPROM یک شود.
- <mark>دسترسی برای خواندن EEPROM، به اندازه یک دستورالعمل بطول میانجامد </mark>و داده مورد تقاضا بلافاصله فراهم خواهد شد.

- هنگامی که EEPROM خوانده میشود، CPU قبل از اجرای دستورالعمل بعدی به مدت ۴ پالس ساعت halt میشود.
  - کاربر باید بیت EEWE را قبل از شروع عملیات خواندن سرکشی و آنرا صفر کند.
- اگر یک عملیات نوشتن در حال انجام باشد، هیچ یک از عملیات خواندن EEPROM و تغییر ثبات EEAR امکان پذیر نیست.
  - نوسانساز کالیبره شده برای تنظیم زمان دسترسیها به کار میرود

# برنامه خواندن از حافظه EEPROM

```
Assembly Code Example
EEPROM read:
; Wait for completion of previous write
sbic EECR, EEWE
rjmp EEPROM read
; Set up address (r18:r17) in address
register
out EEARH, r18
out EEARL, r17
; Start eeprom read by writing EERE
sbi EECR, EERE
; Read data from data register
in r16, EEDR
ret
```

```
C Code Example
unsigned char EEPROM read(unsigned
int uiAddress)
/* Wait for completion of previous write
while(EECR & (1<<EEWE))
/* Set up address register */
EEAR = uiAddress;
/* Start eeprom read by writing EERE */
EECR = (1 \le EERE);
/* Return data from data register */
return EEDR;
```

## حافظه ورودی /خروجی I/O

• ثبات های I/O در فاصله آدرس فضای حافظه I/O شامل <mark>۶۴ بایت آدرس</mark> میشود که برای عملیاتهای ورودی-خروجی، SPI، عملیاتهای ورودی-خروجی، SPI، نمانسنج، شمارنده، مبدل آنالوگ به رقمی و مانند آن) استفاده می شود.

• حافظه I/O به دو روش می تواند مورد دسترسی قرار گیرد: SRAM : به عنوان SRAM، محدوده آدرسها از 20\$ شروع و تا 5F\$ ادامه می یابد ثبات های I/O : به عنوان ثبات I/O، آدرسها در محدوده 00\$ تا 3F\$ قرار می گیرند.

# حافظه ورودی اخروجی I/O

Register File	Data Address Space
R0	\$0000
R1	\$0001
R2	\$0002
R29	\$001D
R30	\$001E
R31	\$001F
I/O Registers	
\$00	\$0020
\$01	\$0021
\$02	\$0022
\$3D	\$005D
\$3E	\$005E
\$3F	\$005F
	Internal SRAM
	\$0060
	\$0061
	\$045E
	\$045F

## حافظه ورودی اخروجی I/O

- حافظه I/O می تواند مستقیما یا به عنوان محلهایی از فضای داده که در ادامه مجموعه ثباتهای عمومی همه منظوره قرار می گیرند و شامل آدرسهای 20\$ تا 5F می شوند، آدرسدهی شود.
  - تمامی ورودی/خروجی های ATmegal6 در فضای I/O قرار دارند.
  - مکان های I/O توسط دستورالعمل های <mark>IN</mark> و <mark>OUT</mark> قابل دسترسی هستند.
  - <mark>این دستورالعملها داده را بین فضای I/O</mark> و ۳۲ ثبات عمومی کاری انتقال میدهند.

## حافظه ورودی اخروجی I/O

• ثبات های I/O موجود در آدرس های <mark>900 تا \$1F</mark> توسط دستورالعمل های <mark>SBI</mark> و CBI مستقیما بصورت بیتی قابل دسترسی هستند.

هنگامی که دستورات خاص I/O یعنی IN و OUT استفاده شوند، باید آدرس های I/O موجود در محدوده 00 تا 3F استفاده شوند.

SBI	A, b	Set Bit in I/O Register	I/O(A, b) ← 1
СВІ	A, b	Clear Bit in I/O Register	I/O(A, b) ← 0

• در این ثبات ها، مقدار بیت ها بطور جداگانه می توانند توسط دستورالعمل های <mark>SBIS</mark> و <mark>SBIC</mark> بررسی شوند.

SBIC	A, b	Skip if Bit in I/O Register Cleared	if $(I/O(A,b) = 0) PC \leftarrow PC + 2 \text{ or } 3$
SBIS	A, b	Skip if Bit in I/O Register Set	If $(I/O(A,b) = 1) PC \leftarrow PC + 2 \text{ or } 3$

• لیکن اگر ثباتهای I/O به عنوان <mark>فضای داده </mark>استفاده شوند، باید مقدار <mark>20</mark>\$ را به محدوده <mark>آدرسهای 900 تا 3F\$ اضافه</mark> و از دستورالعمل های LD و ST استفاده نمود.