فصل چها<mark>رم</mark> روش های پایه ی ورودی *اخ*روجی

مقدمه

پورتهای I/O مسیری برای عبور دادههای مبادله شده بین ریزپردازنده و دستگاههای جانبی است.

موازی: ساده ترین راه استفاده از پورت موازی است. در این روش تمامی بیتهایی که یک کلمه را تشکیل میدهند، با هم وارد یا خارج میشوند.

روشهای I/O

سریال: بیتهای داده همگی در یک خط قرار می گیرند و یکی یکی از آن خط منتقل می شوند. طبیعتا روش سریال کندتر از موازی است.

مزایای استفاده از روش سریال:

ساختن یک کانال دو طرفه ی همگام (فرستادن و دریافت داده همگام انجام پذیر است) با استفاده از ۳ سیم هادی امکان پذیر است که یکی برای فرستادن، دیگری برای دریافت و سومی هم برای مشترک کردن زمین بین فرستنده و گیرنده است.

بیتهای سریال را میتوان با استفاده از مودم به سیگنال آنالوگ تبدیل کرد و از طریق خطوط تلفن منتقل کرد. مودم گیرنده سیگنال صوتی را مجددا به $\mathbf{0}$ و $\mathbf{1}$ تبدیل میکند. بدین ترتیب کامپیوتر میتواند با سیستمی در فاصله ی چند هزار کیلومتری ارتباط برقرار کند.

I/O موازى

- سختافزار لازم برای پورت I/O موازی شبیه مدار واسط RAM و RAM است.
- زمانیکه CPU یک دستور خروجی را اجرا می کند (سیکل نوشتن I/O)، پورت باید داده موجود بر باس را ذخیره کند.
- به طور مشابه وقتی دستور ورودی اجرا می شود (سیکل خواندن I/O) پورت باید داده را بر خطوط باس داده وارد کند.
 - پورتهای I/O آدرسهای ویژه خود را دارند.

I/O موازى

۸۰۸۸ و ۸۰۸۶ فقط دو دستور برای ورود و خروج داده دارد.

- سمارهی پورت , $IN \ AX$ ": برای خواندن از پورت \checkmark
- یورت OUT " پورت, AL " \checkmark

برای هر کدام دو قالب مستقیم و غیرمستقیم وجود دارد.

- در قالب مستقیم شماره ی پورت در دستور ذکر می شود و لذا می تواند ۲۵۶ پورت را آدرس دهی کند.
- در قالب غیرمستقیم رجیستر DX آدرس پورت را نگهمی دارد و بنابراین می تواند ۶۵۵۳۶ پورت را آدرس دهی کند.

١/٥ موازي (ادامه)

باس كنترل


نوع	دستورالعمل	باس آدرس	باس داده	مد حداقل	مد حداکثر
مستقيم	IN AL (or AX), پورت	آدرس پورت = A0-A7 A8-A19=0	بایت زوج=D0-D7 بایت فرد=D8-D15 کلمه زوج=D0-D15	M/ <u>IO</u> =0 <u>RD</u> =0	ĪORC
	OUT پورت, AL(or AX)	آدرس پورت = A0-A7 A8-A19=0	بایت زوج=D0-D7 بایت فرد=D8-D15 کلمه زوج=D0-D15	M / IO =0 WR =0	TOWC=0 AIOWC=0
غير مستقيم	IN AL (or AX), DX	آدرس پورت = A0-A15 A16-A19=0	مانند بالا	مانند بالا	مانند بالا
	OUT DX, AL (or AX)	آدرس پورت = A0-A15 A16-A19=0	مانند بالا	مانند بالا	مانند بالا

میشوند: A0 و مورت زیر کدگذاری میشوند:

BHE A0					
0	0	دسترسی کلمهای			
1	0	دسترسی به بایتهای زوج			
0	1	دسترسی به بایتهای فرد			
1	1	بی تاثیر			



زمانبندی ۱/۵ در سیکل خواندن (مد مینیمم)




TAVDV: Address Access Time TCLCL: Clock cycle periode TCLAV: Address Valid Delay TDVCL: Data Setup Time

TRLDV: Read Access Time TCLRL:RD Active Delay



زمانبندی ۱/۵ در سیکل نوشتن (مد مینیمم)



DT/R=V_{OH}
S
TWLWH=2TCLCL-60ns=2×200ns-60ns=340ns (8086)
6 7
TDVWH=2TCLCL-TCLDVmax+TCVCTXmin=2×200ns-110ns+10ns=300ns (8086)
TWHDX=TQLCH-30ns=118ns-30ns=88ns (8086)


TCLCL: Clock cycle periode TCLDV: Data Valid Delay

TCVCT: Control Active Dealy 1

TCLCH:Clock Low Time
TWHDX: Data Hold Time After Write



شکل زیر یک مدار شامل دو پورت ورودی را نشان می دهد:





طراحی پورت ورودی موازی

- برای شبیه سازی داده ی ورودی، از ۱۶ سوئیچ استفاده می شود. IC1 و IC2 آدرس پورت (مستقیم) قرار گرفته بر AB0 تا AB7 را دیکود می کنند. خروجی IC2 سیگنال انتخاب پورت است.
- تراشهی IC3a سیگنالهای IC3a سیگنالهای $\overline{SEL\ 30-31H}$ و \overline{IORB} را با هم ترکیب می کند تا پالس انتخاب دستگاه (DSP)
- چنین نامگذاری به این دلیل است که این سیگنال تنها برای دستورات ورودی که پورت 30H یا 31H را انتخاب میکنند فعال میشود.
- دستگاههای ورودی به آدرسهای فرد و زوج تقسیمبندی میشوند. داده ی پورتهای زوج از مسیر D0-D7 و پورتهای فرد از مسیر D8-D15 انتقال می یابد.
- \overline{BHEB} و A0 با $\overline{IN 30 31H}$ تركيب مى شوند تا پالس انتخاب دستگاه فرد يا زوج را به طور مجزا توليد كنند.
- این سیگنالها نهایتا به ورودی فعالساز بافرهای سه حالته وصل میشوند و موجب قرار گرفتن داده بر خطوط باس می گردند.
- DSP: Device Select Pulse


مثال: زیربرنامه ای بنویسید که بازبودن حداقل یکی از سوئیچهای ۲، ۳، ۱۱ و ۱۳ را بررسی کند. اگر حداقل یکی از سوئیچها باز بود، با $\mathbf{CF}=1$ را برگرداند و اگر هیچ یک از کلیدها باز نبود $\mathbf{CF}=0$ شود.

حل: بازبودن سوئیچ، آن را در سطح منطقی 1 قرار می دهد.

باید در برنامه $oldsymbol{1}$ بودن بیتهای خواسته شده را بررسی کنیم.

این کار با دستور TEST AX, 280CH انجام می شود که در صورت 1 بودن یکی از بیت های خواسته شده، نتیجه ی غیر صفری برمی گرداند.

عبارت PUBLIC PROC1 اجازه می دهد که این زیربرنامه به برنامههای دیگر پیوند یابد.



This function test if bits 2,3,11or 13 of 16-bit data port are high or not.: INPUT: status information from IPORT

OUTPUT: CF=1 if condition occurred, else CF=0

;DESTROYS: AX, flags

PUBLIC PROC1 ;comment

IPORT EQU 30H ;input port = 0030H

0000 CODE SEGMENT BYTE PUBLIC

ASSUME CS:CODE

0000 PROC1 PROC NEAR

0000 F8 CLC ;Be sure CF=0

0001 E5 30 IN AX, IPORT ;Sample data

0003 A9 280C TEST AX, 0010100000001100B ;Test

input data

0006 74 01 JZ DONE ;No bits high


0008 F9 STC ;At least one bit high

0009 C3 DONE: RET

000A PROC1 ENDP

000A CODE ENDS

END



ریزپردازنده ۱

محمد مهدی همایون پور

پورت ورودی ۱۶ بیتی با هریک از دستورات زیر کار میکند:

IN AL, 30H ; SW0-SW7 \rightarrow AL

IN AL, 31H ; SW8-SW15 \rightarrow AL

IN AX, 30H ; SW0-SW15 \rightarrow AX

IN AL, DX ; If DX=XX30H then SW0-SW7 \rightarrow AL

; If DX=XX31H then SW8-SW15 \rightarrow AL

IN AX, DX; If DX=XX30H then SW0-SW15 \rightarrow AX

به یاد داشته باشید که در دستور اول و دوم، مقصد همواره AL است. اگرچه داده ی ورودی از طریق هریک از پورتهای DB0-DB7 یا DB8-DB15 ممکن است منتقل شود، واحد BIU به طور خودکار خط داده ی مناسب را انتخاب می کند.

• برای دستورات دسترسی غیرمستقیم به حافظه که رجیستر DX را به کار میبرند، آدرس N بیتی است. در این حالت در مدار شکل N بخشی از آدرس را دیکود می کند و لذا هـر آدرسـی کـه بـه N یـا N ختم شود، این پورت را فعال می کند.

- دستور IN AX, 31H (یا IN AX, DX به فرض IN AX, DX)، یک کلمه را از پورتی با آدرس فرد و پورت با آدرس بعدی یعنی 32H میخواند. این کار همانند خواندن یک کلمه از حافظه در آدرس فرد است.
 - تاوان این کار اضافه شدن یک سیکل باس (چهار حالت ${f T}$) است.

ا بنابراین مناسبتر است که پورتهای ۱۶ بیتی در آدرسهای زوج نگاشته شوند.

مثال ۱: بررسی کنید که آیا پورت ورودی نشان داده شده در شکل ۱، زمانبندی TAVDV و TRLDV برای مـد حداقل ۸۰۸۶ با کلاک 5MHz را برآورده میسازد. پیکربندی کاملا بافر شده را فرض کنید.

حل: TAVDV مقدار تاخیری است که از لحظه ی خارج شدن آدرس معتبر از سمت CPU تا زمان رسیدن داده از پورت ورودی به دست CPU، اتفاق میافتد. در این مورد تاخیر ناشی ازبافرها و گیتهایی است که آدرس را دیکود میکنند.


 $T=t_{buf}+t_{IC1}+t_{IC2}+t_{IC3a}+t_{IC3b-c}=(120+15+20+22+22) ns=199 ns$ چون مقدار بالا برای ریزپردازنده ۸۰۸۶ از 460 ns کمتر است پس قابل قبول است.

ته در تاخیر ایجاد شده از قرار گرفتن \overline{RD} در سطح پایین تا معتبر شدن داده در CPU است. چون TRLDV مقدار تاخیر ایجاد شده از قرار گرفته است، فقط تاخیرهای زیر باید در نظر گرفته شوند:

$$T = t_{buf} + t_{IC3a} + t_{IC3b-c} = (130 + 22 + 22)ns = 174ns$$

بر طبق مشخصات، حداكثر مقدار بالا 205ns است.

زمانبندی ۱/۵ در سیکل خواندن (مد مینیمم)




ریزپردازنده ۱ محمد مهدی همایون پور

طراحی پورت خروجی موازی

• سختافزار مورد نیاز برای طراحی پورت خروجی، مشابه پورت ورودی است به جز اینکه سیگنال **Device Select Pulse (DSP)** به جای فرمان دادن به بافرهای سه حالته، به یک لیچ فرمان می دهد.

- وجود لچ به این دلیل است که داده مدت زمان کوتاهی در خروجی CPU قرار می گیرد.
 - شکل ۲، مداری برای فراهم کردن ۱۶ سیگنال انتخاب مجزا را فراهم می کند.
- الدرسهای فرد را ایجاد می کند. IC4 و \overline{BHEB} به گونهای سیم کشی شدهاند که \overline{BHEB} سیگنال انتخاب آدرسهای زوج و \overline{BHEB} به گونهای سیم کند.



- در این مورد خاص $\overline{\text{SEL 9}}$ با $\overline{\text{IOWB}}$ در $\overline{\text{SEL 9}}$ ترکیب میشود و سیگنال $\overline{\text{OUT9}}$ را تولید می کنند.
- لبهی بالا روندهی این سیگنال (و در واقع IOWB) باعث می شود که 74LS374 دادهی موجود بر پورت DB8-DB15 را لچ کند.
- دو دستور OUT DX, AL و OUT 9, AL اگر DX=XX09 باشد از این مدار پورت خروجی استفاده می کنند.

مثال: برنامهای بنویسید که در شکل ۱ بررسی کند آیا هیچ کدام از سوئیچهای 2، 3، 11 یا 13 باز هستند. اگر شرایط برقرار بود، 00 را در این پورت خروجی بنویسد. برنامه باید به طور نامحدودی تکرار شود.

حل:

می توان از زیربرنامه **PROC1** نوشته شده در مثال قبل برای خواندن داده از پورت ورودی استفاده کرد.

بسته به شرایط \mathbf{CF} ، مقادیر $\mathbf{00}$ یا \mathbf{FF} در پورت خروجی نوشته می شود. برنامه ی مربوطه در زیر آمده است.

در این برنامه PROC1 به عنوان یک روال خارجی اعلان شده است و لذا بدون نیاز به نوشتن دوبـارهی آن، بـه برنامه پیوند مییابد.

;This program calls the routine in PROC1.

;If switches 2,3,11,13 are open FFH is output else 00.

EXTRN PROC1: NEAR

OPORT EQU 09 ;output port = 0009H

0000 CODE SEGMENT

ASSUME CS: CODE

0000 B3FF START: MOV BL, 0FFH ;Open switches code

0002 E8 0000 E CALL PROC1 ;Test switches

0005 72 02 JC SET ;Condition met

0007 B3 00 MOV BL, 0 ;Condition not met

0009 8A C3 SET: MOV AL, BL ;Output code

000B E6 09 OUT OPORT, AL ;to OPORT

000D EB F1 JMP START ;Monitor continuously

000F CODE ENDS

END START

ریزپردازنده ۱ حمد مهدی همایون پور


 $t_{hold} = 0 ns$ به صورت 74 LS 374 به کار رفته در شکل ۲، پارامترهای زمانبندی به صورت

و $t_{setup} = 20ns$ کاملابافر شده با مد حـداقل و $t_{setup} = 20ns$ کلاک 5MHz ارضاء می شود.


حل: 8086 داده را TDVWH نانوثانیه قبل از لبه ی بالا رونده ی $\overline{\rm IOW}$ خارج می کند. داده به خاطر بافرهای باس داده، ۶۰ نانوثانیه تاخیر می یابد. به هرحال لبه پشتی $\overline{\rm IOW}$ نیز به همان مقدار تاخیر به اضافه ی $\overline{\rm IC5}$ تاخیر می یابد. در بدترین حالت لازم است که

شرط نامساوی زیر برقرار باشد:


 $t_{su} \leq ext{TDVH}_{\min} - t_{DBbufmax} + t_{CBbufmin} + t_{IC5min}$ در این رابطه t_{DBbuf} بیانگر تاخیر باس داده و t_{CBbuf} تاخیر بافر باس کنترل برای



زمانبندی در سیکل نوشتن در ۱/۵در مود مینیمم



DT/R=V_{OH}
s
TWLWH = 2TCLCL-60ns = 2×200ns-60ns = 340ns (8086)
6 7
TDVWH = 2TCLCL-TCLDVmax + TCVCTXmin = 2×200ns-110ns + 10ns = 300ns (8086)
TWHDX = TCLCH-30ns = 118ns-30ns = 88ns (8086)



با در نظر گرفتن مقدار 0 برای تاخیرهای $t_{CBbufmin}$ و $t_{IC5\,min}$ خواهیم داشت:

$$t_{su} \le 300 - 60 + 0 = 240ns$$

و لذا شرایط خواسته شده به راحتی تحقق می یابد.

با مراجعه مجدد به تصویر، داده به مدت TWHDX نانوثانیه بعد از آنکه \overline{IOW} به وضعیت high برگشت، بر خطوط باس نگه داشته می شود. در این مورد و در بدترین حالت داریم:

 $TWHDX_{min} = 88$

 $t_{DBbufmin} = 30$, $t_{CBbufmax} = 22$, $t_{IC5 max} = 0$

 $t_h \leq \text{TWHDX}_{\min} - t_{CBbufmax} - t_{IC5max} + t_{DBbufmin}$

$$t_h \le 88 - 30 - 22 + 0$$

ریزپردازنده ۱ محمد مهدی همایون پور


 $t_h \leq 36$ ns

کاربردهای پالس انتخاب کنندهی دستگاه

معمولا پالس انتخاب کننده ی دستگاه (DSP: Device Select Pulse) برای فعال کردن یک لچ یا مجموعه ای از گیتهای سه حالته به کار می رود. به هرحال گاهی نیز پالس به تنهایی مورد نیاز است.

در شکل زیر (شکل ۳)، دو سیگنال $\frac{DSP}{D}$ بنامهای $\frac{\overline{OUT}}{\overline{OUT}}$ و $\frac{\overline{IN}}{\overline{OUT}}$ که دو خروجی در شکل ۲ هستند، برای کنترل یک رله مکانیکی بکار گرفته شده است.

دستور IN AL,0 فلیپفلاپ را ریست می کند و ترانزیستور روشن می شود. جریان در رله برقرار می شـود و اتصـال (NO: Normally Open) برقرار می گردد. با این اتصال می توان هر وسیله ی الکتریکی را کنترل کرد.



ریزپردازنده ۱

م<mark>ح</mark>مد مهدی همایون پور

کاربردهای پالس انتخاب کنندهی دستگاه (ادامه)

- تراشهی **74LS05** یک **NOT** کلکتور باز است. خروجی آن را با یک مقاومت میتوان به **+5v** وصل کرد و بیس ترانزیستور را از طریق این مقاومت راهاندازی کرد.
- وجود ترانزیستور از آن جهت لازم است که جریان راهاندازی رله بیش از آن است که تراشه ی 74LS05 بتواند آنرا تامین کند.
 - از دیگر کاربردهای سیگنالهای DSP، تولید پالس با عرض دلخواه است.
- در مدار شکل π ، دادهای که در \mathbf{AL} قرار می گیرد در هنگام اجرای دستور خروجی، مهم نیست. یا اگر دستور ورودی به کار رود، محتوای \mathbf{AL} بعد از اجرای دستور معلوم نخواهد بود.

I/O نگاشته شده در حافظه در سختافزار همانند یک پورت I/O معمولی به نظر میرسد ولی چون به یک آدرس حافظه نگاشته میشود، در نرمافزار توسط دستورات خواندن/نوشتن در حافظه قابل دستیابی است.

در صورت استفاده از حالت I/O نگاشت شده در حافظه، دستوری مانند I/O مانند MEMBDS موجب می شود که داده ی موجود در پورتی که در آدرس MEMBDS از فضای حافظه نگاشت شده خوانده شده و در رجیستر BH ذخیره شود.


دنباله دستورات زیر اجازه میدهد که محتوای CX در پورت ۱۶ بیتی به آدرس DS: MEMWDS قرار گیرد:

LEA SI, MEMWDS; ال به پورت اشاره می کند SI MOV [SI], CX; کرا بر روی پورت بفرست CX

همان گونه که دیده می شود امتیاز استفاده از I/O نگاشته شده در حافظه، به کار گیری تعداد زیادی دستور

و مد آدرسدهی است که برای دستورات رجوع به حافظه موجود است.

در شکل زیر یک پورت ورودی نگاشت شده در آدرس 7FFFFH حافظه مشاهده می شود.



+5 v +5 v



شکل 4 یک پورت ورودی 4 بیتی نگاشته شده به آدرس 7 آدرس 7 حافظه را نشان میدهد. برای دیکود کردن همه 7 خط آدرس و دو سیگنال کنترلی، دو تراشه 7 خط آدرس و دو سیگنال کنترلی، دو تراشه 7

نکته اینکه دیکود کردن به گونهای است که فقط این بایت با آدرس فرد قابل دستیابی است (ABO=1، 0=BHE). در اینجا یکی از عیبهای I/O نگاشته شده در حافظه این است که دیکود کامل آن به بررسی تمامی ۲۰ بیت خط آدرس نیاز دارد.

دیکود جزئی برای ساده کردن دیکودر نیز قابل استفاده است ولی این کار بخشی از فضای آدرس **CPU** را غیـر قابـل استفاده می کند.

زمانی که دستگاه جانبی به بلوک بزرگی از دادههای متوالی نیاز دارد، استفاده از I/O نگاشته شده در حافظه مناسبترین روش است. به عنوان مثالی از کاربرد I/O نگاشته شده در حافظه، یک ساعت دیجیتال را در نظر بگیرید که رجیسترهای مجزایی برای نشان دادن ساعت، دقیقه، ثانیه، روز، ماه و سال دارد.

ریزپردازنده ۱ محمد مهدی همایون پور

شکل α مدار واسط چنین تراشهای را نشان می دهد. رجیسترهای موجود در این مدار همگی Λ بیتی فرض شدهاند.

هشت خط باس داده که به تراشه متصل هستند، همگی دو جهته هستند که اجازه می دهند با یک مجموعه خطوط I/O، دستگاه خوانده یا نوشته شود. در این مثال ۱۶ رجیستر خواندن و نوشتن وجود دارد.

۸۰۸۶ میخواهد بایتهای داده با آدرس زوج را بر خطوط DBO-DB7 و آدرس فرد را بر منتقل کند.

می توان دستگاه جانبی را چنان دیکود کرد که همه ی رجیسترها در آدرس زوج (یا فرد) قرار گیرند (می توان دستگاه جانبی را چنان دیکود کرد که همه ی رجیسترها در آدرس زوج (یا فرد) قرار گیرند (می تابی بهره گیریم. می باس ۸ بیتی سازگار با وسیله ی جانبی بهره گیریم.

IC1 و IC2 مالتی پلکسر را میسازند. اولی برای آدرسهای فرد و دومی برای آدرسهای زوج فعال میشود.

نکته اینکه اگر سیستم بخواهد دسترسی کلمهای داشته باشد، هر دو بافر غیر فعال می شوند. سیگنال <u>MEMR</u> برای کنترل جهت بافرها استفاده می شود.

دیکودر آدرس کاملا دلخواه است و باید محدوده آدرس A0000H-A000FH را دیکود کند.

خروجی دیکودر آدرس، سیگنال $\overline{\text{CS}}$ تراشه کنترلر جانبی (Peripheral Controller IC) که شامل ۱۶ ثبات است را راهاندازی می کند.


و $\overline{\text{MEMW}}$ هم خواندن یا نوشتن داده $\overline{\text{MEMR}}$ میکنند. $\overline{\text{MEMR}}$ میکنند.

ریزپردازنده ۱ محمد مهدی همایون پور

مثال: برنامهای بنویسید که همه ۱۶ رجیستر کنترلر جانبی نشان داده شده در شکل ۵ را مقداردهی کند. حل: سگمنت PERIPH حاوی آفست و آدرس (نگاشته شده در حافظه) تراشهی کنترلر جانبی با به کارگیری نام IO_BLOCK_ADDR است.

بعد از واکشی آدرس سگمنت و آفست این جدول، دستور REP MOVSB به طور خودکار همه ۱۶ رجیستر را مقداردهی میکنند.

این مثال نشان دهنده انعطاف نرمافزاری موجود در به کارگیری پورت I/O نگاشته شده در حافظه است.



ریزپردازنده ۱ محمد مهدی همایون پور

;This program initializes 16 registers of the memory-mapped peripheral controller chip.

0000 PERIPH SEGMENT BYTE

0000 00 00 00 A0 IO BLOCK ADDR DD 0A0000000H

;Fill in the following table with the 16 bytes to be programmed

0004 10 [TABLE DB 16 DUP (?) ??]

0014 PERIPH ENDS

0000 CODE SEGMENT

ASSUME CS: CODE, DS:PERIPH

0000 PROC2 PROC NEAR

0000 B8 ---- R MOV AX, PERIPH ;Point DS:SI at the

0003 8E D8 MOV DS, AX ; programming codes.

0005 8D 36 0004 R LEA SI, TABLE

0009 C4 3E 0000 R LES DI, IO_BLOCK_ADDR ;ES:DI at A000:0000.

000D B9 0010 MOV CX, 16 ;16 bytes to program

0010 FC CLD ;Auto increment

0011 F3/ A4 REP MOVSB ;Program the chip

0013 C3 RET

0014 PROC2 ENDP

0014 CODE ENDS

ENDS

بزپردازنده ۱

محمد مهدی همایون پور


I/O سريال

یک راه نمایش داده I/O سریال، یک پورت موازی تک بیتی است مانند شکل زیر.

دیکود جزئی برای انتخاب همهی پورتهای بین XXF0H و XXFEH

سیگنالهای انتخاب دستگاه (DSP)، دادهی DB0 را بر روی لچ قرار میدهند یا دادهی سریال ورودی را بر روی خط باس دادهی DB0 قرار میدهند.

لذا دادهی سریال به عنوان بیت صفر از پورت FOH (یا F2H، F2H، ...) ارسال یا دریافت می شود.



ریزپردازنده ۱ محمد مهدی همایون یور

مدیریت ارتباط ریزپردازنده با وسایل جانبی از طریق درگاهها

•در هنگام انتقال باید ریزپردازنده با سرعت دستگاه جانبی همگام شود. برخی دستگاههای جانبی مثل چاپگرها نمی توانند داده را به سرعت ریزپردازنده دریافت کنند.

• از طرف دیگر دستگاههای دیگری مانند دیسکهای سخت ممکن است داده را با سرعتی بیش از ریزپردازنده درخواست کنند.

•برای جلوگیری از تلف شدن داده لازم است هر دوی این حالات به خوبی کنترل شوند.

•بدون توجه به نوع پورت I/O مورد استفاده، موازی یا سریال، یک استراتژی برای همگامسازی و کنترل جریان داده از طریق درگاه لازم است.

سه روش معمول کنترل و همگام نمودن جریان داده در پورتها:

- I/O برنامه ریزی شده (Programmed I/O) با استفاده از روش سرکشی (Polling)
 - وقفه (Interrupt)
- دسترسی مستقیم حافظه و وسایل جانبی به یکدیگر (Direct Memory Access)

I/O برنامهریزی شده

- در روش سرکشی (Pooling) میکروپروسسور مرتبا می بایست به وسیله جانبی سرکشی کند و آمادگی او برای ارسال یا دریافت داده را بررسی کند. اینکار تمام وقت CPU را می گیرد.
 - یک چاپگر با سرعت ۱۰۰ کاراکتر بر ثانیه قادر به چاپ هر کاراکتر در مدت ۱۰ میلی ثانیه است.
 - اما فرض کنید روتین خروجی ۸۰۸۶ برای فراهم کردن داده برای چاپگر به صورت زیر در نظر گرفته شود.
- AGAIN: LODSB ;Fetch byte to AL [12]
- OUT DPORT ;Send to printer [10]
- LOOP AGAIN ;Do CX times [17]
 - اعداد نشان داده شده در براکت بیانگر تعداد کلاکهایی است که هر دستور به طول میانجامد.
 - با استفاده از این روتین ارسال هر کاراکتر به ۳۹ پالس کلاک نیاز دارد.
- اگر کلاک ریزپردازنده را ۵ مگاهرتز در نظر بگیریم ۷.۸ میکروثانیه زمان نیاز داریم و لذا ۱۲۸۲۰۵ کاراکتر را می توان در یک ثانیه ارسال کرد که با نرخ قابل دریافت چایگر تفاوت فاحشی دارد.

جدول زیر سیگنالهای چاپگر موازی معمولی را توصیف می کند.

یک کابل هادی با ۱۶ رشته سیم هادی برای چنین ارتباطی لازم است.

پینهای ۱۹ تا ۳۰ به بدنهی چاپگر متصل میشوند و برای شیلد کردن هر کدام از سیمهای سیگنال به کار میروند.

پین سیگنال	پین بازگشت	سيگنال	جهت	توصيف
1	19	STROBE	In	پالس STROBE برای خواندن داده ی ورودی. طول پالس در ترمینال دریافت باید بیش از 1000 میکروثانیه باشد. سطح سیگنال معمولا 1000 است و خواندن داده در سطح 1000 این سیگنال انجام می شود.
2	20	DATA 1	In	این سیگنالها به ترتیب اطلاعات اولین تا هشتمین بیت دادهی موازی را نشان میدهند. هـر
3	21	DATA 2	In	
4	22	DATA 3	In	سیگنال به ازای 1 در سطح HIGH و به ازای 0 در سطح LOW قرار می گیرد.
5	23	DATA 4	In	
6	24	DATA 5	In	
7	25	DATA 6	In	
8	26	DATA 7	In	
9	27	DATA 8	In	
10	28	ACKNLG	Out	پالسی به طول تقریبی 0.5 میکروثانیه بیان میدارد که داده دریافت شده و چاپگر آمادهی دریافت دادهی بعدی است.

ریزپردازنده ۱

محمد مهدی همایون پور

توصيف	جهت	سيگنال	پین بازگشت	پین سیگنال
لح HIGH بیان میکند که چاپگر نمیتواند دادهای دریافت کند که در موارد زیر				
ق میافتد:				
ر حین دریافت داده	Out	BUSY	29	11
ر حین عملیات چاپ	Out	DUST	29	11
ر وضعیت OFF-LINE				
ر وضعیت خطای چاپگر				
لح HIGH بیان میکند که کاغذ چاپگر تمام شده است.	Out	PE	30	12
، سیگنال بیان م <i>ی ک</i> ند که چاپگر در وضعیت خواسته شده است.	Out	SLCT	-	13
ر دادن این سیگنال در سطح ${ m LOW}$ باعث میشود که بعد از چاپ به طور خودکار	In	\overline{AUTO}		14
مذ یک خط به پایین رود.	111	FEED XT	-	14
ن استفاده	-	NC	-	15
لح منطقی زمین	-	0V	-	16
بن بدنهی چاپگر که مستقل از سطح منطقی زمین است.	_	CHASIS-	-	17
رن استفاده	_	GND NC	_	18
ی یگنال بازگشت زوجهای به هم تابیده شده که در سطح LOW قرار می <i>گیر</i> ند.	_	GND	_	30تا19

پین سیگنال	پین بازگشت	سيگنال	جهت	توصيف
31	-	ĪNIT	In	قرار گرفتن این سیگنال در سطح LOW کنترلر چاپگر را به وضعیت اولیهاش بازنشانی می کند و بافر آن را پاک می کند. عرض این پالس در گیرنده باید بیش از 50 میکروثانیه باشد.
32	-	ERROR	Out	در وضعیتهای زیر سطح این سیگنال LOW می شود: وضعیت اتمام کاغذ وضعیت OFF-LINE وضعیت خطا
33	-	GND	-	همانند پینهای 19 تا 30
34	-	NC	-	بدون استفاده
35	-			از طریق مقاومت 4.7 K به 5 به $+$ متصل می شود.
36	-	SLCT IN	In	ورود داده به چاپگر تنها زمانی امکانپذیر است که این سیگنال در سطح LOW قرار گیرد.

هشت سیم داده به نامهای DATA1 تا DATA1 وجود دارند. وقتی سیگنال STROBE به مدت 0.5 میکروثانیه یا بیشتر در سطح LOW قرار گیرد، چاپگر داده موجود بر پینهای دیتا را لچ میکند.


و BUSY و ایم شدهاند. با توجه به جدول BUSY و \overline{ACKNLG} نام گذاری شدهاند. با توجه به جدول BUSY دو سیگنال کنترلی دیگر نیز برای چاپگر فراهم شدهاند که BUSY و BUSY و است، خطایی پیش آمده است یا در یک سیگنال ACTIVE-HIGH است که بیان می کند چاپگر مشغول چاپ یک کاراکتر است، خطایی پیش آمده است یا در وضعیت OFF-LINE قرار دارد.

میشود. به تفاوت می الس ACTIVE-LOW است که بعد از دریافت و چاپ یک کاراکتر از طرف چاپگر اعمال میشود. به تفاوت می الست که یک بالس BUSY کنید که BUSY کنید که الله است. این دو سیگنال توجه کنید که \overline{ACKNLG} یک سیگنال حساس به سطح است در حالیکه

سیگنالهای Handshaking و مجموعهای از سیگنالهای \overline{ACKNLG} و \overline{ACKNLG} ه BUSY و تشکیل می دهند. \overline{ACKNLG} دست خود را از طریق سیگنال \overline{STROBE} دراز می کند و می گوید "داده حاضر است"؛ چاپگر با سیگنال \overline{STROBE} به او پاسخ می دهد و می گوید "آن را دریافت کردم، می توانی داده ی بعدی را برایم بفرستی".

است ولی به جای یک پالس، یک سطح را فراهم می کند. \overline{ACKNLG}

- شکل ۱۳ فرآیند لازم برای انتقال داده از کامپیوتر به چاپگر را نشان میدهد. در این برنامه فرض شده که دادههای آماده ی چاپ در خانههای متوالی حافظه با عنوان بافر حافظه قرار گرفتهاند. اشاره گری به ابتدای این بافر اشاره می کند.
- بلوک تصمیم گیری "EUSY = 1?" یک حلقه ی سرکشی را تشکیل می دهد که در آن CPU مرتبا پرچم BUSY چاپگر را بررسی می کند و زمانی که در سطح LOW قرار گرفت CPU داده ی بعدی را آماده کرده و به چاپگر می فرستد و اگر داده های دیگری همچنان باقی مانده باشد مجددا در حلقه ی سرکشی قرار می گیرد.
- قبل از نوشتن برنامهای که عملیات تشریح شده را انجام دهد، سخت افزار لازم برای این ارتباط را فراهم می کنیم. شکل ۱۴ مدار مربوطه را نشان می دهد. یک لچ هشت بیتی برای نگه داشتن داده در پینهای ورودی چاپگر به کار رفته است. کلاک این لچ از سیگنال DSP خروجی IC2-a می آید. سیگنالهای SEL2 و SEL3 از خروجیهای دیکودر نشان داده شده در شکل ۲ می آیند.



محمد مهدی همایون پور

• دنبالهی دستورات زیر برای تولید پالس<u>STROBE</u> قابل استفاده است (با این فرض که فلیپ فلاپ ابتدائا ست شده باشد):


OUT 3, AL : STROBE = 0

IN AL, 3;

• چون دستور IN برای اجرا به ۱۰ کلاک نیاز دارد، با فرض کلاک 5MHz، سیگنال STROBE به مدت 2μs در وضعیت LOW قرار میگیرد و این مقدار چهار برابر زمان مورد نیاز است.

• نكته اينكه دستور 3 ،AL وضعيت سيگنال BUSY را به عنوان بيت هفتم از پورت ورودى 3 مىخواند.

• دستور IN AL, BUSY پالس $\overline{\text{STROBE}}$ را غیرفعالی می کند. چون دستور LOOP POLL بین دستورات فعال کردن $\overline{\text{STROBE}}$ اتفاق می افتد، عرض پالس به ۲۷ کلاک یا $\overline{\text{A.*}}$ میکروثانیه می رسد.




استفاده از سیگنالهای **BUSY** و STROBE و STROBE

ریزپردازنده و دستگاه جانبی است. چون انتقال داده به چاپگر تحت کنترل نرمافزار

انجام می شود، این تکنیک را **I/O** برنامهریزی شده گویند.

شـکل ۱۴ – ارتبـاط چـاپگر موازی بـا ۸۰۸۶، اسـتفاده از I/O برنامهریزی شده



;Function : Polling printer driver

:Inputs: Number of bytes and address of first byte assumed stored in PRINT_DATA segment

; Outputs: Character to be printed at port PRINTER

;Destroys: AX, CX, SI, DS, flags.

0000			SEGMENT WORD		
	0000	PRINT_DATA		DIII	37
0000	????		NUMB	DW?	;Number of bytes
0002	????		ADDR	DD?	;Address of first byte
0006		PRINT_DATA	ENDS	•	7.
		PRINTER	EQU	2	;Printer port=0002
		STATUS	EQU	3	;Busy status port=0003
0000		CODE	SEGMENT		
			ASSUME	CS:CODE,	
				DS:PRINT DATA	
		PROC4	PROC	FAR	
0000	B8R	START:	MOV	AX, PRINT_DATA	;Load DS with address
0003	8E D8		MOV	DS, AX	of PRINT DATA
0005	8B 0E 0000 R		MOV	CX, NUMB	Get number of bytes
0009	C5 36 0002 R		LDS	SI, ADDR	;Get address of data to DS:SI
000D	FC		CLD		;Auto increment
000E	E4 03	POLL:	IN	AL, STATUS	;Set STROBE=1 +[10] Input BUSY
				•	flag
0010	A8 80		TEST	AL, 10000000B	;Test BUSY +[4]
0012	75 FA		JNZ	POLL	;Wait until ready +[16]
0014	AC		LODSB		;Get byte [12] and advance
					printer
0015	E6 02		OUT	PRINTER, AL	Output to printer [10]
0017	E6 03		OUT	3, AL	;STROBE=0 [10]
0019	E2 F3		LOOP	POLL	;Do CX times [17]
001B	E4 03		IN	AL, STATUS	;Quit with STROBE=1
001D	СВ		RET		;Then return
001E		PROC4	ENDP		
001E		CODE	ENDS		
			END	START	ریزپردازنده ۱

محمد مهدی همایون پور

• در برنامه ی نوشته شده، سه دستور با علامت "+" مشخص شدهاند که حلقه ی سرکشی را تشکیل می دهند و اعداد نوشته شده در براکت بیانگر تعداد کلاکهای لازم برای اجرای این دستورات است که جمعا ۳۰ کلاک (6μ S برای کلاک (5MHZ) برای حلقه ی سرکشی مورد نیاز است.

•از آنجایی که چاپگر به مدت زمان بیشتری برای انجام چاپ نیاز دارد این حلقه بارها تکرار می شود تا چاپگر آماده ی دریافت کاراکتر بعدی شود. در این مثال CPU باید حلقه را $10ms/6\mu s=1666$ بار تکرار کند.

• حلقه ی سرکشی راندمان پایینی دارد چون CPU مدت زمان زیادی را باید منتظر چاپگر باشد تا آماده ی دریافت کاراکتر بعدی شود در حالیکه تحویل دادن هر کاراکتر به آن بیش از $10\mu s$ طول نمی کشد.

• در این مدت CPU دستور دیگری جز سرکشی بیت وضعیت چاپگر را انجام نمی دهد. اگر CPU کار دیگری جز چاپ این کاراکترها نداشته باشد، این مساله اهمیتی ندارد ولی اگر بخواهیم CPU را در یک سیستم Multi tasking این کاراکترها نداشته باشد، این مساله اهمیتی ندارد ولی اگر بخواهیم راهاندازی کنیم که در آن CPU چندین کار را با هم انجام می دهد، آنگاه روش سرکشی برای کار با دستگاههای جانبی کندی چون چاپگر مناسب نیست.

• ۸۰۸۶ می تواند با سرعت خیلی بیشتری از آنچه در مثال چاپگر مشاهده شد، داده را ارسال کند.

• برای محاسبه ی این نرخ حداکثر فرض می کنیم دستگاه جانبی بعد از یک بار اجرای حلقه ی سر کشی آماده ی دریافت داده ی بعد ی است.

• در این مثال ۳۰ کلاک برای بررسی پرچم BUSY ۴۹ کلاک برای واکشی داده، افزایش اشاره گر، تولید پالس STROBE و تست کردن آن است (مجموعا ۷۹ کلاک) که در یک سیستم با کلاک 5MHz به 15.8µs زمان نیاز دارد و لذا نرخ ارسال داده ۶۳۲۹۱ کاراکتر بر ثانیه خواهد بود.

- یک سیستم مبتنی بر ریزپردازنده نوعا چندین دستگاه جانبی دارد که شامل فلاپی دیسک، چاپگر، مودم، ترمینال نمایشگر ویدئو و ... است.
 - استفاده از روش سرکشی لازم میدارد که برای هر کدام از این دستگاهها یک سیگنال BUSY/READY موجود باشد.
- شکل زیر سیگنالهای BUSY/READY برای هشت دستگاه جانبی را نشان میدهد که از طریق یک پورت هشت بیتی

Video Terminal	Modem	DAC	ADC	Plotter	Daisy Wheel Printer	Line Printer	Floppy disk
7	6	5	4	3	2	1	0

سیگنالهای BUSY/READY برای هشت دستگاه جانبی

• زمانیکه چندین دستگاه جانبی به ریزپردازنده متصل میشوند زمان پاسخ گویی به آنها مهم میشود.

خوانده میشود.

• زمان پاسخ گویی از لحظهای است که برای یک وسیله BUSY/READY=READY می شود تا زمانیکه وسیله به آن سرویس دهی می کند.

چگونگی سرگشی به چندین وسیله جانبی

POLL	IN	AL, 2	;Read status port	[10]
	TEST	AL, 00000001B	;Test bit 0	[4]
	JZ	SKIP0	;Not ready so skip	[4/16]
	CALL	FD	;Floppy disk	[15]
SKIP0	TEST	AL, 00000010B	;Test bit 1	[4]
	JZ	SKIP1	;Not ready so skip	[4/16]
	CALL	LP	;Line printer	[15]
SKIP1	TEST	AL, 00000100B	;Test bit 2	[4]
	JZ	SKIP2	;Not ready so skip	[4/16]
	CALL	DWP	;Daisy wheel printer	[15]
SKIP2	TEST	AL, 00001000B	;Test bit 3	[4]
	JZ	SKIP3	;Not ready so skip	[4/16]
	CALL	PLOT	;Plotter	[15]
SKIP3	TEST	AL, 00010000B	;Test bit 4	[4]
	JZ	SKIP4	;Not ready so skip	[4/16]
	CALL	ADC	;Analog digital conv	[15]
SKIP4	TEST	AL, 00100000B	;Test bit 5	[4]
	JZ	SKIP5	;Not ready so skip	[4/16]
	CALL	DAC	;Digital analog conv	[15]
SKIP5	TEST	AL, 01000000B	;Test bit 6	[4]
	JZ	SKIP6	;Not ready so skip	[4/16]
	CALL	MOD	Modem	[15]
SKIP6	TEST	AL, 10000000B	;Test bit 7	[4]
	JZ	POLL	;Not ready so skip	[4/16]
ریزپردازنده ۱	CALL	TERM	;Terminal	[15]

محمد مهدی همایون پور

JMP

POLL

I/O وقفه گرا

• مشكل واقعى خود روش سركشى است.

• اگرچه پیادهسازی سختافزاری و نرمافزاری آن ساده است ولی راندمان پایینی در استفاده از منابع کامپیوتری دارد.

• زمانیکه چندین دستگاه جانبی وجود دارد این روش ممکن است کاملا نارضایت بخش باشد. روشهای بر پایهی DMA و وقفه جایگزین مناسب روش سرکشی هستند.

I/O وقفه گرا (ادامه)


- مشکل اساسی در برقراری ارتباط بین ریزپردازنده و دستگاه جانبی در این است که پروسسور نمیداند کی دستگاه آماده است. در واقع دستگاه به صورت همگام با سیستم کار میکند.
- روش سرکشی برای حل این مشکل پیشنهاد چک کردن مداوم بیت وضعیت را داد که مشکلات آن را بررسی کردیم.
- بهتر است دستگاه جانبی به CPU اطلاع دهد که آماده است و سپس CPU شروع به سرویسدهی آن دستگاه کند. این اساس وقفه در سیستمهای مبتنی بر ریزپردازنده است.
- در انتهای اجرای هر دستوری CPU خط وقفه را چک میکند و اگر فعال بود کنترل برنامه به مکان خاصی از حافظه که روتین سرویس وقفه (ISR: Interrupt Service Routine) نامیده می شود منتقل می شود.

I/O وقفه گرا (ادامه)

- شکل ۱۶ پاسخ CPU به یک وقفه را نشان میدهد.
- در مرحلهی ۱ فرض شده CPU پردازش عادی خود را انجام میدهد.
- در مرحله ۲ دستگاه جانبی وقفه تولید کرده است. بعد از اتمام دستورالعمل جاری در مرحلهی ۳، محتوای رجیسترهای CP، التقال کنترل برنامه به ISR است.
- بعد از اجرای روتین وقفه در مرحله ی ۹، محتوای پشته که رجیسترهای IP،CS و بیتهای پرچم است از پشته بازیابی می شود و مرحله ی ۲ به اتمام می رسد. در مرحله ی ۲ پردازش عادی ۲ ادامه می یابد.
- اگر فرض کنیم $100 \, \mu s$ زمان برای پاسخدهی به وقفه و فراهم کردن داده برای دستگاه جانبی لازم باشد و نیز نرخ دریافت داده ی چاپگر ۱۰۰ کاراکتر در ثانیه باشد ($1/100 = 10000 \, \mu s$) باشد آنگاه $1/100 = 10000 \, \mu s$ باقی می ماند تا به پردازش عادی خود بپردازد. بدین ترتیب (CPU) می تواند چندین عمل را همزمان انجام دهد.

۸۰۸۶ دارای دو پایه وقفهی INTR و NMI است.

I/O وقفه گرا (ادامه)



شکل ۱۶ فرآیند انجام شونده بعد از رخ دادن وقفه

انواع وقفه

- ۸۰۸۶ دارای هفت نوع وقفهی متفاوت میباشد که در جدول ۴ آورده شدهاند. NMI و INTR وقفههای خارجی هستند که از طرف سختافزار اعمال میشوند. INTO ،INT n و دستور INTS وقفههای نرمافزاری هستند که در صورت نیاز در یک برنامه قرار داده میشوند.
 - وقفههای تقسیم بر صفر و تک گامی را خود CPU اعمال می کند.
- اولی در صورتیکه حاصل عملیات تقسیم بیش از ظرفیت ثبات مقصد باشد به وجود می آید و دومی بعد از اجرای هر دستور در صورتیکه TF=1 باشد.
 - در همهی موارد دستورالعمل جاری قبل از پاسخگویی به وقفه **به اتمام میرسد**.
 - وقفههای داخلی به جز وقفهی تک گامی نسبت به وقفههای خارجی اولویت دارند.
 - اگر همزمان وقفههایی بر NMI و INTR اتفاق افتد، ابتدا وقفهی NMI پاسخ داده میشود.

انواع وقفههای ۸۰۸۶

جدول ۴

نام وقفه	نحوهی راهاندازی	قابل پوشش؟	چگونگی تحریک	اولويت	سیگنال تصدیق وقفه	آدرس جدول بردار	تأخير وقفه
NMI	سختافزار خارجی	خير	لبەى پالس، حداقل ۲ پالس پالسساعت	2	ندارد	00008H- 0000BH	دستور جاری + ۵۱ (پالسساعت)
INTR	سختافزار خارجی	بلی از طریق IF	سطح بالا تا زمانی که تأیید شود	3	ĪNTA	$n^* \times 4$	دستور جاری + ۶۱ (پالسساعت)
int n	داخلی، نرم- افزاری	خير	ندارد	1	ندارد	$n \times 4$	۵۱ (پالسساعت)
int 3	داخلی، نرم- افزاری	خير	ندارد	1	ندارد	0000CH- 0000FH	۵۲ (پالسساعت)
into	داخلی، نرم- افزاری	بلی از طریق OF	ندارد	1	ندارد	00010H- 00013H	۵۳ (پالسساعت)
تقسیم بر 0	داخلی CPU	خير	ندارد	1	ندارد	00000H- 00003H	۵۱ (پالسساعت)
تکگامی	داخلی CPU	بلی از طریق TF	ندارد	4	ندارد	00004H- 00007H	۵۱ (پالسساعت)

همهی انواع وقفه محتوای ثباتهای CP و IP و نیز بیتهای پرچم را در پشته قرار میدهند، به علاوه محتوای TF و TF نیز پاک میشود.

چنانچه دستوری بنام INT اجرا شود وقفه نوع ۳ یعنی INT 3 اجرا می شود.

[»] یک عدد ۸ بیتی است که حین پالس دوم INTA از طریق باس داده خوانده شده و توسط وسیله وقفه دهنده تامین می شود.

انواع وقفههای ۸۰۸۶

• چنانچه تقسیم بر صفر رخ دهد وقفه نوع 0 یعنی وقف INT 0 رخ می دهد.

پردازش تک گام وقفه نوع 1 است.

و چنانچه پایه NMI فعال شود وقفه نوع 2 یعنی NMI اجراء می شود.

• چنانچه دستوری بنام INT اجرا شود وقفه نوع 3 یعنی INT اجرا می شود.

• INTO وقفه نوع 4 است یعنی INT4 اجرا می شود.

انواع وقفه (ادامه)

• آدرس هر روتین سرویس وقفه در چهار مکان متوالی حافظه در جدول بردار وقفه که در آدرس 00000H شروع می شود قرار دارد.

• همه انواع وقفه که در جدول ۴ لیست شدهاند به جز INTR عددی هشت بیتی به عنوان عدد نوع وقفه نیز درون دستورالعمل فراهم میکنند یا اینکه یک عدد نوع از پیش تعریف شده دارند که به یکی از ۲۵۶ آدرس روتین وقفه در این جدول بردار وقفه اشاره میکند.

• ۸۰۸۶ برای پیدا کردن بردار ویژهای که برای وقفهی مربوطه باید به کار گیرد، عدد نوع وقفه را در ۴ ضرب میکند. عدد دو بیتی حاصل به یکی از ۲۵۶ بردار چهار بایتی اشاره میکند.

انواع وقفه (ادامه)

مثال: عدد نوع وقفه ی خاصی برابر n=41H است. اگر آدرس روتین وقفه ی مربوطه n=41H باشد، مکانی از جدول بردار وقفه که این آدرس را در خود نگه می دارد را بیابید.

حل: آدرس بردار وقفه از ضرب عدد نوع در 4 بدست می آید که برابر است با 104H یا IP .00104H در آدرس بردار وقفه از ضرب عدد نوع در 4 بدست می آید که برابر است با CS در آدرس پرارزش قرار می گیرد.

00107H: 09H

00106H: E3H

00105H: 00H

00104H: 10H

• وقفه ی NMI به طور پیش فرض از نوع 2 تعریف شده است و لذا آدرس بردار مربوطه NMI به طور پیش فرض از نوع 2 تعریف شده است و لذا آدرس بردار مربوطه بر خواهد بود. به هرحال INTR باید عدد نوع خود را طی سیکل باس خاصی که اعلام وقفه نامیده میشود بر خطوط باس داده ی ADO-AD7 قرار دهد.

زمانبندي وقفهي خارجي

- ۸۰۸۶ ورودیهای INTR و INTR را در آخرین کلاک از آخرین سیکل باس هر دستورالعمل نمونهبرداری میکند. NMI حساس به لبهی بالا رونده است و به طورداخلی سنکرون شده است.
- برای تضمین شناخته شدن وقفه از طرف CPU حداقل به مدت دو برابر زمان کلاک باید در وضعیت HIGH قرار داشته باشد.
- ورودی INTR حساس به سطح است و باید در سطح HIGH قرار داشته باشد تا زمانی که تشخیص آن از طرف CPU اعلام شود.
- \overline{INTA} سیگنال خروجی CPU برای اعلام تشخیص وقفه است. وقتی $\overline{INTA} = 0$ است \overline{INTA} وقفه را تشخیص داده و پذیرفته است و آن هم زمانی رخ می دهد که $\overline{IF} = 1$ باشد.
- سیگنال INTR تنها برای وقفهی INTR استفاده میشود و برای دیگر وقفههای داخلی و نیز NMI اعلامی صورت ریزیردازنده ۱


نمیگیرد.

زمانبندی وقفهی خارجی (ادامه)

- شکل ۱۹ زمانبندی سیکل باس اعلام وقفه را نشان میدهد.
- INTR باید قبل از کلاک ۲۵از دستورالعمل وقفه یافته، زمان راهاندازی به مدت دو کلاک را برآورده کند.
 - اگر این شرایط برقرار نباشد، وقفه پذیرفته نمی شود تا پایان دستورالعمل بعدی.
- نکته اینکه این زمان انتظار ممکن است بیش از ۱۰۰ کلاک به طول انجامد که این مساله در مورد دستورات ضرب و تقسیم رخ میدهد.
- بعد از پذیرفته شدن وقفه دو سیکل اعلام تصدیق وقفه اجرا می شود که با دو سیکل باس بیکار از هم جدا شده اند.
- **اولین پالس**، نوع وقفه را درخواست می کند و به سختافزار خارجی اعلام می کند که برای قرار دادن نوع وقفه بر روی خطوط باس داده آماده شود.
- **در حین دومین پالس،** CPU محتوای خطوط AD0-AD7 را میخواند و این داده را به عنوان یکی از ۲۵۶ ریزپردازنده ۱ مدد در کنیدام برای نوی م**قف**ه تفریر می کند


عدد ممکن برای بیان نوع وقفه تفسیر می کند.

زمانبندی وقفهی خارجی (ادامه)



ریزپردازنده ۱ محمد مهدی همایون پور


زمانبندی وقفهی خارجی(ادامه)



زمان پاسخگویی

- حلقه ی اصلی روش سرکشی به ۳۰ کلاک زمان برای اجرا نیاز داشت. لذا پاسخگویی به هر دستگاه جانبی 6μs به طول میانجامد و البته زمانی که چندین دستگاه باید سرکشی شوند، این زمان بیشتر خواهد شد.
 - زمان پاسخگویی وقفه یا تاخیر وقفه شامل زمان لازم برای انجام کارهای زیر است:
 - خاتمه دادن اجرای دستور فعلی
 - اجرای دو سیکل باس تصدیق وقفه
 - قرار دادن محتوای $^{\circ}$ و بیتهای پرچم در پشته
 - محاسبهی آدرس جدول بردار وقفه و انتقال کنترل برنامه به روتین ISR
 - شکل ۲۱ مثالی را نشان میدهد که در آن وقفه درست قبل از آنکه دستور OUT 27H, AL اجرا شود رخ میدهد.
- با فرض اینکه شرط زمان راه اندازی برقرار نبوده باشد، CPU باید ۱۰ کلاک برای اجرای دستور جاری منتظر بماند، ۱۰ کلاک دیگر برای ایستهای پرچم در ۱۰ کلاک دیگر برای سیکلهای تصدیق وقفه و ۵۱ سیکل دیگر هم برای قـرار دادن IP ،CS و بیـتهای پـرچم در پشته صرف میشود.
 - این زمان در یک سیستم با کلاک 5MHz برابر با 14.2 نواهد بود.

زمان پاسخگویی (ادامه)



*: وقفه در این دستور زمان راهاندازی را از دست داده است.

(اتاخیر) جاری پاسخگویی به وقفه (تاخیر) زمان پاسخگویی به وقفه
$$= \frac{1}{f_{clock}}$$

زمان پاسخگویی (ادامه)


- در بدترین حالت این زمان میتواند بسیار طولانی تر شود. مثلا اجرای دستور ROR [BX+DI+7], CL وقتی CL=FFH باشد به مدت زمان T=(20+EA+4*CL)*1/f مدت زمان مرتبا این زمان میتواند بسیار طولانی تر شود. مثلا اجرا نیاز دارد.
- مد آدرسدهی پایه به همراه شاخص به ۱۲ کلاک برای محاسبهی آدرس موثر (EA) نیاز دارد. و به ازای ۱۲=255 حکما ۱۰۵۲ کلاک مورد نیاز است و زمان پاسخ گویی 210.4 په خواهد شد.
- وقفهی NMI سیکلهای اعلام وقفه را انجام نمیدهد و لذا تاخیر آن ۱۰ کلاک کمتر خواهد بود و لذا در مورد قبلی زمان پاسخگویی به 208.4µs میرسد.
- به نظر میرسد زمان پاسخگویی وقفه خیلی بیشتر از روش سرکشی شده است که با هدف اولیهای که باعث شد به سراغ این روش آئیم مغایرت دارد!
- لازم است به این نکته توجه داشته باشیم که 210.4μs کمتر از ۳٪ زمان لازم برای کار با چاپگری است که با سرعت ۱۰۰ کاراکتر بر ثانیه داده دریافت می کند و اگر ۱٪ زمان هم برای ارسال داده به چاپگر زمان لازم باشد ۹۶٪ باقی زمان برای انجام دیگر کارهای CPU باقی می ماند.

محمد مهدی همایون پور

اولويتدهي وقفهها

برای اولویت دهی به وقفه ها در صورت فعال شدن همزمان می توان روشهای زیر را بکار برد:

- 1. استفاده از encoder (مثل استفاده از encoder به شماره ۷۴۱۴۸)
 - 2. روش Daisy Chain
- شکل زیر استقاده از روش daisy chain را نشان میدهد. وسایل جانبی با **n** مشخص شدهاند. هر یک از آنها می تواند از طریق خروجی INTR خود تقاضای وقفه کند.
- شرط اینکه یک وسیله بتواند تقاضای وقفه کند آن است که ورود IEl آن high باشد. اگر وسیلهای تقاضای وقفه کرد خروجی IEO خود را low می کند.
- وسیله با اولویت بیشتر که تقاضای وقفه نموده است با دریافت INTA عدد وقفه را از طریق باس داده در اختیار ریزیردازنده می گذارد.



IEI: Interrupt Enable Input


IEO: Interrupt Enable Output

طراحی کیبورد سطری

PORT1


in al,

ret



ریزپردازنده ۱ محمد مهدی همایون پور

طراحي كيبورد ماتريسي



KeyStroke: mov al, 0x00

out port1, al

loop0: in al, port2

and al, 0x0F cmp al, 0x0F jpz loop0

call Delay20ms call keyfind

•••

keyfind: mov dl, 0x00

mov dh, 0x00

mov cl, 0b111111110

loop1: mov al, cl

out port1, al in al, port2 mov bl, 0x04

loop2: ror al, 1

jnc label1 dec bl jnz loop2 add dh, 0x04

rol cl, 1 inc dl

cmp dl, 0x04 jnz loop1

label1: mov al, bl


add al, dh dec al ret



محمد مهدی همایون پور

اتصال نمایشدهنده ۷ قطعهای به ریزپردازنده

	-	a	b	c	d	e	f	g	معادل
رقم									معادل شانزدهي
0	0	1	1	1	1	1	1	0	7EH
1	0	0	1	1	0	0	0	0	30H
2	0	1	1	0	1	1	0	1	6DH
3	0	1	1	1	1	0	0	1	79H
4	0	0	1	1	0	0	1	1	33H
5	0	1	0	1	1	0	1	1	5BH
6	0	1	0	1	1	1	1	1	5FH
7	0	1	1	1	0	0	0	0	70H
8	0	1	1	1	1	1	1	1	7FH
9	0	1	1	1	1	0	1	1	7BH
A	0	1	1	1	0	1	1	1	77H
b	0	0	0	1	1	1	1	1	1FH
c	0	0	0	0	1	1	1	0	0EH
d	0	0	1	1	1	1	0	1	3DH
\mathbf{E}	0	1	0	0	1	1	1	1	4FH
F	0	1	0	0	0	1	1	1	47H
خامو	0	0	0	0	0	0	0	0	00H
ش									



MOV AL, 7FH OUT 09H, Al نمایش رقم 8 بر روی نمایشدهنده

Table7Seg: db 7EH, 30H, 6DH, 79H, 33H, 5BH, 5FH, 70H, 7FH, 7BH, 77H, 1FH, 0EH, 3DH, 4FH, 47H, 00H