# 单周期CPU设计与实现


薛睿、仇洁婷、郑海刚



# 问题总结-数据通路

所属单元	25:00 IM	25:21	A1 RF			译码单元				执行单元	
部件			A1	_	RF	(寄存器堆)		S_EXT		ALU	I
输入信号	PC A D	20:16	A2 RD1	A Zero	2(读	出2) A3 (写入)	WD(写回值	()	A	В	С
add	NP LA	20:16 M	KD1		<b>DM</b> 4. D[2	20:16] IM. D[15:11	.] ALU. C		RF. RD1	RF. RD2	
sub	NP L	15:11	A3	M3 ALU	A 1. D[2	20:16] IM. D[15:11	.] ALU. C		RF. RD1	RF. RD2	
addu	NP	1"—12 M2	RD2		RD 1. D[2	20:16] IM. D[15:11	.] ALU. C		RF. RD1	RF. RD2	
subu	NPC PC		i I I I		1. D[2	20:16] IM. D[15:11	.] ALU. C		RF. RD1	RF. RD2	
and	NP IMM PC4		WD _	1	wd 1. D[2	20:16] IM. D[15:11	.] ALU. C		RF. RD1	RF. RD2	
or	NP RA NPC			+	<u> </u>	20:16] IM. D[15:11	_		RF. RD1	RF. RD2	
xor	NP -		_			20:16] IM. D[15:11	_		RF. RD1	RF. RD2	
nor	NP	15:00	EXT	_	1. D[2	20:16] IM. D[15:11	.] ALU. C		RF. RD1	RF. RD2	
slt	NP		2211		1. D[2	20:16] IM. D[15:11	.] ALU. C		RF. RD1	RF. RD2	
sltu	NPC, NPC   PC, DO		l l	C. DO 1 M	м. D[25:21]   1M. D[2	20:16] IM. D[15:11	.] ALU. C		RF. RD1	RF. RD2	
s11	NPC. NPC PC. DO		F	PC. D0	IM. D[2	20:16] <mark>IM. D[15:11</mark>	_			RF. RD2	IM. D[10:6]
srl	NPC. NPC PC. DO		F	PC. D0	IM. D[2	20:16] <mark>IM. D[15:1</mark> 1	.] ALU. C			RF. RD2	IM. D[10:6]
sra	NPC. NPC PC. DO			PC. DO	IM. D[2		.] ALU. C			RF. RD2	IM. D[10:6]
xor	NPC.NPC PC.DO		PC. DO	IM.D[25:21]	IM. D[20:16] IM. D[1			RF. RD1	RF. RD2		
nor	NPC.NPC PC.DO NPC.NPC PC.DO		PC. DO	IM. D[25:21]	IM.D[20:16] IM.D[1 IM.D[20:16] IM.D[1			RF. RD1	RF. RD2		_
slt sltu	NPC.NPC PC.DO NPC.NPC PC.DO		PC. DO PC. DO	IM.D[25:21] IM.D[25:21]	IM. D[20:16] IM. D[1			RF.RD1	RF.RD2		_
sll	NPC. NPC PC. DO		PC. DO	1111.10[23.21]	IM. D[20:16] IM. D[1		Т		RF. RD2		
srl	NPC. NPC PC. DO		PC. DO		IM. D[20:16] IM. D[1				RF.RD2		
sra	NPC.NPC PC.DO		PC. DO		IM.D[20:16] IM.D[1	[5:11] ALU.C	I	M.D[10:6]	RF.RD2		
nor	NPC. NPC PC. DO			PC. DO	IM. D[25:21]	IM. D[20:16] IM.	D[15:11]	ALU. C	r'	RF. RD1	RF. RD2
slt	NPC. NPC PC. DO			PC. DO	IM. D[25:21]		D[15:11]	ALU. C		RF. RD1	RF. RD2
sltu				PC. DO	IM. D[25:21]		D[15:11]	ALU. C		RF. RD1	RF. RD2
<u>s11</u>	NPC, NPC PC, DO			PC. DO	IM. D[25:21]		D[15:11]	ALU. C		RF. RD1	EXT. Ext
srl	NPC. NPC PC. DO			PC. DO	IM. D[25:21]		D[15:11]	ALU. C		RF. RD1	EXT. Ext
sra	NPC. NPC PC. DO			PC. DO	IM. D[25:21]	IM.	D[15:11]	ALU. C		RF. RD1	EXT. Ext

### 问题总结-控制信号



输入: opcode/funct

状态信号

输出:控制信号

bgtz 大于0转移指令

bne 不相等则转移指令

确定控制信号的取值

控制信号取值矩阵(示例)									
指令	NPCOp	RFWr	EXTOp	ALUOp	DMWr	WRSel	WDSel	Bsel	ZeroG
addu	PC+4	1	Χ	ADD	0	01	00	0	0
subu	PC+4	1	Χ	SUB	0	01	00	0	0
jr	0b10	0	Χ	Χ	0	XX	XX	Χ	0
ori	PC+4	1	0	OR	0	00	00	1	0
lw	PC+4	1	1	ADD	0	00	01	1	0
SW	PC+4	0	1	ADD	1	XX	XX	1	0
beq	0b01	0	Χ	SUB	0	XX	XX	0	1
jal	0b11	1	Χ	Χ	0	10	10	Χ	0

### 实现

#### module minisys(rst,clk,debug信号);

input rst; //板上的Reset信号,低电平复位


input clk; //板上的100MHz时钟信号

模块	功能	文件
顶层模块	实例化、连接各部件	minisys.v
时钟	23MHz	cpuclk.v
指令存储器模块	64KB	programrom.v
数据存储器模块	64KB	dmemory32.v
执行模块		executs32.v
取指模块		ifetc32.v
译码模块(含寄存器组)		idecode32.v
控制器模块		control32.v

### 测试要求

- 1)添加debug信号。
- 2) 更新指令存储器中的程序。
- 3)添加mycpu\_tb.v测试文件。
- 4) Run Simulation.
- 5) 根据提示查找错误。






### 测试要求-添加debug信号

```
module minisys (
                            // 板上的Reset信号,高电平复位
   input
                fpga rst,
                             // 板上的100MHz时钟信号
                fpga clk
   input
);
wire clock;
                             //clock: 分频后时钟供给系统
//debug signals
wire [31:0] debug wb pc;
                             //查看PC的值,连接PC寄存器
                             //查看寄存器堆的写使能,连接RFWr
         debug wb rf wen;
wire
wire [4 :0] debug wb rf wnum;
                             //查看寄存器堆的目的寄存器号,连接目的寄存器A3
                             //查看寄存器堆的写数据, 连接WD
wire [31:0] debug wb rf wdata;
```

信号	位宽	描述
debug_wb_pc	32	查看PC的值,连接PC寄存器
debug_wb_rf_wen	1	查看寄存器堆的写使能,连接RFWr
debug_wb_rf_wnum	5	查看寄存器堆的目的寄存器号,连接 目的寄存器A3
debug_wb_rf_wdata	32	查看寄存器堆的写数据,连接WD

### 测试要求-更新指令存储器



## 重要提示

每个模块要做仿真,最后提交的报告中至少包含两个主要模块的仿真

每个模块要做仿真, 最后提交的报告中至少包含两个主要模块的仿真

每个模块要做仿真,最后提交的报告中至少包含两个主要模块的仿真