بسمه تعالى



طراحی سیستم های دیجیتال تمرین دوم

دكتر عليرضا اجلالي


اميررضا آذري

99101087

کد وریلاگ و فایل های list و wave در فایل پروژه موجود میباشند.


₹

در بخش test bench، 3 تست کیس موجود میباشد. تست کیس اول، بیشترین میزان تاخیر مدار را که برابر 12ns میباشد را نشان میدهد.




Project : DSD_HW2_RippleCarryAdder Now: 100 ns Delta: 2

حال به شکل تئوری مقدار تاخیر را محاسبه می کنیم:



4-bit Ripple Carry Adder



مىدانيم :

D_xor = 3ns

D_and = 2ns

D_or = 0

ابتدا تمامی P ها در 3ns به دست میآیند و C0 در 2ns و بعد از آن C1 و 3ns هم کدام در 2ns به دست میآیند و در نهایت در 3ns تمام حاصل جمع ها به دست میآیند و در نهایت در 3ns تمام حاصل جمع ها به دست میآیند و در نهایت در 3ns تمام حاصل جمع ها به دست میآیند و در نهایت در 3ns تمام حاصل جمع ها به دست میآیند و در نهایت در 3ns تمام حاصل جمع ها به دست میآیند و در نهایت در 3ns تمام حاصل جمع ها به دست میآیند و در نهایت در 3ns تمام حاصل جمع ها به دست میآیند و در نهایت در 3ns تمام حاصل جمع ها به دست میآیند و در نهایت در 3ns تمام حاصل جمع ها به دست میآیند و در نهایت در 3ns تمام حاصل جمع ها به دست میآیند و در نهایت در 3ns تمام حاصل جمع ها به دست میآیند و در نهایت در 3ns تمام حاصل جمع ها به دست میآیند و در نهایت در 3ns تمام حاصل جمع ها به دست میآیند و در نهایت در 3ns تمام حاصل جمع ها به دست میآیند و در نهایت در 3ns تمام حاصل جمع ها به دست میآیند و در نهایت در 3ns تمام حاصل جمع ها به دست میآیند و در نهایت در 3ns تمام حاصل جمع ها به دست میآیند و در نهایت در 3ns تمام حاصل جمع ها به دست میآیند و در نهایت در 3ns تمام حاصل جمع ها به دست میآیند و در نهایت در 3ns تمام در 3ns

$$3 + (2 + 2 + 2) + 3 = 12$$
ns

که برابر همان میزان تاخیری است که در عمل به دست آوردیم.

