

오픈-소스 도구를 활용한 **ETRI 0.5u CMOS** 표준 셀 디자인 킷의 제작과 활용

국일호, 경희대학교 전자공학과

강연 요약

"내칩 MPW 제작 서비스"는 반도체 설계실무자 인재양성 지원을 위해 반도체를 제작 해주는 사업이다. 특히 학부생을 대상으로 세계 유일의 무료 서비스라 할 수 있다. 학부과정에서 고가의 설계 도구를 활용하기 어렵고 제작을 마친 칩의 테스트도 만만치 않은 난제라 할 것이다. 다행히 최근 소프트웨어 분야에서 성공적인 성과를 이뤄낸 오픈-소스 운동에 반도체 설계도구 역시 활발하여 높은 완성도를 보여주고 있다. 이 도구들은 해외 유수의 교육용 MPW 사업에서 반도체 설계 방법론으로 자리잡았다[1][2]. 무료로 사용 할 수 있는 오픈-소스 반도체 설계 도구들은 시간과 장소에 구애받지 않으며 고가의 설계도구에 접근하기 어려운 한계를 극복할 수 있어 가히 '반도체 설계의 민주화'라고 일컬어진다[3].

본 강연에서는 표준 셀 기반의 디지털 반도체 설계를 중심으로 오픈-소스 반도체 설계도구의 활용 방법을 소개한다.

- 오픈-소스 반도체 설계 도구의 최근 경향
- 오픈 소스 반도체 설계 도구들, 베릴로그 RTL 합성기, 배치배선기, 레이아웃 도구의 소개
- 경희대학교 반도체 전공트랙에서 제작한 표준 셀 디자인 킷 및 디자인 플로우 소개[4]
- 표준 셀 제작과정과 오픈 소스 도구(합성기, 배치배선기, 레이아웃 도구)들과 연계 방법
- FPGA 보드를 활용한 에뮬레이션 기법으로 RTL 검증
- 오픈-소스 아두이노 보드 및 FPGA 활용 에뮬레이션 기법을 이용한 칩 테스트 전략
- 디자인 킷을 활용한 예[5]로 FIR 필터의 어레이 프로세서 구조 구현 및 "내칩 MPW"의 기준(설계 면적, 핀 수)에 맞추는 방안

풀-커스텀 방식의 "내칩 MPW"를 수행함으로써 학부 과정에서 쌓아온 아날로그 및 디지털 전자회로, 컴퓨터 구조 등의 하드웨어 뿐만 아니라 컴퓨팅 언어, 신호처리 및 인공지능 알고리즘, 운영체제 등 모든 학습 역량 등을 총동원 해야 한다. MPW의 참여가 단지 레이아웃 도면의 생성과 칩의 제작에 국한되지 않고 알고리즘 개발, 설계 자동화 도구, 설계물의 검증 그리고 칩 테스트등 폭넓은 반도체 산업의 생태계 전반을 체험 학습하는 계기가 될 것이다.

참고

[1] eFabless, <https://efabless.com/>

[2] The Open Road Project, <https://theopenroadproject.org/>

[3] OpenROAD: Toward a Self-Driving, Open-Source Digital Layout Implementation Tool Chain, <https://vlsicad.ucsd.edu/Publications/Conferences/371/c371.pdf>

[4] ETRI 0.5um CMOS MPW Std-Cell DK, <https://github.com/GoodKook/ETRI-0.5um-CMOS-MPW-Std-Cell-DK>

[5] ETRI 0.5um CMOS MPW DK Example: FIR8, <https://github.com/GoodKook/ETRI-0.5u-CMOS-MPW-DK-Example--FIR8>

