


# Семантно-страничное преобразование



Рассм. преобр - е PAE в режиме Long. {сн.днее}

Здесь идея вирт. памяти: в памяти хранятся только сегменты, к которым обращается процессор, и возникает задача перемещения сегментов (разделов);

По схеме: есть таблица сегментов, каждый из которых делится на страницы, т.е. будет много таблиц страниц;  
 Кол-во таблиц страниц будет определяться кол-вом сегментов программы;


Таблица сегментов - локальная, описывает виртуальное адресное пр-во процесса, т.е. содержит информацию о сегментах, с которыми

работает программа;

При этом сегмент кратен странице

(от схемы выше)

⇒ до чисто страничного преобр-я остался один шаг. Но понятие сегмента остаётся:



У нас есть сегменты:  
- данных (статические);  
- данных (их м.б. много ~);  
- кода (~много модулей);  
- стека;  
Но все эти сегменты находятся в адр.-пр-ве процесса

В итоге, можно отказаться от идеи с таблицей сегментов (на схеме в начале лекции);

Но в совр. системах имеется тенденция к увеличению взаимодействия процессоров, объёмов памяти ЗУ и увеличению объёмов progr. кода ⇒ к увеличению адр.-пр-в программ; У программ большого объёма большое адр.-пр-во. В таком случае таблица страниц (она системная, значит она находится

ся в од-ти данных ядра) становится большой. При этом большие программы могут сильно ветвиться.

Так и возникла идея DLE: чтобы не копировать большие библиотеки с программами, можно сделать их динамически подгружаемыми;

Поэтому пришли к следующей идее:

многоуровневые таблицы страниц, т.е.

в системной памяти находятся только актуальные таблицы страниц.

Актуальные — те, в которых находится дескриптор страницы, с которыми в текущий момент времени работает процессор;

При этом, если процессор обращается к странице, отсутствующей в памяти, возникает страничное прерывание, „но теперь это многократно расширенный процесс“;

Или коды 64-разрядные (режим Long), но есть режим compatibility (совместимости), позволяющий запускать 32-разр. приложения;

Рассм. схему для x64

(не IA64, она отличается)

регистры (в т.ч. адресные) 64-разрядные;


Размер страницы — 4 Кб ( $2^{12}$  байт);

63	48	47	9	39	38	9	30	29	9	21	20	9	12	11	12	0
зарезерв.			page map level 4			page directory 4			page directory			page table			offset	
4 pointer offset			4 pointer offset			offset			offset			offset				

(PML 4) / по сути  
→ pointer на  
pointer


physical  
page  
offset (этомем. в  
странице,  
т.е.  $\leq 4096$ )

В процессорах Intel есть 64-раз.  $x-86$  CR3, содержащий начальный адрес таблицы 4 уровня;



9 разрядов  $\Rightarrow 512$  дескрипторов может содержать 1-я таблица 4 уровня;

Каждый дескриптор занимает 8 байт и содержит начальный адрес таблицы следующего уровня (pointer)  $\Rightarrow$  их м.б. 512;



Все дескрипторы во всех таблицах по 8 байт, тогда размер таблицы  $2^9 \cdot 8 = 2^{12}$  байт

$\Rightarrow$  все таблицы размером в 1 страницу;

Это очень важно, т.к. в системах передачи страниц оптимизирована;



512 таблиц, в каждой 512 дескрипторов  $\Rightarrow$

$\Rightarrow 262\,144$  таблицы след. уровня могут быть (page directory);

$262\,144 \cdot 512 = 134\,217\,536$  — кол-во страниц, которое м.б. создано для процесса;

$\hookrightarrow$  это не значит, что все страницы создаются одновременно!

Более того, не все таблицы создаются сразу;  
Они создаются тогда, когда в них возникает необходимость, т.е. в рез-те прерывания

Например, процессор мог обратиться к несуществующей странице, у которой не существует данных таблиц страниц, в которой она находится;  
Далее может оказаться, что не существует какого-то таблиц страниц, который ссылается на эту часть адр. пр-ва и т.д. (таблица pointer'ов на эти каталоги)  $\Rightarrow$

$\Rightarrow$  лавина прерываний  $\Rightarrow$  время (калосальные наклад. расходы);

Но есть выигрыш — увеличение широты адресности;  
Для этого всё делается.

Вирт. указатель (адрес) занимает 48 бит, что позволяет адресовать  $2^{48}$  байт или 256 ТБ;

Сокращение возможной адресации связано с аппаратными ограничениями, т.е. 64-разр. адресации разработчики пока не смогли достичь;  
(уверен?)

Для 4 таблиц разшифрование указателей



которые находятся в оперативной памяти по известному адресу

В Long много флюгов, т.к. идея Intel и Microsoft — поддержка аппаратной совместимости; компьютер стартует в реальном режиме (16-разр.), потом программно переводится в защищённый, а затем в Long;

При этом для адресации в режиме Long создаются таблицы всех 4-х уровней (по одной на каждый уровень);  
Далее — по мере необходимости (см. ранее);

### Продолжение про TLB.

Здесь реализован алгоритм псевдо-LRU (аппроксимация, т.к. алгоритм LRU в чистом виде очень затратный)

(программы обладают св-вом локальности  $\Rightarrow$  надо держать в памяти информацию, к которой были посл. обращения)

Кроме TLB каждый процессор имеет кеш 1-го и 2-го уровня (L1 и L2). Все процессоры могут обращаться к кешу 3-го уровня (общий доступ);

TLB (486)

$\hookrightarrow$  32-разр.  $\Rightarrow$  сдвиг 32-разр.

	62	61	60

3	2	1	0

	3	2	1	0
0				
1				
2				
3	L3	L2	L1	L0
4				
5				
6				
7				

бит достоверности  
(доступна)

14	13	12	11	0
tag				set
				сдвиг

физ. адрес  
страницы

+

TLB - 4-крат. асс. полим-бу  $\Rightarrow$  частично-ассоциативный кэш (как и все кэши в чипе процессора)

Для реализации алгоритма псевдо-LRU в кэше имеется блок достоверности и LRU;

Бит достоверности (бит обращения) уст. в 1 при загрузке кэша и при каждом обращении к соотв. странице;

Также на каждую страницу определены  $b_0, b_1, b_2$ :

$b_0 \rightarrow 1$ , если было обращение к паре  $L_0, L_1$ ;

0, если было обращение к паре  $L_2, L_3$ ;

$b_1 \rightarrow 1$ , если в паре  $L_0, L_1$  было обращение к  $L_0$ ;

0, если в паре  $L_0, L_1$  было обращение к  $L_1$ ;

$b_2 \rightarrow 1$ , если в паре  $L_2, L_3$  было обращение к  $L_2$ ;

0, если в паре  $L_2, L_3$  было обращение к  $L_3$ ;

Благодаря алгоритму псевдо-LRU TLB эффективнее по времени, чем полностью ассоциативный кэш;

Страничный дескриптор (PTE - Page Table Entry)


8 байт      адрес физ. страницы      12 разрядов (ориг.)



no execute

Кроме страницы 4 Кб так же есть большие страницы 2 Мб для БД

copy-on-write



Accessed

Dirty

Large



## Ленивая аннотация

(ленивое выделение памяти)

В Linux определен набор сист. вызовов, которые работают с вирт. памятью, т.е. для процесса создается вирт. память;

Т.е. большую часть времени процессор работает с вирт. адресами;

Выделение памяти (сист. вызов `mmap`) происходит при запуске, но на самом деле память не выделяется, а только добавляется соотв. запись в структуры ядра ОС;

При первом обращении процесса к фактически не выделенной памяти происходит страничное исключение (`page fault`). При обработке этого исключения система выполнит выделение памяти;

Зачем так сделано?

Для экономии памяти, т.к. процесс, запрашивая вирт. память, может её никогда не использовать;

Поэтому на 1 этапе выделяется т.н. ленивый, т.е. относительно быстрый этап выделения;

# Архитектура ядер современных операционных систем.

Существует 2 архитектуры вычисл. систем:

- 1) с монолитным ядром;
- 2) с микроядром (микроядерная архитектура);

Windows и UNIX/Linux - системы с монолитным ядром, хотя UNIX всегда имела минимизированное ядро

Монолитное ядро - программа, имеющая модульную структуру, т.е. состоящее из подпрограмм;

Микроядро (Microkernel architecture) -

- модуль ядра, реализующий набор низкоуровневых операций, т.е. непосредственное взаимодействие с аппаратной частью и обеспечение взаимодействия между процессами ОС, которые, возможно, имеют собств. адр. пр-ва и выполняются на уровне пользователя;

Модуль микроядра обеспечивает взаимодействие между процессами ОС и между процессами пользователей и процессами ОС с помощью передачи сообщений;

Конец 60-х: Медник и Фотован сформулировали идею иерархической структуры ОС (иерархической машины);

Иерархия была построена по отношению к процессу (единица декомпозиции системы);

Уровни этой иерархической машины  
располагаются в зав-ти от близости  
к аппаратуре обеспечения системы;

Идея микроядерной архитектуры  
базируется на иерархической машине;