
Analýza algoritmu programom gprof

	Názov	Podiel času straveného vo funkcii k celkovému času [%]
1	median	57.67
2	gen_pixel	11.89
3	clip_window	11.34
4	shift_window	5.19
5	pixel_processing	4.51
6	buffer	4.37
7	system_input	2.73
8	main	1.91
9	thresholding	0.34
10	update_base_pos	0.14
11	histogram_clean	0.07
12	otsu	0.00
13	print_results	0.00



Rozdelenie aplikácie medzi hardware a software

MCU	FPGA		
otsu	median	system_input	
print_results	gen_pixel	main	
	clip_window	thresholding	
	shift_window	update_base_pos	
	buffer		

Využitie adresového priestoru zdielanej pamäte

Index	Názov symbolickej konštanty	Chovanie	Popis
0	FPGA_VALID	in/out	Príznak validity dát
1 8	FPGA_HIST_0 FPGA_HIST_7	in	Položky histogramu
9	FPGA_FRAME	in	Číslo snímku
10	FPGA_THRESH	out	Hodnota vypočítaného prahu

Vlastnosti obvodu vnútri FPGA

Latency Cycles	Latency Time	Troughput Cycles	Troughput Time	Total Area	Slack	II	Flip Flops	LUTs	Slices
6	240	4	160	1439,04	3,04	4	580	1191	762

II = 4 - inicializačný interval hlavnej smyčky Latency Cycles = 6 - latencia obvodu

Porovnanie riešení

	SW riešenie na MSP430	SW/HW riešenie		
Priemerná doba spracovania pixelu	152 us	240 ns		
Počet bodov spracovaných za sekundu	6578,95 pixel/s	6250000 pixel/s		
Zrýchlenie	1	1578,95		

Zhrnutie

- rozdelením úlohy na SW a HW časť došlo k rapídnemu zvýšeniu rýchlosti spracovania
- dané riešenie by bolo možné urýchliť napríklad implementáciou rýchlejšej metódy na výpočet mediánu, a to bez zvýšenia využitích zdrojov
- d'alšie urýchlenia by boli možné za cenu zvýšenia použitých zdrojov
- v rámci návrhu a implementácie bol hľadaný kompromis medzi rýchlosťou a dostupnou veľkosťou čipu
- veľkosť čipu bola predom daná a preto konečné riešenie využíva 99% dostupných slices
- najužším miestom riešenia je komunikácia medzi SW a HW časťou