机会均等:

南京邮电大学 2021/2022 学年第 二 学期 《计算机组成与结构》期末试卷(A)

院(系)	班			学号_		姓名
	题号	_	=	Ξ	总分	
	得分					
1. 某i 块,郑		地址 32 位 肘方式、	位,按字节 写回法(V	编址。假知		多存放 64 个主存 32B,则该 Cache
	引为 50ns,三	主存存取				取的次数为 40 次,已 8少?cache/主存系统
3. 某总线在一个钟周期,总线时代						周期等于 2 个总线时
1. 在 根线、	②五根线、	中有七个 、③十五	设备申请。根线,则(总线的控制 ①~③分别	是什么仲裁方	各时分别额外增加了①三 示式? 其中,可以保证所 音遍采用哪一种方式?
1		2			3	

2. 某 32 位计算机按字节编址,采用小端方式。若语句"int i=0;"对应指令的机器代码为"C6 95 FC 00 00 00 00",则语句"int i= -375;"对应指令的机器代码是多少? (写出详细过程)。

当代总线标准普遍采用:

3. 大学生小明立志今后为中国的芯片事业添砖加瓦,他觉得《计算机组成与结构》课程很重要,你觉得他的想法对吗?请阐述理由。(得分和答题内容及答题字数相关)

得 分

三、综合应用题(50分,每题10分)

1. 假设某计算机有 I、II、III、IV、V 五个中断源,它们的硬件中断优先级别为 I、II、III、IV、V。若这五级中断同时发出中断请求,但要求中断处理次序为 III、IV、I、V、II。请设计各级处理程序的中断屏蔽字。("1"为屏蔽,"0"

中断序号	中断屏蔽字
I	
II	
III	
IV	
V	

为开放,屏蔽字 D4-D0 从高位到低位对应顺序为 I、II、III、IV、V,如 D4 对应 I)

2. 在采用"①取指、②译码/取数、③执行、④访存、⑤写回"5 段流水线的处理器中,执行如下指令序列,其中 s0、s1、s2、s3 和 t0 表示寄存器编号。系统中无法保存运算的中间结果,请填写下表(填写序号①~⑤即可),给出指令序列在流水线中的执行过程。

I1: add s2, s1, s0 // $R[s2] \leftarrow R[s1] + R[s0]$

I2: load s3, O(t0) // $R[s3] \leftarrow M[R[t0]+0]$

I3: add s2, s2, s3 // $R[s2] \leftarrow R[s2] + R[s3]$

时钟 指令	1	2	3	4	5	6	7	8	9	10	11	••••
I1												
I2												
I3												

- 3. 将 -32.5 转换为 IEEE754 单精度浮点数格式(结果用十六进制表示,需要详细的转换过程)。
- 4. 若某机主频为 200MHz, 每个指令周期平均为 2.5 个 CPU 周期, 每个 CPU 周期平 均包括 2 个主频周期,则
 - (1) 该机平均指令执行速度为多少 MIPS?
- (2) 若 CPU 的控制器采用微程序控制方式,微指令字长 32 位,采用水平型编码 控制的微指令格式, 断定方式。微命令构成 5 个互斥类, 各包含 2 个、4 个、8 个、10 个和3个微命令,外部条件共2个(判别测试字段不需要编码)。则控制存储器的容量 应为多少字节?

5. 某机指令格式如图所示:

OP		X	偏移量 D			
15	10	9	8	7		0

图中 X 为寻址特征位,且 X=0 时,直接寻址; X=1 时,用变址寄存器 X1进行变址; X=2 时,用变址寄存器 X₂进行变址; X=3 时,相对寻址。设(PC)=1234H,(X₁) =0037H,(X₂)=11ABH,请确定下列指令的有效地址(均用四位十六进制表示)。

- (1) 4420H (2) 2244H (3) 132CH (4) 3521H (5) 6723H

(1)	(2)	(3)	(4)	(5)