Введение в кэши:

микроархитектура, алгоритмы замещения





Терновой Николай, Тищук Богдана, инженер Syntacore, аспирант НИУ МИЭТ

Куроедов Павел, инженер Syntacore



Введение в кэши

Разрыв в производительности процессоров и памяти




График из книги Hennessy and Patterson, Computer Architecture: A Quantitative Approach, 5th ed., Morgan Kaufmann, 2012




Технологии памяти

	Объем	Задержка	Стоимость/GiB
Flip-flop Registers	1000 bit	20 ps	\$\$\$
SRAM*	10KiB - 10MiB	1-10 ns	1000\$
DRAM	10GiB	80 ns	10\$
NV Flash	100GiB	100 us	1\$
NV Hard Disk	1TB	10 ms	0.1\$

Таблица из книги Hennessy and Patterson, Computer Architecture: A Quantitative Approach, 5th ed., Morgan Kaufmann, 2012




Иерархия памяти



источник



Кэширование




Кэширование (в SW и HW) является одним из механизмов маскирования задержки доступа к какому-либо ресурсу за счет размещения часто используемых данных в памяти с более быстрым временем доступа

- ✓ Многоуровневые кэши в процессорах
- ✓ Многоуровневые ТLВ
- ✓ Кэширование блоков в SSD/HDD
- ✓ Кэширование в ПО (браузеры, системы сборки ПО, DNS службы)



Принципы локальности




- временная локальность означает, что процессор, вероятно, еще раз обратится к тем данным, которые он недавно использовал;
- пространственная локальность означает, что когда процессор обращается к каким-либо данным, то, вероятно, ему понадобятся и расположенные рядом данные;

Принципы локальности

```
addi x5 x10 5
  0:
       00550293
00000004 <loop>:
       00a28063
                   beq x5 x10 0 <loop>
  4:
       00452303
                   lw x6 4 x10
       00c52383
                   lw x7 12 x10
  c:
       00852e03
                   lw x28 8 x10
  10:
       04452e83
                   lw x29 68 x10
  14:
  18:
       25652f03
                   lw x30 598 x10
  1c:
       fff28293
                   addi x5 x5 -1
       fe5ff06f
                   jal x0 -28 <loop>
  20:
```

Запрос данных процессором



- В первую очередь кэш применяется для ускорению чтению памяти данных, инструкций.
- Попадание (cache hit) запрашиваемый адрес отображен в кэш. Быстрый доступ к данным/инструкции.
- Промах (cache miss) запрашиваемый адрес не отображен (не найден) в кэш.
 - Данные/инструкция запрашиваются из основной памяти.
 - Сохранение данных в кэш для последующего доступа.



Характеристики кэш-памяти

- Ёмкость C (capacity)
- Число наборов (секций) **S** (set)
- Длинна строки (блока) **b** (block)
- Количество строк (блоков) B = C/b
- Степень ассоциативности N
- Кэш состоит из S наборов, каждый из которых содержит одну или несколько строк
- Взаимосвязь между адресом в памяти и расположением в кэш называется отображением
- Каждый адрес в памяти отображается в один и тот же набор кэша
- Кэш прямого отображения Набор S содержит только один блок S = B
- Множественно-ассоциативный кэш Каждый набор S состоит из N строк S = B/N
- Полностью ассоциативный кэш Имеет только один набор S=1



Анализ производительности

- Доля попаданий (hit rate **HR**)
- Доля промахов (miss rate MR)

•
$$MR = \frac{\text{Число промахов}}{\text{Общее число доступов к памяти}} = 1 - HR$$

•
$$HR = \frac{ ext{Число попаданий}}{ ext{Общее число доступов к памяти}} = 1 - MR$$

- **AMAT** average memory access time
- $AMAT = t_{cache} + MR_{cache} \cdot (t_{MM} + MR_{MM} \cdot t_{VM})$


•	Пример

Уровень памяти	Время доступа в тактах	Процент промахов
Кэш-память	1	10%
Оперативная память	100	0%

- $AMAT = 1 + 0.1 \cdot (100) = 11$
- Какой должен быть MR, чтобы снизить AMAT до 1.5 тактов?
- $1 + m \cdot (100) = 1.5$ -> m = 0.5%




Кэш прямого отображения [Direct Mapped]






Кэш прямого отображения [Direct Mapped]





```
1.text
2 addi t0, a0, 5
3 done:
4 loop:
     beg t0, a0, done
     lw t1, 0x4(a0)
     lw t2, 0xC(a0)
     lw t3, 0x8(a0)
     addi t0, t0, −1
     j loop
```





```
0:
     00550293 addi x5 x10 5
00000004 <loop>:
     00a28063 beg x5 x10 0 <loop>
     00452303 lw x6 4 x10
 8:
     00c52383 lw x7 12 x10
 10:
      00852e03 lw x28 8 x10
      fff28293 addi x5 x5 -1
 14:
      fedff06f jal x0 -20 <loop>
 18:
```

٧	Tag	Block 0
0		
1	0×00000000	0x00a28063
0		
0		
0		
0		
0		
0		
	0 0	0

```
0: 00550293 addi x5 x10 5
```

00000004 <loop>:

4: 00a28063 beq x5 x10 0 <loop>

8: 00452303 lw x6 4 x10

c: 00c52383 lw x7 12 x10

10: 00852e03 lw x28 8 x10

14: fff28293 addi x5 x5 -1

18: fedff06f jal x0 - 20 < loop >

Index	٧	Tag	Block 0
0	0		
1	1	0×00000000	0x00a28063
2	0		
3	1	0×00000000	0x00c52383
4	0		
5	0		
6	0		
7	0		



```
0: 00550293 addi x5 x10 5 Ind

00000004 <loop>:
    4: 00a28063 beq x5 x10 0 <loop>
    8: 00452303 lw x6 4 x10
    c: 00c52383 lw x7 12 x10

10: 00852e03 lw x28 8 x10

14: fff28293 addi x5 x5 -1
18: fedff06f jal x0 -20 <loop>
```

dex	٧	Tag	Block 0
0	0		
1	1	0×00000000	0x00a28063
2	1	0×00000000	0x00452303
3	1	0×00000000	0x00c52383
4	0		
5	0		
6	0		
7	0		



0: 00550293 addi x5 x10 5

00000004 <loop>:

4: 00a28063 beq x5 x10 0 <loop>
8: 00452303 lw x6 4 x10
c: 00c52383 lw x7 12 x10
10: 00852e03 lw x28 8 x10
14: fff28293 addi x5 x5 -1
18: fedff06f jal x0 -20 <loop>

Registe	rs			
GPR				

Name	Alias	Value
x0	zero	0x00000000
x1	ra	0x00000000
x2	sp	0x7ffffff0
х3	gp	0x10000000
x4	tp	0x00000000
x5	t0	0x00000004

```
00550293 addi x5 x10 5
 0:
00000004 <loop>:
     00a28063 beg x5 x10 0 <loop>
     00452303 lw x6 4 x10
     00c52383 lw x7 12 x10
 10:
      00852e03 lw x28 8 x10
 14:
     fff28293 addi x5 x5 -1
 18:
    fedff06f jal x0 -20 <loop>
```

Index	٧	Tag	Block 0
0	0		
1	1	0×00000000	0x00a28063
2	1	0×00000000	0x00452303
3	1	0×00000000	0x00c52383
4	0		
5	0		
6	0		
7	0		

```
0:
     00550293 addi x5 x10 5
00000004 <loop>:
     00a28063 beg x5 x10 0 <loop>
 4:
 8:
     00452303 lw x6 4 x10
     00c52383 lw x7 12 x10
 10:
      00852e03 lw x28 8 x10
      fff28293 addi x5 x5 -1
 14:
      fedff06f jal x0 -20 <loop>
 18:
```

Index	٧	Tag	Block 0
0	0		
1	1	0×00000000	0x00a28063
2	1	0×00000000	0x00452303
3	1	0×00000000	0x00c52383
4	0		
5	0		
6	0		
7	0		

```
0: 00550293 addi x5 x10 5


00000004 <loop>:
4: 00a28063 beq x5 x10 0 <loop>
8: 00452303 lw x6 4 x10
c: 00c52383 lw x7 12 x10

10: 00852e03 lw x28 8 x10

14: fff28293 addi x5 x5 -1
18: fedff06f jal x0 -20 <loop>
```

Index	٧	Tag	Block 0
0	0		
1	1	0×00000000	0x00a28063
2	1	0×00000000	0x00452303
3	1	0×00000000	0x00c52383
4	0		
5	0		
6	0		
7	0		






Данный пример будет одинаково работать и для других типов кэшей (N-way associative, Fully associative)



```
1.text
2 addi t0, a0, 5
3 done:
4 loop:
   beq t0, a0, done
   lw t1, 0x4(a0)
   lw t2, 0x24(a0)
   addi t0, t0, -1
   j loop
Cache indexing breakdown:
         ■ = Taq = Index = Block = Byte
```



```
0: 00550293 addi x5 x10 5

00000004 <loop>:
4: 00a28063 beq x5 x10 0 <loop>
8: 00452303 lw x6 4 x10
c: 02452383 lw x7 36 x10
10: fff28293 addi x5 x5 -1
```

14: ff1ff06f jal x0 -16 <loop>


Index	٧	Tag	Block 0
0	0		
1	1	0x00000000	0x00a28063
2	0		
3	0		
4	0		
5	0		
6	0		
7	0		

```
0: 00550293 addi x5 x10 5

00000004 <loop>:
4: 00a28063 beq x5 x10 0 <loop>
8: 00452303 lw x6 4 x10
c: 02452383 lw x7 36 x10
10: fff28293 addi x5 x5 -1
14: ff1ff06f jal x0 -16 <loop>
```


Index \	٧	Tag	Block 0
0	0		
1	1	0x00000001	0x00000000
2	0		
3	0		
4	0		
5	0		
6	0		
7	0		

Общее число доступов к памяти





Размер блока на примере DMC





Размер блока на примере DMC

```
Block Byte
 1.text
                                                                                                                                                                                                                                                         Memory Tag Set Offset O
2 addi t0, a0, 5
                                                                                                                                                                                                                                                                                                                                                                                                                                            V Tag
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                Data
3 done:
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               Set 1
 4 loop:
                                                                                                                                                                                                                                                                                                                                                                                                                                                                  00...00
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       mem[0x00...0C]
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         mem[0x00...08]
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          mem[0x00...04]
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             mem[0x00...00]
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               Set 0
                                                                 beg t0, a0, done
                                                                lw t1, 0x4(a0)
                                                                 lw t2, 0xC(a0)
                                                                 lw t3, 0x8(a0)
                                                                 addi t0, t0, -1
                                                                 j loop
```

$$MR = \frac{$$
Число промахов $}{$ Общее число доступов к памяти $} = \frac{1}{15} = 6.67\%$




Пример DMC в реальном микропроцессоре

- L1/L2 Memory Architecture
 - 32K-Bit (4K-Byte) L1P Program Cache (Direct Mapped)
 - 32K-Bit (4K-Byte) L1D Data Cache (2-Way Set-Associative)
 - 512K-Bit (64K-Byte) L2 Unified Mapped RAM/Cache (Flexible Data/Program Allocation)


Datasheet - TMS320C6211

Fixed-Point DSP





N-way associative





N-way associative

```
1.text
2 addi t0, a0, 5
3 done:
4 loop:
                                           Way 1
                                                             Way 0
   beq t0, a0, done,
                                       Tag
                                               Data
                                                         Tag
                                                                 Data
   lw t1, 0x4(a0)
                                                                         Set 3
                                                       0
                                                                         Set 2
                                             mem[0x00...24]
                                                              mem[0x00...04]
                                                                         Set 1
                                       00...00
                                                         00...10
   lw t2, 0x24(a0)
                                                                         Set 0
   addi t0, t0, -1
      loop
```



0:	00550293	addi x5 x10 5
00000004	<loop>:</loop>	
4:	00a28063	beq x5 x10 0 <loop></loop>
8:	00452303	lw x6 4 x10
c:	02452383	lw x7 36 x10
10:	fff28293	addi x5 x5 -1
14:	ff1ff06f	jal x0 -16 <loop></loop>

[ndex	٧	Tag	Block 0
0	0		
V	0		
1	0		
	0		
2	0		
	0		
3	0		
	0		
4	0		
	0		
5	0		
	0		
6	0		
_	0		
7	0		

```
0:
      00500293
                 addi x5 x0 5
00000004 <loop>:
      00028063
                  beq x5 x0 0 <loop>
      00402303
                 lw x6 4 x0
  8:
      02402383
                 lw x7 36 x0
  c:
  10:
         fff28293
                    addi x5 x5 -1
         ff1ff06f
  14:
                   jal x0 -16 <loop>
```

Index	٧	Tag	Block 0
0	0		
	0		
1	0		
	1	0x00000000	0x00028063
2	0		
	0		
3	0		
	0		
	0		
4	0		
5	0		
	0		
6	0		
	0		
7	0		
	0		

```
0: 00500293 addi x5 x0 5
```

00000004 <loop>:

4: 00028063 beq x5 x0 0 <loop>

8: 00402303 lw x6 4 x0

c: 02402383 lw x7 36 x0


10: fff28293 addi x5 x5 -1

14: ff1ff06f jal x0 -16 <loop>

[ndex	٧	Tag	Block 0
0	0		
	0		
1	1	0x00000001	0×00000000
'	1	0x00000000	0x00028063
2	0		
2	0		
3	0		
	0		
4	0		
	0		
5	0		
	0		
6	0		
	0		
7	0		
	0		





```
1.text
2 addi t0, a0, 5
3 done:
4 loop:
  beq t0, a0, done
  lw t1, 0x4(a0)
  lw t2, 0x24(a0)
  addi t0, t0, -1
  j loop
```






Пример N-way associative в реалом процессоре







Fully-associative






Пример Fully-associative cache в реальном процессоре

The following are key features of the Prefetch module:

- 4x16 byte fully-associative lines
- · One line for CPU instructions
- · One line for CPU data
- · Two lines for peripheral data
- · 16-byte parallel memory fetch
- · Configurable predictive prefetch
- · Error detection and correction

Datasheet - PIC32MZ




Размер блока на примере DMC

```
1 /*--- pi.c PROGRAM RANPI */
 2 #include <stdio.h>
 3 pvoid myadd(float* sum, float* addend) {
        *sum = *sum + *addend;
 6 4
7 pint main(int argc, char* argv[]) {
        float ztot, yran, ymult, ymod, x, y, z, pi, prod;
        long int low, ixran, itot, j, iprod;
        ztot = 0.0;
        low = 1;
        ixran = 1907;
        yran = 5813.0;
        ymult = 1307.0;
        ymod = 5471.0;
        itot = 100;
        for (j = 1; j <= itot; j++) {
            iprod = 27611 * ixran;
            ixran = iprod - 74383 * (long int) (iprod / 74383);
            x = (float)ixran / 74383.0;
            prod = ymult * yran;
            yran = (prod - ymod * (long int) (prod / ymod));
            y = yran / ymod;
            z = x * x + y * y;
            myadd(&ztot, &z);
            if (z \le 1.0) {
                low = low + 1;
        pi = 4.0 * (float)low / (float)itot;
        // Print result
        printf("Result: %f\n", pi);
        // Move result to some pre-determined register
        asm("mv x27, %[v]"
                          /* Output registers */
            : [v] "r"(pi) /* Input registers */
                         /* Clobber registers */
        );
41
        return 0;
42 }
43
```

Cache type	Hits	Misses	HR
direct mapped cache [16 sets]	48589	236908	17%
2-way associative cache [8 sets]	47482	238015	16,6%
full associative cache [16 way]	48545	236952	17%
direct mapped cache [8 sets] Block size 2 word	151847	133650	53%

Сравнение архитектур кэша



Запрашиваемый адрес сравнивается только с одним тегом.

Искомые данные могут находиться только в <mark>определенной</mark> линии кэша

Запрашиваемый адрес сравнивается только с N тегов одновременно

Искомые данные могут храниться ровно в одном наборе, но в любом из N кэш-линий, принадлежащих

Запрашиваемый адрес сравнивается с каждым тегом одновременно

Искомые данные могут находиться только в <mark>любой</mark> линии кэша



Алгоритмы замещения данных


- LRU (Least Recently Used) наиболее давнего использования
- PLRU (Pseudo-Least Recently Used) псевдо наиболее давнего использования
- **FIFO** (First In First Out) замещение в порядке очереди
- LFU (Least Frequently Used) наименее частого использования
- RND (Random Replacement) замена случайной строки
- **CLOCK** циклический список с указателем

Associativity									
	Two-way		Four-way		Eight-way				
Size	LRU	Random	FIFO	LRU	Random	FIFO	LRU	Random	FIFO
16 KiB	114.1	117.3	115.5	111.7	115.1	113.3	109.0	111.8	110.4
64 KiB	103.4	104.3	103.9	102.4	102.3	103.1	99.7	100.5	100.3
256 KiB	92.2	92.1	92.5	92.1	92.1	92.5	92.1	92.1	92.5




Имплементация plru

- Идея бинарное дерево
 - 0 левая ветвь
 - 1 правая ветвь
- Преимущества:
 - Простота реализации
 - Требуется N-1 бит на набор [set]
- Недостатки:
 - Узел на вершине дерева содержит только один бит и не может достаточно точно отразить историю "дерева"
 - декодирование битов это последовательный процесс




Имплементация plru


acess line 1



LRU line 2




LRU line 0




LRU line 3



Имплементация plru






LRU line 3




Имплементация Real LRU


- Идея
 - установить в соответствующей строке все единицы
 - установить соответствующий столбец во все нули
 - LRU линия будет представлена нулевой строкой
- Плюсы:
 - Сохраняется история доступа
- Недостатки:
 - Необходимо хранить матрицу битов N^2 для каждого набора [set]



Имплементация Real LRU



Имплементация LRU



Оптимизация LRU

• Идея

- reference matrix method
 (математическое описание
 сможете найти в книжке
 Hacker's Delight
 7-9 An LRU Algorithm)
- Для матрицы размером N * N эквивалентно выражение
 $a_{i,j} = -a_{j,i}$

Плюсы:

— Необходимо хранить не N^2 , а N*(N-1)/2 битов для каждого набора [set]



		0	1	2	3
	0	0;0	0;1	0;2	0;3
Line	1	1;0	1;1	1;2	1;3
ä	2	2;0	2;1	2;2	2;3
	3	3;0	3;1	3;2	3;3

Классификация промахов

Three C

- Неизбежные (compulsory) самое первое обращение к блоку, которого нет в кэше. Данный блок должен быть загружен в кэш.
- Емкостные (capacity) если кэш не может содержать все блоки, необходимые во время выполнения программы (недостаточный объем), емкостные промахи, наряду с неизбежными промахами, будут происходить из-за того, что блоки удаляются, а затем снова загружаются.
- Конфликтные (conflict) если стратегия размещения блока не полностью ассоциативна, конфликтные промахи (наряду с неизбежными и емкостными) будут происходить из-за того, что блок может быть удален, а потом снова загружен, если несколько блоков отображаются на один набор и обращения к разным блокам чередуются во времени.

Политика записи

При попадании

- ✓ Write through при записи данные попадают сразу в кэш и в память (кэш следующего по иерархии уровня)
- ✓ Write back при записи данные попадают только в кэш, память обновляется при вытеснении кэш строки


При промахе

- ✓ Write allocate при промахе по записи в кэше аллоцируется (размещается) ячейка, содержащая данные, которые должны быть записаны
- ✓ Write non-allocate при промахе по записи данные сразу пишутся в память, в кэше ячейка для этих данных не заводится



Детали проектирования

- ✓ В современных чипах время от поступления запроса в L1 кэш до получения данных
 - не 1 такт!





Детали проектирования

✓ Разбиение доступа по банкам

TAG MEMORY Index	MEMORY Bank	CL Offset
------------------	-------------	-----------

✓ Требования по частоте делают многие теоретически – эффективные решения слабо реализуемыми на практике

Из – за этого не применяют fully-associative кэши большого размера

- ✓ Памяти в кэше могут накапливать спонтанные ошибки Для избежания использования невалидных данных во многих кэшах применяют ЕСС
- ✓ Кэширование не должно нарушать модель памяти архитектуры

Кэши в современных процессорах достаточно сложны. Поддержка глобального порядка операций с памятью, регламентируемого моделью памяти конкретной архитектуры при высоких требованиях к производительности и частоте становится нетривиальной задачей со множеством нюансов для проектирования



Q_{i}

- ✓ Могут ли быть conflict misses в fullyassociative кэше?
- ✓ Чем банк отличается от way? Где будет меньше conflict miss при одинаковом объеме: а) 2 банка DM кэша б) 1 банк 2-way кэша
- ✓ Каким образом влияет политика замещения в кэше на производительность?
- ✓ Может ли кэш ухудшать производительность ? Если да, то в каких случаях?
- ✓ Чем отличается вытеснение кэшлинии от инвалидации кэш-линии?

- ✓ Вытеснение линии из кэша, при том, что есть другие свободные кэш – строки. Когда такое возможно?
- ✓ Отличие процедуры вытеснения для Write-back и Write-through кэша
- ✓ Почему LRU сложно применять на кэшах с большой ассоциативностью?
- ✓ Преимущества и недостатки большой гранулярности (размера кэш-линии)



Ссылки на источники и материалы

- 1. <u>Лекции курса 6.004 МІТ</u>
- 2. <u>Лекции инженера Intel Александра Титова</u>
- 3. Симулятор Ripes
- 4. Advanced Material: Implementing Cache Controllers
- 5. Книга: Цифровая схемотехника и архитектура компьютера
- 6. <u>Следующие шаги в черной магии процессоростроения после того, как вы освоили Харрис & Харрис</u>
- 7. Kypc от David Wentzlaff на coursera



План лабораторной работы


- Изучить функционал testbench
- Изучить функционал .do скрипта, добавить по аналогии произвольные сигналы на waveform
- Ознакомиться с параметрами конфигурации памяти и кэша
- Оценить время исполнение программы с включенным и выключенным кэшем
- Изучить способы параметризации длины строки кэш линии

L1I Cache SchoolRISC-v

✓ Fully-associative

N-line L1I cache

- √ 1 cycle latency
- ✓ Caching mechanism can be disabled
- ✓ PLRU eviction





> schoolRISCV_ICache-quartus_prj > schoolRISCV > testbench					
Амя	Дата изменения	Тип	Размер		
work	15.01.2022 2:51	Папка с файламі	и		
🔐 make.do	15.01.2022 2:21	Файл "DO"	2 КБ		
testbench.v	15.01.2022 2:51	Файл "V"	4 KB		




```
vlib work
vmap work

vlog ../src/sr_cpu.vh
vlog ../src/sm_hex_display.v
vlog ../src/sm_register.v
vlog ../src/sm_rom.v
vlog ../src/sr_cpu.v
vlog ../src/srv_icache.sv
vlog ../src/srv_mem.sv
vlog ../src/sm_top.v
vlog ../src/sm_top.v
vlog testbench.v
```


```
add wave -color #ee66ff -radix hex -group CPU \
/sm_testbench/sm_top/sm_cpu/regAddr \
/sm_testbench/sm_top/sm_cpu/im_req \
/sm_testbench/sm_top/sm_cpu/im_req \
/sm_testbench/sm_top/sm_cpu/imAddr \
/sm_testbench/sm_top/sm_cpu/imData \
/sm_testbench/sm_top/sm_cpu/im_drdy \
/sm_testbench/sm_top/sm_cpu/addr_o \
/sm_testbench/sm_top/sm_cpu/data_o \
# cycle cnt
add wave -color #cccc00 -radix unsigned -group CYCLE_CNT \
/sm_testbench/sm_top/i_cycle_cnt/cycleCnt_o \
sm_testbench/sm_top/i_cycle_cnt/en_i \
```




```
# C:/Users/Nick/Desktop/schoolRISCV_ICache-quartus_prj/schoolRISCV/testbench
VSIM(paused)>ls
# make.do
# testbench.v
# vsim.wlf
# work
```


















```
10
11
      //hardware top level module
12
      module sm_top
13
     □#(
14
        parameter CACHE_EN = 1'b1
15
16
     □(
17
                            clkIn.
          input
18
           input
                           rst_n,
19
                   [ 3:0 ] clkDevide,
           input
20
                           clkEnable.
          input
21
                            clk.
          output
22
           input
                   [ 4:0 ]
                           reaAddr.
23
           output
                   [31:0]
                           regData,
24
                   [31:0] cycleCnt_o
           output
25
26
           //metastability input filters
27
          wire
                   [ 3:0 ] devide;
28
          wire
                            enable:
29
                   [ 4:0 ] addr:
          wire
30
          //instruction memory
31
          wire
                   [31:0]
                           imAddr:
32
                   [31:0]
          wire
                           imData:
33
          wire
                            im_req;
34
          wire
                            im_drdy;
35
          wire
                    [31:0] ext_addr;
36
          wire
                            ext_req;
37
          wire
                            ext_rsp;
38
          wire
                   [127:0] ext_data:
39
          wire
                   [31:0]
                           rom_data;
```

```
module srv_mem (
input logic clk,
input logic rst_n,
input
       logic
              [31:0]
                       ext_addr_i,
        logic
input
                       ext_req_i,
        logic
output
                       ext_rsp_o,
        logic [127:0] ext_data_o,
output
input logic
               [31:0] rom_data_i,
               [31:0] rom_addr_o
output logic
);
localparam DEPTH
                        = 1024:
localparam AWIDTH
                        = 10;
localparam RD_NUM = 128/32;
localparam MEM_DELAY
                        = 10;
```

Спасибо за внимание!

