הפקולטה להנדסת חשמל

<u>תרגיל בית רטוב מספר 2</u> מערכות ספרתיות ומבנה מחשב

קראו היטב את הוראות ההגשה בסעיף 5.

נקודות יורדו למי שלא יבצע את ההוראות במדויק.

marcus.ron@campus.technion.ac.il אחראי התרגיל: רון מרכוס

<u>שאלות בקשר לדרישות התרגיל יש להפנות לאחראי התרגיל דרך הפורום במודל. בקשות מיוחדות יש לשלוח לאחראי התרגיל במייל.</u>

<u>בקשות לדחייה ללא סיבה מוצדקת ידחו על הסף (ראו נוהל להגשה באיחור).</u>

אין להגיש שום חלק מודפס – את החלק היבש יש לכתוב במעבד תמלילים (למשל: Word) ולצרף לחלק הרטוב. יש להגיש כקובץ pdf בלבד.

1. הנחיות כלליות



מסמן שאלות שיש לענות עליהן במסמך (החלק היבש). ניתן לענות גם באנגלית.

במקרה של קושי בפתרון הסעיפים היבשים, יש לפנות אל המתרגלים בפורום SystemVerilog וסימולציות ב-Moodle, או בשעות הקבלה שלהם.

לצורך שרטוט מעגלים עם שערים לוגיים בתרגיל, ניתן לשרטט ידנית ולסרוק, או להשתמש בתוכנה לצורך שרטוט מעגלים עם שערים לוגיים בתרגיל, ניתן לשרטט ידנית ולסרוק, או להשתמש בתוכנה (https://www.draw.io). את החישובים יש להקליד.



מסמן חלק שיש לבצע בסימולטור. את תוצאת הסימולציה (waveform) יש לצרף לחלק היבש <u>ולהסביר את התוצאות בצורה איכותית</u>. ניתן לשמור Waveform בעזרת צילום מסך. ב-waveform יש להכיל את האותות הרלוונטיים לתרגיל (כניסות ויציאות) ובצילום להראות את הקטעים הרלוונטיים בזמן. יש לדאוג שהתמונות תהיינה ברורות. נקודות יורדו על צילומי מסך שאינם ברורים.

יש לכתוב את קוד החומרה בשפת SystemVerilog בלבד וב-syntax שנלמד בסדנאות בלבד.

במקרה של קושי בפתרון הסעיפים הרטובים, יש לפנות למתרגלי הסדנאות בשעות הקבלה שלהם או להעלות את השאלה במודל בפורום בשם Q&A Forum, עם תיוג של **פתרון,** ותיוג של הסימולציה ומספר השאלה (לדוגמא, **sim-0-q1-1**). חשוב לבחור אחד מהתיוגים הקיימים ולא להוסיף חדשים כי אחרת השאלה לא תקבל מענה.

בכל שאלה על דרישות התרגיל, כלומר קשיים בהבנת דרישות הסעיפים השונים בתרגיל, יש לפנות אל אחראי התרגיל, בשעת הקבלה שלו או להעלות את השאלה במודל בפורום בשם Q&A Forum, עם תיוג של דרישה, ותיוג של הסימולציה ומספר השאלה (לדוגמא sim-0-q1-1). חשוב לבחור אחד מהתיוגים הקיימים ולא להוסיף חדשים כי אחרת השאלה לא תקבל מענה.

בנוסף, ניתן להיעזר במסמך בעיות ב-ModelSim וב-SystemVerilog הנמצא באתר הקורס (ModelSim_and_SystemVerilog_FAQ.pdf).

אין צורך לצרף את הקוד לחלק היבש אלא אם נאמר אחרת.

בתרגיל זה נעסוק במימושים שונים של מכפל, תחילה בחומרה הממומשת בעזרת מכונת מצבים סופית, ולבסוף בתוכנה על ידי קוד של RISC-V.

בתרגיל 1 נבנתה חומרה בשפת SystemVerilog בעזרת המודל המבני (structural), כלומר, יצירת שערים לוגיים בסיסיים וחיבור ביניהם. בתרגיל זה נעבור למימוש חומרה בעזרת המודל ההתנהגותי (behavioral). כתיבה במודל זה מאפשרת להשתמש בתיאור עילי יותר של הלוגיקה. לדוגמה, מחבר של שני מספרים ניתן למימוש באופן פשוט יותר בעזרת השורה הבאה:

assign result = operand1 + operand2;


תהליך סינתזה מתרגם את השורה הזו למימוש דומה מאוד לזה שיצרתם באופן ידני עם שערים לוגיים בסיסיים בתרגיל 1. שימו לב שבניגוד למימוש בתרגיל 1, בתרגיל זה כל התכן ימומש ללא השהיות, לכן לאורך כל התרגיל **אין להשתמש ביחידות שמומשו בתרגיל 1**.

בנוסף, בתרגיל זה נתנסה לראשונה במימוש תכן סינכרוני (תלוי שעון).

2. <u>חלקיבש</u>

מימוש מכפל 32x32 באמצעות מכפל 16x8 ומכונת מצבים

ניתן לבנות מכפל עבור שני מספרים גדולים (לדוגמה, כל אחד בגודל 32 סיביות) ע"י שכפול של יחידות חישוב קטנות יותר (למשל, מכפלים של מספרים קטנים יותר, שכל אחד מהם יכול להיות מורכב מכמה מחברים, שבעצמם מורכבים משרשרת FA-ים וכו'...). אך למכפל כזה תהיה עלות גבוהה בשל מספר גדול מאוד של שערים במימוש. לחילופין, במקום לשכפל יחידות חישוב קטנות, ניתן לייצר אותן פעם אחת ולעשות בהן שימוש חוזר באופן סדרתי. במקרה שלנו, אפשר להשתמש במכפל קטן יותר (לדוגמה, 16x16 ביטים) בתוספת פעולות חיבור באופן סדרתי. מכונת מצבים שמנהלת את כל היחידות הנ"ל. עקרון הפעולה של חישוב כזה דומה לפעולת כפל ארוך. להלן שרטוט של תכן שכופל שני מספרים ברוחב 32 סיביות, באמצעות מכפל של מספר ברוחב 16 סיביות במספר ברוחב 16 סיביות.



הקופסאות הפנימיות בתוך היחידה האריתמטית (mux-ים, מכפל וכו') הם אינם modules בפני עצמם, אלא Module-ים, מכומשות בתוך ה-Module של היחידה האריתמטית. לא חובה להפריד כל קופסה ל- procedural block/assign/module instantiation

ה-Shifter-ים מבצעים פעולת shift left, כפי שנלמדה בתרגולים ובסדנאות. למשל, הבלוק shifter16 מבצע shift מבצע לקלט 16 מקומות שמאלה.

שימו לב שלצורך נראות בלבד לא צוינו בשרטוט הכניסות clk ו-reset, אך הן אכן קיימות ומחוברות לכל רכיבי הזיכרון בתכן, כמו בכל תכן סינכרוני. בנוסף, ה-product register הוא FF. כמו-כן, לאורך כל התרגיל ניתן להניח כי הכניסות מסונכרנות לעליית השעון (למעט ה-reset) וכן כי המספרים המוכפלים בייצוג unsigned.



2.1. תכננו מכונת מצבים (FSM) מסוג Mealy השולטת על פעולת הכפל בתכן הנתון בשרטוט. שימו לב שכדי שמכונת מצבים תהיה מסוג Mealy, מספיק שלפחות במצב אחד, אחת היציאות תהיה

ה-port-ים של המכונה מתוארים בטבלה הבאה:


תלויה צירופית באחת הכניסות.

שם	כיוון	גודל [ביטים]	תאור
clk	כניסה	1	שעון המערכת בעל זמן מחזור של 2 יחידות זמן
reset	כניסה	1	Reset אסינכרוני, פעיל ב-'1'. מאפס את כל ה-FFs במערכת (גם באמצע חישוב).
start	כניסה	1	כאשר המכונה אינה עובדת וכניסה זו ב-'1', המכונה מתחילה לעבוד; כל עוד המכונה עובדת, כלומר כבר מתבצעת פעולת כפל, כניסה זו לא משפיעה על פעולת המכונה
busy	יציאה	1	'1' כל עוד המכונה עובדת (במחזור השעון לאחר ש-start עולה), '0' אחרת
a_sel	יציאה	1	Select לבורר הבוחר את אחת משתי המילים (באורך 16 ביט) של הכניסה a
b_sel	יציאה	1	Select לבורר הבוחר את אחת משתי המילים (באורך 16 ביט) של הכניסה b
shift_sel	יציאה	2	לבורר הבוחר את תוצאת אחד מה-shifter-ים
upd_prod	יציאה	1	'0' צריך לדגום את הערך שבכניסה שלו, '0' product register- אחרת
clr_prod	יציאה	1	'1' כאשר ה-product register צריך להתאפס, '0' אחרת; קיימת עדיפות לאות זה על-פני האות upd_prod, כלומר, כאשר '1'-clr_prod, ה- product register מתאפס בלי תלות בערך של upd_prod

שימו לב שכל הסיגנלים הנ"ל הם סינכרוניים (כלומר, ניתן להניח כי הם משתנים רק בעליית השעון, ו-FF-ים מגיבים לשינויים בהם רק בעליית השעון העוקבת) למעט סיגנל reset שהוא אסינכרוני (יכול לעלות או לרדת בכל נקודת זמן בסימולציה, ויש להגיב לשינויים בו מיידית). כמו כן, ניתן להניח כי כל הכניסות יקבלו ערכים לוגיים (כלומר, רק '0' או '1', ולא 'x' או 'z').

לשימושכם, מצורפת דיאגרמת גלים בה ניתן לראות דוגמה לפעולת המכפל הנדרשת. בדוגמה זו המכפל מבצע שלוש פעולות כפל ברצף:

- 2 x 3
- 123 x 456 •
- 100,000,000 x 100,000,000



היעזרו בדיאגרמה על-מנת להבין את דרך פעולת המכונה (למשל, מתי busy צריך לעלות ביחס לכניסת ה-start וכן הלאה).

reset בתכנון מכונת המצבים יש לוודא שהמכפל תומך בביצוע מספר לא מוגבל של פעולות כפל ללא ביניהן. יתכן גם כי פעולות הכפל יהיו סמוכות, כמודגם בדיאגרמה בפעולת הכפל של 123 x 456 הסמוכה לפעולת הכפל הקודמת של 2 x 3. כפי שהוסבר בטבלה, במידה וסיגנל ה-start עולה מוקדם יותר מהמודגם בדיאגרמה הנ"ל (כלומר, במידה ו: '1'=start באותו מחזור שעון שבו '1'=busy'), יש להתעלם ממנו ולהמשיך בחישוב.

שימו לב כי התוצאה הזמנית (המצטברת) של הכפל מופיעה במוצא product בעת החישוב. התוצאה הסופית של פעולת הכפל כולה צריכה להישמר במוצא product עד קבלת start נוסף.

ניתן להניח כי בעת פעולת כפל מסוימת (החל מעליית הכניסה start ועל לירידת המוצא busy), הכניסות b-ו a נותרות קבועות.

יש לתכנן מכונת מצבים מצומצמת עם 5 מצבים.

ציירו את דיאגרמת המצבים של המכונה בעזרת תוכנת שרטוט, או ע"י כתיבה ידנית וסריקה (על השרטוט להיות ברור, על שרטוט שאינו ברור יורדו נקודות). אין צורך להציג טבלת מצבים או שרטוט של החומרה הנוצרת.

כמה מחזורי שעון לוקחת פעולת הכפל (כלומר, במשך כמה מחזורי שעון המוצא busy מקבל את הערך



2.2. כאשר מילה מסוימת (16 סיביות) של אחד הגורמים במכפלה שווה ל-0, תוצאת כפל של המילה הזו בכל מספר אחר היא גם 0. ניתן לנצל את התכונה הזו כדי לייעל את תהליך ההכפלה על ידי זיהוי של המילים האלו מראש ודילוג על שלבי החישוב הרלוונטיים במכונה.

Most Significant -הציעו שינוי במכונת המצבים המקורית כך שהפעולה תהיה מהירה יותר אם 31 עד 31 (סיביות 16 עד 31 כולל) בכניסה A ו/או ה-Most Significant Halfword (סיביות 16 עד 31) כולל) בכניסה B שווים ל-0. ההגבלה על מספר המצבים מהסעיף הקודם נותרת גם כאן.

בנוסף ל-port-ים של מכונת המצבים המקורית, למכונת המצבים החדשה יש שתי כניסות נוספות:

תאור	גודל [ביטים]	כיוון	שם
'0' כאשר ה-Most Significant Halfword של A שווה ל-0, '0' אחרת	1	כניסה	a_msw_is_0
'0' כאשר ה-Most Significant Halfword של B שווה ל-0, '0' אחרת	1	כניסה	b_msw_is_0

ניתן להניח כי כניסות אלו מתעדכנות בהתאם לערכים של a בתחילת החישוב, ונותרות יציבות עד סוף החישוב. שימו לב שהסיגנלים a_msw_is_0, b_msw_is_0 הם <u>כניסות,</u> ניתן להניח כי ערכן נקבע לפי הסיגנלים a ו-b מחוץ ל-FSM ובסעיף זה לא מממשים אותם.

ציירו את דיאגרמת המצבים החדשה בעזרת תכנת שרטוט, או ע"י כתיבה ידנית וסריקה (על השרטוט להיות ברור, על שרטוט שאינו ברור יורדו נקודות). אין צורך להציג טבלת מצבים או שרטוט של החומרה

כמה מחזורי שעון לוקחת פעולת הכפל כעת? תחת אילו תנאים המכונה תעבוד הכי מהר?

מימוש פעולת כפל 16x16 באמצעות פקודת כפל 16x8 בתוכנה



2.3. בדומה לנעשה בשאלות הקודמות, גם בתוכנה משתמשים במשאבים מוגבלים כדי לבצע משימות מורכבות.

לצורר תרגיל זה. הניחו שברשותכם מעבד שיודע לכפול מספר בגודל 8 סיביות במספר בגודל 16 סיביות ולהוציא תוצאה בגודל 24 סיביות.

עליכם לתכנן אלגוריתם תוכנה שכופל שני מספרים בגודל 8N סיביות, כאשר N מספר טבעי וזוגי. ניתן להניח כי המספרים בייצוג unsigned. כמו כן, ניתן להניח כי המשתנים שמשתמשים בהם באלגוריתם גדולים ככל שתרצו, ושהמעבד תומך בפעולות אריתמטיות בסיסיות כגון חיבור או shift.

תארו בפירוט את האלגוריתם ואת אופן פעולתו. ניתן, אך לא חובה, להשתמש גם בתרשים זרימה ו/או pseudo code לצורך תיאור האלגוריתם. ציינו את הקשר בין N לבין זמן הביצוע של האלגוריתם (סיבוכיות זמן ריצה), כאשר ניתן להניח כי סיבוכיות כל פעולה אריתמטית (כולל כפל 16x8) היא (O(1).



```
# Mask for 16x8=24 multiply
       t0, x0, 0xff
ori
slli
       t0, t0, 8
       t0, t0, 0xff
ori
       t0, t0, 8
slli
      t0, t0, 0xff
```

קטע הקוד הנ"ל מכין באוגר t0 מסכה של '1'-ים ב-24 הסיביות התחתונות של האוגר, ו-'0'-ים בכל שאר העליונים של הערך bitwise AND בין האוגר הזה לאוגר אחר תגרום לאיפוס השמור באוגר השני. ניתן להשתמש בתוצאת הקוד הנ"ל (המסכה המוכנה באוגר t0) בקוד שלכם. אין צורך לשכפל את קטע הקוד הנ"ל לתוך הקוד שלכם.

```
Use the code below for 16x8 multiplication
  mul
               <PROD>, <FACTOR1>, <FACTOR2>
                <PROD>, <PROD>, t0
```

הקוד בהערה הנ"ל מדגים את אופן השימוש במסכה לצורך מימוש כפל 16x8. הפקודה mul מבצעת כפל בין מספרים יותר גדולים מ-16x8. לכן, מטרת המסכה היא לקחת רק את הביטים התחתונים של המכפלה (ולכן הכפלה של מספרים גדולים יותר לא תעבוד בשימוש בקוד זה). תוצאת פעולת ה-mul (בגודל 32 סיביות) עוברת פעולת bitwise AND עם המסכה, מה שמותיר רק 24 הסיביות התחתונות של פעולת הכפל, כפי שנדרש בפעולת כפל 16x8. יש להשתמש בשתי השורות הנ"ל לפי הדוגמה בתוך הקוד שלכם בכל מקום שבו תרצו לבצע פעולת כפל. חובה להשתמש בשתי השורות באופן המודגם הנ"ל על-מנת לבצע את הכפל.

בסוף ההרצה כתבו את תוצאת הכפל לאוגר t6.

שימו לב כי לא יורדו נקודות על קוד שאינו אידיאלי מבחינת יעילות. אין צורך בגיבוי ערכי רגיסטרים, ניתן להשתמש בכל הרגיסטרים של המעבד וניתן להשתמש בכל הפקודות שנלמדו בקורס.

http://www.kvakil.me/venus :הריצו את הקוד בסימולטור שבאתר

הוסיפו לחלק היבש צילום מסך של הסימולטור לאחר הרצת הסימולציה. ודאו שערך האוגר t6 ושאר הרגיסטרים שהשתמשתם בהם מופיע בצילום (ניתן להוסיף כמה צילומי מסך במידת הצורך). mul, and בהנחה שזמן הביצוע של כל פקודה הוא מחזור שעון אחד (כולל כל אחת מהפקודות שמשתתפות בפעולת הכפל), כמה מחזורי שעון לוקחת פעולת הכפל? מדדו את פעולת הכפל בלבד, ללא פעולות האתחולים וה-finish (כלומר, רק קטע הקוד שבין Start of your code ללא פעולות האתחולים וה-

b ואו של a ואון ואל אפסים בבית העליון של 2.5 מארו מהו השינוי הנדרש בקוד מסעיף 2.4 כדי לממש דילוגים על אפסים בבית העליון של 1. (באופן דומה לסעיף 2.2, רק עם בתים ולא מילים), כלומר כאשר כל הבית העליון של a מאופס, כל הבית (באופן דומה לסעיף העליון של b מאופס, או שניהם. ניתן לצרף את הקוד החדש (לחלק היבש – לא כקובץ נפרד) או להסביר

את השינויים בלבד. הבדיקה האם בתים אלו מאופסים צריכה להיות כלולה באלגוריתם. איך ישתנה זמן הריצה של התוכנה כתלות בקלט? (זמן ריצה מחושב לפי כמות הפקודות שרצו על המעבד. יש לקחת בחשבון שקטע מהקוד עשוי לרוץ מספר פעמים או לא לרוץ בכלל עבור קלטים מסוימים) האם השינוי הזה משתלם?

3. חלק רטוב

לפני תחילת העבודה על החלק הרטוב, מומלץ לצפות בוידאו הבא. הוידאו מדגים טעויות נפוצות בכתיבת קוד המממש FSM, ומסתמך על קוד שנכתב בסדנה 5. לכן יש לצפות בו לאחר הסדנה:

https://www.youtube.com/watch?v=eGfABYJcMSs

הנחיה כללית: שימו לב כי בכל קובץ קוד שקיבלתם יש לממש module אחד בלבד. אין לממש מספר module בקובץ אחד, ואין להוסיף קבצי קוד חדשים בנוסף לאלו שקיבלתם.



- .2.1 בקובץ mult32x32_fsm.sv כתבו קוד SystemVerilog המממש את המכונה שתכננתם בסעיף
- המממש את היחידה האריתמטית המתוארת SystemVerilog כתבו קוד mult32x32_arith.sv בקובץ 3.2 בקובץ בשרטוט. שימו לב שמכונת המצבים <u>אינה</u> חלק מיחידה זו.

ה-port-ים של היחידה מתוארים בטבלה הבאה:

תאור	גודל [ביטים]	כיוון	שם
שעון המערכת בעל זמן מחזור של 10 יחידות זמן	1	כניסה	clk
Reset אסינכרוני, פעיל ב-'1'. מאפס את כל ה-FFs במערכת (גם באמצע חישוב).	1	כניסה	reset
האופרנד A להכפלה	32	כניסה	а
האופרנד B להכפלה	32	כניסה	b
Select לבורר הבוחר את אחת משתי המילים (באורך 16 ביט) של הכניסה a	1	כניסה	a_sel
Select לבורר הבוחר את אחת משתי המילים (באורך 16 ביט) של הכניסה b	1	כניסה	b_sel
Select לבורר הבוחר את תוצאת אחד מה-shifter-ים	2	כניסה	shift_sel
'0' צריך לדגום את הערך שבכניסה שלו, '0' product register.אחרת	1	כניסה	upd_prod
'1' כאשר ה-product register צריך להתאפס, '0' אחרת; קיימת עדיפות לאות זה על-פני האות upd_prod, כלומר, כאשר '1'-clr_prod, ה- product register מתאפס בלי תלות בערך של upd_prod	1	כניסה	clr_prod
תוצאת הכפל	64	יציאה	product

ניתן להשתמש בפעולת הכפל של SystemVerilog (האופרטור: *) על מנת לממש מכפל 16x16, בפעולת החיבור (האופרטור: +) ובשאר האופרטורים שנלמדו בסדנאות.



- 3.3. בקובץ mult32x32.sv כתבו קוד SystemVerilog המממש את ההיררכיה העליונה של המכפל ע"י יצירת שתי היחידות הקודמות שמימשתם וחיבור ביניהן.
 - ה- שבניתם. מטרת ה-mult32x32_test.sv כתבו testbench כתבו mult32x32_test.sv בקובץ 3.4 testbench היא לוודא נכונות לוגית של התכן שנבנה.

יש לבדוק את התכן ע"י הכפלת שני מספרי הזהות (כמספרים עשרוניים, כלומר בסיס דצימלי) של שני הסטודנטים בזוג.

על ה-testbench לייצר אות שעון תקין, המתחיל בערך '1' בתחילת הסימולציה ומשנה את מצבו כל יחידת זמן אחת.

כמו-כן, על ה-testbench לבצע את רצף הפעולות הבא:

- באפסים b -ו a בערך '0', אתחול start בערך '1', אתחול -
 - המתנה של 4 מחזורי שעון
 - '0' לערך neset הורדת
 - המתנה של מחזור שעון אחד
- הצבת הכניסות a ו-b בערכי מספרי הזהות. בנוסף, הצבת '1' ב-start למשך מחזור שעון אחד
 - המתנה להתייצבות היציאה (ירידה של האות busy)

הציגו בדיאגרמת הגלים את כל הכניסות והיציאות של יחידת ה-mult32x32. כמו-כן, הציגו את האותות ext state. טרוברו מורכן מורכן מורכן הציגו את האותות

צרפו לחלק היבש רק את תוצאות הסימולציה (צילום מסך של דיאגרמת הגלים המתקבלת) והסבירו את התוצאות המתקבלות בדיאגרמה. ודאו שניתן לראות בבירור את כל האותות הנדרשים, ובפרט את תוצאת המכפל ומצבי מכונת המצבים. במקרה הצורך, ניתן לבצע zoom-in ולצרף את הדיאגרמה במספר צילומי מסך.

שימו לב: התכן ייבדק בבדיקות אוטומטיות גם עבור מקרים נוספים, מעבר לאלו שאותם אתם נדרשים להגיש. יש לוודא שהתכן אכן עומד בדרישות גם במקרים נוספים (אך אין צורך להגיש בדיקות של מקרים להגיש. יש לוודא שהתכן אכן עומד בדרישות גם במקרים נוספים). הקפידו שסיגנל busy יתנהג בדיוק כמו שניתן לראות בדיאגרמה שניתנה בסעיף 2.1, ושתוצאת המכפלה נשמרת במוצא עד עליית start. התנהגות שונה עלולה לגרור כשלון בכל הטסטים האוטומטיים הבודקים את התרגיל.

הערה: ניתן להגדיר את תצוגת המספרים בדיאגרמת הגלים ל"עשרונית ללא-סימן" ע"י קליק ימני על הטיגנל ואז לבחור Radix ו.

כתבו קוד SystemVerilog המממש את המכונה שתכננתם בסעיף משרכננתם בסעיף המכונה שתכננתם בסעיף 3.5. בקובץ 2.2.



- מממש יחידה אריתמטית חדשה. מult32x32_fast_arith.sv כתבו קוד SystemVerilog המממש יחידה אריתמטית חדשה. היחידה זהה לזו שמימשתם קודם, בתוספת שתי יציאות חדשות: מ_msw_is_0 ו-b_msw_is_0.
 הוסיפו ליחידה האריתמטית לוגיקה צירופית אשר מממשת את שתי היציאות החדשות.
 בקובץ mult32x32_fast.sv כתבו קוד SystemVerilog המממש את ההיררכיה העליונה של המכפל המהיר ע"י יצירת שתי היחידות mult32x32_fast_arith וחיבור ביניהן.
- 3.7. בקובץ mult32x32_fast_test.sv כתבו testbench כתבו mult32x32_fast_test.sv עבור יחידת ה-testbench שבניתם. מטרת ה-testbench היא לוודא נכונות לוגית של התכן שנבנה.

יש לבדוק את התכן בשני מקרים: הכפלת שני מספרי הזהות (כמספרים עשרוניים) של שני הסטודנטים בזוג (בדומה לבדיקה ב-testbench הקודם), וכן הכפלת שני מספרי הזהות כאשר שני הבתים העליונים של תעודת הזהות השנייה מאופסים וגם שני הבתים העליונים של תעודת הזהות השנייה מאופסים. על ה-testbench לייצר אות שעון תקין, המתחיל בערך '1' בתחילת הסימולציה ומשנה את מצבו כל יחידת זמן אחת.

כמו-כן, על ה-testbench לבצע את רצף הפעולות הבא:

- באפסים b -ו a בערך '0', אתחול start בערך '1', אתחול אתחול $^{\prime}$ 1', אתחול
 - המתנה של 4 מחזורי שעון
 - '0' לערך neset הורדת
 - המתנה של מחזור שעון אחד

- הצבת הכניסות a ו-b בערכי מספרי הזהות. בנוסף, הצבת '1' ב-start למשך מחזור שעון אחד
 - המתנה להתייצבות היציאה (ירידה של האות busy)
 - המתנה של מחזור שעון אחד
- הצבת הכניסות a ו-b בערכי מספרי הזהות עם שני הבתים העליונים מאופסים. בנוסף, הצבת '1' בstart למשך מחזור שעון אחד
 - המתנה להתייצבות היציאה (ירידה של האות busy)

הציגו בדיאגרמת הגלים את כל הכניסות והיציאות של יחידת ה-mult32x32_fast. כמו-כן, הציגו את next state של מכונת המצבים.

צרפו לחלק היבש רק את תוצאות הסימולציה (צילום מסך של דיאגרמת הגלים המתקבלת) והסבירו את התוצאות המתקבלות בדיאגרמה. התייחסו בהסבר להבדל בזמן הריצה בין שני המקרים. ודאו שניתן לראות בבירור את כל האותות הנדרשים, ובפרט את תוצאת המכפל ומצבי מכונת המצבים. במקרה הצורך, ניתן לבצע zoom-in ולצרף את הדיאגרמה במספר צילומי מסך.

שימו לב: התכן ייבדק בבדיקות אוטומטיות גם עבור מקרים נוספים, מעבר לאלו שאותם אתם נדרשים להגיש. יש לוודא שהתכן אכן עומד בדרישות גם במקרים נוספים (אך אין צורך להגיש בדיקות של מקרים נוספים).

4. חלוקת הציון

Grade	Sect	Grade
8	3.1	3
8	3.2	3
10	3.3	2
15	3.4	17
9	3.5	3
	3.6	4
	3.7	18
	8 8 10 15	8 3.1 8 3.2 10 3.3 15 3.4 9 3.5 3.6

Total 50 50

5. <u>הוראות הגשה</u>

- ההגשה בזוגות בלבד. ניתן לחפש בני זוג דרך פורום חיפוש שותפים. הגשה ללא בן זוג ללא אישור מראש תגרור הורדה בציון של 10 נקודות.
 - יש להגיש את הקבצים הבאים (ואותם בלבד):
 - mult16x16.s •
 - mult32x32.sv •
 - mult32x32 arith.sv •

- mult32x32 fast.sv
- mult32x32_fast_arith.sv •
- mult32x32_fast_fsm.sv •
- mult32x32_fast_test.sv
 - mult32x32_fsm.sv •
 - mult32x32_test.sv
 - Dry.pdf •
- יש לארוז את כל הקבצים הנ"ל (קבצי הקוד וקובץ התשובות של החלק היבש בפורמט pdf בלבד) בקובץ tid בלבד) אחד, בשם **id.zip**, כאשר id זהו מס' ת.ז. מלא של אחד מבני הזוג.
 - על בני הזוג להירשם לקבוצת הגשה ב-Moodle. אחד מבני הזוג צריך להגיש את הקבצים.
 - בתחילת קובץ התשובות לחלק היבש יש לכתוב שמות ות.ז. של כל אחד מהסטודנטים בטבלה כמו בדוגמה הבאה:

123456789	שם 1
987654321	שם 2

- שימו לב להגיש קובץ בפורמט zip בלבד! (לא rar, לא 27 ולא שום תוכנת כיווץ אחרת)
- אין להדפיס אף חלק בתרגיל. קובץ zip שיגיע ללא חלק יבש (קובץ pdf) יגרור ציון 0 על התרגיל כולו. •
- הסימולציה תעבור בדיקה אוטומטית. אנו נריץ סימולציה על הקבצים שתספקו ולכן חשוב להשתמש באותם module-ים (שמות ו-port-ים) המופיעים בתרגיל. אין לשנות את הקלטים והפלטים שלהם, ואין להוסיף להם פרמטרים.
 - עליכם לעקוב אחרי הודעות אשר מתפרסמות באתר הקורס, הודעות אלו מחייבות.
 - כל שאלה על התרגיל אשר איננה בקשה אישית צריכה להישאל דרך הפורום באתר הקורס.
- אנא בדקו היטב את הקבצים לפני ההגשה. טענות מסוג "אבל בבית זה עבד נכון" לא תתקבלנה. מומלץ לבדוק את תקינות הקוד על סביבה "נקייה" (למחוק את הספרייה work, ליצור אותה מחדש ולקמפל לתוכה מחדש את כל קבצי הקוד).
 - קוד שלא מתקמפל יגרור הורדת נקודות מלאה של הסעיף.
 - שימו לב ל-Warnings שמתקבלים כפלט של הסימולטור. אזהרות יכולות להופיע גם בשלב הvsim. גם בשלב ה-vsim. נקודות יורדו על Varnings חמורים.
- הגשה באיחור ללא אישור: על כל יום איחור יורדו 5 נקודות. הגשות באיחור מותרות עד שבוע מתאריך הגשה.

6. המלצות לתרגיל:

- .Notepad++ מומלץ לערוך את קבצי הקוד בתוכנת
- לפני שאתם ניגשים לכתוב את הקוד שלו. ככל שתקדישו יותר זמן לתכנון 6.2 מוקדם, כך שלב המימוש יהיה קל יותר.
 - 6.3. אל תחכו לרגע האחרון. בד"כ שלב ה-debug ארוך ומסובך יותר משלב כתיבת הקוד.