




MÁSTER UNIVERSITARIO EN SISTEMAS ELECTRÓNICOS AVANZADOS

TRABAJO FIN DE MÁSTER

INTEGRACIÓN Y CARACTERIZACIÓN DEL RENDIMIENTO DE UNIDADES COPROCESADORAS EN NÚCLEO RISC-V PARA APLICACIONES DE IA







Estudiante: Sainz Estebanez, Unai

Director/Directora: Basterretxea Oyarzabal, Koldo

Curso: 2023-2024 Fecha: Bilbao, 30, 09, 2024



Universidad del País Vasco

Trabajo Fin de Máster

Integración y caracterización del rendimiento de unidades coprocesadoras en núcleo RISC-V para aplicaciones de IA

Autor:
Unai Sainz Estebanez

*Director:*Dr. Koldo Basterretxea
Oyarzabal

El presente Trabajo Fin de Máster se ha realizado en el

Grupo de Investigación de Diseño en Electrónica Digital

«L'umanità è a un bivio. O torna a credere di avere una natura diversa rispetto alle macchine o sarà ridotta a macchina tra le macchine.»

Federico Faggin

Resumen

Para llevar a cabo la inferencia de IA de manera generalizada, se requieren dispositivos de procesamiento que sean energéticamente eficientes, compactos y altamente fiables. En este sentido, las arquitecturas de procesamiento heterogéneo, que combinan CPUs personalizadas con coprocesadores de aplicación específica, proporcionan un buen equilibrio entre eficiencia computacional y flexibilidad, resultando adecuadas para desplegar en ellas IA en el borde. Además, estas arquitecturas permiten reducir los tiempos de desarrollo en comparación con los procesadores completamente personalizados. Siguiendo la iniciativa de promover la soberanía europea en el ámbito de la microelectrónica, en este trabajo se propone el uso de una plataforma hardware de código abierto basada en RISC-V, así como de herramientas de Automatización del Diseño Electrónico (EDA) Free/Libres y/o de Código Abierto (FLOS) para evaluar el rendimiento de diferentes opciones de integración de coprocesadores en un Sistema-en-Chip (SoC) prototipado sobre FPGA. Se evalúan cuatro opciones de integración (Stream, XBUS, CFS y CFU) con objeto de obtener datos que permitan tomar decisiones de diseño precisas para el desarrollo futuro de dispositivos integrados destinados al procesamiento de alto rendimiento de IA en el borde. Adicionalmente, se verifica el beneficio de este enfoque comparando, en términos de latencia computacional, el cálculo de la función de activación sigmoide mediante la arquitectura heterogénea propuesta frente al uso exclusivo de la CPU. Para este propósito, se ha integrado un acelerador basado en el método de Interpolación Recursiva Centrada (CRI) a través de una instrucción personalizada de la extensión ISA Zxcfu, logrando un ratio de aceleración promedio y máximo de 15,25:1 y 21,53:1, respectivamente. Estos resultados confirman que la arquitectura distribuida propuesta es capaz de mejorar significativamente el rendimiento en el cálculo de las funciones de activación dentro del contexto de las redes neuronales artificiales (RNAs).

Laburpena

AAren inferentzia modu orokorrean aurrera eramateko, energetikoki eraginkorrak, estrukutralki trinkoak eta erabat fidagarriak diren gailuak ezinbestekoak dira. Ildo horretatik, prozesamendu heterogeneoko arkitekturek, PUZ pertsonalizatuak aplikazio espezifikoko koprozesadoreekin konbinatzen dituztenek, oreka egokia lortzen dute eraginkortasun konputazionalaren eta malgutasunaren artean, hortaz, egokiak izanez bertan AA ertzean zabaltzeko. Halaber, arkitektura horiek garapen-denborak murriztea ahalbidetzen dute, prozesadore erabat pertsonalizatuekin alderatuta. Mikroelektronikaren esparruan Europaren subiranotasuna sustatzeko ekimenari jarraituz, lan honetan RISC-V-an oinarritutako kode irekiko hardware plataforma baten erabilera proposatzen da, baita Diseinu Elektronikoa Automatizatzeko (EDA) tresna Free/Libre eta/edo Kode Irekikoa (FLOS) ere, FPGA-an prototipatutako Txip bidezko Sistema (SoC) batean, koprozesadoreak integratzeko aukera ezberdinen errendimendua ebaluatzeko. Lau integrazio aukera (Stream, XBUS, CFS y CFU) ebaluatzen dira datuak eskuratzeko asmoz, AAertzean-aren errendimendu handiko prozesamendurako zuzenduta dauden gailu integratuen etorkizuneko garapenerako diseinuerabaki zehatzak hartzea ahalbidetzen dituztenak. Horrez gain, ikuspegi horren onura egiaztatzen da, proposatutako arkitektura heterogeneoaren bidezko sigmoide aktibazio-funtzioaren kalkuluaren, eta PUZ-aren erabilera esklusiboaren latentzia konputazionala konparatuz. Helburu honetarako, Interpolazio Errekurtsibo Zentratua (CRI) metodoan oinarritutako azeleratzailea integratu da, ISA Zxcfu hedapenaren agindu pertsonalizatu baten bidez, 15,25:1 eta 21,53:1 -ko batazbesteko azelerazio ratioa eta ratio maximoa lortuz hurrenez hurren. Emaitza horiek berresten dute proposatutako arkitektura banatua gai dela neurona-sare artifizialen (RNA) testuinguruan aktibazio-funtzioen kalkuloetan errendimendua nabarmen hobetzeko.

Abstract

Performing AI inference ubiquitously requires energy-efficient, small footprint and highly reliable processing devices. Heterogeneous processing architectures combining customized CPUs with domain specific coprocessors can provide a good tradeoff between computational efficiency and application flexibility for edge AI deployments while shortening development times compared to full custom applicationspecific processor designs. Following the impulse for the European sovereignty in the microelectronics field, in this work we propose the use of a RISC-V based opensource hardware platform and Free/Libre and/or Open Source (FLOS) Electronic Design Automation (EDA) tools to evaluate the performance of different coprocessor integration options in a System-on-Chip (SoC) prototyped on FPGA. We tested four integration options (XBUS, Stream, CFS and CFU) to obtain precise data that will allow making the correct design decisions for the future development of integrated devices for high-performance AI at the edge. Additionally, the benefit of this approach was verified by comparing the computational latency of the sigmoid activation function calculation using the proposed heterogeneous architecture versus the exclusive use of the CPU. For this purpose, an accelerator based on the Centered Recursive Interpolation (CRI) method was integrated through a custom instruction of the Zxcfu ISA extension, achieving an average and maximum acceleration ratio of 15.25:1 and 21.53:1, respectively. These results confirmed that the proposed distributed architecture can significantly improve the performance of activation function calculations within the context of artificial neural networks (ANNs).

Índice general

Re	esume	en e	II
La	burp	ena ena	ΙV
Al	ostrac	et e e e e e e e e e e e e e e e e e e	v
Ín	dice g	general	VI
Ín	dice o	de figuras	IJ
Ín	dice o	de Tablas	>
Li	sta de	e acrónimos	X
1.	Mer		1
	1.1.	Introducción	1
	1.2.	Contexto	2
		1.2.1. ISAs libres	3
		1.2.2. Ecosistema RISC-V	4
		CFUs/CXUs	5
		1.2.3. NEORV32	5
		1.2.4. CRI	7
	1.3.	Anteproyecto	8
	1.4.	Objetivos y alcance del proyecto	8
	1.5.	Beneficios que aporta el trabajo	ç
	1.6.	Análisis del estado del arte	10
	1.7.	Análisis de alternativas	11
	1.8.	Descripción de la solución propuesta	12
2.		arrollo	14
		Selección del microcontrolador	14
	2.2.	Flujo de trabajo	15
		2.2.1. Cargar software en el NEORV32	16
		Bootloader	17
		Habilitar/Deshabilitar el Bootloader	19
		Cargar un programa compilado desde un archivo hexadecimal	19
	2.3.	Caracterización del rendimiento de los métodos de conexión	21
		2.3.1. Descripción y conexión de los multiplicadores	21
		2.3.2. Metodología de medición mediante el registro CSR(mcycle)	25
		Descripción de los ensayos realizados	26
		2.3.3. Resultados de los ensayos de simulación	27
		2.3.4. Implementación en FPGA	29
		2.3.5. Análisis de los resultados	34

	2.4.	Integra 2.4.1. 2.4.2. 2.4.3.	Verificación de la operatividad del acelerador Realización del cálculo de la FA mediante la FPU Comparación de enfoques Simulación Implementación Resultados	35 36 38 40 40 41 42
3.	Mete	odologí	ía seguida en el desarrollo del trabajo	45
	3.1.		pción de tareas, fases y procedimientos	45
		3.1.1.	Fase 1. Recursos de desarrollo hardware y software	45
			Descripción	45
			Recursos	45
			Duración	47
		0.4.0	Tareas	47
		3.1.2.	Fase 2. Caracterización del rendimiento	47
			Descripción	47
			Recursos	47
			Duración	48 48
		3.1.3.	Fase 3. Integración del coprocesador de IA	40 49
		3.1.3.	Descripción	49
			Recursos	49
			Duración	50
			Tareas	50
		3.1.4.	Fase 4. Documentación	50
		0.11.1.	Descripción	50
			Recursos	50
			Duración	51
			Tareas	51
	3.2.	Diagra	ma de Gantt	51
4.	Con	clusion		53
	4.1.		ısiones alcanzadas	53
	4.2.	Lineas	futuras	55
A.	Artí	culo de	congreso	57
В.	Forn	nas de o	onda	64
C.	Resu	ıltados	de la caracterización de los métodos de conexíon en simulación	67
D.	Códi	igo		73
Ril	hling	rafía		152

Índice de figuras

1.1. 1.2.	Tipos de instrucciones CFU <i>custom</i> para el caso del NEORV32 <i>Unike</i> 267 como contribuidor del repositorio principal del NEORV32	6 10
2.1.	Workflow del Setup personalizado	15
2.2.	Cargar un <i>exe</i> a través del <i>bootloader</i> de NEORV32 (terminal CuteCom).	18
2.3.	Esquema de las posibles combinaciones del SoC personalizado	22
2.4.	Plano del multiplicador tipo MULT-B	23
2.5.	Aclaración gráfica de los dos tipos de ensayos: latencia y throughput	26
2.6.	Resultados del ensayo de latencia: VC, el multiplicador individual acoplado a <i>Verification Components</i> ; C, el SoC completo incluyendo el	
	NEORV32, el multiplicador y la ejecución de software	28
2.7.	Resultados del ensayo de <i>throughput</i> : VC, el multiplicador individual acoplado a <i>Verification Components</i> ; C, el SoC completo incluyendo el	
	NEORV32, el multiplicador y la ejecución de software	28
2.8.	Procesos de integración continua para generar los bitstreams de los	
	ensayos llevados a cabo mediante herramientas FLOS	30
2.9.	Ensayo de implementación de Mult-B acoplado al NEORV32 median-	
	te SLINK	31
2.10.	Ensayo de implementación de Mult-BP acoplado al NEORV32 me-	
	diante XBUS	32
2.11.	Ensayo de implementación de Mult-B, Mult-BP y Mult-UBP acopla-	
	dos al NEORV32 mediante CFU	33
2.12.	Ensayo de implementación de Mult-UBP acoplado al NEORV32 me-	
	diante CFS	34
2.13.	Verificación en simulación de la correcta operatividad del acelerador	
	sigmoide en un entorno de VUnit.	37
2.14.	Verificación en implementación de la correcta operatividad del acele-	
	rador sigmoide acoplado al NEORV32 mediante CFU	38
2.15.	Comparación entre la función original y las aproximaciones polinó-	
	micas de grado 3, 5 y 7	40
2.16.	Resultados de simulación en ciclos de latencia necesarios para calcu-	
	lar la función sigmoide para cada dato de entrada	41
2.17.	Resultado del ensayo comparativo en placa	42
	Resultado de las latencias mínimas, medias y máximas para un dato	
	Resultado de las latencias medias para un dato comparadas con las	
	latencias para un paquete (9 datos)	44
3.1.	Diagrama de Gantt del desarrollo del trabajo	52
B.1.	Forma de onda resultante del ensayo de <i>throughput</i> para NEORV32 +	(1
D C	Mult-BP acoplado mediante XBUS.	64
в.2.	Forma de onda resultante del ensayo de latencia para NEORV32 + Mult-B acoplado mediante CFU.	65

B.3.	Forma de onda resultante del cálculo de dos sigmoides mediante CRI acoplado vía CFU con el NEORV32	66
C.1.	Resultados del ensayo de latencia para Mult-B, Mult-BP y Mult-UBP acoplados mediante <i>AXI-Stream Verification Componets</i>	67
C.2.	Resultados del ensayo de latencia para NEORV32 + Mult-B, acoplado mediante SLINK.	67
C.3.	Resultados del ensayo de latencia para NEORV32 + Mult-BP, acoplado mediante SLINK.	68
C.4.	Resultados del ensayo de latencia para NEORV32 + Mult-UBP, acoplado mediante SLINK.	68
C.5.	Resultados del ensayo de <i>throughput</i> para Mult-B, Mult-BP acoplados mediante <i>AXI-Stream Verification Componets</i>	68
	Resultados del ensayo de <i>throughput</i> para NEORV32 + Mult-B, acoplado mediante SLINK.	68
	Resultados del ensayo de <i>throughput</i> para NEORV32 + Mult-BP, acoplado mediante SLINK.	68
	Resultados del ensayo de <i>throughput</i> para NEORV32 + Mult-UBP, acoplado mediante SLINK.	69
	Resultados del ensayo de latencia para Mult-B, Mult-BP y Mult-UBP acoplados mediante <i>Wishbone Verification Componets</i>	69
	Resultados del ensayo de latencia para NEORV32 + Mult-B, acoplado mediante XBUS.	69
	.Resultados del ensayo de latencia para NEORV32 + Mult-BP, acoplado mediante XBUS.	69
	.Resultados del ensayo de latencia para NEORV32 + Mult-UBP, acoplado mediante XBUS	70
	mediante <i>Wishbone Verification Componets</i>	70
	plado mediante XBUS	70
	plado mediante XBUS	70
	mediante CFU	70
	do mediante CFU	71
	plado mediante CFÚ	71
C.20	mediante CFS	71
C.21	do mediante CFS	71
C.22	plado mediante CFS	71
C.23	plado mediante CFS	71
	plado mediante CFS	72

Índice de Tablas

1.1.	Tres primeras recursiones del Δ opt (función sigmoide)	7
2.1.	Tres formas de introducir software en la IMEM	17
2.2.		
	dividual acoplado a <i>Verification Components</i> ; C, el SoC completo incluyendo el NEORV32, el multiplicador y la ejecución de software	21
2.3.	Resultados de los ensayos de latencia y throughput: VC, el multiplica-	
	dor individual acoplado a Verification Components; C, el SoC completo	
	incluyendo el NEORV32, el multiplicador y la ejecución de software	27
2.4.	Resultados de la función sigmoide a verificar.	36
2.5.	Resultados de la función sigmoide obtenidos mediante los cuatro ca-	
	sos ensayados (implementación)	43
2.6.	Resultados de latencia en ciclos de reloj del sistema obtenidos para los	
	cuatro casos ensavados (simulación/implementación).	43

Lista de acrónimos

AI Artificial Intelligence ALU Arithmetic Logic Unit

ASIC Application-Specific Integrated Circuit

AXI Advanced eXtensible Interface

CFU Custom Function Unit

CFS Custom Function Subsystem
CI Continuous Integration
CLI Command-Line Interface
CNN Convolutional Neural Network

CPU Central Processing Unit

CRI Centered Recursive Interpolation
CSR Control and Status Registers
CSV Comma-Separated Values
CXU Composable eXtension Unit

DDR Double Data Rate

DRAM Dynamic Random Access Memory

DSP Digital Signal Processor
EDA Electronic Design Automation

ESA European Space Agency
FA Función de Activación
FIFO First In First Out

FLOS Free/Libre and/or Open SourceFOSS Free and Open Source SoftwareFPGA Field Programmable Gate Arrays

FPGAIF FPGA Interchange Format

FPU Floating Point Unit

GCC GNU Compiler Collection

GDB GNU DeBugger

HDL Hardware Description Language

ILA Integrated Logic AnalyzerIMEM Instruction MEMory

ISA Instruction Set Architecture

IEEE Institute of Electrical and Electronics Engineers

JTAG Joint Test Action Group
IA Inteligencia Artificial
MAC Multiply–ACcumulate
MLO Modified Lattice Operators
MSB Most Significant Bit

ODS Objetivos de Desarrollo Sostenible

OSVVM Open Source VHDL Verification Methodology

PCI Peripheral Component Interconnect

POWER Performance Optimization With Enhanced RISC

RAM Random Access Memory
ReLU Rectified Linear Unit

RNA Redes Neuronales Artificiales

ROM Read Only Memory

RTOS Real Time Operating System

SATA Serial Advanced Technology Attachment

SDK Software Development Kit SLINK Stream LINK Interface SoC System on a Chip

SPARC Scalable Processor ARChitecture

SPI Serial Peripheral Interface TCL Tool Command Language

UART Universal Asynchronous Receiver-Transmitter
 UVVM Universal VHDL Verification Methodology
 VHDL VHSIC Hardware Description Language
 VHSIC Very High Speed Integrated Circuit
 XBUS Processor-EXternal BUS Interface

XIP eXecute In-Place

YML YAML Ain't Markup Language

En agradecimiento a Jon, Koldo, Oscar y Unai miembros de GDED y a Stephan Nolting por su contribución al hardware libre.

Capítulo 1

Memoria

1.1. Introducción

Atendiendo al contexto socioeconómico actual es razonable señalar que el conjunto de conocimientos, tanto teóricos como tecnológicos, asociados al desarrollo de la IA (Inteligencia Artificial) suponen un ámbito científico estratégico. En este sentido, la investigación actúa como herramienta vertebradora de su progreso. De esta manera, se faculta a los ingenieros/as para materializar y perfeccionar las innovaciones que definirán su evolución.

En términos generales, la IA está basada en modelos de redes neuronales. Existen varias formas de enfocar la gestión computacional de estos modelos. La tendencia general es emplear unidades de procesamiento gráfico en combinación con procesadores complejos administrados por sistemas operativos. De este modo, se consigue gestionar grandes volúmenes de datos, lo que conlleva un entrenamiento óptimo y en consecuencia un aprendizaje exitoso. No obstante, la infraestructura necesaria para tal fin ocupa un tamaño considerable. Además, se requiere de una gran cantidad de energía. Hay ocasiones en las que el tamaño y/o la potencia consumida son factores determinantes, por ejemplo, en unidades autónomas con capacidad de operar aisladas como satélites, vehículos autónomos etc. En estos casos la IA es necesaria para el desempeño de sus funciones, pero su procesamiento debe estar descentralizado en su propio hardware. Este procesamiento de algoritmos de Machine Learning a nivel local y sin necesidad de estar conectados a internet es lo que se conoce como IA en el borde [1] (AI at the edge) y surge en contraposición a los modelos conectados a la nube. Además, cabe destacar que realizar por completo el creciente número de procesos de IA en la nube no sólo no es deseable, sino que es insostenible [2].

Para llevar a cabo la inferencia de IA en el borde, se sugiere un enfoque de gestión computacional distribuido. A este respecto, se plantea el uso de FPGAs. Se propone implementar en estos dispositivos una arquitectura SoC heterogénea con un microcontrolador acoplado a coprocesadores de aplicación específica. De esta manera, se consigue distribuir las tareas con objeto de ganar flexibilidad y lograr una mayor eficiencia. Por un lado, el microcontrolador permite programabilidad y capacidad de gestionar los datos de entrada/salida. Por otro lado, los coprocesadores embebidos permiten realizar las operaciones asociadas a las redes neuronales con un alto rendimiento. Existen varios modos de acoplar estos dos elementos. A lo largo del desarrollo de este trabajo, se realiza una caracterización del rendimiento de los diferentes modos de conexión que ofrece el microcontrolador RISC-V seleccionado. Mediante esta caracterización se pretende concluir el método de acoplamiento más adecuado en términos de latencia. Como se ha mencionado, la sugerencia de distribución computacional para llevar a cabo IA en el borde conlleva externalizar los

cálculos asociados a las redes neuronales del micro a coprocesadores embebidos. En lo referente a este trabajo, se comienza por evaluar un acelerador relativo al cálculo de funciones de activación, particularmente la función sigmoide. Se escoge esta función ya que requiere de operaciones matemáticas que no son directas para la ALU. Esto le supone al microcontrolador numerosos ciclos de reloj para calcularla. Por lo tanto, emplear un coprocesador embebido para acelerar este proceso resulta en un ahorro significativo del tiempo de computación. Este acelerador, se integra al microcontrolador mediante el método previamente concluido como el más adecuado. Finalmente, se corroboran los beneficios de emplear este tipo de enfoque distribuido.

La investigación presentada en este trabajo ha sido desarrollada en el Grupo de Investigación de Diseño en Electrónica Digital (GDED). El grupo está familiarizado con el diseño hardware, así como con su descripción empleando principalmente el lenguaje VHDL. Asimismo, fomenta el uso de herramientas FLOS, así como la metodología de integración continua (CI), que en conjunción con programas/plataformas de control de versiones, han sido esenciales para la gestión eficaz de todo el código empleado. En definitiva, la colaboración con el grupo ha sido determinante para la correcta realización de este Trabajo Fin de Máster.

1.2. Contexto

A la hora de implementar una arquitectura heterogénea, es preciso que los elementos que la componen se caractericen por su flexibilidad. Uno de los pilares fundamentales en lo referente a una solución distribuida, es la parte relativa al procesador por instrucciones. En este sentido, hay ocasiones en las que se requiere modificar sus fuentes descriptivas, con objeto de personalizar su funcionamiento. De este modo, se logra adaptar la CPU a la coyuntura objetivo, por ejemplo, integrando en ella los coprocesadores específicos necesarios. En consecuencia, se consigue amoldar en un diseño Sistema-en-Chip (SoC) la resolución relativa al ámbito de aplicabilidad concreto. Para conseguir la plasticidad descrita, se requiere interactuar con los diseños mediante las descripciones conceptuales de los mismos. A este respecto, se propone trabajar con las fuentes HDL de procesadores basados en una ISA libre de derechos. Esta decisión no es de corte dogmática, sino que está fundamentada en las posibilidades que ella ofrece, tales como: la fabricación en silicio libre de regalías (royalty-free) de soluciones SoC basados en estas ISAs, la difusión sin restricciones en plataformas públicas de las descripciones de CPUs y derivados, la publicación de comparativas de rendimiento etc. Efectuando un repaso por las principales ISAs abiertas/libres, existe una relativamente moderna que destaca sobre el resto, esta es RISC-V [3]. Nativa de Berkeley, esta ISA ha definido, en gran medida, el panorama actual de implementaciones de procesadores de hardware libre. De este modo, numerosos usuarios, así como organizaciones, han distribuido sus propias soluciones de CPUs y microcontroladores basados en esta ISA. Como resultado, la oferta de procesadores soft-core se ha multiplicado en los últimos años, disponiendo de una accesibilidad de estas descripciones nunca antes vista. Además, en lo que respecta a las investigaciones relativas a la aceleración de aplicaciones de IA mediante coprocesadores acoplados a CPUs RISC-V, se ha observado un aumento considerable en los últimos 3 años. Adicionalmente, cabe destacar que la trascendencia del proyecto RISC-V ha sido tan significativa que la industria privada relacionada con el sector se ha visto obligada a ofertar sus propias soluciones basadas en esta ISA o incluso a abrir alguna de sus ISAs cerradas para acomodarse al nuevo paradigma actual.

1.2. Contexto 3

1.2.1. ISAs libres

A grandes rasgos, la CPU o núcleo del microcontrolador, es la unidad encargada de decodificar y ejecutar secuencialmente las instrucciones que previamente extrae de un programa almacenado en memoria. Estas instrucciones codifican operaciones y dependen de la arquitectura que las procesa para aplicarlas. En otras palabras, el mecanismo secuencial de extracción/decodificación/ejecución de instrucciones transforma sucesivamente una operación (aritmeticológica, de movimiento de datos etc.) de un plano conceptual, codificada en un programa, a un plano material, es decir, físicamente haciendo uso de los recursos electrónicos de la arquitectura digital. Es por ello que el set de instrucciones está íntimamente ligado a la arquitectura y definirlo condiciona de manera abstracta la topología de la misma. En este sentido, una arquitectura de conjunto de instrucciones (ISA) es una especificación de instrucciones que permite generar arquitecturas de procesadores a partir de ella. Además, este concepto debe estar complementado con un soporte para compilar lenguajes de alto nivel, como por ejemplo C, que mediante las herramientas y librerías necesarias traduzcan su sintaxis a instrucciones para una ISA en concreto.

En el siglo pasado, el desarrollo de microarquitecturas estaba completamente monopolizado por el ámbito privado. Esto se debía a que el esfuerzo de definir una ISA y dar soporte para la compilación de su set de instrucciones, además de verificar todo su ecosistema, era demasiado elevado para afrontarlo desde un punto de vista Open Source. Es por ello que a comienzos del siglo XXI eran pocos los proyectos de hardware libre de este tipo. Caben mencionar los procesadores OpenRISC [4] basados en su propia ISA y desarrollados por la comunidad OpenCores [5] y los procesadores OpenSPARC [6] y LEON [7] (proyecto referente de la ESA), basados en la ISA SPARC. No obstante, entre mediados de los 2000 y de la década de 2010, han aumentado las especificaciones de ISAs libres de derechos que se han puesto a disposición de los usuarios. Esto se ha debido principalmente a tres motivos. El primero de ellos es porque las patentes han expirado. Este es el caso de la ISA SuperH [8]. Durante la crisis económica asiática de 1997 Hitachi se asoció con Mitsubishi y escindió su división de microcontroladores en una nueva compañía llamada Renesas [9]. Esta compañía no heredó los ingenieros de Hitachi que habían desarrollado SuperH, por lo que con el tiempo Renesas perdió el interés por ella y expiraron sus patentes. Un ejemplo de diseño de código abierto que utiliza este set de instrucciones es el procesador J-core [10]. El segundo motivo es porque se han dado las circunstancias materiales necesarias para llevar a cabo un proyecto de ISA abierto concebido desde el primer momento como Open Source. Este es el caso de RISC-V [3]. El tercer motivo es porque a consecuencia de la enorme relevancia del proyecto anterior, las compañías intencionalmente han decidido abrir las especificaciones. Este es el caso de POWER ISA [11]. A principios de la década de 1990, IBM desarrolló una ISA llamada IBM POWER (Performance Optimization With Enhanced RISC) para la familia de procesadores POWER. Más tarde, a finales de los 90, esta arquitectura se abandonó y lo que se había convertido en PowerPC evolucionó hasta que en 2006 se estableció como POWER ISA. En 2019, IBM decidió hacer esta ISA Open Source y desde entonces es mantenida por la fundación OpenPower [12]. Tres ejemplos de diseños de código abierto que utilizan este set de instrucciones son Microwatt [13], Chiselwatt [14] y Libre-SOC [15].

1.2.2. Ecosistema RISC-V

En mayo de 2010, como parte del Laboratorio de Computación Paralela (Par Lab) de la universidad de Berkeley, el profesor Krste Asanović y los estudiantes de posgrado Yunsup Lee y Andrew Waterman iniciaron la especificación de un set de instrucciones denominado RISC-V. El Par Lab fue un proyecto dirigido por David Patterson y subvencionado con capital privado proveniente de empresas como Intel y Microsoft, además de con fondos públicos del estado de California. Cabe destacar que todos los proyectos del Par Lab eran de código abierto y utilizaban la licencia Berkeley Software Distribution (BSD), incluido RISC-V. El 13 de mayo de 2011 se publicó el primer manual del set de instrucciones de RISC-V bajo el nombre *The RISC-V* Instruction Set Manual, Volume I: Base User-Level ISA [16]. Ese mismo año se realizó el primer tapeout de un chip RISC-V, producido en 28nm. Durante los siguientes años se realizaron publicaciones y talleres. A este respecto, una publicación interesante es la realizada en 2014 por Asanović y Patterson titulada *Instruction Sets Should Be Free*: The Case For RISC-V [17] donde se plantean argumentos que defienden una ISA libre y abierta. En concreto, RISC-V pasó a ser de dominio público en el momento en el que se publicaron los informes técnicos que definen la ISA, aunque el texto de dichos informes está bajo una licencia de Creative Commons para permitir su mejora por colaboradores externos. Además, no se ha registrado ninguna patente relativa a RISC-V, puesto que esta ISA per se no representa ninguna tecnología novedosa. En 2015, se creó la fundación RISC-V con el objetivo de construir una comunidad abierta e internacionalizar el proyecto. En 2018, la fundación RISC-V anunció una colaboración conjunta con la Fundación Linux en términos de cooperación técnica y estratégica, lo que incluye apoyo operativo, gestión de miembros, contabilidad, divulgación comunitaria etc. En marzo de 2020, la Asociación Internacional RISC-V se constituyó en Suiza debido a factores geopolíticos externos que defienden la continuidad del modelo de propiedad intelectual. El interés de la Asociación Internacional RISC-V es animar a organizaciones, particulares y entusiastas a hacer posible una nueva era de innovación en procesadores a través de la colaboración en estándares abiertos y Open Source.

En este sentido, las plataformas de control de versiones, como GitHub y GitLab, cumplen un papel crucial a la hora de compartir entre los usuarios sus diseños de núcleos y microcontroladores SoC basados en esta ISA libre. En particular, el primer proyecto de un procesador RISC-V se escribió en Chisel [18]. No obstante, en la actualidad hay multitud de proyectos en todo tipo de lenguajes de descripción de hardware. Existe una lista de implementaciones RISC-V de código abierto [19] donde se pueden consultar los proyectos *Open Source* más relevantes. Además, a cada uno de ellos se le asigna un identificador (ID). Algunos de estos ejemplos son:

- En Scala:
 - Rocket Chip [20] ID: 1
 - VexRiscv [21] ID: 33
- En Verilog:
 - PicoRV32 [22] ID: none ¹
 - Hummingbirdv2 E203 [23] ID: 26
 - Steel Core [24] ID: 24
 - SERV [25] ID: 18

¹A pesar de no tener ID se considera un proyecto *Open Source* de gran relevancia.

1.2. Contexto 5

- En VHDL:
 - NEORV32 [26] ID: 19
 - ORCA [27] ID: 7

CFUs/CXUs

Una de las finalidades de este proyecto de investigación es realizar una caracterización del rendimiento de los métodos de acoplamiento de coprocesadores en núcleos RISC-V. A este respecto, un procesador basado en RISC-V no solo se limita a ofrecer la posibilidad de dar soporte para conexiones mapeadas en memoria o comunicaciones mediante interfaces stream. Un concepto destacable que posibilitan los núcleos basados en esta ISA es el de gestionar instrucciones personalizadas (custom). Haciendo uso de este concepto surge la oportunidad de realizar extensiones de instrucciones personalizadas y asociarlas con aceleradores embebidos. Esta vinculación resulta muy ventajosa, ya que permite a la CPU resolver aplicaciones especificas decodificando instrucciones custom. De esta modo, se deriva la información directamente al acelerador embebido de manera similar a como lo haría una instrucción de suma con la ALU. Es decir, se consigue una integración completa del acelerador dentro del pipeline de la CPU, lo que significa una forma muy eficiente de acoplar micro y coprocesador. A priori, lo que resulta como una ventaja evidente puede conllevar algunos inconvenientes. Esto es debido a que las librerías de software que utilizan estas extensiones y los núcleos que las implementan son creados por diferentes organizaciones. Comúnmente estas utilizan herramientas diferentes y sus desarrollos, aunque aislados son operativos, al integrarlos para genera un nuevo sistema podrían no funcionar. Es por ello que se requiere de cierta estandarización que permita la reutilización robusta de las extensiones y librerías, además de proporcionar un modelo de programación uniforme para todas ellas.

En este sentido, en 2019, Google propuso el concepto *Custom Function Unit* (CFU) [28] y lo integró en la CPU VexRiscv. A partir de entonces esta extensión ha ganado popularidad y otras microarquitecturas RISC-V han añadido esta funcionalidad. Derivado de este trabajo, existe un borrador que especifica la integración hardwaresoftware de estas unidades de funcionalidades personalizadas [29]. En este texto se propone la idea de *Composable eXtension Unit* (CXU), que plantea una generalización al concepto de CFU.

1.2.3. NEORV32

El NEORV32 es un microcontrolador SoC personalizable *Open Source* construido entorno a la CPU RISC-V homónima NEORV32. El repositorio principal del proyecto comenzó el 23 de junio de 2020 con un primer *commit* de su creador y máximo contribuidor Stephan Nolting.

Para la elaboración de este proyecto de investigación resulta de gran importancia conocer los métodos de conexión disponibles en el NEORV32. A este respecto, los principales modos de acoplamiento de coprocesadores con los que cuenta este microcontrolador son los siguientes:

- *Stream Link Interface* (SLINK)
- Processor-External Bus Interface (XBUS)
- Custom Functions Subsystem (CFS)
- Custom Functions Unit (CFU)

Se procede a hacer un breve descripción de cada uno de ellos. En primer lugar, Stream Link es una interfaz para realizar transmisiones stream compatible con un subconjunto de AXI4-Stream [30]. Esta interfaz proporciona canales RX y TX unidireccionales e independientes para enviar y recibir un flujo de datos. Cada canal dispone de una FIFO interna configurable para almacenar los datos provenientes del stream. En segundo lugar, *Processor-External Bus* es una interfaz de bus general para acoplar aceleradores mapeados en memoria compatible con Wishbone [31] y AXI4-Lite [32]. Esta interfaz cuenta con un módulo de caché opcional denominado X-CACHE. En tercer lugar, Custom Functions Subsystem es un template vacío que proporciona hasta 64 registros de lectura/escritura de 32 bits mapeados en memoria a los que la CPU puede acceder mediante operaciones normales de carga/almacenamiento. En cuarto lugar, Custom Functions Unit es una unidad funcional que se integra directamente en el pipeline de la CPU. Fue añadida al NEORV32 basándose en el borrador de la especificación CFU/CXU. Esto permitió implementar instrucciones RISC-V personalizadas. Los formatos de instrucción soportados por el NEORV32 son R3-Type, R4-Type y R5-Type². Los dos primeros formatos son un estándar de RISC-V y el último es exclusivo de NEORV32. En concreto, el primer y el segundo formato permiten direccionar dos y tres registros de entrada de 32 bits, respectivamente. Además, la función se seleccionada a través de funct7 y/o funct3 en el primer caso y a través de funct3 en el segundo caso. El tercer formato permite direccionar cuatro registros de entrada de 32 bits. Al no disponer del campo funct3 y/o funct7 solo se pueden realizar dos funciones personalizadas a través de este formato, A format y B format. La figura 1.1 muestra los tipos de instrucciones personalizadas de 32 bits soportadas por NEORV32 a través de la extensión ISA específica Zxcfu.




FIGURA 1.1: Tipos de instrucciones CFU *custom* para el caso del NEORV32.

A lo largo de estos cuatro años el proyecto ha estado en constante evolución. A este respecto, son destacables las contribuciones que realizó el miembro de GDED Unai Martinez Corral (*umarcor*) a lo largo del 2021 y 2022 entorno al tema de la integración continua del proyecto, además de llevar acabo su sugerencia de separar del repositorio principal el repositorio *neorv32-setups*. En el transcurso del desempeño

²Cabe destacar que recientemente Stephan a eliminado el soporte para la instrucción R5-Type #971

1.2. Contexto 7

de este proyecto de investigación, se han visto aplicar numerosos cambios. Con respecto a los modos de conexión se destacan las siguientes actualizaciones: añadir a la interfaz SLINK la señal AXI-stream-compatible *tlast* #815, renombrar la interfaz de bus externa de *Processor-External Memory Interface* (WISHBONE) a *Processor-External Bus Interface* (XBUS) #846, reajustar la interfaz CFU #932. Estas actualizaciones ejemplifican la constante transformación del proyecto. En el apartado 2.1 se detallan los argumentos por los que se ha escogido este microcontrolador.

1.2.4. CRI

Desde finales del siglo pasado, investigadores de multitud de universidades, incluyendo la universidad del País Vasco, han indagado sobre la posibilidad de externalizar cálculos, de procesadores de propósito general a aceleradores hardware específicos. En 1999, el profesor Koldo Basterretxea, presentó un nuevo método recursivo para la aproximación de funciones basado en el uso de operadores reticulares modificados (MLO) [33] [34]. El objetivo era utilizar este método como un marco general para realizar futuras implementaciones, especialmente enfocadas a los sistemas difusos (fuzzy), así como a las redes neuronales artificiales (RNA). Este método, denominado Interpolación Recursiva Centrada (CRI), es un algoritmo que opera nuevas funciones afines de interpolación a cada nivel de recursión. Para hacerlo de manera sencilla y tratar de minimizar los parámetros del algoritmo, CRI genera funciones de interpolación centradas.

$$h_1 = \frac{1}{2}(y_1 + y_2 - \Delta) \tag{*}$$

Atendiendo a la ecuación (*) encontramos el parámetro Δ , denominado profundidad de interpolación. CRI utiliza valores de Δ optimizados en cada nivel de recursión, de manera que se minimiza el error máximo de la aproximación. En este sentido, para la aproximación mediante CRI de funciones paramétricas (con pendiente y saturación ajustable), se demuestra que el Δ optimizado es constante cuando variamos la pendiente. Para el caso de la función paramétrica sigmoide (**), el Δ optimizado toma los siguientes valores para las 3 primeras recursiones:

TABLA 1.1: Tres primeras recursiones del Δopt (función sigmoide).

Sigmoide	Δopt
q=1	0.3091
q=2	0.2811
q=3	0.2654

$$\sigma(x) = \frac{1}{1 + e^{-x}} \tag{**}$$

Desde un punto de vista hardware, Basterretxea ha realizao descripciones de diseños empleando este algoritmo desde el inicio de su planteamiento teórico. A este respecto, en el repositorio del grupo de investigación, hay disponible un acelerador configurable y programable de funciones de activación basado en CRI. Dicho acelerador soporta 7 tipos de FAs: sigmoide, tangente, lineal, ReLu, Hardlimit, satlin y leakyReLu. Para el presente trabajo de investigación, se ha utilizado exclusivamente la lógica referente a la función sigmoide.

1.3. Anteproyecto

Cabe destacar que este proyecto se ha desempeñado en el marco de unas prácticas remuneradas tituladas *Desarrollo de Custom Functional Units de IA para RISC-V*. La duración de estas prácticas ha sido de 5 meses (594 horas) y por realizarlas se ha recibido una bolsa de ayuda total de 2000€. No obstante, previas a estas prácticas remuneradas, se realizaron otras prácticas obligatorias relativas al *practicum* del Máster. Estas también se llevaron a cabo en el grupo de investigación GDED bajo el título *Diseño e integración de CFU para RISC-V en FPGA*. Tuvieron una duración de 2 meses y 20 días (225 horas) y fueron calificadas con una matrícula de honor (10). Las tareas a desarrollar fueron las siguientes:

- Realizar un *set-up* de herramientas FOSS (*Free and Open-Source Software*) para la implementación y simulación del proyecto.
- Implementar el *soft-core* NEORV32 en FPGA (Arty A7 35t y 100t) y verificarlo.
- Experimentar con distintas opciones de integración de CFUs para NEORV32 y evaluar.
- Generar documentación.

El desarrollo de estas labores sirvió para tomar contacto con el ecosistema RISC-V. En concreto, con el micropocesador NEORV32. A este respecto, se comenzó a experimentar con los diferentes modos de acoplamiento de coprocesadores con los que cuenta este micro. Además, se realizaron los primeros ensayos de integración de este *soft-core* en FPGA. Con relación a esto, se comenzó a investigar sobre herramientas libres (FOSS) para realizar la implementación en placa de los diseños hardware. Esto fue motivado porque hasta entonces únicamente se utilizaban las herramienta privativas que ofrece Xilinx. Asimismo, se documentó los avances relativos al proyecto en forma de *issues* en el repositorio de GitLab asociado a este proyecto de investigación. Más tarde se trasladó parte de esta información a la pagina web vinculada a dicho repositorio.

En definitiva, las tareas desarrolladas en estas prácticas obligatorias se consideran el anteproyecto de esta investigación.

1.4. Objetivos y alcance del proyecto

El objetivo principal de este proyecto es integrar unidades coprocesadoras para IA en un núcleo RISC-V, en concreto en el *soft-core* NEORV32. En este contexto, se realizará la caracterización del rendimiento de cada uno de los modos de conexión con objeto de determinar la forma óptima de integración. Además, se deberá verificar su operatividad mediante la implementación en FPGA.

Los objetivos secundarios son:

- Realizar aportaciones al estado del arte referente al soft-core NEORV32 en forma de contribuciones a su repositorio oficial de GitHub.
- Realizar aportaciones al estado de la investigación sobre el uso de procesadores RISC-V realizada por GDED. Específicamente, mediante contribuciones de código, pipelines de integración continua y documentación en el repositorio del grupo relativo al NEORV32. Pretendiendo que este hecho facilite en un futuro la investigación de otros alumnos/as.

Respecto al alcance del proyecto, se definen con precisión los elementos incluidos dentro de este proyecto de investigación:

- La carectirazación mediante simulación, en términos de rendimiento y throughput, de los siguientes métodos de acoplamineto disponibles en el NEORV32:
 - Stream Link Interface
 - Processor-External Bus Interface
 - Custom Functions Subsystem
 - Custom Functions Unit
- La integración mediante *Custom Functions Unit* de un coprocesador hardware embebido para aplicaciones de IA.
 - El coprocesador integrado únicamente acelera los cálculos de la activación a través de la función sigmoide.
- La comparación mediante simulación de los ciclos de reloj necesarios para calcular la activación mediante la integración micro más acelerador versus micro haciendo uso exclusivamente de sus funcionalidades por defecto.
- La implementación en FPGA de todos los ensayos realizados en simulación para la verificación de su correcta operatividad.

Queda excluido del alcance del proyecto la integración del resto de funciones de activación que ofrece el acelerador configurable y programable basado en CRI. También queda excluida la última etapa definida en el informe de viabilidad de la propuesta de TFM que pretendía comparar en términos de rendimiento un modelo completo de RNA computado por software con el mismo modelo computado en un NEORV32 incorporando las instrucciones de aceleración del cálculo de las FAs.

1.5. Beneficios que aporta el trabajo

Se consideran beneficios aportados por el presente proyecto de investigación las siguientes contribuciones al repositorio principal del NEORV32:

- Pull request #717: Fix bug in neorv32_slink_available() function
- Pull request #722: Fix-up the litex wrapper
- Pull request #727: Fix comment mistake
- Pull request #891: Fix UART receiver

En relación a estas aportaciones, el autor de este TFM (bajo el alias *Unike267*) se encuentra como el contribuidor número 16 de 37 del repositorio principal del NEORV32, a fecha 11 de septiembre de 2024. Este hecho se refleja en la figura 1.2.

Además, cabe destacar que los resultados obtenidos mediante la caracterización de los diferentes métodos de acoplamiento de coprocesadores con los que cuenta el NEORV32 se han plasmado en un **artículo de congreso**. Este artículo se ha presentado en el marco del congreso DCIS 2024. La información relativa a este congreso, así como el propio artículo, se proporciona en el apéndice A. Puesto que dicho artículo ha sido aceptado, se publicará en el IEEEXplore. Se considera un beneficio aportado por este trabajo la contribución en dicha base de datos.

También, se considera un beneficio aportado por este trabajo la publicación del contenedor [35] desarrollado para realizar la síntesis, implementación y generación



FIGURA 1.2: *Unike267* como contribuidor del repositorio principal del NEORV32.

de *bitstream* para las FPGAs Arty A7 35T y 100T mediante las herramientas *Open Source*: GHDL + yosys + GHDL yosys plugin + nextpnr-xilinx + prjxray.

En lo que respecta a los Objetivos de Desarrollo Sostenible (ODS), este trabajo de investigación pretende aportar beneficios en el marco del objetivo *Industria, innovación e infraestructura* (ODS 9) y del objetivo *Reducción de las desigualdades* (ODS 10). Respecto al ODS 9, se considera que la investigación entorno al enfoque distribuido para realizar IA en el borde supone fomentar la innovación en lo que respecta a este ámbito. Respecto al ODS 10, se considera que distribuir contenedores para facilitar el uso de herramientas *Open Source*, así como contribuir a proyectos de hardware libre que puedan derivar a la fabricación de chips *royalty-free*, fomenta la reducción de las desigualdades.

1.6. Análisis del estado del arte

Haciendo un repaso por las principales bases de datos de ámbito electrónico, se observan varios proyectos con una filosofía similar a la presentada en este trabajo de investigación. Un ejemplo muy interesante es el encontrado en una publicación titulada *Tiny Neuron Network System based on RISC-V Processor: A Decentralized Approach for IoT Applications* [36]. En dicho artículo, se presenta una investigación sobre un pequeño acelerador de redes neuronales en un SoC basado en RISC-V para acelerar una IA empleada en aplicaciones de IoT. Este coprocesador implementa una MAC (multiplicador y acumulador) de precisión variable en bits o una MAC estocástica para reducir el área de hardware y el consumo de energía. Es curioso el hecho de que se emplea la misma tecnología FPGA que en el presente proyecto, una Arty A7 100T. Los resultados presentados en este trabajo son destacables, consiguiendo realizar con precisión de 8 bits redes neuronales convolucionales (CNN) con una precisión del 98,55 %. En su caso, el método optado para acoplar los aceleradores ha sido una interfaz AXI.

Otro ejemplo muy interesante es el expuesto en una publicación titulada *CNN Specific ISA Extensions Based on RISC-V Processors* [37]. En ella, se presenta una extensión de instrucciones basada en la ISA RISC-V destinada a aumentar la eficiencia computacional de las CNN en dispositivos en el borde. En su caso emplean el core RISC-V *Open Source* Zero-riscy [38] [39]. Con objeto de evaluar el efecto de la extensión de instrucciones propuesta, se realiza una serie de cargas de trabajo en el núcleo de referencia y en el ampliado. Se obtinen un ratio de aceleración de 1,5× cuando se ejecuta una CNN, y alcanza 2,48×-2,82× cuando sólo se realizan los cálculos de convolución. Los resultados obtenidos en este artículo demuestran que las extensiones de ISA propuestas pueden mejorar eficazmente el rendimiento de las CNN.

Los casos mencionados, así como otros de gran interés, se encuentran recogidos en una publicación titulada *A Review of Edge Intelligence Applications Based on RISC-V* [40]. En ella se resume el uso de RISC-V en aplicaciones de IA en el borde desde un punto de vista hardware y software. Además, a lo largo de la revisión se analizan varios aceleradores, coprocesadores, compiladores y *toolchains* basados en RISC-V, así como las principales aplicaciones software de la IA en el borde.

A lo largo del transcurso de este proyecto se ha preferenciado, en la medida de lo posible, el uso de herramientas libres. En este sentido, las herramientas EDA FLOS y las propietarias/comerciales no son ecosistemas aislados. Al contrario, en los últimos años se han visto colaboraciones de proyectos Open Source con iniciativas privativas. Un ejemplo de ello es la integración de la herramienta RapidWright [41] a la Suite de diseño Vivado. En concreto, este proyeto Open Source desarrollado por AMD Research and Advanced Development tiene como objetivo permitir a los usuarios avanzados una mayor flexibilidad a la hora de personalizar sus soluciones mediante una metodología de diseño utilizando módulos pre-implementados. Además, se han realizado concursos [42] patrocinados por AMD con el objetivo de promover y demostrar que el Formato de Intercambio de FPGA (FPGAIF - FPGA Interchange Format) [43] es una representación intermediaria eficiente y robusta para trabajar en problemas de backends de FPGAs, incluso a escala industrial. Asimismo, este tipo de iniciativas también tratan de fomentar la innovación de algoritmos de enrutamiento de FPGAs que den prioridad al tiempo de ejecución, con objeto de posibilitar su aplicación en la emulación de ASICs. Cabe destacar que el FPGAIF es un estándar de formato de intercambio diseñado para proporcionar toda la información necesaria mediante la cual realizar el place and route en un contexto Open Source. En la misma línea, Siemens ha observado un crecimiento saludable entorno a la Metodología de Verificación VHDL de Código Abierto (OSVVM - Open Source VHDL Verification Methodology) [44] y la Metodología de Verificación Universal VHDL (UVVM - Universal VHDL Verification Methodology) [45] desde 2018, lo que en sus propias palabras «es alentador» [46]. Por lo tanto, a la vista de estos ejemplos, podemos afirmar que los comerciales tradicionales de herramientas EDA están empezando a facilitar el uso de herramientas FLOS e incluso a integrar parte o la totalidad de las mismas en sus propuestas comerciales. Este hecho refleja un futuro híbrido en lo referente al ecosistema de herramientas para FPGAs.

1.7. Análisis de alternativas

Alternativamente, la selección del microcontrolador se puede afrontar desde dos puntos de vista. El primero de ellos es seguir defendiendo la elección desde una perspectiva *Open Source*. En este sentido, se puede elegir otra de las opciones RISC-V propuestas en la sección 1.2.2. Sin embargo, también se puede optar por un microcontrolador basado en otra ISA libre, como alguno de las nombrados en la sección 1.2.1. El segundo punto de vista es claudicar con la iniciativa de emplear un proyecto *royalty-free*. Es decir, trasladar la búsqueda a un *soft-core* privativo sujeto al modelo de propiedad intelectual. A este respecto, se puede optar por MicroBlazeTM [47], ya que la entidad desarrolladora de su diseño es Xilinx (ahora AMD), se ve adecuado utilizar un *soft-core* realizado por la misma empresa encargada de fabricar las FPGAs utilizadas en este proyecto de investigación. Como curiosidad, cabe mencionar que debido a la enorme importancia que ha supuesto la entrada de RISC-V al contexto de ISAs actuales, AMD ofrece un *soft-core* RISC-V llamado MicroBlazeTM V [48]. Esta tesitura sirve para ejemplificar que un proyecto por el hecho de ser *Open Source*,

no impide que se desarrollen iniciativas comerciales que lo exploten. No obstante, es labor de las personas que defendemos la filosofía del software/hardware libre aportar opciones que supongan una competencia real frente a estas iniciativas propietarias. Además, este punto de vista privativo supondría un cambio de paradigma que incurriría en dejar de fomentar el ODS 10, defendido en el apartado 1.5.

Asimismo, existe la alternativa de emplear el *framework* LiteX [49] para llevar a cabo la implementación del NEORV32. Entre otras cosas, LiteX ofrece un conjunto de periféricos, como controladores DRAM, PCI, Ethernet, SATA etcétera, que junto a la descripción hardware del propio microcontrolador permiten multiplicar sus posibilidades de aplicación. Cabe destacar que la lógica digital de los complementos que ofrece LiteX están descritos en Migen [50]. Este hecho no impide integrar en él código en otros HDLs. De igual modo, es común generar diseños de LiteX en HDLs más tradicionales, como verilog.

Por último, se encuentra la alternativa de comenzar la aproximación de IA a en el borde mediante la externalización a hardware específico de otro cálculo relativo a las RNAs. Esta alternativa es bastante diversa y podría ir desde acelerar la activación mediante otra función disponible en el coprocesador configurable y programable basado en CRI hasta elegir otra operación para ser acelerada. Un ejemplo de esta última propuesta es la detallada en una publicación titulada *A Soft RISC-V Vector Processor for Edge-AI* [51]. En ella se presenta una unidad vectorial basada en un *array* sistólico que está estrechamente integrada en el pipeline de un núcleo RISC-V de 32 bits. Tras evaluar el rendimiento de este enfoque distribuido en una FPGA Xilinx Virtex 7, se concluye un aumento de velocidad de hasta 40,7 veces con respecto al núcleo escalar RISC-V en tareas de reconocimiento de imágenes, a costa de un aumento en el consumo energético y en los recursos hardaware de 1,2 y 1,8 veces respectivamente.

1.8. Descripción de la solución propuesta

La principal tesis que defiende este TFM es externalizar la computación referentes a las RNA, del procesador a hardware específico. Este hecho tiene como objetivo distribuir la gestión computacional en pos de implementar una primera aproximación de IA en el borde. En este sentido, se propone utilizar un coprocesador basado en el método CRI y acoplarlo a un procesador RISC-V. Mediante los argumentos descritos en la sección 2.1 se elige el microcontrolador NEORV32. Con objeto de generar un criterio de selección del modo de acoplamiento, se propone realizar una caracterización del rendimiento de los principales métodos de conexión con los que cuenta este microcontrolador. Esta caracterización se detalla en la sección 2.3. Por último, se acopla el coprocesador encargado de acelerar el cálculo de la FA sigmoide basado en CRI al NEORV32. Asimismo, se verifica el beneficio de emplear este tipo de enfoque distribuido comparándolo con realizar los mismos cálculos utilizando únicamente los recursos predeterminados del microcontrolador. Esta integración se detalla en la sección 2.4. Se procede a concretar los pasos seguidos a lo largo del desarrollo 2.

El primer paso para llevar a cabo este proyecto es realizar la selección del microcontrolador. Se requiere de su implementación en FPGA, por lo que se necesita la descripción en HDL de su arquitectura. Es interesante destacar que el término empleado para referirse a este formato es *soft-core* (núcleo blando). A diferencia de los micros *hard-core* (núcleo duro), es decir, los impresos en silicio, los *soft-cores* están pensados para ser implementados en dispositivos lógicos programables. Además, no solo se precisa de la descripción hardware del micro sino también de las

herramientas asociadas para compilar software interpretable por el mismo. En este sentido, la búsqueda se ha centrado en un proyecto *royalty-free*.

El siguiente paso es evaluar los diferentes modos de acoplamiento de coprocesadores con los que cuenta el micro seleccionado. Con objeto de caracterizar el rendimiento de cada uno de ellos y concretar el más adecuado para nuestro propósito. Para ello, se testean varios aceleradores acoplados al micro mediante todos los modos de los que este dispone. De esta manera, se obtiene un conjunto de bancos de prueba para ensayar en simulación y así proporcionar las lecturas de latencia y throughput de cada uno de los métodos de conexión. En concreto, se han acoplado 3 multiplicadores con diferentes características. Además, todos los ensayos se han implementados en FPGA para verificar su correcta operatividad.

El último paso es comenzar a abordar un enfoque distribuido para realizar IA en el borde. A este respecto, se requiere de aceleradores embebidos que realicen los cálculos asociados a las redes neuronales. Atendiendo a la caracterización realizada en el paso anterior, se establece un criterio mediante el cual decidir que modo de conexión emplear para acoplar estos diseños embebidos. Una vez acoplados, se corrobora el beneficio de utilizar coprocesadores frente a realizar los cálculos íntegramente mediante las funcionalidades predeterminadas del micro. Para ello, se realiza un banco de pruebas que compare en simulación y en implementación los ciclos de ejecución de ambos planteamientos. Dado el limitado tiempo de investigación tan solo se ha externalizado el cálculo de la activación a través de la función sigmoide. Para lo cual, se ha utilizado un acelerador embebido CRI diseñado por Koldo Basterretxea.

Capítulo 2

Desarrollo

2.1. Selección del microcontrolador

Resulta imprescindible que el microcontrolador seleccionado para este proyecto de investigación cumpla con los siguientes requisitos:

- Estar basado en una ISA RISC-V, ya que el contexto del proyecto está orientado a acoplar coprocesadores en núcleos RISC-V.
- Estar descrito en el lenguaje de descripción de hardware VHDL. En ocasiones, se han de modificar las fuentes del microcontrolador con el fin de acoplarle coprocesadores. En este sentido, resulta más oportuno integrar todo en un mismo lenguaje. A pesar de que los sintetizadores soportan varios lenguajes, ciertos elementos pueden suponer incompatibilidades. Por ejemplo, los tipos de datos varían dependiendo de cada lenguaje. En consecuencia, se tendría que dedicar tiempo extra a realizar las adaptaciones necesarias. Debido a que el coprocesador para aplicaciones de IA CRI está descrito en VHDL, se decide buscar un proyecto de microcontrolador descrito en este lenguaje.
- Contar con extensión de instrucciones para conectar coprocesadores mediante CFU, además de con soporte para comunicaciones mapeadas en memoria e interfaces stream. Debido a que se necesita una variedad de métodos de conexión para realizar la caracterización del rendimiento, el microcontrolador seleccionado debe contar con al menos los mencionados.

En este sentido, el NEORV32 [26] cumple con todos estos requerimientos. Además, en la plataforma de desarrollo colaborativo donde está alojado, cuenta con una comunidad muy activa. Es por ello que se encuentra bajo una revisión constante de fallos, tanto por parte del autor como de los usuarios. De esta manera, se asegura en gran medida la correcta operatividad del mismo. Además, el autor se dedica a realizar actualizaciones periódicas de sus funcionalidades. Por si fuera poco, tanto el autor como la comunidad tienen una gran disponibilidad para responder dudas sobre temas relacionados con el proyecto, lo que resulta de gran ayuda. Con respecto a la compilación de lenguajes de alto nivel, el proyecto ofrece toolchains precompiladas de RISC-V para GCC. Estas herramientas permiten hacer compilación cruzada de C/C++ a instrucciones de RISC-V en un entorno Linux [52]. Cabe destacar que también se facilita un contenedor para realizar esta tarea [53]. Además, cuenta con un soporte de librerías para compilar funciones software específicas de NEORV32. Asimismo, el repositorio ofrece una variedad de ejemplos de aplicación software de todos los recursos con los que cuenta el micro. Además de todo lo mencionado, este microcontrolador cuenta con una hoja de características [54] y una guía de usuario [55] realizadas por el autor y actualizadas a la par que el código del proyecto, las

cuales destacan por su calidad. Teniendo en cuenta todas estas consideraciones, el NEORV32 es el procesador seleccionado para este proyecto.

2.2. Flujo de trabajo

Atendiendo al paradigma híbrido de herramientas expuesto en la sección 1.6, en el presente trabajo se propone el uso tanto de herramientas FLOS como privativas. El esquema general de flujo de trabajo que se ha aplicado a lo largo de los ensayos realizados en este proyecto se ilustra en la figura 2.1.




FIGURA 2.1: Workflow del Setup personalizado.

- **Compilación**: respecto a la compilación cruzada de software en C, de x86 (64 bits) a RISC-V (32 bits), se emplea la herramienta FLOS GCC.
- Implementación: respecto a las implementaciones en placa de los diseños, se efectúan mediante dos vías paralelas:
 - Haciendo uso del conjunto de herramientas FLOS: GHDL [56], yosys [57], GHDL yosys plugin [58], nextpnr-xilinx [59] y prjxray [60] para realizar la elaboración, la síntesis y el *place and route* y de la herramienta openFP-GALoader [61] para cargar el *bitstream* en la placa.
 - Haciendo uso de la *Suite* de diseño privativa Vivado.

Esto se debe a que la generación automática de *bitstreams* mediante la integración continua de repositorios públicos está limitada al uso de herramientas FLOS. Asimismo, la implementación más eficiente de los diseños, en términos de gestión de recursos de la Arty, está condicionada al uso de herramientas

- privativas. Por ello, se eligen la generación mediante ambas vías. Además, para realizar una verificación doblemente redundante, se implementa tanto en la Arty A7 35T como en la 100T.
- Simulación: respecto a las simulaciones realizadas a lo largo de las secciones 2.3 y 2.4 se emplea principalmente el *framework* FLOS VUnit [62], con el cual se realizan todas ellas. No obstante, también se utiliza Vivado en ciertas ocasiones. En concreto, en los ensayos en los que se hace uso de la funcionalidad ILA. Esta funcionalidad se ha utilizado, por ejemplo, para testear la correcta operatividad de uno de los *wrappers* de Wishbone.

Las herramientas descritas en la explicación de este flujo de trabajo no solo se utilizan a nivel local, sino que también se emplean, todas o parte de ellas, en la integración continua (CI) de repositorios online, tanto en el GitLab del grupo de investigación como en el GitHub propio. Para ello, se utilizan varios contenedores. Para la generación de bitstream mediante herramientas FLOS, se utiliza el contenedor mencionado en la sección 1.5, el cual es generado a su vez en CI. Este contenedor se utiliza en la integración continua tanto del repositorio de GitLab como de GitHub. Para la generación de bitstream mediante Vivado, se utiliza un contenedor que solamente es accesible por los ordenadores del laboratorio del grupo de investigación, el cual está alojado en nuestro servidor Orion. Esto es debido a que al ser un programa privativo no se pueden distribuir públicamente contenedores con este software. A consecuencia de ello, la generación de bitstream mediante esta vía solo está disponible en la integración continua del repositorio del grupo (GitLab). Para realizar los ensayos en simulación, se utilizan principalmente dos contenedores de VUnit. El gcr.io/hdl-containers/sim/osvb:latest con GHDL compilado con llvm como backend y el docker.io/ghdl/vunit:mcode-master con GHDL compilado con mcode como backend. Esto se debe a que la funcionalidad external names, para capturar señales de jerarquías inferiores, solo es soportada en GHDL si este está compilado con el backend mcode. En definitiva, el uso de estos recursos mediante la metodología de integración continua posibilita automatizar todas las simulaciones, visualizando y gestionando sus resultados, así como la generación de todos los bitstreams, cada vez que se hace un push al repositorio. Cabe destacar que la compilación de software solo se realiza en local, aunque también se utiliza un contenedor [53], no está automatizada en integración continua.

2.2.1. Cargar software en el NEORV32

Antes de entrar en los detalles del acoplamiento de periféricos *custom*, se procede a realizar un repaso de cómo cargar un software en C al *softcore* NEORV32. Como se ha mencionado, el proyecto NEORV32 proporciona *toolchains* de RISC-V para GCC con las que realizar la compilación cruzada desde Linux a la arquitectura RISC-V. Estas herramientas están acompañadas de archivos *Makefiles* mediante los cuales se permiten añadir argumentos al comando *Make*, con objeto de, entre otras cosas, proporcionar el programa compilado en diferentes formatos de salida. A lo largo de esta sección, nos centraremos en tres de estos formatos:

- Ejecutable, exe (.bin)
- app_image (.vhd)
- Hexadecimal (.hex)

Cada una de estas salidas tiene la misma información, el programa compilado. No obstante, cada una de ellas puede utilizarse para cargar el software en la IMEM (memoria de instrucciones) en diferentes puntos del flujo de trabajo:

- El exe se puede cargar en el NEORV32 una vez que esté ejecutándose en la FPGA. Esta transferencia se realiza a través del bootloader.
- La app_image reemplaza el contenido por defecto de una de las fuentes RTL del diseño del NEORV32, de modo que su contenido se codifica cuando este se sintetiza.
- El archivo .hex se lee durante la síntesis, por lo que es equivalente a la solución de la app_image, pero no requiere modificar las fuentes RTL cada vez que se actualiza el software a cargar.

Estas opciones se resumen en la tabla 2.1.

Formato	Comando	Descripción	Bootloader	
.bin	make exe	Después de la implementación,	Habilitado	
.0111		cargar el exe mediante la CMD		
.vhd	make image	Antes de la síntesis,	Deshabilitado	
.viid		sustituir la app_image por defecto		
.hex	make hex	Durante la síntesis, leer del .hex	Deshabilitado	

TABLA 2.1: Tres formas de introducir software en la IMEM.

Bootloader

El NEORV32 viene por defecto con un *bootloader* que se encarga de establecer la comunicación serie vía UART y generar una CMD visible desde terminales como CuteCom [63], cu, o screen en GNU/Linux. En este sentido, hay tres formas posibles de proceder:

- Deshabilitar el bootloader y cargar/iniciar un programa desde la app_image o desde un archivo hexadecimal.
 - No se utiliza el bootloader.
- Habilitar el *bootloader* y cargar/iniciar un programa a través del *Autoboot*.
 - Después del *reset*, cuando el *bootloader* está habilitado, la primera secuencia que ocurre es el *Autoboot*. Esta secuencia intenta obtener una imagen de arranque válida desde la flash SPI externa. Si se encuentra una imagen válida que se pueda transferir correctamente a la IMEM (memoria de instrucciones), se inicia automáticamente la aplicación. No obstante, si han pasado 8 segundos y no se ha detectado ninguna flash SPI o no se encuentra ninguna imagen de arranque válida, se mostrará el código de error «ERR EXE», bloqueando la ejecución. Sin embargo, durante esos 8 segundos, se puede detener la secuencia del *Autoboot* pulsando cualquier tecla. De esta manera, se pone a disposición una CMD lista para recibir comandos.
- Habilitar el *bootloader* y cargar/iniciar un programa a través de comandos en la CMD. Los comandos soportados son los siguientes:
 - «h» Muestra el texto de ayuda.
 - «r» Reiniciar el bootloader.

- «u» Cargar un programa en formato ejecutable (neorv32_exe.bin) a la IMEM.
- «s» Almacenar un ejecutable en flash SPI.
- «l» Cargar un ejecutable desde flash SPI.
- «x» Arrancar un programa desde flash a través de XIP.
- «e» Iniciar un programa almacenado en la IMEM.

Para elegir una de estas tres formas de proceder, se debe entender que el *bootloader* es útil/necesario cuando:

- La FPGA utilizada no permite inicializar la memoria en el *bitstream*. En consecuencia, no es posible cargar/arrancar programas a través de la app_image. Este es el caso de las FPGAs con SPRAM, como la Lattice ICE40 (UP3K, UP5K).
- Múltiples programas deben ser cargados/arrancados durante el desarrollo, sin resintetizar el diseño.

En la figura 2.2 se muestra como cargar/iniciar un programa ejecutable (.exe) al NEORV32 mediante la CMD proporcionada por el *bootloader*. Concretamente, se utiliza la terminal CuteCom ¹, en ella se emplean sucesivamente los comandos «u» (*upload* - cargar) y «e» (*execute* - ejecutar).




FIGURA 2.2: Cargar un *exe* a través del *bootloader* de NEORV32 (terminal CuteCom).

¹En CuteCom, el archivo que se carga a la terminal debe ser de tipo *Plain* (como se muestra en la figura 2.2), de lo contrario se dará el error «ERR EXE».

Habilitar/Deshabilitar el Bootloader

Si el bootloader no es útil/necesario para nuestra aplicación tendremos que considerar lo siguiente. La IMEM se puede implementar de dos formas, como una RAM vacía o como una ROM inicializada a través del archivo que contiene el programa compilado, ya sea la neorv32_application_image.vhd o el hexadecimal. Con el genérico IMEM_AS_IROM se selecciona la implementación de la IMEM mediante una de estas dos opciones. Este genérico es

```
IMEM_AS_IROM => imem_as_rom_c
y se define como
imem_as_rom_c : boolean := not INT_BOOTLOADER_EN;
```

Por lo tanto, para cargar un programa desde la *neorv32_application_image.vhd* (o desde el hexadecimal), la IMEM debe implementarse como una ROM inicializada mediante ese archivo, por lo que el *bootloader* **debe estar deshabilitado**. Se discutió con Stephan (#824) acerca de por qué la IMEM se inicializa como una RAM vacía cuando el *bootloader* está activado. Y según el diseñador del NEORV32, «si la IMEM se implementara como una RAM preinicializada, entonces la imagen podría corromperse durante el tiempo de ejecución (imagina algún puntero deshonesto escribiendo en la IMEM), lo que requeriría volver a cargar el programa original. Por lo tanto, la carga del *bootloader* se requeriría de todos modos.»

El proceso para deshabilitar el *bootloader* es sencillo, en el TOP del diseño del NEORV32, se debe cambiar la constante INT_BOOTLOADER_EN de *true* a *false*, como se muestra en el extracto de código 2.1.

CÓDIGO 2.1: Constante para deshabilitar el bootloader.

Cargar un programa compilado desde un archivo hexadecimal

Como se ha mencionado, en vez de cargar un programa compilado desde el archivo neorv32_application_image.vhd, es posible cargar el programa compilado desde un archivo hexadecimal (.hex). Para ello, se necesitan hacer unas pequeñas modificaciones en el código HDL del NEORV32. En particular, se debe añadir una nueva función en el paquete neorv32_package.vhd. Esta función se encargará de leer el archivo hexadecimal usando la librería std.textio.all. ² La función en cuestión es la descrita en el extracto de código 2.2.

²Esta librería está soportada desde la versión VHDL 2008.

```
-- Initialize mem32_t from hex
-- MEMORY_SIZE is IMEM_SIZE/4, see neorv32_imem.default.vhd
impure function mem32_init_hex(name : STRING; MEMORY_SIZE : natural) return mem32_t is
   file rom_file : text open read_mode is name;
   variable rom_line : line;
   variable temp_word : std_ulogic_vector(31 downto 0);
   variable temp_rom : mem32_t(0 to MEMORY_SIZE-1) := (others => '0'));
begin
   for i in 0 to MEMORY_SIZE - 1 loop
       exit when endfile(rom_file);
       readline(rom_file, rom_line);
       hread(rom_line, temp_word);
       temp_rom(i) := temp_word;
   end loop;
   return temp_rom;
end function:
```

CÓDIGO 2.2: Función a añadir al *neorv32_package.vhd* para leer un software compilado en formato hexadecimal.

Además, se debe modificar el archivo neorv32_imem.default.vhd ³ para cargar el contenido del archivo hexadecimal (neorv32_raw_exe.hex) a la memoria de instrucciones, usando la función definida en el extracto de código 2.2. Para ello se debe añadir el extracto de código 2.3.

```
constant ROM_INIT_FILE : string := "neorv32_raw_exe.hex";
-- ROM - initialized with hex code --
constant mem_rom_c : mem32_t(0 to IMEM_SIZE/4-1) := mem32_init_hex(ROM_INIT_FILE,
IMEM_SIZE/4);
```

CÓDIGO 2.3: Modificación del archivo *neorv32_imem.default.vhd* para cargar la IMEM mediante la función descrita en el extracto de código 2.2.

Este método propone leer desde VHDL un formato hexadecimal, el cual es una salida nativa del compilador, en lugar de autogenerar código HDL con el programa compilado como pasa cuando utilizamos la opción de la app_image. Ambas opciones cargan la IMEM cuando se sintetiza el diseño. Sin embargo, con la opción de lectura del archivo .hex conseguimos dos cosas: no autogenerar código HDL tras la compilación y no modificar el código HDL existente cada vez que se actualiza el software a cargar.

Por último, cabe destacar que a lo largo del desarrollo de este proyecto se ha cargado software compilado al NEORV32 mediante los tres formatos expuestos. No obstante, mayoritariamente se ha utilizado el formato .vhd generando una *neorv32* _application_image.vhd para cada software empleado.

³En el archivo *neorv32_imem.default.vhd* se debe comentar el código relacionado con cargar la ROM desde la app_image.

2.3. Caracterización del rendimiento de los métodos de conexión

Para caracterizar el rendimiento de los diferentes modos de conexión con los que cuenta el NEORV32, se propone acoplarle 3 tipos de multiplicadores con diferentes características. Debido a que el objetivo de esta sección es caracterizar los métodos de acoplamiento, no son relevantes las funciones del coprocesador en sí. En este sentido, se ha pretendido emular en ellos cualidades de rendimiento y tiempo de respuesta propias de coprocesadores de IA. Para ello, se han establecido ciertos patrones que comparten los aceleradores que se pretenden integrar en aplicaciones futuras, ver 4.2. De esta manera, se ha determinado que las características de almacenamiento a la entrada/salida, así como de segmentación de señales internas, son cualidades a imitar. Además, se decide realizar dos tipos de ensayos, con objeto de evaluar los métodos de conexión en términos de latencia y throughput. Cabe destacar que para el caso de los métodos Stream Link Interface (SLINK) y Processor-External Bus Interface (XBUS), se realiza una caracterización adicional acoplando los 3 multiplicadores a *Verification Components*⁴ de AXI-Stream y Wishbone respectivamente. De esta manera, se realiza por cada multiplicador acoplado mediante cada método de conexión un ensayo de latencia y si es posible de throughput. Esto es debido a que para realizar una caracterización de throughput, el acelerador o el modo de conexión debe disponer de un buffer de datos. Teniendo en cuenta estas consideraciones, se han llevado a cabo un total de 29 ensayos de simulación con éxito, todos ellos realizados mediante el framework VUnit. Dichos ensayos se resumen en la tabla 2.2. Asimismo, se han implementado en FPGA todos los diseños realizados referentes al conjunto NEORV32 más multiplicador, con objeto de verificar en placa su correcta operatividad.

TABLA 2.2: Ensayos de latencia y *throughput* realizados: VC, el multiplicador individual acoplado a *Verification Components*; C, el SoC completo incluyendo el NEORV32, el multiplicador y la ejecución de software.

Modo	SLI	NK	XBUS		CFU	CFS
Tipo	VC	С	VC	С	С	С
Mult-B	Ambos ⁵	Ambos	Ambos	Ambos	Latencia	Ambos
Mult-BP	Ambos	Ambos	Ambos	Ambos	Latencia	Ambos
Mult-UBP	Latencia	Ambos	Latencia	Latencia	Latencia	Latencia

2.3.1. Descripción y conexión de los multiplicadores

La figura 2.3 ilustra las posibles combinaciones de acoplamiento de los 3 diferentes multiplicadores mediante los modos de conexión SLINK, XBUS, CFU y CFS. Las características que definen a cada tipo de multiplicador son las siguientes:

⁴Herramienta de verificación funcional que ofrece el framework VUnit.

⁵«Ambos» se refiere a que se han realizado los ensayos tanto de latencia como de *throughput*.




FIGURA 2.3: Esquema de las posibles combinaciones del SoC personalizado.

- Mult-B (Multiplicador-Buffered), en el código HDL del proyecto referido como Mult_wfifos, es un multiplicador D.1 al que se le han añadido dos FIFOs D.2, una a la entrada y otra a la salida. Además, las señales internas se gestionan mediante una máquina de estados. Es configurable en número de bits de entrada/salida y en profundidad de la FIFO, aunque normalmente se ha configurado en 32 y 4 bits respectivamente. Puede recibir hasta tres relojes diferentes, uno en la FIFO de entrada, otro en el multiplicador y otro en la FIFO de salida, aunque comúnmente se han ajustado los tres a la misma frecuencia. Su topología interna se puede observar en la figura 2.4. Además, su descripción hardware se encuentra en el apéndice D, código D.3.
- Mult-BP (Multiplicador-Buffered y Pipelined), en el código HDL del proyecto referido como Multp_wfifos, es un multiplicador al que se le han añadido dos FIFOs, una a la entrada y otra a la salida, pero al contrario que Mult-B, las señales internas se gestionan segmentadas. Es configurable en número de bits de entrada/salida y en profundidad de la FIFO, aunque normalmente se ha configurado en 32 y 4 bits respectivamente. Puede recibir hasta tres relojes diferentes, uno en la FIFO de entrada, otro en el multiplicador y otro en la FIFO de salida, aunque comúnmente se han ajustado a la misma frecuencia. Cabe destacar que su descripción hardware se encuentra en el apéndice D, código D.7.
- Mult-UBP (Multiplicador-UnBuffered y Pipelined), en el código HDL del proyecto referido como Multp, es un multiplicador sin buffers de entrada/salida, además las señales internas se gestionan segmentadas. Es configurable en número de bits de entrada/salida, aunque normalmente se ha configurado en 32 bits. Cabe destacar que su descripción hardware se encuentra en el apéndice D, código D.6.




FIGURA 2.4: Plano del multiplicador tipo MULT-B.

Para realizar el acoplamiento de los multiplicadores con las interfaces SLINK (AXI-Stream) y XBUS (Wishbone), se han realizado wrappers definidos en el apéndice D. En concreto, para el caso del Mult-B la descripción HDL del wrapper se encuentra en el código D.4 y D.5, para AXI y Wishbone respectivamente. Para el caso del Mult-BP, en el código D.8 y D.9, para AXI y Wishbone respectivamente. Para el caso del Mult-UBP las señales AXI están autocontenidas en la descripción de su diseño D.6, así como el wrapper para Wishbone está descrito en D.10. En lo que respecta al software, se han empleado funciones de C propias del NEORV32 para interactuar con cada uno de los modos de conexión. Mediante las librerías aportadas por Stephan, tras compilarse, estas funciones se transforman a instrucciones interpretables por RISC-V. Dichas funciones son las siguientes:

SLINK:

- Para enviar datos del NEORV32 al coprocesador: neorv32_slink_put(dato)
- Para recibir datos del coprocesador al NEORV32: neorv32_slink_get()

XBUS:

- Para enviar datos del NEORV32 al coprocesador: neorv32_cpu_store_unsigned_word(dirección,dato)
- Para recibir datos del coprocesador al NEORV32: neorv32_cpu_load_unsigned_word(dirección)

■ CFU:

 Para enviar datos del NEORV32 al coprocesador y recibir, en función de dichos datos, la salida del coprocesador en la misma ejecución de la instrucción: neorv32_cfu_r3_instr(funct7,funct3, rs1, rs2)

CFS:

- Para enviar datos del NEORV32 al registro mapeado en memoria con el coprocesador: NEORV32_CFS->REG[0] = dato_de_salida;
- Para recibir datos del registro mapeado en memoria con el coprocesador al NEORV32: dato_de_entrada = NEORV32_CFS->REG[0];

⁶Los registros disponibles asociados a CFS son del REG[0] al REG[63].

En este sentido, en el apéndice D se muestran los programas en C realizados para llevar a cabo los diferentes métodos de conexión. Se observa que en todos ellos se emplea un #ifdef. El objetivo de esto es separar la compilación de software orientado a ser simulado, con muy pocos printf para agilizar la simulación y la del software orientado a ser implementado en FPGA. En concreto, en el código D.11 se muestra el main.c para SLINK, en D.12 para XBUS, en D.13 para CFU y en D.14 y D.15 para CFS. Respecto a este último, se realiza esta división porque el primer programa está orientado a multiplicadores buffered y el segundo al unbuffered. Esto es debido a que para el primer caso, se destina un registro mapeado en memoria para gestionar las señales de lectura/escritura, además de otro registro para las entradas/salidas. No obstante, para el caso del multiplicador unbuffered solo se necesita un registro para gestionar las entradas/salidas, por lo que el software varía. Cabe destacar que se genera una app_image por cada programa compilado, teniendo en cuenta que los #define se van comentando para obtener un programa destinado a simulación, de latencia o throughput o a implementación.

Con respecto a la CFU, se realiza una instrucción *custom* para operar cada multiplicador. En concreto, se utilizan tres instrucciones *R3-Type* de la extensión Zxcfu. Se emplea el registro *rs1* para la entrada de la multiplicación, los 16 primeros bits para el primer factor y los 16 últimos para el segundo. El segundo registro fuente *rs2* no se utiliza y el resultado de la multiplicación se guarda en el registro de destino *rd*. Para especificar la instrucción de cada multiplicador se emplea el campo *funct3*, también se puede emplear el campo *funct7* pero en este caso no se tiene en cuenta. En concreto, funct3=000 se asocia a Mult-B, funct3=001 a Mult-BP y funct3=010 a Mult-UBP. En el código D.16, se observa cómo están integrados los multiplicadores en el *core* del NEORV32. Además, se aprecia cómo se evalúa el campo *funct3* para dirigir la información de entrada/salida a cada uno de los multiplicadores, así como se observan los recursos lógicos empleados para iniciar las operaciones e indicar cuándo estas han terminado.

Con respecto al subsistema CFS, como se ha mencionado, se distinguen dos casos. Por un lado, para el caso de los multiplicadores *buffered*, se mapean 2 de los 64 registros asociados, el registro REG[0] para los datos de entrada/salida y el registro REG[1] para las señales de control. Además, puesto que las señales de entrada/salida del subsistema CFS son ajustables, se emplean 34 bits para su salida. En concreto, se utilizan los 2 bits MSB para realizar el control del multiplicador, es decir, gestionar sus señales de lectura/escritura. Los otros 32 bits se emplean para representar el dato de entrada al multiplicador. En lo que respecta a la entrada al subsistema CFS, se emplean 32 bits, lo que equivale al tamaño de la salida del multiplicador. En el código D.17, se muestra el subsistema CFS para el caso de los multiplicadores *buffered*. Por otro lado, para el multiplicador *unbuffered*, tan solo se mapea el registro REG[0] con objeto de gestionar los datos de entrada/salida. En este caso, las señales del subsistema CFS se ajustan a 32 bits tanto para la entrada como para la salida, ya que no es necesario administrar señales de control. En el código D.18, se muestra el subsistema CFS para el caso del multiplicador *unbuffered*.

Cabe destacar que para los casos de SLINK y XBUS, simplemente se enlazan los wrappers con el NEORV32 en el TOP del diseño. Es decir, no es necesario modificar archivos internos del NEORV32, como en el caso de CFU/CFS. En el caso de XBUS, es de interés señalar que se asocia la dirección de memoria 0x90000000 con dicha interfaz.

2.3.2. Metodología de medición mediante el registro CSR(mcycle)

La metodología de medición seguida para caracterizar procesos referentes al NEO-RV32 o al conjunto NEORV32 más coprocesador, se ha generalizado para todos los ensayos de simulación. A continuación, se procede a explicar dicha metodología.

Cada operación realizada por el NEORV32 está asociada a una o varias instrucciones de RISC-V. Con objeto de caracterizar una operación, se propone medir el tiempo de ejecución dedicado a computar las instrucciones que conllevan aplicar dicha operación. Para ello, se decide emplear el registro CSR mcycle. Este registro se incrementa con cada ciclo de reloj activo de la CPU. El acceso de este registro es tanto de lectura como de escritura. Este hecho permite inicializar el CSR mcycle a cero justo antes de comenzar el proceso a medir y leerlo en el momento que este finalice. De esta manera, se caracteriza de forma precisa los ciclos de reloj que emplea la CPU para llevar a cabo un proceso concreto. A pesar de que este método podría emplearse a nivel ensamblador, existen funciones en C que permiten la lectura y escritura de este registro desde un programa de alto nivel. Estas funciones son neorv32_cpu_csr_write(CSR_MCYCLE, 0) para inicializar a cero el registro y neorv32_cpu_csr_read(CSR_MCYCLE) para leer su contenido. De esta manera, se da la posibilidad de generar un programa en C que permita caracterizar el tiempo de ejecución de una función o funciones en C, simplemente aplicando el esquema mostrado en el extracto de código 2.4.

```
neorv32_cpu_csr_write(CSR_MCYCLE, 0)

//Ubicar aquí la función (o funciones) a caracterizar
neorv32_cpu_csr_read(CSR_MCYCLE)
```

CÓDIGO 2.4: Código para caracterizar el tiempo de ejecución de una función (o funciones) en C.

De este modo, si tenemos un programa que utilice esta metodología, compilado y cargado dentro de la IMEM de un NEORV32 corriendo en una simulación, se puede extraer el valor de la medición (contenido en el registro CSR *mcycle*) y visualizar-lo como resultado de la misma. Para ello, se propone añadir el extracto de código VHDL 2.5 en un test bench de VUnit.

CÓDIGO 2.5: Código VHDL para extraer en simulación el contenido del CSR(*mcycle*).

Atendiendo al código 2.5, se observa que al extraer el valor del registro CSR mcycle se le resta un ciclo. Esto es debido a que la ejecución de la instrucción de lectura del CSR (csrr en ensamblador), añade un ciclo extra a la medida. Esta situación se discutió y verificó con Stephan en una issue titulada Latency measurement through CSR(MCYCLE) adds one extra cycle #897. Además, el hecho de utilizar la función de VUnit info() permite exportar los resultados en formato CSV para su posterior procesamiento. Cabe destacar que para emplear esta metodología debe estar activada la extensión Zicntr:

CPU_EXTENSION_RISCV_Zicntr => true

Para ejemplificar esta explicación se dispone de uno de los *test bench* de VUnit utilizados que aplican esta metodología, en el apéndice D código D.19. En él se puede observar como se utiliza el recurso *external names* para acceder a las señales de jerarquía inferior, entre ellas a las referentes a los registros CSR, con objeto de realizar su evaluación. En concreto, este código está diseñado para caracterizar en términos de latencia el rendimiento del método de conexión CFU. No obstante, se ha empleado este esquema para caracterizar todos los métodos de acoplamiento.

Descripción de los ensayos realizados

El objetivo de esta sección 2.3 es caracterizar el rendimiento de los cuatro métodos principales de conexión que ofrece el NEORV32. Todos estos métodos están asociados a una o varias funciones en C para realizar una transmisión, como se ha descrito en la subsección 2.3.1. Haciendo uso de esta metodología descrita en 2.3.2, se proponen dos tipos de ensayos. El primero de ellos es un ensayo de latencia. En él se realizan 4 operaciones consecutivas de envío/recepción de datos entre el NEORV32 y el multiplicador mediante cada método de conexión y se mide el tiempo de ejecución de cada una de estas operaciones en ciclos de reloj del sistema. El segundo ensayo propuesto es de throughput. En él se realizan 4 operaciones de envío de datos consecutivas del NEORV32 al multiplicador, después se realizan 4 operaciones de recepción consecutivas desde el multiplicador al NEORV32 y se mide cuántos datos por ciclo de reloj se reciben. Con objeto de almacenar los primeros 4 datos enviados, el multiplicador o el método de conexión debe contar con un *buffer* de datos. Es por ello que para el multiplicador Mult-UBP solo se puede realizar el ensayo de throughput para el método SLINK, debido a que esta interfaz cuenta con FIFOs asociadas. Para el caso del método CFU, solo se puede realizar la medición de latencia. Debido a las características internas de la instrucción personalizada, la operación de envío y recepción se realiza en un único paso. En la figura 2.5 se aclara gráficamente estos dos tipos de ensayos.




FIGURA 2.5: Aclaración gráfica de los dos tipos de ensayos: latencia y *throughput*.

A este respecto, la parte de código destinada a simulación descrita en D.11, D.12, D.13 y D.14 para SLINK, XBUS, CFU Y CFS respectivamente, así como los respectivos test bench de VUnit, se encargan de llevar a cabo estos ensayos.

Por último, cabe destacar que la evaluación mediante este método solo es posible para los ensayos del SoC completo, NEORV32 más multiplicador. Para los ensayos mediante *Verification Componets* se han empleado simulaciones de VUnit en conjunto con programas de Python encargados de gestionar los CSV de salida producidos por la función info() y así hacer los cálculos necesarios para obtener la

latencia / throughput. En concreto, en el apéndice D se ejemplifica este proceso para la latencia de Mult-B acoplado mediante AXI-Stream. Para ello se muestra el archivo que importa los VCs y extrae la información D.20, el test bench de VUnit D.21 y el script de Python D.22 encargado de calcular a latencia.

2.3.3. Resultados de los ensayos de simulación

Tal como se ha comentado en el apartado 2.2, las simulaciones se han automatizado mediante la integración continua del repositorio. En este sentido, los 29 ensayos de simulación recogidos en la tabla 2.2 se han realizado con éxito y sus resultados se muestran en el apéndice C, desde la figura C.1 hasta la C.23. En el apartado 2.3.5, se procede a hacer un análisis exhaustivo de los resultados obtenidos en estos ensayos. Asimismo, cabe destacar que en el caso de los ensayos de latencia C.10, C.11, C.12, C.19, C.20 y C.21, se observa que los resultados de los cuatro datos de entrada para XBUS y CFS no son constantes. El primer cálculo varía en 2 ciclos para XBUS y en 8 ciclos para CFS con respecto al resto de casos. Esto se debe a que el compilador no genera la misma secuencia de instrucciones en todos los casos. Como se observa en D.12 y D.14, cada transmisión de dato se mide de forma aislada. En este contexto, cuando el compilador construye el programa emplea una única vez la instrucción para apuntar al registro inmediato donde se cargará la entrada. Para el resto de los cálculos posteriores, debido al nivel de optimización, el compilador omite esta instrucción. En el caso de XBUS, el ahorro de esta instrucción se traduce en una ejecución 2 ciclos más rápida. En el caso de CFS, suponen más ciclos, ya que se emplean/ahorran más direccionamientos a registros inmediatos. Este hecho se discutió con Stephan en la issue #888. Es relevante destacar que para realizar la caracterización de los métodos de conexión se han empleado las medidas más restrictivas. Con objeto de facilitar la lectura de estos resultados, se agrupan en la tabla 2.3, así como se visualizan mediante gráficos de barras en las figuras 2.6 y 2.7 para los ensayos de latencia y throughput, respectivamente.

TABLA 2.3: Resultados de los ensayos de latencia y *throughput*: VC, el multiplicador individual acoplado a *Verification Components*; C, el SoC completo incluyendo el NEORV32, el multiplicador y la ejecución de software.

Mult		SLINK		XBUS		CFU	CFS
		VC	С	VC	С	С	С
	Mult-B	6	45	5	16	13	37
Latencia	Mult-BP	4	45	3	16	11	37
	Mult-UBP	1	45	2	16	8	18
Throughput	Mult-B	1/4	1/20	1/2	1/5	X	1/15
	Mult-BP	1	1/20	1/2	1/5	X	1/15
	Mult-UBP	X	1/20	X	X	X	X




FIGURA 2.6: Resultados del ensayo de latencia: VC, el multiplicador individual acoplado a *Verification Components*; C, el SoC completo incluyendo el NEORV32, el multiplicador y la ejecución de software.




FIGURA 2.7: Resultados del ensayo de *throughput*: VC, el multiplicador individual acoplado a *Verification Components*; C, el SoC completo incluyendo el NEORV32, el multiplicador y la ejecución de software.

Cabe destacar que por cada ensayo de simulación se ha producido un archivo vcd que contiene las formas de onda producidas. En este sentido, la integración continua se encarga de gestionar estos archivos y subirlos como artefactos. En el apéndice B, se expone la forma de onda referente al ensayo de *throughput* para el NEORV32 más Mult-BP acoplado mediante XBUS B.1, así como la referente al ensayo de latencia para el NEORV32 más Mult-B acoplado mediante CFU B.2.

2.3.4. Implementación en FPGA

Todas las combinaciones del SoC, reflejadas en la figura 2.3, se han verificado tanto en la placa Arty A7 35T como en la 100T, lo que ha supuesto la generación duplicada de los bitstreams. Como se ha mencionado, el hecho de duplicar las placas permite asegurar una doble redundancia en la verificación. Esta generación se ha realizado mediante las dos vías expuestas en la sección 2.2: herramientas FLOS y Vivado. Con objeto de ilustrar cómo se aprecia la integración continua, en la imagen 2.8 se muestran los procesos para generar de forma automatizada los bitstreams mediante herramientas FLOS en el repositorio de GitHub. En ella, se observa que se producen 18 artefactos, que contienen los bitstreams y estarán almacenados en GitHub durante 90 días. También se observa que la ejecución de los procesos es paralela, a diferencia de la relativa a Vivado en el CI de GitLab. Debido a las características de gestión de procesos de Orion, el runner asignado a Vivado solo permite la generación de bitstreams de forma secuencial. Este hecho aporta otro argumento que revalida la decisión de utilizar tanto herramientas FLOS como privativas. Además, en el apendice D código D.23, se muestra un ejemplo de un archivo bash realizado para generar automáticamente el bitstream de la implementación CFU mediante herramientas FLOS. En él, se observa un matiz destacable, al realizar la síntesis con yosys se añaden los argumentos -nodsp y -nolutram. Este hecho es debido a que la síntesis para la Arty mediante yosys no está del todo pulida, así como para Lattice sí, para Xilinix temas como la gestión de DSPs y de RAM distribuida todavía no están soportados. Además, para obtener un correcto funcionamiento de los bitstreams generados con herramientas FLOS, se ha tenido que rebajar la capacidad de la IMEM

```
MEM_INT_IMEM_SIZE : natural := 6*1024
```

Como se ha mencionado, además de la generación, el proceso de integración continua también automatiza la subida de los *bitstreams* como artefactos. En consecuencia, se han descargado y testeado todos ellos en ambas placas para comprobar su correcta operatividad. En este sentido, se ha obtenido un resultado satisfactorio.




FIGURA 2.8: Procesos de integración continua para generar los *bits-treams* de los ensayos llevados a cabo mediante herramientas FLOS.

Los ensayos de implementación siguen un esquema similar a los ensayos de simulación. No obstante, la finalidad no es realizar la caracterización del rendimiento, sino verificar la correcta operatividad. En este sentido, todos los ensayos operan los mismos datos mediante el siguiente procedimiento. Un programa de la IMEM, resultado de la compilación de la parte de código C destinada a implementación descrita en D.11, D.12, D.13 y D.12, lanza 4 datos de entrada a los multiplicadores mediante cada método de acoplamiento, el acelerador los multiplica y los devuelve al NEORV32. Además, las implementaciones muestran datos por UART, con objeto de visualizar en el ordenador la entrada y el resultado de cada operación, así como el tipo de ensayo. De todos los ensayos en implementación realizados, se muestran cuatro con objeto de ejemplificar la correcta operatividad de los diseños. Los resultados que se proceden a mostrar se han visualizado mediante la terminal CuteCom. En concreto, la figura 2.9 refiere al multiplicador Mult-B acoplado al NEORV32 mediante SLINK, la figura 2.10 refiere al multiplicador Mult-BP acoplado mediante XBUS, la figura 2.11 refiere los tres multiplicadores acoplados mediante CFU y la figura 2.12 refiere al multiplicador Mult-UBP acoplado mediante CFS.

 $^{^{7}}$ Los datos de entrada son 1 x 1, 2 x 2, 4 x 4 y 8 x 8 (al igual que en simulación); por lo que se debe obtener en hexadecimal 0x1, 0x4, 0x10 (16) y 0x40 (64).




FIGURA 2.9: Ensayo de implementación de Mult-B acoplado al NEORV32 mediante SLINK.




FIGURA 2.10: Ensayo de implementación de Mult-BP acoplado al NEORV32 mediante XBUS.




FIGURA 2.11: Ensayo de implementación de Mult-B, Mult-BP y Mult-UBP acoplados al NEORV32 mediante CFU.




FIGURA 2.12: Ensayo de implementación de Mult-UBP acoplado al NEORV32 mediante CFS.

2.3.5. Análisis de los resultados

A la vista de estos resultados, podemos concluir que el método de integrar coprocesadores mediante Custom Functions Unit (CFU) es el modo de conexión que ofrece la latencia más baja, entre ocho y trece ciclos de reloj del sistema dependiendo del tipo de acelerador. Además, el rendimiento más bajo se obtiene mediante la interfaz External Bus (XBUS), un dato por cada cinco ciclos de reloj del sistema $(\frac{1}{5})$ para ambos aceleradores. Es importante señalar que dependiendo del modo de conexión, la arquitectura interna del acelerador puede o no afectar a la medición de latencia/throughput. Este hecho puede ser decisivo a la hora de seleccionar el modo de conexión, ya que según las características internas del acelerador personalizado el rendimiento de la transmisión puede verse afectado. Por lo tanto, en el caso de coprocesadores con baja latencia interna, se mejora la eficiencia mediante el modo de conexión CFU. No obstante, una vez que aumenta la latencia interna del coprocesador, el rendimiento del modo de conexión CFU se acerca más al de otros modos. Además, si el coprocesador a acoplar cuenta con buffer y nos interesa recibir el mayor throughput de datos posible, el modo de conexión óptimo sería a través de XBUS. Por otra parte, la interfaz stream destaca por la alta latencia que conlleva realizar una transmisión mediante este método de conexión. Este hecho es bastante significativo, ya que esta interfaz suele estar asociada a grandes velocidades de transmisión de datos. Sin embargo, la implementación stream (SLINK) que ofrece el NEORV32 no

muestra resultados que destaquen por su baja latencia. Este comportamiento puede deberse a diversos factores. Por un lado, al tipo de optimización llevada a cabo por el compilador. Ya que las funciones en C asociadas a este modo se deben de convertir a instrucciones específicas de RISC-V, el compilador puede realizar diferentes programas dependiendo del nivel de optimización ajustado. En este caso, el nivel ajustado es el predeterminado «EFFORT=-0s», pero se podría ajustar a «EFFORT=-03» (máximo nivel de optimización). Dado que todos los ensayos se han realizado con el nivel de optimización predeterminado, se ha decidido mantener esta coherencia para permitir una comparativa justa entre todos ellos. Por otro lado, a la gestión del movimiento de datos que realiza internamente este modo de conexión con sus buffers. Debido a que la interfaz SLINK cuenta con memorias FIFO (TX/RX) asociadas a las líneas de envío y recepción, la gestión del movimiento de los datos de entrada/salida con estas memorias puede aumentar la latencia general del método. Por último, respecto a la transmisión mediante Custom Functions Subsystem (CFS), se observa una diferencia clara entre las implementaciones de aceleradores con y sin buffers. Esto se debe a que para el caso de los aceleradores con buffer las señales de control de las memorias se deben gestionar mediante un registro extra, lo que implica añadir latencia al método. Por otra parte, sorprende que el throughput de datos del método general de implementación mediante registros mapeados en memoria sea significativamente mayor que CFS, que se supone un subsistema específico más eficiente. Esto es debido a que, en el caso de XBUS, la gestión de las señales de control de las memorias asociadas a los aceleradores con buffers se realiza mediante el wrapper. En este sentido, dicho wrapper escribe y lee de la FIFO utilizando las señales de control asociadas al propio estándar de conexión.

Cabe destacar que los resultados previamente analizados son los referentes al conjunto microprocesador más NEORV32. Los resultados relativos a los *Verification Components* sirven para caracterizar la latencia/throughput interna de cada acelerador aislado para el caso de los métodos AXI-Stream y Wishbone. En este sentido, se observa en ambos métodos un mayor rendimiento para los aceleradores que manejan las señales internas segmentadas. Además, para el caso de Wishbone, se observa una latencia de un ciclo menor para los aceleradores que incluyen memoria. Esto se debe a que para este modo de conexión, la medida se realiza entre el acknowledge de envío y el acknowledge de recibo. Normalmente, la interfaz Wishbone y también su implementación XBUS, tarda dos ciclos entre el establecimiento de la señal strobe y la recepción del acknowledge. En este contexto, el acelerador comienza a funcionar cuando se recibe el strobe, enmascarando un ciclo en la medida en comparación con el test de AXI-Stream *Verification Component*.

2.4. Integración de coprocesador para aplicaciones de IA

Una vez generada la caracterización de todos los métodos de conexión, se cuenta con un criterio objetivo para escoger un modo de acoplamiento y conectar de forma óptima un coprocesador para acelerar aplicaciones de IA. Atendiendo al análisis realizado en 2.3.5, así como a las características internas del acelerador CRI que destacan por su baja latencia, se decide realizar su integración en el NEORV32 mediante el método de conexión Custom Functions Unit (CFU). Como se ha mencionado, el coprocesador implementado únicamente se encarga de calcular la activación por medio de la función sigmoide. El procedimiento seguido para realizar la verificación, integración y comparación de este coprocesador se ha dividido en tres etapas. En la primera etapa, se realiza un ensayo de simulación del acelerador en solitario.

Además, se acopla al NEORV32 mediante el método CFU con objeto de verificar en placa la correcta operatividad del mismo. En la segunda etapa, se busca una manera de calcular la función de activación sigmoide haciendo uso de la unidad de coma flotante que ofrece el NEORV32. En la tercera etapa, se realiza un ensayo comparativo, tanto en simulación como en implementación, para verificar las ventajas de realizar el cálculo de la FA mediante un enfoque distribuido en términos de latencia.

2.4.1. Verificación de la operatividad del acelerador

El acelerador ha sido proporcionado por el grupo de investigación. Como se ha mencionado en 1.2.4, este coprocesador acelera los cálculos mediante el método de interpolación recursiva centrada. Cabe destacar que de las 7 funciones de activación disponibles solo se ha empleado la lógica de la función sigmoide. Además, se han debido de hacer las debidas adaptaciones para conseguir la correcta operatividad del circuito en un entorno de VUnit.

El objetivo de la verificación es sencillo, se deben recrear los resultados obtenidos por Basterretxea para los 9 datos de entrada recogidos en la tabla 2.4. Para ello se comienza con una simulación del coprocesador en solitario en el entorno de VUnit. Después, se acopla al NEORV32 mediante CFU y se realiza una implementación en placa. En este sentido, el NEORV32 se encargará de enviar los 9 datos de entrada al coprocesador, asimismo este calculará y devolverá el resultado de la FA de vuelta al microcontrolador. Tanto el ensayo en simulación del coprocesador en solitario como la generación del *bitstream* del ensayo en implementación del coprocesador acoplado al NEORV32 mediante CFU, se realizan mediante tareas automatizadas en la integración continua del repositorio de GitLab. Estos ensayos no se encuentran disponibles en el repositorio propio de GitHub.

	Resultado de la función sigmoide					
Dato de entrada	M	Modelsim				
	Coma fija	Hexadecimal	Coma fija			
-10	0	0000	0			
-7,5	0,0078125	0002	0,0078125			
-5	0,15625	0028	0,15625			
-2,5	0,484375	007C	0,484375			
0	1	0100	1			
2,5	1,515625	0184	1,515625			
5	1,84375	01D8	1,84375			
7,5	1,9921875	01FE	1,9921875			
10	2	0200	2			

TABLA 2.4: Resultados de la función sigmoide a verificar.

Los resultados obtenidos en simulación del coprocesador en solitario se muestran en la figura 2.13, así como los obtenidos en implementación para el coprocesador acoplado al NEORV32 vía CFU se muestran en la figura 2.14. Asimismo, el código que describe el acelerador utilizado se encuentra en el apéndice D código D.24, así como la integración en CFU se muestra en el código D.25. Además, se muestra la forma de onda resultante del cálculo de dos sigmoides por el acelerador CRI mediante CFU en el apéndice, B forma de onda B.3. En esta forma de onda se observa algo interesante, las señales de la CFU varían con respecto a la forma de onda B.2 (implementación del multiplicador). Esto es debido a que en el transcurso de la elaboración

de esta investigación la integración mediante CFU cambió ligeramente, como se ha mencionado en el apartado 1.2.3. Además, se observa que la latencia propia de la ejecución de la lógica del CRI es de 6 ciclos. Esta latencia es variable según el nivel de recursión escogido. Para este caso y en lo referente al resto de ensayos, se ha ajustado el parámetro de recursión «q» a 3. Este parámetro permite al acelerador CRI una gran flexibilidad, por ejemplo si se ajusta a 0, se obtiene una única interpolación, lo que resulta en una sigmoide dura (hard-sigmoid). Adicionalmente, el CRI cuenta con parámetros de saturación y pendiente ajustables. En lo referente a todos los ensayos llevados a cabo, estos parámetros se han ajustado a 2 y 0,5, respectivamente. Al igual que para el caso del multiplicador, se emplea una instrucción personalizada R3-Type de la extensión Zxcfu. Se emplea el registro fuente rs1 para la entrada del acelerador. Ya que los datos a verificar se generaron con una longitud de palabra WL = 16 bits, se ha querido preservar el acelerador a este tamaño de entrada/salida para todos los ensayos realizados en este capítulo. En este sentido, en el código D.25 se observa como se ha gestionado este longitud con el tamaño de los registros rs1 y rd de 32 bits. El registro fuente rs2 no se utiliza y el resultado del cálculo de la función sigmoide se guarda en el registro de destino rd. Para especificar la función se ha empleado el campo *funct3*, asociando el coprocesador sigmoide a funct3=000.

```
INFO - >>> This test writes eight values to CRIsia <<< (th sig.vhd:94)
         500000000 fs - th sig
         50000000 fs - tb_sig
                                                       INFO - > First input (tb_sig.vhd:95)
                                                       INFO - CRIsig input data is: -1.0e1 (tb_sig.vhd:71)
         500000000 fs - tb_sig
        105000000 fs - tb_sig
                                                       INFO - CRIsig output data is: 000000000000000 (tb_sig.vhd:79)
        1050000000 fs - tb_sig
1050000000 fs - tb_sig
                                                       INFO - CRIsig output (real) data is: 0.0 (tb_sig.vhd:80)
                                                       INFO - > Second input (tb_sig.vhd:96)
        1050000000 fs - tb_sig
                                                       INFO - CRIsig input data is: -7.5 (tb_sig.vhd:71)
        165000000 fs - tb_sig
                                                       INFO - CRIsig output data is: 000000000000000 (tb_sig.vhd:79)
                                                      INFO - CRIsig output (real) data is: 7.8125e-3 (tb_sig.vhd:80)
INFO - > Third input (tb_sig.vhd:97)
        165000000 fs - tb_sig
165000000 fs - tb_sig
        165000000 fs - tb_sig
                                                       INFO - CRIsig input data is: -5.0 (tb_sig.vhd:71)
        225000000 fs - tb_sig
                                                      INFO - CRIsig output data is: 0000000000101000 (tb_sig.vhd:79)
       225000000 fs - tb_sig
225000000 fs - tb_sig
                                                       INFO - CRIsig output (real) data is: 1.5625e-1 (tb_sig.vhd:80)
                                                      INFO - > Fourth input (tb_sig.vhd:98)
        225000000 fs - tb_sig
                                                      INFO - CRIsig input data is: -2.5 (tb_sig.vhd:71)
        285000000 fs - tb_sig
                                                       INFO - CRIsig output data is: 0000000001111100 (tb_sig.vhd:79)
                                                      INFO - CRIsig output (real) data is: 4.84375e-1 (tb_sig.vhd:80)
INFO - > Fifth input (tb_sig.vhd:99)
        285000000 fs - tb_sig
285000000 fs - tb_sig
        285000000 fs - tb_sig
                                                       INFO - CRIsig input data is: 0.0 (tb_sig.vhd:71)
        345000000 fs - tb_sig
                                                       INFO - CRIsig output data is: 0000000100000000 (tb_sig.vhd:79)
        345000000 fs - tb_sig
                                                       INFO - CRIsig output (real) data is: 1.0 (tb_sig.vhd:80)
       345000000 fs - tb_sig
                                                      INFO - > Sixth input (tb_sig.vhd:100)
        345000000 fs - tb_sig
                                                      INFO - CRIsig input data is: 2.5 (tb_sig.vhd:71)
        4050000000 fs - tb_sig
                                                       INFO - CRIsig output data is: 0000000110000100 (tb_sig.vhd:79)
       405000000 fs - tb_sig
405000000 fs - tb_sig
405000000 fs - tb_sig
                                                       INFO - CRIsig output (real) data is: 1.515625 (tb_sig.vhd:80)
                                                       INFO - > Seventh input (tb_sig.vhd:101)
                                                      INFO - CRIsig input data is: 5.0 (th_sig.vhd:71)
INFO - CRIsig output data is: 0000000111011000 (th_sig.vhd:79)
       4650000000 fs - tb_sig
        4650000000 fs - tb_sig
                                                       INFO - CRIsig output (real) data is: 1.84375 (tb_sig.vhd:80)
        465000000 fs - tb_sig
                                                      INFO - > Eighth input (tb_sig.vhd:102)
       465000000 fs - tb_sig
525000000 fs - tb_sig
                                                      INFO - CRIsig input data is: 7.5 (tb_sig.vhd:71)
INFO - CRIsig output data is: 0000000111111110 (tb_sig.vhd:79)
        525000000 fs - tb_sig
525000000 fs - tb_sig
                                                       INFO - CRIsig output (real) data is: 1.9921875 (tb_sig.vhd:80)
                                                       INFO - > Ninth input (tb_sig.vhd:103)
        525000000 fs - tb_sig
                                                       INFO - CRIsig input data is: 1.0e1 (tb_sig.vhd:71)
        585000000 fs - tb_sig
                                                       INFO - CRIsig output data is: 0000001000000000 (tb_sig.vhd:79)
        585000000 fs - tb_sig
                                                       INFO - CRIsig output (real) data is: 2.0 (tb_sig.vhd:80)
        635000000 fs - tb_sig
                                                       INFO - Simulation end (tb_sig.vhd:106)
simulation stopped @635ns with status 0
pass (P=1 S=0 F=0 T=1) lib.tb_sig.Write_nine_values (0.4 s)
pass lib.tb_sig.Write_nine_values (0.4 s)
pass 1 of 1
Total time was 0.4 s
Elapsed time was 0.4 s
```

FIGURA 2.13: Verificación en simulación de la correcta operatividad del acelerador sigmoide en un entorno de VUnit.




FIGURA 2.14: Verificación en implementación de la correcta operatividad del acelerador sigmoide acoplado al NEORV32 mediante CFU.

Como se puede apreciar en las imágenes los resultados en ambos casos han sido los esperados, cumpliendo de forma óptima la primera etapa de verificación.

2.4.2. Realización del cálculo de la FA mediante la FPU

La tarea de calcular la función de activación sigmoide mediante los recursos por defecto del NEORV32, se ha decidido implementar mediante la Unidad de Coma Flotante (FPU). Es decir, al contrario que el acelerador que se usa coma fija, para el enfoque realizado sin coprocesador se emplean datos en coma flotante. Normalmente, cuando una red se calcula por software, es decir, sin externalizar los cálculos a coprocesadores embebidos, los datos que se suelen usar son de este tipo, por lo que se ha visto adecuado emular este hecho. En concreto, las instrucciones relativas al manejo de la Unidad de Coma Flotante se encuentran en la extensión Zfinx. En este sentido surge un pequeño inconveniente. Debido a que la implementación

hardware actual de la extensión en el NEORV32 es limitada, esta no soporta operaciones de división. A priori, esto puede resultar un problema. Ya que la función sigmoide es una fracción (**), resolverla sin emplear operaciones de división puede resultar engorroso. Es por ello que se ha buscado una alternativa de cálculo. En primer lugar, se ha de tener en cuenta que las operaciones de suma y de multiplicación sí que están soportadas mediante las funciones riscv_intrinsic_fadds() y riscv_intrinsic_fmuls() respectivamente. Este hecho nos abre una ventana de posibilidad y nos permite implementar una aproximación polinomial a la función sigmoide. Para ello se ha realizado un programa en python descrito en el código D.26. Este programa hace uso de la librería numpy y su funcionamiento es la siguiente: se describe la función a aproximar, en este caso (***) (sigmoide ajustada a saturación = 2 y pendiente = 0,5), se calculan los coeficientes para tres grados distintos de polinomios y se realiza una gráfica comparativa. Cabe destacar que el rango de aproximación definido está condicionado por los valores a testear, es decir, entre -10 y 10. Se decide realizar polinomios de grado 3(****), 5(*****) y 7(******) con objeto de testear varías implementaciones y no comprometer ni el tiempo de ejecución ni la precisión, obteniendo varios ejemplos a comparar con el coprocesador.

$$f(x) = 2 \times \frac{1}{1 + e^{-0.5x}} \tag{***}$$

Los polinomios de aproximación a la función sigmoide obtenidos son los siguientes:

$$f(x) = 1 + 0.19744040439x - 0.00109773200x^3$$
 (****)

$$f(x) = 1 + 0.22878851178x - 0.00253272801x^3 + 0.00001266682x^5$$
 (*****)

$$f(x) = 1 + 0,24190955524x - 0,00369209483x^3 + +0,00003770457x^5 - 0,00000015213x^7$$
(******)

En la figura 2.15, se observa el resultado de las aproximaciones polinómicas propuestas para aproximar la función sigmoide en el rango indicado. En este sentido, en el código D.27 se puede observar como se implementan estas funciones en C. Además, cabe destacar que el NEORV32 no soporta la impresión de flotantes por UART, por lo que se ha tenido que adaptar el resultado a dos enteros que representen la parte entera y la parte decimal. Para este propósito, entre otras cosas, se ha utilizado la función riscv_intrinsic_flts() para realizar la comparación «menor que» de un flotante con cero y evaluar su signo. Para emplear las funciones de la extensión Zfinx, esta se debe activar en el TOP del diseño.




FIGURA 2.15: Comparación entre la función original y las aproximaciones polinómicas de grado 3, 5 y 7.

Cabe destacar un hecho relevante, como se ha mencionado las aproximaciones polinómicas están calculadas en función del rango propuesto. Es decir, su uso no se puede generalizar para todos los valores de entrada de la recta real. Esto se debe a que, para valores fuera del rango indicado, el polinomio se puede inestabilizar y desviar por completo de la aproximación a la función sigmoide. Además, para las aproximaciones de grado 3 y 5, las colas en los extremos no son aceptables. En consecuencia, para una aplicación real, el inicio y el final de estas aproximaciones se deben saturar a 0 y a 2, respectivamente.

2.4.3. Comparación de enfoques

La comparación de ambos enfoques se ha llevado a cabo mediante una simulación de VUnit y una implementación en placa. Tanto la simulación, como la generación del *bitstream* del ensayo en placa, se han automatizo en tareas de integración continua del repositorio de GitLab. Estos ensayos no se encuentran disponibles en el repositorio propio de GitHub.

Simulación

El ensayo de simulación consiste en lanzar un mismo paquete de 9 datos 4 veces, un vez por cada implementación sigmoide a testear y medir los ciclos que tarda cada una de ellas en calcular el resultado para cada dato de entrada. En este sentido, se ha acoplado mediante CFU el coprocesador CRI al NEORV32 con su FPU activada, con la cual se calculan las otras tres implementaciones. El orden seguido es el

siguiente, en primer lugar se lanza el paquete al acelerador CRI, en segundo lugar a la aproximación polinómica de grado 7, en tercer lugar a la aproximación polinómica de grado 5 y por último a la aproximación polinómica de grado 3, 36 datos en total. Para realizar las medidas de latencia, se ha utilizado la metodología expuesta en el apartado 2.3.2. El código empleado en esta simulación se encuentra en la parte de código destinada a simulación del programa D.27. Los resultados obtenidos se muestran en la figura 2.16

FIGURA 2.16: Resultados de simulación en ciclos de latencia necesarios para calcular la función sigmoide para cada dato de entrada.

Implementación

El ensayo en placa ha consistido en dos partes contenidas en un mismo programa, ver la parte de código destinada a implementación en D.27. Por un lado, se ha computado el resultado de la función sigmoide con los dos enfoques, el distribuido mediante el coprocesador acoplado al NEORV32 y el monolítico a través de las tres aproximaciones mediante la FPU. Para ello, se han utilizado los mismo 9 datos de entrada que en simulación. Por otro lado, se ha repetido cada uno de estos cómputos y mediante el uso del CSR(mcycle) se ha calculado la latencia que tarda cada uno de los enfoques en calcular un paquete completo de datos, dando un punto de vista más global. La figura 2.17 muestra el resultado del ensayo transmitido por UART y visualizado mediante la terminal CuteCom.




FIGURA 2.17: Resultado del ensayo comparativo en placa.

Resultados

Se distinguen dos tipos de resultados para cada planteamiento, la respuesta de la función sigmoide y la latencia en calcularla. Respecto a los resultados de la sigmoide, se observa que para los valores cercanos a los límites del rango relativos a las aproximaciones de grado bajo es necesario realizar una saturación, como ya se ha destacado en la subsección 2.4.2. No obstante, la aproximación de grado más alto se ajusta con relativa eficacia a los valores esperados. Respecto a la latencia, cabe destacar que la mínima para los casos de las aproximaciones mediante FPU coincide siempre con el 5° dato, el cual es f(0) = 1. De este hecho se deduce que se requiere poca carga computacional para calcular esa salida, es por ello que baja tanto su resultado. Si se observan el resto de casos, figura 2.16, la desviación no es tan notable. Respecto a los resultados del paquete de datos se aprecia que no se ajusta de forma directa al total de ciclos entre 9. Esto es debido a que en el ensayo de simulación

se mide rigurosamente cada ejecución de dato aislada, mientras que la implementación en placa mide, aparte de la ejecución per se, las instrucciones relativas al bucle for que corre la secuencia de introducción del paquete, lo que añade ciclos extra a la computación, ver D.27. Es por ello que se ha mencionado que el ensayo en placa da un punto de vista más global. Debido a que en la práctica no solo se ejecutan los ciclos relativos a las instrucciones propias, es de interés medir la parte del código añadido que compone la aplicación. Respecto al ahorro computacional en ciclos de latencia obtenidos mediante el acelerador CRI, se afirma que en el caso más ajustado se ahorran 111 - 13 = 98 ciclos por dato, lo cual es una aceleración de 8,53:1 y en el caso más holgado se ahorran 280 - 13 = 267 ciclos por dato, lo cual es una aceleración de 21,53:1. Si se realiza la media de las tres medias y se compara se obtiene un ahorro de 198,3 - 13 = 185,3 ciclos por dato, lo cual es una aceleración de 15,25:1. Estos hechos corroboran el beneficio de emplear este tipo de enfoque distribuido y afianzan el argumento de externalizar los cálculos relativos a las redes neuronales a coprocesadores embebidos con la finalidad de llevar a cabo una gestión computacional eficaz y simplificada de IA en el borde. Se procede a agrupar los resultados obtenidos en dos tablas, una referente al resultado del cálculo de la función sigmoide 2.5 y otra a la latencia relativa a cada ensayo 2.6. Además, se visualizan mediante gráficos de barras dichas latencias obtenidas en las figuras 2.18 y 2.19.

TABLA 2.5: Resultados de la función sigmoide obtenidos mediante los cuatro casos ensayados (implementación).

	Copr	ocesador	Aproximación mediante FPU					
Entrada CRI		Grado 7	Grado 5	Grado 3				
	Coma fija	Hexadecimal	Coma flotante					
-10	0	0000	0,023842692	-0,021839262	0,123327968			
-7,5	0,0078125	0002	0,051602840	0,051991312	-0,017697334			
-5	0,15625	0028	0,146022496	0,133064584	0,150014512			
-2,5	0,484375	007C	0,449325888	0,466365568	0,523551104			
0	1	0100	1,00	1,00	1,00			
2,5	1,515625	0184	1,550674176	1,533634432	1,476448896			
5	1,84375	01D8	1,853977536	1,866935360	1,849985472			
7,5	1,9921875	01FE	1,948397184	1,948008640	2,017697334			
10	2	0200	1,976157312	2,021839142	1,876671936			

TABLA 2.6: Resultados de latencia en ciclos de reloj del sistema obtenidos para los cuatro casos ensayados (simulación/implementación).

Un dato (simulación)											
Coprocesador Apr				oximación mediante FPU							
CRI			Grado 7			Grado 5			Grado 3		
Min	M ⁸	Max	Min	M	Max	Min	M	Max	Min	M	Max
13	13	13	203	259,1	280	157	198,5	210	111	137,5	146
Un paquete de 9 datos (implementación)											
Cop	Coprocesador Aproximación mediante FPU										
CRI		Grado 7	ado 7		Grado 5		Grado 3				
	197 2424		1875		1324						

⁸«M» refiere a la media.




FIGURA 2.18: Resultado de las latencias mínimas, medias y máximas para un dato.




FIGURA 2.19: Resultado de las latencias medias para un dato comparadas con las latencias para un paquete (9 datos).

Capítulo 3

Metodología seguida en el desarrollo del trabajo

3.1. Descripción de tareas, fases y procedimientos

Se procede a describir la metodología llevada a cabo para el desarrollo de este proyecto. Se diferencian 4 fases incluyendo diferentes tareas en cada fase. La primera y la cuarta fase son transversales a todo el proyecto. Sin embargo, la ejecución de la tercera fase depende de la finalización de la segunda. Además, tanto la segunda como la tercera fase dependen de los conocimientos establecidos en la primera.

3.1.1. Fase 1. Recursos de desarrollo hardware y software

Descripción

Esta fase tiene como objetivo afianzar los conocimientos relativos a las plataformas de desarrollo hardware y software que se han utilizado durante la elaboración del proyecto, así como consolidar el uso de herramientas de control de versiones y la metodología de integración continua para la gestión eficaz del código empleado.

Recursos

Recursos hardware

- Dos PCs (Laboratorio y personal)
- FPGAs:
 - o Una Xilinx Artix-7 35T; Placa Digilent Arty A7 (Laboratorio)
 - Dos Xilinx Artix-7 100T; Placa Digilent Arty A7 (Laboratorio y personal)
 - Una Lattice ICE40 1; Placa Alhambra II (Personal)
- Servido Orion² (Laboratorio)

Recursos software

- FLOS:
 - CuteCom
 - o GCC
 - o GHDL + GHDL yosys plugin

¹Su uso ha sido minoritario. No obstante, se ha realizado algún test con ella, ver #726

²Se ha empleado mayoritariamente para realizar implementaciones con Vivado.

- o Git + Gitk
- o GTKWave
- Inkscape
- o KolourPaint
- o LATEX
- $\circ \ \ nextpnr\text{-}xilinx$
- o openFPGALoader
- o Podman
- o prjx-ray
- o VUnit
- o Wavedrom
- o xed
- o Yosys
- Privativos:
 - o Vivado
- Contenedores:
 - o docker.io/btdi/latex
 - o docker.io/ghdl/vunit
 - o docker.io/ghdl/vunit:mcode-master
 - o gcr.io/hdl-containers/impl/icestorm
 - o gcr.io/hdl-containers/sim/osvb
 - o ghcr.io/stnolting/neorv32/sim
 - o ghcr.io/unike267/containers/impl-arty
 - o ghcr.io/unike267/containers/latex-pygments
- Plataformas
 - o GitHub
 - o GitLab
- Lenguajes
 - o Bash
 - \circ C
 - o Markdown
 - o Python
 - o TCL
 - o TeX
 - o VHDL
 - o YML
- Sistemas operativos:
 - Fedora (Laboratorio)
 - o Linux Mint (Personal)

Duración

Transversal, de inicio a fin de proyecto, es decir, del 01/02/2024 al 30/09/2024.

Tareas

Tarea 1

Objetivo: afianzar el uso de las herramientas software relativas al diseño hardware, su verificación y documentación.

Descripción: con objeto de desarrollar el proyecto, se requieren los conocimientos necesarios para manejar con soltura las herramientas software referentes a la elaboración/simulación de VHDL tanto FLOS como privativas, a la síntesis/implementación de VHDL tanto FLOS como privativas y a la compilación cruzada de programas de alto nivel, en concreto C, para ejecutar en RISC-V. Además, de ciertos conocimientos para desarrollar programas en python, así como para desarrollar documentos en markdown y LATEX. En esta tarea, se adquieren estos conocimientos.

Tarea 2

Objetivo: afianzar el uso de herramientas/metodologías para la gestión eficaz de código.

Descripción: con objeto de gestionar de forma eficaz el código del proyecto, se requieren los conocimientos necesarios para utilizar la herramienta de control de versiones Git, complementada con las plataformas asociadas, así como dominar la metodología de integración continua en los repositorios en línea. Para el caso de Git, se requiere manejar con soltura los comandos asociados para, entre otras cosas, generar/fusionar/eliminar ramas y hacer rebases interactivos para reordenar/fusionar/eliminar commits, además de realizar de forma correcta pull requests. Respecto a lo referente a la integración continua, se requieren los conocimientos relativos al desarrollo de archivos bash, como el realizado en D.23 para realizar la secuencia de comandos necesarios para la generación de bitstreams mediante herramientas FLOS, así como los relativos al desarrollo de archivos TCL para realizar la secuencia de comandos necesarios para la generación de bitstreams mediante Vivado, con objeto de incluir estos archivos a una lista de ejecución mediante código YML y así llevar a cabo la metodología de integración continua tanto en GitHub como en GitLab. Asimismo, se ha de saber generar contenedores en CI, mediante un container file, con objeto de realizar algunos de los contenedores necesarios para nuestras aplicaciones. En esta tarea, se obtienen estos conocimientos.

3.1.2. Fase 2. Caracterización del rendimiento

Descripción

En esta fase se han realizado todas las tareas referentes a la caracterización de los métodos de conexión con los que cuenta el NEORV32. Ha sido la fase más prolongada y de ella ha dependido la fase 3. A su vez, esta fase ha dependido del correcto aprendizaje de las herramientas necesarias adquirido a lo largo de la fase 1.

Recursos

Los mencionados en 3.1.1, excepto:

docker.io/btdi/latex

- ghcr.io/unike267/containers/latex-pygments
- Inkscape
- LATEX

Duración

Del 01/02/2024 al 12/06/2024.

Tareas

Tarea 1

Objetivo: realizar el diseño de los multiplicadores a acoplar.

Descripción: con objeto de tener un abanico de aceleradores a acoplar, se decide diseñar 3 multiplicadores con características diferentes. En esta tarea, se realiza el diseño hardware y la simulación de cada uno de estos coprocesadores. Además, se realizan los *wrappers* para AXI-Stream y Wishbone y se verifican con *Verification Components*. Las simulaciones se realizan mediante VUnit y se añaden a la integración continua del repositorio.

Tarea 2

Objetivo: realizar la conexión de los multiplicadores definidos mediante SLINK.

Descripción: con objeto de testear el método de conexión Stream Link Interface (SLINK), se realiza la conexión de los tres multiplicadores mediante este método. Para ello, se implementa en hardware el conjunto del diseño NEORV32 + Mult acoplado mediante SLINK y se verifica por UART. La generación de los *bitstreams* se realiza mediante Vivado, así como mediante herramientas FLOS y se añade a la integración continua del repositorio.

Tarea 3

Objetivo: realizar la conexión de los multiplicadores definidos mediante XBUS.

Descripción: con objeto de testear el método de conexión Processor-External Bus Interface (XBUS), se realiza la conexión de los tres multiplicadores mediante este método. Para ello, se implementa en hardware el conjunto del diseño NEORV32 + Mult acoplado mediante XBUS y se verifica por UART. La generación de los *bitstreams* se realiza mediante Vivado, así como mediante herramientas FLOS y se añade a la integración continua del repositorio.

Tarea 4

Objetivo: realizar la conexión de los multiplicadores definidos mediante CFS.

Descripción: con objeto de testear el método de conexión Custom Functions Subsystem (CFS), se realiza la conexión de los tres multiplicadores mediante este método. Para ello, se implementa en hardware el conjunto del diseño NEORV32 + Mult acoplado mediante CFS adaptando las fuentes del NEORV32 necesarias y se verifica por UART. La generación de los *bitstreams* se realiza mediante Vivado, así como mediante herramientas FLOS y se añade a la integración continua del repositorio.

Tarea 5

Objetivo: realizar la conexión de los multiplicadores definidos mediante CFU.

Descripción: con objeto de testear el método de conexión Custom Functions Unit (CFU), se realiza la conexión de los tres multiplicadores mediante este método. Para

ello, se implementa en hardware el conjunto del diseño NEORV32 + Mult acoplado mediante CFU adaptando las fuentes del NEORV32 necesarias y se verifica por UART. La generación de los *bitstreams* se realiza mediante Vivado, así como mediante herramientas FLOS y se añade a la integración continua del repositorio.

Tarea 6

Objetivo: investigar sobre un método para realizar mediciones de latencia en el entorno NEORV32.

Descripción: con objeto de hacer los ensayos de caracterización del rendimiento, se debe contar con un método generalizado para realizar las mediciones en simulación. Se concluye que la medida mediante el CSR(mcycle) y la posterior extracción de su valor mediante *external names* para plasmar su resultado a través de la función de VUnit *info()*, es la opción más interesante. En este sentido, también se planteó evaluar la señal *valid* y *ack* para los métodos AXI y Wishbone respectivamente, extrayendo en un CSV los *time stamps* de los momentos en los que se daban estas señales y procesar estos valores mediante un programa en python. No obstante, esta metodología era poco generalizable y se desechó la idea. Sin embargo, para los ensayos del multiplicador aislado con *Verification Components*, se ha utilizado este concepto.

Tarea 7

Objetivo: realizar los ensayos de simulación para caracterizar el rendimiento de los métodos de conexión.

Descripción: con objeto de caracterizar el rendimiento de los métodos de conexión, se plantean dos ensayos: de latencia y si es posible de *throughput*. De esta manera, se realizan 29 ensayos mediante simulaciones de VUnit aplicando la metodología concluida en la tarea 6. Se comparan y se extraen conclusiones. Todos los ensayos se añaden como tareas de integración continua en el repositorio.

3.1.3. Fase 3. Integración del coprocesador de IA

Descripción

En esta fase se han realizado todas las tareas referentes a resolver una aplicación de IA mediante un enfoque distribuido (acelerador + micro) y verificar su beneficio frente a un enfoque monolítico (solo micro). Esta fase depende de la fase 2, así como del correcto manejo de las herramientas necesarias adquirido en la fase 1.

Recursos

Los mencionados en 3.1.1, excepto:

- docker.io/btdi/latex
- gcr.io/hdl-containers/impl/icestorm
- gcr.io/hdl-containers/sim/osvb
- ghcr.io/unike267/containers/impl-arty
- ghcr.io/unike267/containers/latex-pygments
- Inkscape
- LATEX
- nextpnr-xilinx
- prjx-ray

Yosys

Duración

Del 11/07/2024 al 22/09/2024.

Tareas

Tarea 1

Objetivo: realizar la verificación del coprocesador de IA.

Descripción: con objeto de verificar la operatividad del coprocesador de IA, se procede a testearlo mediante una simulación de VUnit en solitario y una implementación en placa acoplado al NEORV32 mediante CFU. La simulación y la generación del *bitstream* se añaden a la integración continua del repositorio.

Tarea 2

Objetivo: investigar como realizar una sigmoide mediante los recursos por defecto del NEORV32.

Descripción: con objeto de verificar el beneficio del enfoque distribuido, se ha de comparar contra un enfoque monolítico (empleando solo recursos del micro). Para ello, se decide realizar el cálculo de la función sigmoide empleando datos flotantes procesados mediante la FPU del NEORV32. Ya que normalmente los modelos de redes neuronales computados por software en procesadores de ámbito general utilizan este tipo de datos, se ve relevante buscar una forma de emular este hecho. Debido a que la FPU del NEORV32 tiene ciertas limitaciones, de momento no soporta la instrucción de división, se decide computar la sigmoide empleando aproximaciones polinómicas.

Tarea 3

Objetivo: realizar los ensayos tanto de simulación como de implementación para comparar los enfoques.

Descripción: con objeto de visualizar la ventaja de aplicar un enfoque distribuido, se realizan ensayos que materialicen una comparación en términos de resultados y latencia. Estos ensayos se llevan a cabo mediante una simulación de VUnit y un ensayo en placa. En ambos caso se testea el NEORV32 con FPU acoplado al coprocesador mediante CFU. La simulación y la generación del *bitstream* se añaden a la integración continua del repositorio.

3.1.4. Fase 4. Documentación

Descripción

Esta fase tiene como objetivo documentar el transcurso del proyecto llevado a cabo a lo largo de las fases 1, 2 y 3. El público objetivo de las diferentes tareas varía. En el caso de la tarea 1, está orientado al ámbito del grupo de investigación. En el caso de la tarea 2, está orientado al ámbito académico internacional. En el caso de la tarea 3, está orientado al ámbito académico local.

Recursos

De los mencionados en 3.1.1, los referentes a redacción y generación de gráficos.

Duración

Transversal, de inicio a fin de proyecto, es decir, del 01/02/2024 al 30/09/2024.

Tareas

Tarea 1

Objetivo: documentar la mayor parte de problemas enfrentados a lo largo del desarrollo del proyecto en forma de *issues*.

Descripción: con objeto de complementar el repositorio, cada vez que se ha chocado contra un problema considerado relevante, se ha resumido/descrito en una *issue*. En el caso de resolverse, se ha documentado el proceso para ello.

Tarea 2

Objetivo: desarrollar el artículo.

Descripción: con objeto de aportar a la comunidad un criterio basado en hechos que facilite la elección de un método de conexión a la hora de acoplar coprocesadores al NEORV32, se resume la parte del trabajo referente a la caracterización de los métodos de conexión. Además, se acompaña de una introducción y un contexto, así como se describe el flujo de trabajo llevado a cabo remarcando el uso de herramientas FLOS.

Tarea 3

Objetivo: desarrollar el TFM.

Descripción: resumir todo el trabajo realizado en un texto que logre describir de manera clara y concisa, qué se ha realizado, cómo se a realizado y qué resultados se han obtenidos para justificar porqué se ha realizado, así como efectuar las conclusiones y líneas futuras correspondientes. Además, se ha elaborado una memoria que resume el trabajo y lo introduce planteando tanto el contexto como el estado del arte, así como los beneficios y las alternativas del mismo.

3.2. Diagrama de Gantt

En diagrama de Gantt desarrollado en la figura 3.1, se ha realizado en base a la información que almacena Git en los *commits* relativos a cada tarea. El hecho de gestionar todo el código y la documentación bajo un control de versiones, permite conocer con exactitud la fecha en la que se ha desarrollado el contenido de cada fase.




FIGURA 3.1: Diagrama de Gantt del desarrollo del trabajo.

Capítulo 4

Conclusiones

4.1. Conclusiones alcanzadas

El presente trabajo comprende tres vertientes principales: el uso de herramientas FLOS, la caracterización de los métodos de conexión con los que cuenta el NEORV32 y la aceleración de la FA sigmoide mediante un coprocesador CRI para aplicaciones de IA. Se procede a extraer de cada una de ellas las debidas conclusiones.

En primer lugar, el empleo de herramientas FLOS ha mostrado diferentes resultados en los tres entornos en los que se han utilizado: compilación, síntesis e implementación y simulación. Para el caso de la compilación cruzada, el resultado mediante GCC ha sido más que satisfactorio, obteniendo sin ningún tipo de inconveniente los programas para la arquitectura RISC-V desde un entorno x86. Teniendo en cuenta este hecho, es destacable señalar que el compilador de la herramienta privativa Xilinx SDK (actualmente Vitis) está basado en GCC. Esta adaptación tiene una configuración personalizada que optimiza GCC para su uso específico en las arquitecturas ARM (Zynq) y MicroBlaze. El hecho de que compañías privadas utilicen este compilador avalan su robustez. Para el caso de síntesis e implementación, los resultados obtenidos han sido más limitados. A pesar de que la herramienta de síntesis yosys está enormemente optimizada y depurada para el ecosistema de las FPGAs Lattice de bajo coste, para el caso de Xilinx no está bien optimizada. Sin embargo, se han podido generar correctamente bitstreams funcionales del SoC. No obstante, estos están limitados a implementarse sin la posibilidad de emplear DSPs ni RAM distribuida. Además, el tamaño de la IMEM que se puede sintetizar mediante estas herramientas está limitada, no por los recursos de la FPGA, sino por el propio sintetizador y/o por la herramienta de P&R. En consecuencia, los programas empleados estaban acotados a un tamaño reducido. A pesar de este hecho, todos los programas utilizados en la caracterización de los métodos de conexión han ocupado menos de 1024 x 6 bits, por lo que han sido implementados mediante herramientas FLOS y verificados correctamente en placa. Esta coyuntura es un poco desalentadora. Debido a que para la generación automática de bitstreams mediante CI en repositorios públicos son necesarias herramientas FLOS, es deseable que la síntesis y el P&R mediante ellas estén depurados y sean totalmente funcionales. Para el caso de simulación, los resultados que ofrecen las herramientas FLOS son extraordinarios y nada tienen que envidiar a las herramientas privativas. Al contrario, se han dado casos en los que Vivado se ha «tragado» errores de loops combinacionales que han podido ser corregidos del diseño porque GHDL sí que los ha detectado. Lo que hace pensar que objetivamente esta herramienta FLOS es más rigurosa con el estándar VHDL del IEEE. Además, la composición de test benches mediante VUnit permite numerosas ventajas. Entre ellas, extraer valores de simulación a archivos CSV, permitir el usos de componentes de verificación (Verifications components), simplificar la sintaxis del código mediante funciones propias y ejecutar consecutivamente varios test en un mismo ensayo, ayudando a la visualización global de resultados. Además, esta herramienta permite que el uso de varios simuladores, tales como Active-HDL, Riviera-PRO, GHDL, NVC y ModelSim/Questa. En el caso de este trabajo, se ha empleado para todas las simulaciones GHDL.

En segundo lugar, los resultados de la caracterización de los métodos de conexión han permitido obtener un criterio objetivo en lo relativo a elegir el modo de acoplar coprocesadores al NEORV32. A este respecto, se ha ratificado la eficacia de integrar el coprocesador mediante la CFU, adaptando una instrucción personalizada para cada acelerador. También se ha observado que los resultados de throughput obtenidos con XBUS son los más elevados. Un hecho relevante a recalcar es que en la Tabla 1 Comparison of On-Chip Extension Options de la guía de usuario del NEORV32 [55], donde se hace una comparativa cualitativa (sin resultados experimentales) de los métodos de conexión CFU, CFS y XBUS, se afirma que el acceso de latencia para la interfaz CFS es menor que para la interfaz XBUS. Esta afirmación choca con los resultados experimentales obtenidos y puede deberse al siguiente motivo: si se examinan el método aislado se puede obtener conclusiones diferentes. En el caso de los ensayos de simulación realizados, los métodos están influenciados por la lógica de los aceleradores. En algunos casos los aceleradores cuentan con buffers, por lo que se han de gestionar las señales de control correspondientes. Como se ha mencionado, para el caso de XBUS estas señales de control las gestiona el wrapper con lógica combinacional en función de algunas de las señales propias del estándar, lo que agiliza la transmisión. Para el caso de CFS, es necesario añadir un registro asociado al subsistema para gestionar estas señales de control, lo que añade latencia al proceso. Para el caso del acelerador sin buffer se obtiene un resultado más desconcertante, XBUS realiza la transmisión 2 ciclos más rápido que CFS y en ese caso no hay que manejar las señales de control de forma externa. Se desconoce por qué Stephan ha catalogado a XBUS como un método de transmisión más lento que CFS. El código empleado para la caracterización llevada a cabo en este proyecto se puede revisar en

En tercer lugar, los resultados obtenidos para el coprocesador de IA han sido bastante interesantes. La aceleración obtenida mediante el enfoque distribuido genera una ventaja evidente respecto al cálculo monolítico (empleando solo los recursos del microcontrolador) logrando un ratio de aceleración medio de 15,25 a 1. Además, el acelerador CRI es relativamente fácil de configurar en términos de recursiones de interpolación, pendiente y saturación, lo que le da una gran flexibilidad. Con respecto a las aproximaciones polinómicas, se consideran mejorables mediante otros métodos. No obstante, es la solución que se optó ante la carencia de soporte para divisiones en coma flotante en un contexto de tiempo ajustado. Sin embargo, los resultados del cálculo de la sigmoide obtenidos mediante estas aproximaciones, a través de la FPU, no son significativamente malos dentro del rango propuesto teniendo en cuenta que se han de saturar las colas en los extremos. Cabe remarcar que esta comparación se ha realizado en el marco del NEORV32, en consecuencia se ha tenido que lidiar sobre sus limitaciones. Es decir, en el contexto de otros microcontroladores, se podría obtener un ratio de aceleración menor.

Por último, se ha de concluir que el uso de herramientas de control de versiones, así como la aplicación de la metodología de integración continua, han sido esenciales para la gestión del código empleado y la administración de los resultados obtenidos. En mi opinión estas herramientas y sus metodologías asociadas se deberían fomentar más en el ámbito académico universitario.

4.2. Líneas futuras 55

4.2. Líneas futuras

Una vez concluido el desarrollo del proyecto, se abren varias líneas de investigación que se podrían abordar en el futuro. Principalmente, se van a exponer cuatro de ellas: avanzar en la aplicación de IA propuesta, mejorar la aplicabilidad del proyecto, investigar sobre la gestión de memoria, investigar sobre el uso de RTOS.

En primer lugar, se observa razonable que una vez integrada la lógica relativa al cálculo de la función sigmoide, se debería dar soporte al resto de funciones de activación. Para ello, se acoplaría el CRI completo mediante CFU y se diseñaría una función personalizada de la extensión Zxcfu para cada FA, seleccionando entre ellas a través del campo funct3. Además, se puede seguir destinando el registro fuente rs1 para introducir el valor de entrada, pero se podría utilizar el registro fuente rs2 para ajustar los parámetros de recursión, saturación y pendiente del CRI. En este sentido, se podría calcular para un mismo dato de entrada la salida mediante varias FAs empleando varias recursiones, saturaciones y pendientes, lo que daría una gran flexibilidad a la hora de decidir la activación de la neurona. Además, con objeto de realizar una comparación más rigurosa, se podría inferir una red sencilla en software y compararla con la misma red pero con los cálculos de las FAs acelerados mediante CRI, lo que daría un punto de vista más global a la comparativa. Eventualmente, se podría escalar la aplicación de IA al coprocesamiento de operaciones de convolución y funciones de tipo *spike*. A este respecto, la característica de gestión segmentada es típica al gestionar operaciones de convolución. Además, una neurona tipo *spike* generalmente utiliza *buffers* en la entrada y la salida para gestionar el flujo de información. Dado que los picos o eventos son de carácter discreto, se emplean buffers para acumularlos y permitir que la neurona procese la suma de sus entradas. Asimismo, se emplean buffers a la salida para asegurar la sincronía de la salida con elementos de procesamiento posteriores. Por esta razón, se han emulado estas características en los aceleradores empleados para la caracterización de los métodos de conexión, ver sección 2.3.

En segundo lugar, se puede mejorar la aplicabilidad del proyecto de varias maneras. Por un lado, se podría añadir la compilación de software al CI. Este hecho se podría hacer, por ejemplo, generando un contenedor que reúna las herramientas FLOS necesarias para compilar, simular e implementar. Después, se añadirían nuevas sentencias a la lista de ejecución YML. En este sentido, se haría un *git clone* del repositorio del NEORV32, después se movería el programa en C junto a un *makefile* a una nueva carpeta en la ruta sw/examples, se compilaría, se movería el resultado al core y se procedería a la implementación y/o simulación. Por otro lado, se podría hacer una interfaz en linea de comandos (CLI - *Command Line Interface*) mediante python, con el objetivo de gestionar la simulación/implementación de todos los ensayos a través de una sentencia de comandos en la terminal.

En tercer lugar, con objeto de administrar el gran volumen de datos que supone procesar una red neuronal completa, se propone investigar respecto a las posibilidades de gestión de memoria que existen. En el trabajo realizado los datos estaban hardcoded en los programas en C, este modo de gestión es sencillo y sirve para hacer ensayos orientativos de latencia/throughput. No obstante, para manejar una gran cantidad de datos es necesario utilizar un soporte de memoria externo. Para ello, existen varias posibilidades. Por un lado, se puede utilizar la memoria RAM dinámica DDR con la que cuenta la Arty A7. Sin embargo, se necesita un controlador de memoria. En este sentido, se podría utilizar el que ofrece LiteX, aunque se tendría

que analizar cómo se incrusta el código y cómo se envían/reciben los datos de entrada/salida desde el punto de vista del NEORV32. Por otro lado, se podrían transferir
los datos desde el ordenador al NEORV32 a través de JTAG mediante el *debugger*. A
este respecto, tanto GDB como OpenOCD se mencionan en la guía del usuario. Además, atendiendo a la discusión 28 se podría asimilar cómo realizar esta operación. A
modo de curiosidad, cabe mencionar que en el transcurso del proyecto se investigó
el uso de la memoria SPI de la Arty para este propósito, consiguiendo enviar y recibir datos del NEORV32 a esta. A este respecto, se puede cargar mediante el *bootloader*un programa en C con todos los datos *hardcoded* y *flashear* la SPI. Después, cargar el
programa de la aplicación específica y leer los datos de entrada desde esta memoria.
Sin embargo, este método se desechó, ya que, debido a las características de la SPI,
no es eficiente gestionar grandes volúmenes de datos mediante esta memoria. Además, a diferencia de la Lattice ICE40, la Arty A7 cuenta con memorias mucho más
efectivas a la hora de administrar datos, por lo que es más lógico destinar el tiempo
a estas opciones.

En cuarto lugar, se podría investigar sobre la integración de un sistema operativo en tiempo real en el NEORV32. En lo referente a este trabajo, se ha planteado la gestión de software por parte del microcontrolador desde un punto de vista *Bare metal*. Es decir, ejecutándose únicamente un software en la CPU. En este sentido, si se desean gestionar varios programas a la vez en una misma aplicación, existe un sistema operativo *Open Source* en tiempo real llamado Zephyr OS [65]. Se destaca este RTOS porque está documentado en la discusión 172 un soporte inicial para correrlo en el NEORV32.

Por último, todas estas líneas futuras están pensadas para implementar la arquitectura heterogénea propuesta en un SoC softcore prototipado sobre FPGA. No obstante, atendiendo a la iniciativa actual que promueve económicamente la soberanía europea en el ámbito de la microelectrónica, es razonable pensar en la posibilidad de fabricación de un SoC derivado de este estudio a modo de ASIC.

Apéndice A

Artículo de congreso

El presente trabajo de investigación ha dado pie a presentar un artículo en el marco del congreso XXXIX Conference on Design of Circuits and Integrated Systems (DCIS) que se celebrará del 13 al 15 de Noviembre de 2024 en Catania (Italia). Cabe destacar que los artículos aceptados para esta conferencia, con al menos un autor registrado y copyright firmado, se publicarán en IEEEXplore. A este respecto, el siguiente artículo ha sido aceptado y está en espera de ser publicado en dicha base de datos.

Hardware coprocessor integration with NEORV32: characterization for efficient implementation of RISC-V-based AI SoCs

Unai Sainz-Estebanez*, Unai Martinez-Corral[†], and Koldo Basterretxea[‡]
Grupo de Diseño en Electrónica Digital (GDED) ^{†‡}Dept. Electronics Technology
University of the Basque Country (UPV/EHU)
Bilbao, Basque Country, Spain
*usainz003@ehu.eus [†]unai.martinezcorral@ehu.es [‡]koldo.basterretxea@ehu.es

Abstract-Performing AI inference ubiquitously requires energy-efficient, small footprint and highly reliable processing devices. Heterogeneous processing architectures combining customized CPUs with domain specific coprocessors can provide a good trade-off between computational efficiency and application flexibility for edge AI deployments while shortening development times compared to full custom application-specific processor designs. Following the impulse for the European sovereignty in the microelectronics field, in this work we propose the use of a RISC-V based open-source hardware platform and Free/Libre and/or Open Source (FLOS) Electronic Design Automation (EDA) tools to evaluate the performance of different coprocessor integration options in a System-on-Chip (SoC) prototyped on FPGA. We tested four integration options (XBUS, Stream, CFS and CFU) to obtain precise data that will allow making the correct design decisions for the future development of integrated devices for high-performance AI at the edge.

Index Terms—RISC-V, FPGA, NEORV32, FLOS tools, AI at the edge

I. INTRODUCTION

Fully performing the growing number of AI inferences in the cloud is not only undesirable, it is unsustainable [1]. The future of AI is hybrid and distributed, and this future demands the development of highly efficient devices capable of offloading AI inferences to the edge. Integrating custom designed AI coprocessors with CPU cores in heterogeneous processing SoCs specifically tailored to target applications is a strong driver in the semiconductor market for AI today [2].

Last century, development of custom CPU microarchitectures and customisation of instruction sets was hindered by most available Instruction Set Architectures (ISAs) being paywalled. Hence, achieving a royalty-free design involved not only designing the microarchitecture but also building the software tooling for compilation to some custom ISA and for verification of the whole ecosystem. As a result of such effort, in the early 2000s very few production-ready open

This work was partially supported by Union Europea-NextGenerationEU through the Cátedras Chip program SOC4SENSING TSI-069100-2023-0004, by the Basque Government under grant KK-2023/00090, and by the Spanish Ministry of Science and Innovation under grant PID2020-115375RB-I00. 979-8-3503-6439-2/24/\$31.00 ⊚2024 IEEE

source CPUs existed, some of the most notable being the OpenSPARC [3] LEON [4] designed by the European Space Agency (ESA) and Gaisler Research, and the OpenRISC [5] ecosystem by OpenCores [6].

Since mid 2000s to 2010s multiple ISAs were made available royalty-free, such as, Power [7], SuperH [8], or RISC-V [9]. In some cases, original patents expired and/or copyright holders made existing specifications open. Conversely, RISC-V was conceived to be an open standard ISA since the project began in 2010, designed from scratch based on established reduced instruction set computer (RISC) principles.

Availability of open and royalty-free ISAs eased the development of microarchitectures to fit the requirements of application-specific tasks, allowing software tooling development and maintenance to be done collaboratively. Still, integrating custom hardware coprocessors with a CPU is beyond having a working microarchitecture and the ISA related software support. In the RISC-V ecosystem, communications are not limited to memory-mapped and stream interfaces. In 2019, Google [10] proposed the CFU concept [11] and integrated it into VexRiscv [12] CPU. Thereinafter, some others CPU microarchitectures have added this feature, such as NEORV32 [13]. Based on this work, there is a draft to specify Custom Function/Extension Units (CFUs/CXUs) [14] for tight software-hardware integration.

In this paper we present the results obtained from a set of experiments to accurately evaluate the processing performance of a RISC-V based SoC prototyped on FPGA by integrating simple coprocessing cores attached through different data communication modes, including memory-mapped and stream interfaces and custom ISA extensions. The whole design and verification tooling setup, from design entry to implementation, from functional simulation to physical data processing was performed using FLOS EDA tools. Obtained results will be used to propose efficient SoC designs for edge AI execution using custom coprocessing cores.

In section II the open source microarchitecture ecosystem is presented and the selection of the target CPU design is explained. In section III tools used for compilation, simulation,

synthesis and communication are explained. In section IV each of the four communication mechanisms is throroughly characterized. In section V results and future work are summarized.

II. RISC-V ECOSYSTEM AND SOC DESIGN

The use of an open standard ISA offers the possibility of describing soft-core CPUs and microcontroller-like SoC based on this architecture and share these designs freely and openly with the community, if the designer so wishes. In this way, users can contribute to the project, for example finding and fixing bugs and according to the features offered by a version control platform, such as GitHub [15] or GitLab [16], keeping the project active and subject to continuous improvement. In addition to this, one of the great advantages of using an open standard ISA is the possibility of implementing on an ASIC without the need to pay any type of royalties, contrary to what would happen with other closed architectures. There are multiple examples of open standard ISA based CPU projects, such as Microwatt [17] and Chiselwatt [18] which are based on Open POWER ISA. However, in this section we will focus on RISC-V based projects. At the moment, there are several RISC-V based CPU projects on GitHub, from microcontrollersized to linux capable. These projects are described in scala, verilog, system verilog, VHDL and others HDLs. (e.g. Scala: Rocket Chip [19] and VexRiscv [12]; Verilog: PicoRV32 [20], Hummingbirdv2 E203 [21], DarkRISCV [22], Jasonlin316-RISC-V-CPU [23], RISCV-Atom [24] and RISC-V Steel [25]; VHDL: NEORV32 [13], ORCA RISC-V [26], Potato [27], RPU [28] and ReonV [29]).

Principally, we have two requirements. On the one hand, we need a description in VHDL, since our accelerators are in this language. On the other hand, we need the microcontroller to be provided with CFU, CFS and with a top of memory-mapped and stream. Of all these RISC-V projects, the one that meets our requirements is *NEORV32*. Additionally, it is equipped with an official Open Source RISC-V ID, 19 [30]. For these reasons, we have selected this project for the current work. The NEORV32 Processor [13] [31] [32] is an open source customizable microcontroller-like system on chip (SoC) built around the NEORV32 RISC-V CPU, described in platform-independent VHDL.

Figure 1 illustrates a Custom SoC Design composed of NE-ORV32 and different accelerators connected through various modes:

- SLINK: Stream Link (AXI4-Stream)
- XBUS: External Bus Interface (Wishbone/AXI4-Lite)
- Custom Functions Subsystem (CFS)
- Custom Functions Unit (CFU/CXU)

Stream Link is an interface to perform a stream transmission compatible with a subset of AXI4-Stream [33]. It provides independent unidirectional RX and TX channels for sending and receiving stream data. Each channel features a configurable internal FIFO to buffer stream data. XBUS is a general bus interface for attaching memory-mapped accelerators compatible with Wishbone [34] and AXI4-Lite [35]. An optional cache module *X-CACHE* can be enabled to improve memory




Fig. 1: Scheme of the Custom SoC Design.

access latency. Custom Functions Subsystem is an empty template for a memory-mapped, processor-internal module. It provides sixty-four 32-bit memory-mapped read/write registers. It should be noted that CFS does not have direct access to memory, all data (and control instruction) have to be send by the CPU. Custom Functions Unit is a functional unit that is integrated right into the CPU's pipeline. This was added by the NEORV32 developer based on CFU/CXU specification draft. It allows to implement custom RISC-V instructions. The instruction formats supported by NEORV32 are R3-Type, R4-Type and R5-Type. The first two types are a RISC-V standard and the last one is exclusive to NEORV32. Specifically, the first and the second type allows addressing two and three 32-bit input registers respectively. Besides, the function is selected through funct7 and/or funct3 in the first case and through *funct3* in the second case. The third type allows addressing four 32-bit input registers. Since it does not have the field funct3 and/or funct7 only two custom functions can be performed through this type, A format and B format. Figure 2 shows the 32-bit custom instruction types supported through Zxcfu NEORV32-specific ISA extension.




Fig. 2: CFU Custom Instruction Types.

TABLE I: Latency (L) and throughput (T) measurements performed by simulating: VC, the accelerator standalone along with Verification Components; and Complex, the whole SoC including NEORV32, the accelerator and software execution.

Accelerator		SLINK		XBUS		CFU	CFS
		VC	Complex	VC	Complex	Complex	Complex
Buffered	Not pipelined	Both	Both	Both	Both	L	Both
	Pipelined	Both	Both	Both	Both	L	Both
Unbuffered	- ripeillieu	L	Both	L	L	L	L

III. WORKFLOW

FLOS and proprietary/commercial tools are not isolated ecosystems, on the contrary, in recent years, we have seen collaborative projects of open source tools integrated in vendor tools, such as RapidWright [36]. In addition to this, we have also seen a contest [37] sponsored by AMD [38] with the goal of promoting and demonstrating the FPGA Interchange Format [39] as an efficient and robust intermediate representation for working on backend FPGA problems, even at industrial scales. In the same line, Siemens [40] has observed a healthy growth between the Open Source VHDL Verification Methodology (OSVVM) [41] and the Universal VHDL Verification Methodology (UVVM) [42] since 2018, which in his own words "is encouraging" [43]. Therefore, in view of these events, we can affirm that traditional vendors are starting to facilitate the use of parts or all of FLOS allowing a hybrid future in the FPGA tools ecosystem.

Figure 3 illustrates the workflows for build, simulation, synthesis, place and root and generate bitstream through FLOS tools and proprietary tools. In this way, the implementation has been successfully tested on Arty A7 35t/100t FPGAs for all accelerators. For this purpose, the bitstream is generated, one the one hand, using *Vivado* [44] and on the other hand, using the following container [45]. This container is built and pushed in continuous integration and contains *GHDL* [46], *yosys* [47], *nextpnr-xilinx* [48] and *prjxray* [49]. It should be noted that the simulation framework allows the use of *ModelSim/QuestaSim* [50].

IV. PERFORMANCE CHARACTERIZATION

The performance characterization has been carried out using *VUnit* verification framework [51]. Since custom accelerators can differ in their internal characteristics, we have tested three designs with different latency and throughput ratios. The defining characteristics of each accelerator are as follows:

- Buffered not pipelined
- · Buffered pipelined
- Unbuffered

The tests that have been performed are summarized in Table I and can be divided into two stages. In the first stage each accelerator has been independently tested in simulation with *VUnit Verification Components (VC)* for the Slink and XBUS connection modes. In the second stage the integrating design test bench including the whole SoC (NEORV32, accelerator and software execution) has been tested in simulation for the four selected modes of connection.




Fig. 3: Workflow of the Custom-Setup.

A. Measurement methodology

To perform a transmission with NEORV32, each connection mode is associated with one or more CPU instructions. Is the running time involved in applying each of these instructions that is measured. For this purpose, four transmission are performed in each test.

In the case of latency measurement, the operations of sending from NEORV32 to the accelerator and receiving from the accelerator to NEORV32 are executed consecutively four times and the running time of each send/receive operation is measured in system clock cycles. In the case of throughput measurement, data are sent from NEORV32 to the accelerator. Then, the receive operation is executed four times and the running time of how many data are received is measured in data per system clock cycles. For this reason, to perform the throughput measurement the accelerator or the mode of connection must have a buffer to store the inputs data from NEORV32. Therefore, for the case of the unbuffered accelerator only the throughput measurement can be performed for the SLINK mode, since this mode has associated transmitter/receiver FIFOs. For the case of CFU mode only latency measurement can be performed because according to the internal characteristics of the custom instruction the sent/received operation is performed in a single step.

The methodology followed to realize the measurements with the whole SoC has been generalized for all tests and the process is graphically summarized in Figure 4. When




Fig. 4: Latency and throughput measurement process.

```
for x in 0 to test_items-1 loop
  wait until rising_edge(clk) and csr_we = '0' and
  csr_valid = '1' and csr_addr = x"B00" and
  csr_rdata_o /= x"00000000"; -- MCYCLE ADDR 0xB00
  info(logger, "Data " & to_string(x+1) & "/" &
  to_string(test_items) & " latency is " &
  to_string(to_integer(unsigned(csr_rdata_o))-1) &
  " cycles");
  wait until rising_edge(clk);
end loop;
```

Listing 1: VHDL code to extract *CSR(mcycle)* value.

the accelerators are attached to NEORV32 through the four selected modes several test benches are obtained. Each of them is associated with a C program that is compiled and loaded into the NEORV32 instruction memory. This program executes the instructions associated with each connection mode. To measure the execution time of these instructions the *control status register (CSR) mcycle* is used. In this way, whatever we want to measure is placed between neorv32_cpu_csr_write(CSR_MCYCLE, 0) instruction, which sets the register to 0 indicating the start of the measurement and neorv32_cpu_csr_read(CSR_MCYCLE) instruction, which reads the result indicating the end of the measurement.

The value of the *CSR(mcycle)* is extracted in simulation through the *VUnit info()* function adding Listing 1 to the test bench. Thus, we have automated the latency/throughput measurement every time the simulation of the whole SoC is launched visualizing the results of the measurements at the end of the simulation. It should be noted that the measurement result can be retried e.g. in CSV format using the *VUnit* logger for further processing.

As is shown in Listing 1, when CSR(mcycle) value is extracted, 1 is subtracted. This is due to the fact that internally neorv32_cpu_csr_read(CSR_MCYCLE) instruction adds one extra cycle to the measurement.

B. Measurement results

The latency and throughput measurement results are summarized in Table II. The entire workflow can be reproduced locally, since all the code and simulation/implementation scripts are available in GitHub. Henceforth, we will discuss the obtained results for each connection mode.

First, for the SLINK Complex test denotes the high latency compared to the SLINK (AXI-Stream) Verification Components test. To perform a send/receive operation with NEORV32 the functions neorv32_slink_put and neorv32_slink_get are used, respectively. These functions involve moving data through the associated TX/RX FIFOs, which slows down the transmission.

Second, for the XBUS (Wishbone) Verification Component test it should be clarified that it is measured from send acknowledge to receive acknowledge. Normally, XBUS communication takes two cycles between setting the strobe and receiving the acknowledge. In this context, the accelerator starts to operate when the strobe is received, masking one cycle in the measurement compared to SLINK (AXI-Stream) Verification Component test. To perform a send/receive operation with NEORV32 the functions neorv32_cpu_store_unsigned_word and neorv32_cpu_load_unsigned_word are used, respectively. In the latency case, the first transmission takes two cycles more than the rest because the compiler moves the XBUS address to an immediate register and since the address does not change, this move operation is skipped for all other transmissions. The most restrictive measurement is taken into account in the presentation of the results. Figure 5 illustrates graphically the transmission through XBUS for the buffered pipelined accelerator throughput test.

Third, for the CFU test three custom instructions *R3-type* are defined, one for each accelerator. funct3=000 for buffered not pipelined, funct3=001 for buffered pipelined and funct3=010 for unbuffered. To perform a send/receive operation the neorv32_cfu_r3_instr(funct7, funct3, rs1, rs2) function is used. In this function the two 16-bit input operators are contained in *rs1* and the 32-bit result is stored in *rd*. When the *R3-type* custom instruction is executed, the operation of sending the content of *rs1* to




Fig. 5: Waveform of XBUS throughput for buffered pipelined accelerator.

the accelerator and receiving from the accelerator storing the result in *rd* is done consecutively in a single step. Figure 6 illustrates graphically the transmission through CFU for the buffered not pipelined accelerator latency test.

Finally, for the CFS test two situations can be distinguished. In the case of buffered accelerators, two of the sixty-four memory-mapped registers associated with CFS are used. One register to write/read the input/output data and another one to control the accelerator write/read signals. Therefore, to perform a send operation four write operations are needed: write the accelerator input data, write the accelerator write signal, write the accelerator read signal and clean the control register writing a zero in it. To perform a receive operation just one read operation is needed. In the case of unbuffered accelerator, only one memory-mapped register is used to write/read the input/output data. Therefore, to perform a send/receive operation just one write/read operation is needed. This is why the difference between buffered accelerators and unbuffered accelerator is so significant. Also, as in the case of the XBUS mode, the compiler adds extra instructions in the first transmission in order to move data to immediate registers. Again, the most restrictive measurement is taken into account in the presentation of the results.

V. CONCLUSION

In view of these results we can conclude that CFU is the connection mode that offers the lowest latency, between eight and thirteen system clock cycles depending on the accelerator type. In addition to this, the lowest throughput is obtained with the XBUS mode, one-fifth data per system clock cycle for

both accelerators. It is relevant to note that depending on the connection mode, the internal architecture of the accelerator does or does not affect the latency/throughput measurement. This fact can be decisive when the connection mode is selected because according to the internal characteristics of the custom accelerator the transmission performance may be affected. Therefore, for coprocessors with low internal latency, the efficiency is improved through the CFU connection mode, but once the internal latency of the coprocessor is increased, the performance of this connection mode is closer to other modes. Furthermore, if the coprocessor is buffered and we are interested in receiving the highest possible data throughput, the most interesting connection mode would be through XBUS.

The results obtained in this work have allowed to establish which connection mode is the most efficient to attach coprocessors to RISC-V based processors, specifically for NEORV32 case. This information is relevant to us because we are working on optimal integration of different accelerators for efficient execution of AI models, for example, accelerating activation function calculations.

ACKNOWLEDGEMENT

Thanks to NEORV32 author Stephan Nolting for his work in Open Source hardware development and documentation, as well as his dedication to keeping the project in constant evolution and up-to-date. His explanations and clarifications have been very useful for the elaboration of this work.

TABLE II: Measurement results: latency (L, system clock cycles) and throughput (T, data per system clock cycle).

Accelerator		SLINK		XBUS		CFU	CFS	
		VC	Complex	VC	Complex	Complex	Complex	
L	Buffered	Not pipelined	6	45	5	16	13	37
		Pipelined	4	45	3	16	11	37
	Unbuffered	ripeilled	1	45	2	16	8	18
Т	Buffered	Not pipelined	1/4	1/20	1/2	1/5	X	1/15
		Pipelined	1	1/20	1/2	1/5	X	1/15
	Unbuffered		X	1/20	X	X	X	X




Fig. 6: Waveform of CFU latency for buffered not pipelined accelerator.

REFERENCES

- [1] M. M. H. Shuvo, S. K. Islam, J. Cheng, and B. I. Morshed, "Efficient Acceleration of Deep Learning Inference on Resource-Constrained Edge Devices: A Review," *Proceedings of the IEEE*, vol. 111, no. 1, pp. 42– 91, 2023.
- [2] S. Duan, D. Wang, J. Ren, F. Lyu, Y. Zhang, H. Wu, and X. Shen, "Distributed Artificial Intelligence Empowered by End-Edge-Cloud Computing: A Survey," *IEEE Communications Surveys & Tutorials*, vol. 25, no. 1, pp. 591–624, 2023.
- Microsystems, 'OpenSPARC. [3] Sun Inc., oracle.com/servers/technologies/opensparc-overview, 2005.
- [4] European Space Research and Technology Centre, "LEON." esa.int/LEON_the_space_chip_that_Europe_built, 1997.
- [5] D. Lampret and the OpenRISC Community, "OpenRISC." gh:openrisc,
- [6] OpenCores Community, "OpenCores." opencores.org, 1999
- OpenPOWER Foundation, "Power ISA." openpower.foundation, 2006.
- [8] Hitachi/Renesas, "SuperH." renesas.com/us/en/products/microcontrollersmicroprocessors/other-mcus-mpus/superh-risc-engine-family-mcus, 1992
- A. Waterman, Y. Lee, R. Avizienis, H. Cook, D. Patterson, and K. Asanovic, "The RISC-V instruction set," in 2013 IEEE Hot Chips 25 Symposium (HCS), pp. 1-1, 2013.
- [10] Google, "Google." about.google, 1998.
- [11] S. Prakash, T. Callahan, J. Bushagour, C. Banbury, A. V. Green, P. Warden, T. Ansell, and V. J. Reddi, "CFU Playground: Full-Stack Open-Source Framework for Tiny Machine Learning (TinyML) Acceleration on FPGAs," in 2023 IEEE International Symposium on Performance Analysis of Systems and Software (ISPASS), IEEE, Apr. 2023.
- [12] C. Papon and Contributors, "VexRiscv A FPGA friendly 32 bit RISC-V CPU. gh:SpinalHDL/VexRiscv, 2016.
- [13] S. Nolting and Contributors, "NEORV32 A tiny, customizable and extensible MCU-class 32-bit RISC-V soft-core CPU and microcontrollerlike SoC." gh:stnolting/neorv32, 2024.
- Gray, [14] J. "Draft Proposed RISC-V Composable Specification." Custom Extensions raw.githubusercontent.com/grayresearch/CFU/main/spec/spec.pdf,
- [15] Microsoft Corporation, "GitHub." github.com, 2008.
- [16] GitLab Inc., "GitLab." gitlab.com, 2011.
- [17] A. Blanchard and Contributors, "Microwatt A tiny Open POWER ISA softcore." gh:antonblanchard/microwatt, 2019.
- [18] A. Blanchard and Contributors, "Chiselwatt A tiny POWER Open ISA soft processor." gh:antonblanchard/chiselwatt, 2019
- [19] A. Waterman and Contributors, "Rocket Chip." gh:chipsalliance/rocketchip, 2014.
- [20] C. Xenia Wolf and Contributors, "PicoRV32 A Size-Optimized RISC-V CPU." gh:YosysHQ/picorv32, 2021.
- [21] Nuclei System Technology, "Hummingbirdv2 E203 Core and SoC." gh:riscv-mcu/e203_hbirdv2, 2020.
- [22] M. Samsoniuk, "DarkRISCV." gh:darklife/darkriscv, 2018.

- [23] Y.-C. Lin, "RISC-V CPU (Tape-Out with U18 Technology)." gh:jasonlin316/RISC-V-CPU, 2019.
- S. Singh, "RISCV-Atom soft-core processor." gh:saursin/riscv-atom, 2021.
- [25] R. Calcada and contributors, "RISC-V Steel." gh:riscv-steel/riscv-steel, 2024.
- J. Vandergriendt, "ORCA RISC-V RV32IM core." gh:kammoh/ORCArisc-v, 2015.

- [27] K. Klomsten Skordal, "The Potato Processor." gh:skordal/potato, 2015.
 [28] C. Riley, "RPU Basic RISC-V CPU." gh:Domipheus/RPU, 2020.
 [29] L. Castro, "ReonV RISC-V." gh:lcbcFoo/ReonV, 2018.
 [30] RISC-V Community, "Open-Source RISC-V Architecture IDs." gh:riscv/riscv-isa-manual/blob/main/marchid.md, 2024.
- S. Nolting and Contributors, "The NEORV32 RISC-V Processor Datasheet." stnolling.github.io/neorv32/, 2020.
- S. Nolting and Contributors, "The NEORV32 RISC-V Processor User Guide." stnolling.github.io/neorv32/ug/, 2020.
- ARM, "AXI4-Stream." developer.arm.com/documentation/ihi0051/latest/, 2010.
- OpenCores, "Wishbone Bus." cdn.opencores.org/downloads/wbspec_b4.pdf, [34] 2010.
- ARM, "AXI4-Lite." developer.arm.com/documentation/ihi0022/e/, 2010.
- AMD Research and Advanced Development, gh:Xilinx/RapidWright, 2018.
- AMD. "Runtime-First FPGA Interchange Routing Contes." xil $in x. github. io/fpga 24_routing_contest/index, \ 2024.$
- AMD, "Advanced Micro Devices, Inc.." amd.com, 1969.
- CHIPS "FPGA Alliance, rapid-Interchange Format." wright.io/docs/FPGA_Interchange_Format, 2020.
- Siemens, "Siemens." siemens.com/global, 1847.
- J. Lewis and Contributors, "Open Source VHDL Verification Methodology." osvvm.org, 2013.
- E. Tallaksen and Contributors, "Universal VHDL Verification Method-
- ology ." uvvm.org, 2013.
 Siemens, "The 2022 Wilson Research Group Functional Verification Study." blogs.sw.siemens.com/verificationhorizons/2022/11/21/part-6-the-2022-wilson-research-group-functional-verification-study/, 2022.
- Xilinx, "Vivado Design Suite." xilinx.com/products/design-tools/vivado, 2012
- [45] U. Sainz-Estebanez, "Ghdl + yosys + ghdl yosys plugin + nextpnr-xilinx + prjxray container." ghcr.io/unike267/containers/impl-arty:latest, 2024.
- [46] T. Gingold and Contributors, "GHDL VHDL 2008/93/87 simulator." gh:ghdl/ghdl, 2024.
- C. Xenia Wolf and Contributors, "YOSYS Yosys Open SYnthesis Suite." gh:YosysHQ/yosys, 2020.
- D. Shah and Contributors, "Nextpnr-Xilinx Experimental flows using nextpnr for Xilinx devices." gh:gatecat/nextpnr-xilinx, 2020.

 Project X-Ray Contributors, "Documenting the Xilinx 7-series bit-stream format." gh:f4pga/prjxray, 2020.

 Siemens "Ouesta advanced simulator" eda sw siemens com/en-
- [50] Siemens. "Questa advanced simulator." eda.sw.siemens.com/en-US/ic/questa/simulation/advanced-simulator/, 2011.
- L. Asplund, O. Kraigher, and Contributors, "VUnit Testing framework for VHDL/SystemVerilog." gh:VUnit/vunit, 2024.

Apéndice B

Formas de onda





FIGURA B.1: Forma de onda resultante del ensayo de *throughput* para NEORV32 + Mult-BP acoplado mediante XBUS.



 $\label{eq:Figura} Figura~B.2:~Forma~de~onda~resultante~del~ensayo~de~latencia~para\\ NEORV32 + Mult-B~acoplado~mediante~CFU.$




FIGURA B.3: Forma de onda resultante del cálculo de dos sigmoides mediante CRI acoplado vía CFU con el NEORV32.

Apéndice C

Resultados de la caracterización de los métodos de conexíon en simulación

```
1162 All passed!
1163 $ DESIGN=mult ./latency.py -v
1164 ---- For tb_mult_wfifos_axis_latency.vhd file ----
1165 The latency is: 60000000 fs - 6 cycles
1166 Data 1 of 4 sent/received latency is: 60000000 fs - 6 cycles
1167 Data 2 of 4 sent/received latency is: 60000000 fs - 6 cycles
1168 Data 3 of 4 sent/received latency is: 60000000 fs - 6 cycles
1169 Data 4 of 4 sent/received latency is: 60000000 fs - 6 cycles
1170 $ DESIGN=multp-wfifos ./latency.py -v
1171 ---- For tb_multp_wfifos_axis_latency.vhd file ----
1172 The latency is: 40000000 fs - 4 cycles
1173 Data 1 of 4 sent/received latency is: 40000000 fs - 4 cycles
1174 Data 2 of 4 sent/received latency is: 40000000 fs - 4 cycles
1175 Data 3 of 4 sent/received latency is: 40000000 fs - 4 cycles
1176 Data 4 of 4 sent/received latency is: 40000000 fs - 4 cycles
1177 $ DESIGN=multp ./latency.py -v
1178 ---- For tb_multp_axis_latency.vhd file ----
1179 The latency is: 10000000 fs - 1 cycles
1180 Data 1 of 4 sent/received latency is: 10000000 fs - 1 cycles
1181 Data 2 of 4 sent/received latency is: 10000000 fs - 1 cycles
1182 Data 3 of 4 sent/received latency is: 10000000 fs - 1 cycles
1183 Data 4 of 4 sent/received latency is: 10000000 fs - 1 cycles
```

FIGURA C.1: Resultados del ensayo de latencia para Mult-B, Mult-BP y Mult-UBP acoplados mediante *AXI-Stream Verification Componets*.

```
63362250000000 fs - tb_complex_mult_wfifos_slink - INFO - Data 1/4 latency is 45 cycles (tb_complex_mult_wfifos_slink.vhd:118)
6336735000000 fs - tb_complex_mult_wfifos_slink - INFO - Data 2/4 latency is 45 cycles (tb_complex_mult_wfifos_slink.vhd:118)
6337755000000 fs - tb_complex_mult_wfifos_slink - INFO - Data 3/4 latency is 45 cycles (tb_complex_mult_wfifos_slink.vhd:118)
63377550000000 fs - tb_complex_mult_wfifos_slink - INFO - Data 4/4 latency is 45 cycles (tb_complex_mult_wfifos_slink.vhd:118)
63377550000000 fs - tb_complex_mult_wfifos_slink - INFO - Data 4/4 latency is 45 cycles (tb_complex_mult_wfifos_slink.vhd:118)
63377550000000 fs - tb_complex_mult_wfifos_slink - INFO - Data 4/4 latency is 45 cycles (tb_complex_mult_wfifos_slink.vhd:118)
63377550000000 fs - tb_complex_mult_wfifos_slink - INFO - Data 4/4 latency is 45 cycles (tb_complex_mult_wfifos_slink.vhd:118)
63377550000000 fs - tb_complex_mult_wfifos_slink - INFO - Data 3/4 latency is 45 cycles (tb_complex_mult_wfifos_slink.vhd:118)
63377550000000 fs - tb_complex_mult_wfifos_slink - INFO - Data 3/4 latency is 45 cycles (tb_complex_mult_wfifos_slink.vhd:118)
63377550000000 fs - tb_complex_mult_wfifos_slink - INFO - Data 3/4 latency is 45 cycles (tb_complex_mult_wfifos_slink.vhd:118)
63377550000000 fs - tb_complex_mult_wfifos_slink - INFO - Data 3/4 latency is 45 cycles (tb_complex_mult_wfifos_slink.vhd:118)
63377550000000 fs - tb_complex_mult_wfifos_slink - INFO - Data 3/4 latency is 45 cycles (tb_complex_mult_wfifos_slink.vhd:118)
63377550000000 fs - tb_complex_mult_wfifos_slink - INFO - Data 3/4 latency is 45 cycles (tb_complex_mult_wfifos_slink.vhd:118)
63377550000000 fs - tb_complex_mult_wfifos_slink - INFO - Data 3/4 latency is 45 cycles (tb_complex_mult_wfifos_slink.vhd:118)
63377550000000 fs - tb_complex_mult_wfifos_slink - INFO - Data 3/4 latency is 45 cycles (tb_complex_mult_wfifos_slink.vhd:118)
633775500000000 fs - tb_complex_mult_wfifos_slink - INFO - Data 3/4 latency is 45 cycles (tb_complex_mult_wfifos_slink.vhd:118)
633775500000000
```

FIGURA C.2: Resultados del ensayo de latencia para NEORV32 + Mult-B, acoplado mediante SLINK.

FIGURA C.3: Resultados del ensayo de latencia para NEORV32 + Mult-BP, acoplado mediante SLINK.

```
943 6336225000000 fs - tb_complex_multp_slink - INFO - Data 1/4 latency is 45 cycles (tb_complex_multp_slink.vhd:118)
944 6336735000000 fs - tb_complex_multp_slink - INFO - Data 2/4 latency is 45 cycles (tb_complex_multp_slink.vhd:118)
945 6337745000000 fs - tb_complex_multp_slink - INFO - Data 3/4 latency is 45 cycles (tb_complex_multp_slink.vhd:118)
946 6337755000000 fs - tb_complex_multp_slink - INFO - Data 4/4 latency is 45 cycles (tb_complex_multp_slink.vhd:118)
947 1NFO - Data 1/4 latency is 45 cycles (tb_complex_multp_slink.vhd:118)
948 1NFO - Data 1/4 latency is 45 cycles (tb_complex_multp_slink.vhd:118)
949 1NFO - Data 1/4 latency is 45 cycles (tb_complex_multp_slink.vhd:118)
940 1NFO - Data 1/4 latency is 45 cycles (tb_complex_multp_slink.vhd:118)
940 1NFO - Data 1/4 latency is 45 cycles (tb_complex_multp_slink.vhd:118)
940 1NFO - Data 1/4 latency is 45 cycles (tb_complex_multp_slink.vhd:118)
940 1NFO - Data 3/4 latency is 45 cycles (tb_complex_multp_slink.vhd:118)
940 1NFO - Data 3/4 latency is 45 cycles (tb_complex_multp_slink.vhd:118)
940 1NFO - Data 3/4 latency is 45 cycles (tb_complex_multp_slink.vhd:118)
940 1NFO - Data 3/4 latency is 45 cycles (tb_complex_multp_slink.vhd:118)
940 1NFO - Data 3/4 latency is 45 cycles (tb_complex_multp_slink.vhd:118)
940 1NFO - Data 3/4 latency is 45 cycles (tb_complex_multp_slink.vhd:118)
940 1NFO - Data 3/4 latency is 45 cycles (tb_complex_multp_slink.vhd:118)
940 1NFO - Data 3/4 latency is 45 cycles (tb_complex_multp_slink.vhd:118)
940 1NFO - Data 3/4 latency is 45 cycles (tb_complex_multp_slink.vhd:118)
940 1NFO - Data 3/4 latency is 45 cycles (tb_complex_multp_slink.vhd:118)
940 1NFO - Data 3/4 latency is 45 cycles (tb_complex_multp_slink.vhd:118)
940 1NFO - Data 3/4 latency is 45 cycles (tb_complex_multp_slink.vhd:118)
940 1NFO - Data 3/4 latency is 45 cycles (tb_complex_multp_slink.vhd:118)
940 1NFO - Data 3/4 latency is 45 cycles (tb_complex_multp_slink.vhd:118)
940 1NFO - Data 3/4 latency is 45 cycles (tb_complex_multp_slink.vhd:118)
940 1NFO - Data 3/4
```

FIGURA C.4: Resultados del ensayo de latencia para NEORV32 + Mult-UBP, acoplado mediante SLINK.

```
$ DESIGN=multp-wfifos ./throughput.py -v
1190
1191
      ---- For tb_multp_wfifos_axis_throughput.vhd file ----
      The throughput is: 1/1 data per cycle
1192
      Between data 1 and 2 is: 1/1 data per cycle
1193
      Between data 2 and 3 is: 1/1 data per cycle
1194
      Between data 3 and 4 is: 1/1 data per cycle
      $ DESIGN=multp ./throughput.py -v
1197
      ---- For tb_multp_axis_throughput.vhd file ----
1198
     The throughput is: 1/1 data per cycle
1199
      Between data 1 and 2 is: 1/1 data per cycle
      Between data 2 and 3 is: 1/1 data per cycle
1200
      Between data 3 and 4 is: 1/1 data per cycle
1201
1202
      Cleaning up project directory and file based variables
1203
      Job succeeded
```

FIGURA C.5: Resultados del ensayo de *throughput* para Mult-B, Mult-BP acoplados mediante *AXI-Stream Verification Componets*.

```
6337185000000 fs - tb_complex_mult_wfifos_slink - dillo  
6337485000000 fs - tb_complex_mult_wfifos_slink - lNFO - Throughput between data 1 and data 2 is: 1/20 data per cycle (tb_complex_mult_wfifos_slink.vh dillo  
6337405000000 fs - tb_complex_mult_wfifos_slink - lNFO - Throughput between data 2 and data 3 is: 1/20 data per cycle (tb_complex_mult_wfifos_slink.vh dillo  
63377050000000 fs - tb_complex_mult_wfifos_slink - lNFO - Throughput between data 3 and data 4 is: 1/20 data per cycle (tb_complex_mult_wfifos_slink.vh dillo  
648 6337735000000 fs - tb_complex_mult_wfifos_slink - lNFO - Test done (tb_complex_mult_wfifos_slink.vhd:105)  
658 simulation stopped @6337735ns with status 0  
670 pmss (P=2 S=0 F=0 T=3) neorv32.tb_complex_mult_wfifos_slink.test (3 min 16.9 s)
```

FIGURA C.6: Resultados del ensayo de *throughput* para NEORV32 + Mult-B, acoplado mediante SLINK.

```
791 63371859898989 fs - tb_complex_multp_wfifos_slink - hd:118)
792 633745989899 fs - tb_complex_multp_wfifos_slink - hd:118)
793 6337735999999 fs - tb_complex_multp_wfifos_slink - hd:118)
794 6337359599999 fs - tb_complex_multp_wfifos_slink - hd:118)
795 6337353999999 fs - tb_complex_multp_wfifos_slink - hd:118)
796 6337353999999 fs - tb_complex_multp_wfifos_slink - line - Throughput between data 3 and data 4 is: 1/29 data per cycle (tb_complex_multp_wfifos_slink.v hd:18)
796 6337353999999 fs - tb_complex_multp_wfifos_slink - line - Throughput between data 3 and data 4 is: 1/29 data per cycle (tb_complex_multp_wfifos_slink.v hd:18)
797 6337353999999 fs - tb_complex_multp_wfifos_slink - line - Throughput between data 3 and data 4 is: 1/29 data per cycle (tb_complex_multp_wfifos_slink.v hd:18)
798 6337353999999 fs - tb_complex_multp_wfifos_slink - line - Throughput between data 2 and data 2 is: 1/29 data per cycle (tb_complex_multp_wfifos_slink.v hd:18)
799 6337353999999 fs - tb_complex_multp_wfifos_slink - line - Throughput between data 2 and data 2 is: 1/29 data per cycle (tb_complex_multp_wfifos_slink.v hd:18)
790 6337353999999 fs - tb_complex_multp_wfifos_slink - line - Throughput between data 2 and data 4 is: 1/29 data per cycle (tb_complex_multp_wfifos_slink.v hd:18)
790 6337353999999 fs - tb_complex_multp_wfifos_slink - line - Throughput between data 2 and data 3 is: 1/29 data per cycle (tb_complex_multp_wfifos_slink.v hd:18)
790 6337353999999 fs - tb_complex_multp_wfifos_slink - line - Throughput between data 2 and data 4 is: 1/29 data per cycle (tb_complex_multp_wfifos_slink.v hd:18)
791 6337353999999 fs - tb_complex_multp_wfifos_slink - line - Throughput between data 2 and data 2 is: 1/29 data per cycle (tb_complex_multp_wfifos_slink.v hd:18)
```

FIGURA C.7: Resultados del ensayo de *throughput* para NEORV32 + Mult-BP, acoplado mediante SLINK.

```
4371850808090 fs - tb_complex_multp_slink - 337745080909 fs - tb_complex_multp_slink - 4637745080909 fs - tb_complex_multp_slink - 4637755808090 fs - tb_complex_multp_slink - 4637755808090 fs - tb_complex_multp_slink - 4637755808090 fs - tb_complex_multp_slink - 4637755809090 fs - tb_complex_multp_slink - 463775809090 fs - tb_complex_multp_slink - 4637755809090 fs - tb_complex_multp_slink - 463775809090 fs - tb_complex_mu
```

FIGURA C.8: Resultados del ensayo de *throughput* para NEORV32 + Mult-UBP, acoplado mediante SLINK.

```
All passed!
      $ DESIGN=mult ./latency.py -v
     ---- For tb_mult_wfifos_wishbone_latency.vhd file ----
1159 The latency is: 50000000 fs - 5 cycles
1160 Data 1 of 4 sent/received latency is: 50000000 fs - 5 cycles
1161 Data 2 of 4 sent/received latency is: 50000000 fs - 5 cycles
1162 Data 3 of 4 sent/received latency is: 50000000 fs - 5 cycles
     Data 4 of 4 sent/received latency is: 50000000 fs - 5 cycles
1165 ---- For tb_multp_wfifos_wishbone_latency.vhd file ----
1166 The latency is: 30000000 fs - 3 cycles
1167 Data 1 of 4 sent/received latency is: 30000000 fs - 3 cycles
1168 Data 2 of 4 sent/received latency is: 30000000 fs - 3 cycles
     Data 3 of 4 sent/received latency is: 30000000 fs - 3 cycles
1170 Data 4 of 4 sent/received latency is: 30000000 fs - 3 cycles
1172 ---- For tb_multp_wishbone_latency.vhd file ----
1173 The latency is: 20000000 fs - 2 cycles
1174 Data 1 of 4 sent/received latency is: 20000000 fs - 2 cycles
     Data 2 of 4 sent/received latency is: 20000000 fs - 2 cycles
1176 Data 3 of 4 sent/received latency is: 20000000 fs - 2 cycles
1177 Data 4 of 4 sent/received latency is: 20000000 fs - 2 cycles
```

FIGURA C.9: Resultados del ensayo de latencia para Mult-B, Mult-BP y Mult-UBP acoplados mediante *Wishbone Verification Componets*.

FIGURA C.10: Resultados del ensayo de latencia para NEORV32 + Mult-B, acoplado mediante XBUS.

```
6334865000000 fs - tb_complex_multp_wfifos_wishbone -

635065000000 fs - tb_complex_multp_wfifos_wishbone -

1NFO - Data 1/4 latency is 16 cycles (tb_complex_multp_wfifos_wishbone.vhd:119)

1NFO - Data 2/4 latency is 14 cycles (tb_complex_multp_wfifos_wishbone.vhd:119)

1NFO - Data 3/4 latency is 14 cycles (tb_complex_multp_wfifos_wishbone.vhd:119)

1NFO - Data 3/4 latency is 14 cycles (tb_complex_multp_wfifos_wishbone.vhd:119)

1NFO - Data 4/4 latency is 14 cycles (tb_complex_multp_wfifos_wishbone.vhd:119)

1NFO - Data 4/4 latency is 14 cycles (tb_complex_multp_wfifos_wishbone.vhd:119)

1NFO - Test done (tb_complex_multp_wfifos_wishbone.vhd:106)

1NFO - Test done (tb_complex_multp_wfifos_wishbone.vhd:106)

1NFO - Test done (tb_complex_multp_wfifos_wishbone.vhd:106)
```

FIGURA C.11: Resultados del ensayo de latencia para NEORV32 + Mult-BP, acoplado mediante XBUS.

```
63348658080808 fs - tb_complex_multp_wishbone - INFO - Data 1/4 latency is 16 cycles (tb_complex_multp_wishbone.vhd:118)
63350550808080 fs - tb_complex_multp_wishbone - INFO - Data 2/4 latency is 14 cycles (tb_complex_multp_wishbone.vhd:118)
63354550808080 fs - tb_complex_multp_wishbone - INFO - Data 3/4 latency is 14 cycles (tb_complex_multp_wishbone.vhd:118)
6335405808080 fs - tb_complex_multp_wishbone - INFO - Data 4/4 latency is 14 cycles (tb_complex_multp_wishbone.vhd:118)
6335405808080 fs - tb_complex_multp_wishbone - INFO - Data 4/4 latency is 16 cycles (tb_complex_multp_wishbone.vhd:118)
1NFO - Data 4/4 latency is 16 cycles (tb_complex_multp_wishbone.vhd:118)
1NFO - Data 3/4 latency is 14 cycles (tb_complex_multp_wishbone.vhd:118)
1NFO - Data 4/4 latency is 14 cycles (tb_complex_multp_wishbone.vhd:118)
1NFO - Data 3/4 latency is 14 cycles (tb_complex_multp_wishbone.vhd:118)
1NFO - Data 3/4 latency is 14 cycles (tb_complex_multp_wishbone.vhd:118)
1NFO - Data 3/4 latency is 14 cycles (tb_complex_multp_wishbone.vhd:118)
1NFO - Data 3/4 latency is 14 cycles (tb_complex_multp_wishbone.vhd:118)
1NFO - Data 3/4 latency is 16 cycles (tb_complex_multp_wishbone.vhd:118)
1NFO - Data 3/4 latency is 14 cycles (tb_complex_multp_wishbone.vhd:118)
1NFO - Data 3/4 latency is 14 cycles (tb_complex_multp_wishbone.vhd:118)
1NFO - Data 3/4 latency is 14 cycles (tb_complex_multp_wishbone.vhd:118)
1NFO - Data 3/4 latency is 14 cycles (tb_complex_multp_wishbone.vhd:118)
1NFO - Data 3/4 latency is 14 cycles (tb_complex_multp_wishbone.vhd:118)
1NFO - Data 3/4 latency is 14 cycles (tb_complex_multp_wishbone.vhd:118)
1NFO - Data 3/4 latency is 14 cycles (tb_complex_multp_wishbone.vhd:118)
1NFO - Data 3/4 latency is 14 cycles (tb_complex_multp_wishbone.vhd:118)
1NFO - Data 3/4 latency is 14 cycles (tb_complex_multp_wishbone.vhd:118)
1NFO - Data 3/4 latency is 14 cycles (tb_complex_multp_wishbone.vhd:118)
1NFO - Data 3/4 latency is 14 cycles (tb_complex_multp_wishbone.vhd:118)
1NFO - Data 3/4 latency is 14 cycles (tb_complex_multp_w
```

FIGURA C.12: Resultados del ensayo de latencia para NEORV32 + Mult-UBP, acoplado mediante XBUS.

```
$ DESIGN=mult ./throughput.py -v

1179 ---- For tb_mult_wfifos_wishbone_throughput.vhd file ----

1180 The throughput is: 1/2 data per cycle

1181 Between data 1 and 2 is: 1/2 data per cycle

1182 Between data 2 and 3 is: 1/2 data per cycle

1183 Between data 3 and 4 is: 1/3 data per cycle

1184 $ DESIGN=multp-wfifos ./throughput.py -v

1185 ---- For tb_multp_wfifos_wishbone_throughput.vhd file ----

1186 The throughput is: 1/2 data per cycle

1187 Between data 1 and 2 is: 1/2 data per cycle

1188 Between data 2 and 3 is: 1/2 data per cycle

1189 Between data 3 and 4 is: 1/2 data per cycle

1190 Cleaning up project directory and file based variables

1191 Job succeeded
```

FIGURA C.13: Resultados del ensayo de *throughput* para Mult-B, Mult-BP acoplados mediante *Wishbone Verification Componets*.

FIGURA C.14: Resultados del ensayo de *throughput* para NEORV32 + Mult-B, acoplado mediante XBUS.

```
6335195080808 fs - tb_complex_multp_wfifos_wishbone - one.vhd:118)

6354509508080 fs - tb_complex_multp_wfifos_wishbone - one.vhd:118)

6354650808080 fs - tb_complex_multp_wfifos_wishbone - one.vhd:118)

6354650808080 fs - tb_complex_multp_wfifos_wishbone - one.vhd:118)

6356450808080 fs - tb_complex_multp_wfifos_wishbone - one.vhd:118)
```

FIGURA C.15: Resultados del ensayo de *throughput* para NEORV32 + Mult-BP, acoplado mediante XBUS.

```
6998085000000 fs - tb_complex_mults_cfu - INFO - Data 1/4 latency is 13 cycles (tb_complex_mults_cfu.vhd:146)
6908275000000 fs - tb_complex_mults_cfu - INFO - Data 2/4 latency is 13 cycles (tb_complex_mults_cfu.vhd:146)
6908465000000 fs - tb_complex_mults_cfu - INFO - Data 3/4 latency is 13 cycles (tb_complex_mults_cfu.vhd:146)
1NFO - Data 3/4 latency is 13 cycles (tb_complex_mults_cfu.vhd:146)
1NFO - Data 4/4 latency is 13 cycles (tb_complex_mults_cfu.vhd:146)
1NFO - Data 4/4 latency is 13 cycles (tb_complex_mults_cfu.vhd:146)
1NFO - Data 4/4 latency is 13 cycles (tb_complex_mults_cfu.vhd:146)
1NFO - Data 4/4 latency is 13 cycles (tb_complex_mults_cfu.vhd:146)
1NFO - Data 4/4 latency is 13 cycles (tb_complex_mults_cfu.vhd:146)
1NFO - Data 4/4 latency is 13 cycles (tb_complex_mults_cfu.vhd:146)
1NFO - Data 4/4 latency is 13 cycles (tb_complex_mults_cfu.vhd:146)
1NFO - Data 3/4 latency is 13 cycles (tb_complex_mults_cfu.vhd:146)
1NFO - Data 3/4 latency is 13 cycles (tb_complex_mults_cfu.vhd:146)
1NFO - Data 3/4 latency is 13 cycles (tb_complex_mults_cfu.vhd:146)
1NFO - Data 3/4 latency is 13 cycles (tb_complex_mults_cfu.vhd:146)
1NFO - Data 3/4 latency is 13 cycles (tb_complex_mults_cfu.vhd:146)
1NFO - Data 3/4 latency is 13 cycles (tb_complex_mults_cfu.vhd:146)
1NFO - Data 3/4 latency is 13 cycles (tb_complex_mults_cfu.vhd:146)
1NFO - Data 3/4 latency is 13 cycles (tb_complex_mults_cfu.vhd:146)
1NFO - Data 3/4 latency is 13 cycles (tb_complex_mults_cfu.vhd:146)
1NFO - Data 3/4 latency is 13 cycles (tb_complex_mults_cfu.vhd:146)
1NFO - Data 3/4 latency is 13 cycles (tb_complex_mults_cfu.vhd:146)
1NFO - Data 3/4 latency is 13 cycles (tb_complex_mults_cfu.vhd:146)
1NFO - Data 3/4 latency is 13 cycles (tb_complex_mults_cfu.vhd:146)
1NFO - Data 3/4 latency is 13 cycles (tb_complex_mults_cfu.vhd:146)
1NFO - Data 3/4 latency is 13 cycles (tb_complex_mults_cfu.vhd:146)
1NFO - Data 3/4 latency is 13 cycles (tb_complex_mults_cfu.vhd:146)
1NFO - Data 3/4 latency is 13 cycles (tb_complex_mults_cfu.vhd:146)
1NFO - Data 3/4
```

FIGURA C.16: Resultados del ensayo de latencia para NEORV32 + Mult-B, acoplado mediante CFU.

```
788 7481015090000 fs - tb_complex_mults_cfu - INFO - Data 1/4 latency is 11 cycles (tb_complex_mults_cfu.vhd:146)
789 7481185000000 fs - tb_complex_mults_cfu - INFO - Data 2/4 latency is 11 cycles (tb_complex_mults_cfu.vhd:146)
790 7481525000000 fs - tb_complex_mults_cfu - INFO - Data 3/4 latency is 11 cycles (tb_complex_mults_cfu.vhd:146)
791 7481525000000 fs - tb_complex_mults_cfu - INFO - Data 3/4 latency is 11 cycles (tb_complex_mults_cfu.vhd:146)
792 7481525000000 fs - tb_complex_mults_cfu - INFO - Data 4/4 latency is 11 cycles (tb_complex_mults_cfu.vhd:146)
793 7481525000000 fs - tb_complex_mults_cfu - INFO - Data 3/4 latency is 11 cycles (tb_complex_mults_cfu.vhd:146)
794 7481525000000 fs - tb_complex_mults_cfu - INFO - Data 3/4 latency is 11 cycles (tb_complex_mults_cfu.vhd:146)
795 7481525000000 fs - tb_complex_mults_cfu - INFO - Data 3/4 latency is 11 cycles (tb_complex_mults_cfu.vhd:146)
796 7481525000000 fs - tb_complex_mults_cfu - INFO - Data 3/4 latency is 11 cycles (tb_complex_mults_cfu.vhd:146)
797 7481525000000 fs - tb_complex_mults_cfu - INFO - Data 3/4 latency is 11 cycles (tb_complex_mults_cfu.vhd:146)
798 7481555000000 fs - tb_complex_mults_cfu - INFO - Data 3/4 latency is 11 cycles (tb_complex_mults_cfu.vhd:146)
798 7481525000000 fs - tb_complex_mults_cfu - INFO - Data 3/4 latency is 11 cycles (tb_complex_mults_cfu.vhd:146)
799 7481525000000 fs - tb_complex_mults_cfu - INFO - Data 3/4 latency is 11 cycles (tb_complex_mults_cfu.vhd:146)
790 7481525000000 fs - tb_complex_mults_cfu - INFO - Data 3/4 latency is 11 cycles (tb_complex_mults_cfu.vhd:146)
790 7481525000000 fs - tb_complex_mults_cfu - INFO - Data 3/4 latency is 11 cycles (tb_complex_mults_cfu.vhd:146)
790 7481525000000 fs - tb_complex_mults_cfu - INFO - Data 3/4 latency is 11 cycles (tb_complex_mults_cfu.vhd:146)
790 7481525000000 fs - tb_complex_mults_cfu - INFO - Data 3/4 latency is 11 cycles (tb_complex_mults_cfu.vhd:146)
790 74815250000000 fs - tb_complex_mults_cfu - INFO - Data 3/4 latency is 11 cycles (tb_complex_mults_cfu.vh
```

FIGURA C.17: Resultados del ensayo de latencia para NEORV32 + Mult-BP, acoplado mediante CFU.

FIGURA C.18: Resultados del ensayo de latencia para NEORV32 + Mult-UBP, acoplado mediante CFU.

```
7481495000000 fs - tb_complex_mult_wfifos_cfs - INFO - Data 1/4 latency is 37 cycles (tb_complex_mult_wfifos_cfs.vhd:128)
7481845000000 fs - tb_complex_mult_wfifos_cfs - INFO - Data 2/4 latency is 29 cycles (tb_complex_mult_wfifos_cfs.vhd:128)
7482195000000 fs - tb_complex_mult_wfifos_cfs - INFO - Data 3/4 latency is 29 cycles (tb_complex_mult_wfifos_cfs.vhd:128)
7482545000000 fs - tb_complex_mult_wfifos_cfs - INFO - Data 4/4 latency is 29 cycles (tb_complex_mult_wfifos_cfs.vhd:128)
INFO - Data 4/4 latency is 29 cycles (tb_complex_mult_wfifos_cfs.vhd:128)
INFO - Data 3/4 latency is 29 cycles (tb_complex_mult_wfifos_cfs.vhd:128)
INFO - Data 4/4 latency is 29 cycles (tb_complex_mult_wfifos_cfs.vhd:128)
INFO - Data 3/4 latency is 29 cycles (tb_complex_mult_wfifos_cfs.vhd:128)
INFO - Data 3/4 latency is 29 cycles (tb_complex_mult_wfifos_cfs.vhd:128)
INFO - Data 3/4 latency is 29 cycles (tb_complex_mult_wfifos_cfs.vhd:128)
INFO - Data 3/4 latency is 29 cycles (tb_complex_mult_wfifos_cfs.vhd:128)
INFO - Data 3/4 latency is 29 cycles (tb_complex_mult_wfifos_cfs.vhd:128)
INFO - Data 3/4 latency is 29 cycles (tb_complex_mult_wfifos_cfs.vhd:128)
INFO - Data 3/4 latency is 29 cycles (tb_complex_mult_wfifos_cfs.vhd:128)
INFO - Data 3/4 latency is 29 cycles (tb_complex_mult_wfifos_cfs.vhd:128)
INFO - Data 3/4 latency is 29 cycles (tb_complex_mult_wfifos_cfs.vhd:128)
INFO - Data 3/4 latency is 29 cycles (tb_complex_mult_wfifos_cfs.vhd:128)
INFO - Data 3/4 latency is 29 cycles (tb_complex_mult_wfifos_cfs.vhd:128)
INFO - Data 3/4 latency is 29 cycles (tb_complex_mult_wfifos_cfs.vhd:128)
INFO - Data 3/4 latency is 29 cycles (tb_complex_mult_wfifos_cfs.vhd:128)
INFO - Data 3/4 latency is 29 cycles (tb_complex_mult_wfifos_cfs.vhd:128)
INFO - Data 3/4 latency is 29 cycles (tb_complex_mult_wfifos_cfs.vhd:128)
INFO - Data 3/4 latency is 29 cycles (tb_complex_mult_wfifos_cfs.vhd:128)
INFO - Data 3/4 latency is 29 cycles (tb_complex_mult_wfifos_cfs.vhd:128)
INFO - Data 3/4 latency is 29 cycles (tb_complex_mult_wfifos_cfs.vhd:128)
INFO
```

FIGURA C.19: Resultados del ensayo de latencia para NEORV32 + Mult-B, acoplado mediante CFS.

```
793 7481495000000 fs - tb_complex_multp_wfifos_cfs - INFO - Data 1/4 latency is 37 cycles (tb_complex_multp_wfifos_cfs.vhd:128)
7481845000000 fs - tb_complex_multp_wfifos_cfs - INFO - Data 2/4 latency is 29 cycles (tb_complex_multp_wfifos_cfs.vhd:128)
7482195000000 fs - tb_complex_multp_wfifos_cfs - INFO - Data 3/4 latency is 29 cycles (tb_complex_multp_wfifos_cfs.vhd:128)
7482545000000 fs - tb_complex_multp_wfifos_cfs - INFO - Data 4/4 latency is 29 cycles (tb_complex_multp_wfifos_cfs.vhd:128)
7482575000000 fs - tb_complex_multp_wfifos_cfs - INFO - Data 4/4 latency is 29 cycles (tb_complex_multp_wfifos_cfs.vhd:128)
7482575000000 fs - tb_complex_multp_wfifos_cfs - INFO - Data 4/4 latency is 29 cycles (tb_complex_multp_wfifos_cfs.vhd:128)
7482575000000 fs - tb_complex_multp_wfifos_cfs - INFO - Data 1/4 latency is 37 cycles (tb_complex_multp_wfifos_cfs.vhd:128)
74825450000000 fs - tb_complex_multp_wfifos_cfs - INFO - Data 1/4 latency is 37 cycles (tb_complex_multp_wfifos_cfs.vhd:128)
74825450000000 fs - tb_complex_multp_wfifos_cfs - INFO - Data 1/4 latency is 37 cycles (tb_complex_multp_wfifos_cfs.vhd:128)
74825450000000 fs - tb_complex_multp_wfifos_cfs - INFO - Data 1/4 latency is 37 cycles (tb_complex_multp_wfifos_cfs.vhd:128)
74825450000000 fs - tb_complex_multp_wfifos_cfs - INFO - Data 1/4 latency is 37 cycles (tb_complex_multp_wfifos_cfs.vhd:128)
74825450000000 fs - tb_complex_multp_wfifos_cfs - INFO - Data 1/4 latency is 37 cycles (tb_complex_multp_wfifos_cfs.vhd:128)
74825450000000 fs - tb_complex_multp_wfifos_cfs - INFO - Data 1/4 latency is 37 cycles (tb_complex_multp_wfifos_cfs.vhd:128)
74825450000000 fs - tb_complex_multp_wfifos_cfs.vhd:128)
74825450000000 fs - tb_complex_multp_wfifos_cfs.vhd:128)
74825450000000 fs - tb_complex_multp_wfifos_cfs.vhd:128)
74825450000000 fs - tb_complex_multp_wfifos_cfs.vhd:128)
```

FIGURA C.20: Resultados del ensayo de latencia para NEORV32 + Mult-BP, acoplado mediante CFS.

```
792 7481305000000 fs - tb_complex_multp_cfs - INFO - Data 1/4 latency is 18 cycles (tb_complex_multp_cfs.vhd:128)
7481505000000 fs - tb_complex_multp_cfs - INFO - Data 2/4 latency is 14 cycles (tb_complex_multp_cfs.vhd:128)
7481705000000 fs - tb_complex_multp_cfs - INFO - Data 3/4 latency is 14 cycles (tb_complex_multp_cfs.vhd:128)
7481905000000 fs - tb_complex_multp_cfs - INFO - Data 3/4 latency is 14 cycles (tb_complex_multp_cfs.vhd:128)
7481905000000 fs - tb_complex_multp_cfs - INFO - Data 4/4 latency is 14 cycles (tb_complex_multp_cfs.vhd:128)
7481905000000 fs - tb_complex_multp_cfs - INFO - Data 4/4 latency is 18 cycles (tb_complex_multp_cfs.vhd:128)
7481905000000 fs - tb_complex_multp_cfs - INFO - Data 3/4 latency is 14 cycles (tb_complex_multp_cfs.vhd:128)
7481905000000 fs - tb_complex_multp_cfs - INFO - Data 3/4 latency is 14 cycles (tb_complex_multp_cfs.vhd:128)
7481905000000 fs - tb_complex_multp_cfs - INFO - Data 3/4 latency is 14 cycles (tb_complex_multp_cfs.vhd:128)
7481905000000 fs - tb_complex_multp_cfs - INFO - Data 3/4 latency is 14 cycles (tb_complex_multp_cfs.vhd:128)
7481905000000 fs - tb_complex_multp_cfs - INFO - Data 3/4 latency is 14 cycles (tb_complex_multp_cfs.vhd:128)
7481905000000 fs - tb_complex_multp_cfs - INFO - Data 3/4 latency is 14 cycles (tb_complex_multp_cfs.vhd:128)
7481905000000 fs - tb_complex_multp_cfs - INFO - Data 3/4 latency is 18 cycles (tb_complex_multp_cfs.vhd:128)
74819050000000 fs - tb_complex_multp_cfs - INFO - Data 3/4 latency is 18 cycles (tb_complex_multp_cfs.vhd:128)
74819050000000 fs - tb_complex_multp_cfs - INFO - Data 3/4 latency is 14 cycles (tb_complex_multp_cfs.vhd:128)
74819050000000 fs - tb_complex_multp_cfs - INFO - Data 3/4 latency is 14 cycles (tb_complex_multp_cfs.vhd:128)
74819050000000 fs - tb_complex_multp_cfs - INFO - Data 3/4 latency is 14 cycles (tb_complex_multp_cfs.vhd:128)
74819050000000 fs - tb_complex_multp_cfs - INFO - Data 3/4 latency is 14 cycles (tb_complex_multp_cfs.vhd:128)
7481905000000000 fs - tb_complex_multp_cfs - INFO - Data
```

FIGURA C.21: Resultados del ensayo de latencia para NEORV32 + Mult-UBP, acoplado mediante CFS.

FIGURA C.22: Resultados del ensayo de *throughput* para NEORV32 + Mult-B, acoplado mediante CFS.

```
791 74822759888898 fs - tb_complex_multp_wfifos_cfs - INFO - Throughput between data 1 and data 2 is: 1/15 data per cycle (tb_complex_multp_wfifos_cfs.vhd:1 28)

792 74824858898989 fs - tb_complex_multp_wfifos_cfs - INFO - Throughput between data 2 and data 3 is: 1/15 data per cycle (tb_complex_multp_wfifos_cfs.vhd:1 28)

793 74824959898989 fs - tb_complex_multp_wfifos_cfs - INFO - Throughput between data 3 and data 4 is: 1/15 data per cycle (tb_complex_multp_wfifos_cfs.vhd:1 28)

794 74827258989898 fs - tb_complex_multp_wfifos_cfs - INFO - Test done (tb_complex_multp_wfifos_cfs.vhd:115)

795 simulation stopped @74827259s with status 0

796 pass (P=1 S=0 F=0 T=2) neorv32.tb_complex_multp_wfifos_cfs.test (3 min 47.8 s)
```

FIGURA C.23: Resultados del ensayo de *throughput* para NEORV32 + Mult-BP, acoplado mediante CFS.

Apéndice D

Código

El código empleado a lo largo de este trabajo es bastante extenso. Comprende desde la descripción hardware en VHDL de los diseños y los *test benches*, pasando por la codificación de software en C, archivos en Python para lanzar las simulaciones de VUnit, así como para gestionar sus archivos de salida en formato CSV, además de archivos YML para gestionar la integración continua, archivos Bash para gestionar la generación de *bitstream* mediante herramientas FLOS y archivos TCL para gestionar la generación de *bitstream* mediante Vivado. El total del código empleado está en el repositorio de GitLab del grupo de investigación y gran parte de él, sobre todo el referente a la sección 2.3, está en el siguiente repositorio público de GitHub [64]. Este apéndice comprende parte del código desarrollado como ejemplificación del trabajo realizado a lo largo de este proyecto de investigación.

```
-- RTL of MULT
2
   library ieee;
    use ieee.std_logic_1164.all;
    use ieee.numeric_std.all;
    entity mult is
    generic (
            -- Number of bits that the input/output data has.
10
            N_bits : in natural
11
            );
   port (
12
            -- Clock signal
13
            clk : in std_logic;
14
            -- Mult in/out signals
15
            mult_in : in std_logic_vector (N_bits-1 downto 0);
16
            mult_out : out std_logic_vector(N_bits-1 downto 0)
17
         );
18
    end mult;
19
20
    architecture rtl of mult is
21
22
    -- Declaration of signals
23
24
    signal in_1 : unsigned ((N_bits/2)-1 downto 0) := (others => '0');
25
26
    signal in_2 : unsigned ((N_bits/2)-1 downto 0) := (others => '0');
27
   begin
28
```

```
-- Assign inputs to the multipler
30
31
        in_1 <= unsigned(mult_in(N_bits-1 downto N_bits/2));</pre>
        in_2 <= unsigned(mult_in((N_bits/2)-1 downto 0));</pre>
33
34
         -- Make multiplication and assign output
36
        mult_make : process ( clk )
37
             begin
38
                 if( rising_edge (clk) ) then
39
                     mult_out <= std_logic_vector(in_1 * in_2);</pre>
40
                 end if;
41
42
        end process mult_make;
43
    end rtl;
```

CÓDIGO D.1: Mult.vhd

```
-- RTL of FIF0
1
   library ieee;
   use ieee.std_logic_1164.all;
   use ieee.numeric_std.all;
   entity fifo is
   generic (
            -- Number of bits per element
            N_bits : in natural;
10
            -- Log2 of number of elements that the FIFO has; Number of FIFO elements has
11
            \rightarrow to be a power of two.
            Log2_elements : in natural
12
            );
13
    port (
14
            -- Fifo clocks/reset signals
15
            clk_wr : in std_logic;
16
            clk_rd : in std_logic;
            rst : in std_logic;
            -- Fifo in/out signals
19
            fifo_in : in std_logic_vector (N_bits-1 downto 0);
20
            fifo_out : out std_logic_vector(N_bits-1 downto 0);
            -- Fifo write/read signals
22
            wr : in std_logic;
23
            rd : in std_logic;
24
            -- Fifo status signals
25
            full_o : out std_logic;
26
            empty_o : out std_logic
         );
28
   end fifo;
29
30
   architecture rtl of fifo is
31
32
```

```
-- Declariation of fifo array
33
34
    type array_type is array ((2**Log2_elements)-1 downto 0) of std_logic_vector(N_bits-1
35
    signal fifo_array : array_type := (others \Rightarrow (others \Rightarrow '0'));
36
37
38
    -- Declaration of signals
39
    signal wr_pnt : std_logic_vector(Log2_elements downto 0) := (others => '0');
40
    signal rd_pnt : std_logic_vector(Log2_elements downto 0) := (others => '0');
41
    signal full : std_logic := '0';
42
    signal empty : std_logic := '0';
43
44
45
    begin
46
47
         -- Signals empty and full logic
49
        full_logic : process ( wr_pnt,rd_pnt )
50
        begin
51
             if( (wr_pnt(Log2_elements-1 downto 0) = rd_pnt(Log2_elements-1 downto 0)) and
52
             \hookrightarrow ( (wr_pnt(wr_pnt'left) xor rd_pnt(rd_pnt'left)) = '1') ) then
                 full <= '1';
53
             else
                 full <= '0';
55
56
             end if;
        end process full_logic;
57
58
        empty_logic : process ( wr_pnt,rd_pnt )
59
        begin
             if ( wr_pnt = rd_pnt ) then
61
                 empty <= '1';</pre>
62
             else
                 empty <= '0';</pre>
64
             end if;
65
66
        end process empty_logic;
67
         -- Assign control signals output
68
69
70
        full_o <= full;</pre>
        empty_o <= empty;</pre>
71
72
         -- Write and read process
73
74
        write_process: process (clk_wr)
75
76
        begin
             if( rising_edge( clk_wr ) ) then
77
                 if( rst = '1' ) then
78
                      wr_pnt <= (others => '0');
79
                 elsif( wr = '1' and full = '0' ) then
80
                      fifo_array(to_integer(unsigned(wr_pnt(Log2_elements-1 downto 0)))) <=</pre>
81
                      \hookrightarrow fifo_in;
```

```
wr_pnt <= std_logic_vector(unsigned(wr_pnt) + 1);</pre>
                 end if;
83
             end if;
84
        end process write_process;
85
86
        read_process: process (clk_rd)
87
        begin
            if( rising_edge( clk_rd ) ) then
89
                 if( rst = '1' ) then
90
                     rd_pnt <= (others => '0');
91
                     fifo_out <= (others => '0');
92
                 elsif( rd = '1' and empty = '0' ) then
93
                     fifo_out <= fifo_array(to_integer(unsigned(rd_pnt(Log2_elements-1</pre>
94

    downto 0)));

                     rd_pnt <= std_logic_vector(unsigned(rd_pnt) + 1);</pre>
95
                 end if;
96
            end if;
        end process read_process;
98
99
   end rtl;
```

CÓDIGO D.2: fifo.vhd

```
-- RTL of Mult_wfifos
   library ieee;
   use ieee.std_logic_1164.all;
   use ieee.numeric_std.all;
   entity mult_wfifos is
    generic (
            -- Number of bits that the input/output data has
            N_bits : in natural;
10
            -- Log2 of number of elements that the FIFOs have; Both the same size; Number
            \rightarrow of FIFO elements has to be a power of two
            Log2_elements : in natural
12
            );
13
    port (
            -- Mult_wfifos clocks and reset signals
15
            clk_wr : in std_logic;
16
            clk_mult : in std_logic;
17
            clk_rd : in std_logic;
18
            rst : in std_logic;
19
            -- Mult_wfifos input/output data
            din : in std_logic_vector (N_bits-1 downto 0);
21
            dout : out std_logic_vector (N_bits-1 downto 0);
22
            -- Mult_wfifos write and read signals;
23
            wr : in std_logic;
24
            rd : in std_logic;
25
            -- Mult_wfifos status signals
            full : out std_logic;
27
            empty : out std_logic
28
```

```
end mult_wfifos;
30
31
    architecture rtl of mult_wfifos is
32
33
    -- Declaration of signals
34
35
    signal in_pre_mult : std_logic_vector(N_bits-1 downto 0) := (others => '0');
    signal in_post_mult : std_logic_vector(N_bits-1 downto 0) := (others => '0');
    signal rd_inter : std_logic := '0';
37
    signal wr_inter : std_logic := '0';
    signal empty_inter : std_logic := '0';
    signal full_inter : std_logic := '0';
41
    type t_states is (CHECK,READ,MULTI,WRITE);
    signal state : t_states := CHECK;
    signal next_state : t_states;
44
    begin
47
    -- Fifo IN instantiation
49
50
    fifo_IN : entity work.fifo
51
                     generic map (N_bits => N_bits,
52
                                  Log2_elements => Log2_elements)
53
                     port map (clk_wr => clk_wr,
54
                               clk_rd => clk_mult,
55
                               rst => rst,
56
                               fifo_in => din,
                               fifo_out => in_pre_mult,
                               wr => wr,
59
                               rd => rd_inter,
60
                               full_o => full,
                               empty_o => empty_inter);
62
63
64
    -- mult instantiation
65
    mult_0 : entity work.mult
66
                     generic map (N_bits => N_bits)
67
68
                     port map (clk => clk_mult,
                               mult_in => in_pre_mult,
69
                               mult_out => in_post_mult);
70
71
    -- Fifo OUT instantiation
72
73
74
    fifo_OUT : entity work.fifo
                     generic map (N_bits => N_bits,
75
                                  Log2_elements => Log2_elements)
76
77
                     port map (clk_wr => clk_mult,
                               clk_rd => clk_rd,
78
                               rst => rst,
79
                               fifo_in => in_post_mult,
```

```
fifo_out => dout,
81
                                   wr => wr_inter,
82
                                   rd => rd,
83
                                   full_o => full_inter,
                                   empty_o => empty);
85
86
87
     -- State machine
          -- Combinational
88
89
         Combinational_of_state_machine : process (state, empty_inter, full_inter)
90
         begin
91
              next_state <= state;</pre>
92
              case state is
93
                  when CHECK =>
                       if (empty_inter = '0' and full_inter = '0') then
95
                            next_state <= READ;</pre>
96
                       else
                           next_state <= CHECK;</pre>
98
                       end if;
99
                   when READ =>
100
                       next_state <= MULTI;</pre>
101
                   when MULTI =>
102
                       next_state <= WRITE;</pre>
103
                  when WRITE =>
104
                       next_state <= CHECK;</pre>
105
                   when others =>
106
                       next_state <= CHECK;</pre>
107
              end case;
108
         end process Combinational_of_state_machine;
109
110
          -- Outputs
111
112
         with state select
113
              wr_inter <= '1' when WRITE,</pre>
114
                           '0' when others;
115
116
         with state select
              rd_inter <= '1' when READ,
117
                           '0' when others;
118
119
120
          -- Sequential
121
         state_machine_state_reg : process ( clk_mult )
122
         begin
123
              if( rising_edge(clk_mult) ) then
124
                   if( rst = '1' ) then
125
                       state <= CHECK;</pre>
126
                   else
127
                       state <= next_state;</pre>
128
129
                   end if;
              end if;
130
131
         end process state_machine_state_reg;
132
```

end rtl;

CÓDIGO D.3: Mult_wfifos.vhd

```
-- RTL of mult_axis
1
   library ieee;
3
    use ieee.std_logic_1164.all;
    use ieee.numeric_std.all;
    entity mult_wfifos_axis is
8
    generic (
            -- Number of bits that the input/output data has
            N_bits : in natural;
10
            -- Log2 of number of elements that the FIFOs have; Both the same size; Number
11
            \rightarrow of FIFO elements has to be a power of two
            Log2_elements : in natural
12
13
    port (
14
        -- Clk mult
15
        clk_mult : in std_logic;
16
17
        -- Slave signals
18
        s_axis_clk
                    : in std_logic;
19
        s_axis_rstn : in std_logic;
        s_axis_rdy
                    : out std_logic;
21
        s_axis_data : in std_logic_vector(N_bits-1 downto 0);
22
23
        s_axis_valid : in std_logic;
        -- Master signals
25
        m_axis_clk : in std_logic;
        m_axis_rstn : in std_logic;
27
        m_axis_valid : out std_logic;
28
        m_axis_data : out std_logic_vector(N_bits-1 downto 0);
        m_axis_rdy : in std_logic
30
        );
31
    end mult_wfifos_axis;
32
33
    architecture rtl of mult_wfifos_axis is
34
35
    signal reset, write, read, valid, empty, full : std_logic;
37
    begin
38
    -- Mult\_wfifos instantation
40
41
42
    mult_wfifos_0 : entity work.mult_wfifos
                    generic map (N_bits => N_bits,
43
                                  Log2_elements => Log2_elements)
44
                    port map (clk_wr => s_axis_clk,
45
                               clk_mult => clk_mult,
46
                               clk_rd => m_axis_clk,
47
```

```
rst => reset,
                                 din => s_axis_data,
49
                                 dout => m_axis_data,
50
                                 wr => write,
51
                                 rd => read,
52
                                 full => full,
53
                                 empty => empty);
55
   -- Reset (NEORV32 rst is low-active)
56
57
   reset <= (s_axis_rstn nand m_axis_rstn);</pre>
58
59
    -- Write and read signals
60
61
   write <= s_axis_valid and not(full);</pre>
62
63
   read <= not(empty) and (valid nand not(m_axis_rdy));</pre>
64
65
    -- Make valid signal
66
67
   make_valid : process(m_axis_clk) begin
68
        if rising_edge(m_axis_clk) then
69
             if (((not m_axis_rstn) or ((valid and empty) and m_axis_rdy)) = '1') then
70
                 valid <= '0';</pre>
71
             elsif (read = '1') then
72
                 valid <= '1';</pre>
73
             end if;
74
        end if;
75
        end process make_valid;
76
77
    -- Assing axi signals
78
79
   s_axis_rdy <= not(full);</pre>
  m_axis_valid <= valid;</pre>
81
82
    end rtl;
```

CÓDIGO D.4: mult_wfifos_axis.vhd

```
-- RTL of mult_wfifos_wishbone
1
2
3 library ieee;
  use ieee.std_logic_1164.all;
  use ieee.numeric_std.all;
  entity mult_wfifos_wishbone is
   generic (
          -- Number of bits that the input/output data has
          N_bits : in natural;
10
          -- Log2 of number of elements that the FIFOs have; Both the same size; Number
11
          Log2_elements : in natural
12
```

```
);
13
    port (
14
15
        rst_i : in std_logic;
        clk_i : in std_logic;
16
        adr_i : in std_logic_vector(31 downto 0);
17
        dat_i : in std_logic_vector(31 downto 0);
18
        dat_o : out std_logic_vector(31 downto 0);
        we_i : in std_logic;
20
        sel_i : in std_logic_vector(3 downto 0);
21
        stb_i : in std_logic;
22
        ack_o : out std_logic;
23
        cyc_i : in std_logic;
24
        err_o : out std_logic;
25
        stall_o : out std_logic
        );
27
    end mult_wfifos_wishbone;
28
    architecture rtl of mult_wfifos_wishbone is
30
31
    signal reset, write, read, empty, full : std_logic;
    signal ack : std_logic;
33
    signal stall : std_logic;
34
    signal input : std_logic_vector(31 downto 0);
    signal output : std_logic_vector(31 downto 0);
    signal transfer_in : std_logic;
37
    signal transfer_out : std_logic;
38
    signal output_window : std_logic := '0';
40
41
    begin
42
    -- Mult_wfifos instantation
43
44
    mult_wfifos_0 : entity work.mult_wfifos
                     generic map (N_bits => N_bits,
                                   Log2_elements => Log2_elements)
47
                     port map (clk_wr => clk_i,
                                clk_mult => clk_i,
49
                                clk_rd => clk_i,
50
                                rst => reset,
51
52
                                din => input,
                                dout => output,
53
                                wr => write,
                                rd => read,
55
                                full => full,
56
                                empty => empty);
57
58
    -- Reset (NEORV32 rst is low-active)
59
60
    reset <= not rst_i;</pre>
61
62
    -- Make error signal
63
```

```
err_o <= '0'; --tie to zero if not explicitly used
65
66
67
    -- Make stall signal
68
    with we_i select
69
          stall <= full when '1',
70
71
                    empty when others;
72
73
    stall_o <= stall;
74
    -- Make transfer in/out signals
75
76
    transfer_in <= (stb_i and cyc_i and we_i and not(stall)) when adr_i = x"90000000"
     \rightarrow else -- The address is 0x90000000; See main.c in sw/EMEM
                      '0';
78
79
    transfer_out <= (stb_i and cyc_i and not(we_i) and not(stall)) when adr_i =</pre>
     \rightarrow x"90000000" else
81
82
    -- Manage input/output and write/read signals
83
84
    with transfer_in select
85
          input <= dat_i when '1',</pre>
                    (others => '0') when others;
87
88
    with transfer_in select
          write <= '1' when '1',</pre>
90
                   '0' when others;
91
    with transfer_out select
93
          read <= '1' when '1',
94
                    '0' when others;
95
96
    with output_window select
97
98
          dat_o <= output when '1',</pre>
                    (others => '0') when others;
99
100
    -- Manage output_window
101
102
    process (clk_i) begin
103
         if rising_edge(clk_i) then
104
           if reset = '1' then
105
             output_window <= '0';</pre>
106
           elsif transfer_out = '1' then
107
108
             output_window <= '1';</pre>
           else
109
             output_window <= '0';</pre>
110
111
           end if;
         end if;
112
113
    end process;
114
```

```
-- Manage ack signal
115
116
    process (clk_i) begin
117
         if rising_edge(clk_i) then
118
            if reset = '1' then
119
              ack <= '0';
120
121
            else
              if transfer_in or transfer_out then
122
                ack <= '1':
123
              else
124
                ack <= '0';
125
              end if;
126
            end if;
127
128
         end if;
       end process;
129
130
     ack_o <= ack;
131
132
     end rtl;
133
```

CÓDIGO D.5: mult_wfifos_wishbone.vhd

```
-- Authors:
         Unai Martinez-Corral & Unai Sainz-Estebanez
           <unai.martinezcorral@ehu.eus>
           <usainz003@ikasle.ehu.eus>
5
    -- Licensed under the Apache License, Version 2.0 (the "License");
    -- you may not use this file except in compliance with the License.
    -- You may obtain a copy of the License at
           http://www.apache.org/licenses/LICENSE-2.0
    _ _
10
11
   -- Unless required by applicable law or agreed to in writing, software
   -- distributed under the License is distributed on an "AS IS" BASIS,
13
    -- WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.
    -- See the License for the specific language governing permissions and
    -- limitations under the License.
17
    -- SPDX-License-Identifier: Apache-2.0
18
19
   library ieee;
20
    context ieee.ieee_std_context;
21
    entity multp_op is
23
      generic (
24
25
        g_data_width : natural
      );
26
      port (
27
        DIN : in std_logic_vector (g_data_width-1 downto 0);
        DOUT : out std_logic_vector(g_data_width-1 downto 0)
29
      );
30
```

```
end multp_op;
31
32
33
   architecture arch of multp_op is
    begin
34
35
      DOUT <= std_logic_vector(</pre>
36
        signed(DIN(g_data_width-1 downto g_data_width/2))
38
        signed(DIN((g_data_width/2)-1 downto 0))
39
      );
40
41
    end arch;
42
43
44
   library ieee;
45
    context ieee.ieee_std_context;
46
47
   entity multp is
48
      generic (
49
        g_data_width : natural
      );
51
      port (
52
        CLK : in std_logic;
        RST : in std_logic;
        IN_VALID : in std_logic;
55
        IN_READY : out std_logic;
56
        DIN : in std_logic_vector (g_data_width-1 downto 0);
57
        OUT_VALID : out std_logic;
58
        OUT_READY : in std_logic;
59
        DOUT : out std_logic_vector(g_data_width-1 downto 0)
61
      );
   end multp;
62
   architecture registered of multp is
64
65
66
      signal ready: std_logic;
      signal valid : std_logic;
67
      signal transfer_in : std_logic;
68
      signal transfer_out : std_logic;
70
      signal result : std_logic_vector(g_data_width-1 downto 0);
71
   begin
72
73
      transfer_in <= IN_VALID and ready;</pre>
74
      transfer_out <= valid and OUT_READY;</pre>
75
76
      ready <= not rst and ((not valid) or transfer_out);</pre>
77
      IN_READY <= ready;</pre>
78
      OUT_VALID <= valid;
79
80
      i_multp_op : entity work.multp_op
81
        generic map (
```

```
g_data_width => g_data_width
83
84
85
         port map (
           DIN => DIN,
86
           DOUT => result
87
         );
88
       process (CLK) begin
90
         if rising_edge(CLK) then
91
            if RST then
92
              DOUT <= (others=>'0');
93
           elsif transfer_in then
              DOUT <= result;</pre>
95
            end if;
         end if;
       end process;
98
       process (CLK) begin
100
         if rising_edge(CLK) then
101
            if RST then
102
              valid <= '0';</pre>
103
            else
104
              if transfer_in then
105
                valid <= '1';</pre>
              elsif transfer_out then
107
                valid <= '0';</pre>
108
              end if;
            end if;
110
         end if;
111
       end process;
112
113
     end registered;
114
     architecture combinatorial of multp is
116
117
118
     begin
119
       IN_READY <= OUT_READY;</pre>
120
       OUT_VALID <= IN_VALID;
121
122
       i_multp_op : entity work.multp_op
123
         generic map (
124
            g_data_width => g_data_width
125
126
         port map (
127
           DIN => DIN,
128
           DOUT => DOUT
129
         );
130
131
     end combinatorial;
132
```

```
-- Authors:
         Unai Martinez-Corral & Unai Sainz-Estebanez
           <unai.martinezcorral@ehu.eus>
           <usainz003@ikasle.ehu.eus>
   -- Licensed under the Apache License, Version 2.0 (the "License");
   -- you may not use this file except in compliance with the License.
   -- You may obtain a copy of the License at
          http://www.apache.org/licenses/LICENSE-2.0
10
11
   -- Unless required by applicable law or agreed to in writing, software
   -- distributed under the License is distributed on an "AS IS" BASIS,
   -- WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.
    -- See the License for the specific language governing permissions and
16
   -- limitations under the License.
17
18
   -- SPDX-License-Identifier: Apache-2.0
19
  library ieee;
20
21
   context ieee.ieee_std_context;
22
   entity multp_wfifos is
23
      generic (
24
        g_data_width : natural := 32;
25
        g_fifo_depth : natural := 0 -- ceiling of the log base 2 of the desired FIF0
        \hookrightarrow length
27
     );
     port (
28
        CLK_IN
                 : in std_logic;
29
         CLK_MULT : in std_logic;
        CLK_OUT : in std_logic;
31
         RST
                  : in std_logic;
32
         DIN
                  : in std_logic_vector (g_data_width-1 downto 0);
         DOUT
                  : out std_logic_vector (g_data_width-1 downto 0);
34
         WRITE
                  : in std_logic;
35
         READ
                  : in std_logic;
36
         FULL
                  : out std_logic;
37
         EMPTY
                  : out std_logic
38
   );
39
40
   end multp_wfifos;
41
   architecture rtl of multp_wfifos is
42
43
      signal data_in
                       : std_logic_vector(g_data_width-1 downto 0);
44
      signal data_out : std_logic_vector(g_data_width-1 downto 0);
45
      signal i_read
                        : std_logic;
      signal i_write
                      : std_logic;
47
48
      signal i_empty
                      : std_logic;
      signal i_full
                        : std_logic;
      signal in_valid
                       : std_logic;
```

```
51
       signal in_ready
                          : std_logic;
       signal out_valid : std_logic;
52
       signal out_ready : std_logic;
53
54
    begin
55
56
       fifo_in : entity work.fifo
         generic map (
58
           N_bits => g_data_width,
59
           Log2_elements => g_fifo_depth)
60
         port map (
61
           clk_wr => CLK_IN,
62
           clk_rd => CLK_MULT,
63
           rst => RST,
           fifo_in => DIN,
65
           fifo_out => data_in,
66
           wr => WRITE,
           rd => i_read,
           full_o => FULL,
69
           empty_o => i_empty
         );
71
72
73
       i_read <= in_ready and not i_empty;</pre>
       process (CLK_MULT) begin
75
         if rising_edge(CLK_MULT) then
76
           if RST then
77
             in_valid <= '0';</pre>
78
           else
              in_valid <= i_read;</pre>
           end if;
81
         end if;
82
       end process;
84
       multp : entity work.multp(combinatorial)
85
         generic map (
           g_data_width => g_data_width
87
88
         port map (
89
           CLK => CLK_MULT,
90
           RST => RST,
91
           IN_VALID => in_valid,
           IN_READY => in_ready,
93
           DIN => data_in,
94
           OUT_VALID => out_valid,
95
           OUT_READY => out_ready,
           DOUT => data_out
97
         );
98
       i_write <= out_valid and out_ready;</pre>
100
       out_ready <= not i_full;</pre>
101
102
```

```
fifo_out : entity work.fifo
103
         generic map (
104
           N_bits => g_data_width,
105
           Log2_elements => g_fifo_depth
106
         )
107
         port map (
108
109
           clk_wr => CLK_MULT,
           clk_rd => CLK_OUT,
110
           rst => RST,
111
           fifo_in => data_out,
112
           fifo_out => DOUT,
113
           wr => i_write,
114
           rd => READ,
115
           full_o => i_full,
           empty_o => EMPTY
117
         );
118
119
120
    end rtl;
```

CÓDIGO D.7: multp_wfifos.vhd

```
-- Authors:
       Unai Martinez-Corral & Unai Sainz-Estebanez
           <unai.martinezcorral@ehu.eus>
           <usainz003@ikasle.ehu.eus>
    -- Licensed under the Apache License, Version 2.0 (the "License");
   -- you may not use this file except in compliance with the License.
   -- You may obtain a copy of the License at
           http://www.apache.org/licenses/LICENSE-2.0
11
   -- Unless required by applicable law or agreed to in writing, software
   -- distributed under the License is distributed on an "AS IS" BASIS,
   -- WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.
   -- See the License for the specific language governing permissions and
   -- limitations under the License.
16
17
   -- SPDX-License-Identifier: Apache-2.0
18
19
20
   library ieee;
   context ieee.ieee_std_context;
21
22
   entity multp_wfifos_axis is
23
      generic (
24
        g_data_width : natural := 32;
25
        g_fifo_depth : natural := 0 -- ceiling of the log base 2 of the desired FIF0
        \hookrightarrow length
     );
27
      port (
28
       CLK_MULT
                     : in std_logic;
29
       s_axis_clk : in std_logic;
30
```

```
s_axis_rstn : in std_logic;
31
        s_axis_rdy : out std_logic;
32
        s_axis_data : in std_logic_vector(g_data_width-1 downto 0);
33
        s_axis_valid : in std_logic;
34
        m_axis_clk : in std_logic;
35
        m_axis_rstn : in std_logic;
36
        m_axis_valid : out std_logic;
        m_axis_data : out std_logic_vector(g_data_width-1 downto 0);
38
        m_axis_rdy : in std_logic
39
      );
    end multp_wfifos_axis;
41
42
    architecture rtl of multp_wfifos_axis is
43
44
    signal read, empty, full, valid : std_logic;
45
46
    begin
47
48
      s_axis_rdy <= not full;</pre>
49
50
      i_multp_wfifos : entity work.multp_wfifos
51
        generic map (
52
          g_data_width => g_data_width,
53
          g_fifo_depth => g_fifo_depth
55
56
        port map (
          CLK_IN => s_axis_clk,
          CLK_MULT => clk_mult,
58
          CLK_OUT => m_axis_clk,
          RST
                    => s_axis_rstn nand m_axis_rstn,
          DIN
                   => s_axis_data,
61
          DOUT
                  => m_axis_data,
62
          WRITE
                   => s_axis_valid and not full,
          READ
                   => read,
64
          FULL
                   => full,
65
          EMPTY
                    => empty
        );
67
68
      read <= (valid nand not m_axis_rdy) and not empty;</pre>
69
70
      process (m_axis_clk) begin
71
        if rising_edge(m_axis_clk) then
72
          if (not m_axis_rstn) or ((valid and empty) and m_axis_rdy) then
73
            valid <= '0';</pre>
74
          elsif read then
75
76
            valid <= '1';</pre>
          end if;
77
        end if;
78
79
      end process;
80
      m_axis_valid <= valid;</pre>
81
```

```
end rtl;
```

CÓDIGO D.8: multp_wfifos_axis.vhd

```
-- RTL of multp_wfifos_wishbone
1
   library ieee;
3
   context ieee.ieee_std_context;
   entity multp_wfifos_wishbone is
   generic (
             -- Number of bits that the input/output data has
            N_bits : in natural;
            -- Log2 of number of elements that the FIFOs have; Both the same size; Number
10
            \rightarrow of FIFO elements has to be a power of two
11
            Log2_elements : in natural
            );
12
13
   port (
        rst_i : in std_logic;
14
        clk_i : in std_logic;
15
16
        adr_i : in std_logic_vector(31 downto 0);
17
        dat_i : in std_logic_vector(31 downto 0);
        dat_o : out std_logic_vector(31 downto 0);
18
        we_i : in std_logic;
19
        sel_i : in std_logic_vector(3 downto 0);
        stb_i : in std_logic;
21
        ack_o : out std_logic;
22
23
        cyc_i : in std_logic;
        err_o : out std_logic;
24
        stall_o : out std_logic
25
        );
26
    end multp_wfifos_wishbone;
27
28
    architecture rtl of multp_wfifos_wishbone is
30
   signal reset, write, read, empty, full : std_logic;
31
  signal ack : std_logic;
32
    signal stall : std_logic;
33
    signal input : std_logic_vector(31 downto 0);
34
   signal output : std_logic_vector(31 downto 0);
35
    signal transfer_in : std_logic;
   signal transfer_out : std_logic;
37
   signal output_window : std_logic := '0';
38
40
   begin
41
42
    -- Multp_wfifos instantation
43
   multp_wfifos_0 : entity work.multp_wfifos
44
                     generic map (g_data_width => N_bits,
45
                                   g_fifo_depth => Log2_elements)
46
                     port map (clk_in => clk_i,
47
```

```
clk_mult => clk_i,
48
                                  clk_out => clk_i,
49
                                  rst => reset,
50
                                  din => input,
51
                                  dout => output,
52
                                  write => write,
53
                                  read => read,
                                  full => full,
55
                                  empty => empty);
56
57
    -- Reset (NEORV32 rst is low-active)
58
59
    reset <= not rst_i;</pre>
60
61
    -- Make error signal
62
63
    err_o <= '0'; --tie to zero if not explicitly used
64
65
    -- Make stall signal
66
67
    with we_i select
68
         stall <= full when '1',
69
                    empty when others;
70
71
    stall_o <= stall;
72
73
    -- Make transfer in/out signals
74
75
    transfer_in <= (stb_i and cyc_i and we_i and not(stall)) when adr_i = x"90000000"</pre>
76
    \leftrightarrow else -- The address is 0x90000000; See main.c in sw/EMEM
                      '0';
77
78
    transfer_out <= (stb_i and cyc_i and not(we_i) and not(stall)) when adr_i =
    \rightarrow x"90000000" else
                      101;
80
81
    -- Manage input/output and write/read signals
82
83
    with transfer_in select
84
          input <= dat_i when '1',</pre>
85
                    (others => '0') when others;
86
87
    with transfer_in select
88
         write <= '1' when '1',
89
                    '0' when others;
90
91
    with transfer_out select
92
         read <= '1' when '1',
93
94
                   '0' when others;
95
    with output_window select
96
         dat_o <= output when '1',</pre>
```

```
(others => '0') when others;
98
99
     -- Manage output_window
100
101
     process (clk_i) begin
102
         if rising_edge(clk_i) then
103
104
           if reset = '1' then
              output_window <= '0';</pre>
105
            elsif transfer_out = '1' then
106
              output_window <= '1';</pre>
107
            else
108
              output_window <= '0';</pre>
109
            end if;
110
         end if;
111
     end process;
112
113
114
     -- Manage ack signal
115
    process (clk_i) begin
116
117
         if rising_edge(clk_i) then
           if reset = '1' then
118
              ack <= '0';
119
            else
120
              if transfer_in or transfer_out then
121
                ack <= '1';
122
              else
123
                ack <= '0';
124
              end if;
125
           end if;
126
         end if;
127
       end process;
128
129
130
     ack_o <= ack;
131
132
    end rtl;
```

CÓDIGO D.9: multp_wfifos_wishbone.vhd

```
-- RTL of multp
1
   library ieee;
   context ieee.ieee_std_context;
   entity multp_wishbone is
    generic (
            -- Number of bits that the input/output data has
            N_bits : in natural
10
   port (
11
12
        rst_i : in std_logic;
        clk_i : in std_logic;
13
        adr_i : in std_logic_vector(31 downto 0);
14
```

```
dat_i : in std_logic_vector(31 downto 0);
15
        dat_o : out std_logic_vector(31 downto 0);
16
17
        we_i : in std_logic;
        sel_i : in std_logic_vector(3 downto 0);
18
        stb_i : in std_logic;
19
        ack_o : out std_logic;
20
21
        cyc_i : in std_logic;
        err_o : out std_logic;
22
        stall_o : out std_logic
23
        );
24
    end multp_wishbone;
25
26
    architecture rtl of multp_wishbone is
27
28
    signal reset : std_logic;
29
    signal ack : std_logic;
30
    signal input : std_logic_vector(31 downto 0);
31
    signal output : std_logic_vector(31 downto 0);
32
    signal transfer_in : std_logic;
33
    signal transfer_out : std_logic;
34
35
    begin
36
37
    -- Multp instantation
38
39
    multp_0 : entity work.multp_op
40
                      generic map (g_data_width => N_bits)
41
                      port map (din => input,
42
                                 dout => output);
43
    -- Reset (NEORV32 rst is low-active)
45
46
    reset <= not rst_i;</pre>
48
    -- Make error signal
49
50
    err_o <= '0'; --tie to zero if not explicitly used
51
52
    -- Make stall signal
53
54
   stall_o <= '0';
55
56
    -- Make transfer in/out signals
57
58
    transfer_in <= (stb_i and cyc_i and we_i) when adr_i = x"90000000" else -- The
59
    \rightarrow address is 0x90000000; See main.c in sw/EMEM
                     '0';
60
61
    transfer_out <= (stb_i and cyc_i and not(we_i)) when adr_i = x"90000000" else
62
                     '0';
63
64
    -- Manage inputs/outputs
```

```
66
    process (clk_i) begin
67
         if rising_edge(clk_i) then
68
           if reset = '1' then
69
             input <= (others=>'0');
70
             dat_o <= (others=>'0');
71
           elsif transfer_in then
             input <= dat_i;</pre>
73
             dat_o <= (others=>'0');
74
           elsif transfer_out then
75
             dat_o <= output;</pre>
76
           else
77
             dat_o <= (others=>'0');
78
           end if;
79
         end if;
80
    end process;
81
82
     -- Make ack signal
83
84
    process (clk_i) begin
         if rising\_edge(clk\_i) then
86
           if reset = '1' then
87
             ack <= '0';
           else
             if transfer_in or transfer_out then
90
               ack <= '1';
91
92
             else
               ack <= '0';
93
             end if;
94
           end if;
         end if;
96
97
       end process;
99
    ack_o <= ack;
100
101
    end rtl;
```

CÓDIGO D.10: multp_wishbone.vhd

```
#include <neorv32.h>
#include <string.h>

#define BAUD_RATE 19200

// This defines is used to bypass the intermediate print functions between axi
functions (for latency and throughput measurements)

// Comment these defines to perform a normal execution
// Uncomment latency to perform latency measurements
// Uncomment throughput to perform throughput measurements
//#define latency
//#define throughput
```

```
int main() {
13
14
      // Capture all exceptions and give debug info via UARTO
15
     neorv32_rte_setup();
16
17
      // Setup UART at default baud rate, no interrupts
18
      neorv32_uart0_setup(BAUD_RATE, 0);
20
      // Check if UARTO unit is implemented at all
21
      if (neorv32_uart0_available() == 0) {
        return -1; // abort if not implemented
23
     }
24
25
      // check if the CPU base counters are implemented
      if ((neorv32_cpu_csr_read(CSR_MXISA) & (1 << CSR_MXISA_ZICNTR)) == 0) {</pre>
27
        neorv32_uart0_printf("ERROR! Base counters ('Zicntr' ISA extensions) not
28

    implemented!\n");

       return -1;
29
30
31
      // check if SLINK is implemented at all
32
      if (neorv32_slink_available() == 0) {
33
       neorv32_uart0_printf("ERROR! SLINK module not implemented.");
35
        return -1;
     }
36
37
      // setup SLINK module
     neorv32_slink_setup(0, 0);
39
40
      // Declaration of variables
      //0000000000000001 x 0000000000000001
42
     static uint32_t fir = 0x00010001;
43
      static uint32_t sec = 0x00020002;
45
      //0000000000000100 x 000000000000100
      static uint32_t thi = 0x00040004;
      //0000000000001000 x 000000000001000
48
     static uint32_t fou = 0x00080008;
49
50
51
    #ifdef latency
     // Intro
52
     neorv32_uart0_printf("\n A-lat \n\n");
53
      // Write 4 inputs to mult and read the outputs from mult one by one
54
        neorv32_cpu_csr_write(CSR_MCYCLE, 0);
55
        neorv32_slink_put(fir);
56
57
        neorv32_slink_get();
        neorv32_cpu_csr_read(CSR_MCYCLE);
58
59
        neorv32_cpu_csr_write(CSR_MCYCLE, 0);
        neorv32_slink_put(sec);
61
        neorv32_slink_get();
62
        neorv32_cpu_csr_read(CSR_MCYCLE);
```

```
64
         neorv32_cpu_csr_write(CSR_MCYCLE, 0);
65
         neorv32_slink_put(thi);
66
         neorv32_slink_get();
         neorv32_cpu_csr_read(CSR_MCYCLE);
68
70
         neorv32_cpu_csr_write(CSR_MCYCLE, 0);
         neorv32_slink_put(fou);
71
         neorv32_slink_get();
72
         neorv32_cpu_csr_read(CSR_MCYCLE);
73
74
      // End
75
      neorv32_uart0_printf("\nEND-lat\n");
76
77
       #elif defined throughput
       // Intro
78
      neorv32\_uart0\_printf("\n A-thr \n\n");
79
       // Write 4 inputs to mult
81
         neorv32_slink_put(fir);
82
         neorv32_slink_put(sec);
85
         neorv32_slink_put(thi);
86
         neorv32_slink_put(fou);
88
89
       // Read outputs from mult
91
         neorv32_slink_get();
92
         neorv32_cpu_csr_write(CSR_MCYCLE, 0);
94
         neorv32_slink_get();
95
         neorv32_cpu_csr_read(CSR_MCYCLE);
97
         neorv32_cpu_csr_write(CSR_MCYCLE, 0);
98
         neorv32_slink_get();
         neorv32_cpu_csr_read(CSR_MCYCLE);
100
101
         neorv32_cpu_csr_write(CSR_MCYCLE, 0);
102
103
         neorv32_slink_get();
         neorv32_cpu_csr_read(CSR_MCYCLE);
104
105
       // End
106
      neorv32_uart0_printf("\nEND-thr\n");
107
108
109
      int i, slink_rc;;
       // show SLINK FIFO configuration
110
      int rx_depth = neorv32_slink_get_rx_fifo_depth();
111
      int tx_depth = neorv32_slink_get_tx_fifo_depth();
112
113
      neorv32_uart0_printf("\n<<< MULT(P) via slink (AXI-Stream) demo program >>>\n\n");
114
115
      neorv32_uart0_printf("RX FIFO depth: %u\n"
```

```
"TX FIFO depth: %u\n\n",
116
                            rx_depth, tx_depth);
117
      118
      // Write 4 inputs to mult
119
        for (i=0; i<4; i++) {
120
        if(i==0){
121
                 neorv32_uart0_printf("[%i] Sending 0x%x... ", i, fir);
                 slink_rc = neorv32_slink_tx_status();
123
                     if (slink_rc == SLINK_FIFO_FULL) {
124
                             neorv32_uart0_printf("FAILED! TX FIFO full!\n");
125
                             break;
126
                     }
127
                     else {
128
                             neorv32_slink_put(fir);
129
                             neorv32_uart0_printf("ok\n");
130
                          }
131
                }
132
        if(i==1){
133
                neorv32_uart0_printf("[%i] Sending 0x%x... ", i, sec);
134
                 slink_rc = neorv32_slink_tx_status();
135
                     if (slink_rc == SLINK_FIFO_FULL) {
                             neorv32_uart0_printf("FAILED! TX FIFO full!\n");
137
                             break;
138
                     }
                     else {
140
141
                             neorv32_slink_put(sec);
                             neorv32_uart0_printf("ok\n");
                          }
143
                }
144
        if(i==2){
                neorv32_uart0_printf("[%i] Sending 0x%x... ", i, thi);
146
                 slink_rc = neorv32_slink_tx_status();
147
                     if (slink_rc == SLINK_FIFO_FULL) {
                             neorv32_uart0_printf("FAILED! TX FIFO full!\n");
149
                             break;
150
151
                     }
                     else {
152
                             neorv32_slink_put(thi);
153
                             neorv32_uart0_printf("ok\n");
154
                          }
155
                }
156
        if(i==3){
157
                neorv32_uart0_printf("[%i] Sending 0x%x... ", i, fou);
158
                 slink_rc = neorv32_slink_tx_status();
159
                     if (slink_rc == SLINK_FIFO_FULL) {
160
161
                             neorv32_uart0_printf("FAILED! TX FIFO full!\n");
                             break;
162
                     }
163
                     else {
164
                             neorv32_slink_put(fou);
165
                             neorv32_uart0_printf("ok\n");
166
                          }
167
```

```
}
168
         }
169
       neorv32_uart0_printf("\n------ Read data from MULT(P) -----\n");
170
       // Read outputs from mult
171
         for (i=0; i<4; i++) {
172
                 neorv32_uart0_printf("[%i] Reading RX data... ", i);
173
174
                 slink_rc = neorv32_slink_rx_status();
                      if (slink_rc == SLINK_FIFO_EMPTY) {
175
                          neorv32_uart0_printf("FAILED! RX FIFO empty!\n");
176
177
                      }
178
                      else {
179
                          neorv32_uart0_printf("0x%x\n", neorv32_slink_get());
180
                      }
181
         }
182
       // End
183
       neorv32_uart0_printf("\nProgram execution completed.\n");
184
       #endif
185
186
       return 0;
187
    }
188
```

CÓDIGO D.11: SLINK main.c

```
#include <neorv32.h>
    #include <string.h>
    #define BAUD_RATE 19200
   // This defines is used to bypass the intermediate print functions between wishbone
    \rightarrow functions (for latency and throughput measurements)
   // Comment these defines to perform a normal execution
    // Uncomment latency to perform latency measurements
   // Uncomment throughput to perform throughput measurements
   //#define latency
   //#define throughput
11
12
    int main() {
13
14
      // Capture all exceptions and give debug info via UARTO
15
      neorv32_rte_setup();
17
      // Setup UART at default baud rate, no interrupts
18
      neorv32_uart0_setup(BAUD_RATE, 0);
19
20
      // Check if UARTO unit is implemented at all
21
      if (neorv32_uart0_available() == 0) {
22
        return -1; // abort if not implemented
23
      }
24
      // check if the CPU base counters are implemented
26
      if ((neorv32_cpu_csr_read(CSR_MXISA) & (1 << CSR_MXISA_ZICNTR)) == 0) {</pre>
27
```

```
neorv32_uart0_printf("ERROR! Base counters ('Zicntr' ISA extensions) not

    implemented!\n");

        return -1;
29
      }
30
31
      // Declaration of variables
32
      // address 0x90000000
      static uint32_t add = 0x900000000;
34
      //00000000000000001 x 00000000000000001
35
      static uint32_t fir = 0x00010001;
36
      //0000000000000010 x 0000000000000010
37
      static uint32_t sec = 0x00020002;
      //0000000000000100 x 000000000000100
39
      static uint32_t thi = 0x00040004;
      //0000000000001000 x 000000000001000
      static uint32_t fou = 0x00080008;
42
      #ifdef latency
44
      // Intro
45
      neorv32_uart0_printf("\n W-lat \n\n");
      // Write 4 inputs to mult and read the outputs from mult one by one
        neorv32_cpu_csr_write(CSR_MCYCLE, 0);
48
        neorv32_cpu_store_unsigned_word(add, fir);
        neorv32_cpu_load_unsigned_word(add);
        neorv32_cpu_csr_read(CSR_MCYCLE);
51
52
        neorv32_cpu_csr_write(CSR_MCYCLE, 0);
        neorv32_cpu_store_unsigned_word(add, sec);
54
        neorv32_cpu_load_unsigned_word(add);
55
        neorv32_cpu_csr_read(CSR_MCYCLE);
57
        neorv32_cpu_csr_write(CSR_MCYCLE, 0);
58
        neorv32_cpu_store_unsigned_word(add, thi);
        neorv32_cpu_load_unsigned_word(add);
60
        neorv32_cpu_csr_read(CSR_MCYCLE);
61
        neorv32_cpu_csr_write(CSR_MCYCLE, 0);
63
        neorv32_cpu_store_unsigned_word(add, fou);
64
        neorv32_cpu_load_unsigned_word(add);
65
        neorv32_cpu_csr_read(CSR_MCYCLE);
      neorv32_uart0_printf("\nEND-lat\n");
      #elif defined throughput
70
71
72
      neorv32_uart0_printf("\n W-thr \n\n");
      // Write 4 inputs to mult
73
74
        neorv32_cpu_store_unsigned_word(add, fir);
75
        neorv32_cpu_store_unsigned_word(add, sec);
77
```

```
neorv32_cpu_store_unsigned_word(add, thi);
79
80
        neorv32_cpu_store_unsigned_word(add, fou);
81
82
      // Read outputs from mult
83
84
        neorv32_cpu_load_unsigned_word(add);
        neorv32_cpu_csr_write(CSR_MCYCLE, 0);
86
87
        neorv32_cpu_load_unsigned_word(add);
88
        neorv32_cpu_csr_read(CSR_MCYCLE);
        neorv32_cpu_csr_write(CSR_MCYCLE, 0);
91
        neorv32_cpu_load_unsigned_word(add);
92
        neorv32_cpu_csr_read(CSR_MCYCLE);
93
94
        neorv32_cpu_csr_write(CSR_MCYCLE, 0);
        neorv32_cpu_load_unsigned_word(add);
        neorv32_cpu_csr_read(CSR_MCYCLE);
97
      // End
99
      neorv32_uart0_printf("\nEND-thr\n");
100
      #else
101
      int i;
102
      // Intro
103
      neorv32_uart0_printf("\n<<< MULT(P) via external memory interface (EMEM) demo
104
       \rightarrow program >>>\n\n");
      neorv32_uart0_printf("----- Write data to MULT(P) -----\n");
105
      // Write 4 inputs to mult
106
        for (i=0; i<4; i++) {
107
        if(i==0){
108
                neorv32_cpu_store_unsigned_word(add, fir);
109
                neorv32_uart0_printf("\n[%i] Sending 0x%x to address 0x%x \n",i,fir,add);
110
111
        if(i==1){
112
113
                neorv32_cpu_store_unsigned_word(add, sec);
                neorv32_uart0_printf("\n[%i] Sending 0x%x to address 0x%x \n",i,sec,add);
114
115
        if(i==2){
116
                neorv32_cpu_store_unsigned_word(add, thi);
117
                neorv32\_uart0\_printf("\n[\%i] Sending 0x\%x to address 0x\%x \n",i,thi,add);
118
119
        if(i==3){
120
                neorv32_cpu_store_unsigned_word(add, fou);
121
                neorv32_uart0_printf("\n[%i] Sending 0x%x to address 0x%x \n",i,fou,add);
122
123
                }
124
      neorv32_uart0_printf("\n----- Read data from MULT(P) -----\n");
125
      // Read outputs from mult
126
        for (i=0; i<4; i++) {
127
            neorv32_uart0_printf("\n[%i] The read data is 0x%x
128
```

CÓDIGO D.12: XBUS main.c

```
#include <neorv32.h>
   #include <string.h>
   #define BAUD_RATE 19200
   // This defines is used to bypass the intermediate print functions between cfu
    // Comment these defines to perform a normal execution
   // Uncomment lat_mult to perform latency measurements with mult_wfifos
   // Uncomment lat_multpw to perform latency measurements with multp_wfifos
   // Uncomment lat_multp to perform latency measurements with multp
   //#define lat_mult
11
   //#define lat_multpw
12
   //#define lat_multp
13
   int main() {
15
16
      // Capture all exceptions and give debug info via UARTO
17
     neorv32_rte_setup();
18
19
      // Setup UART at default baud rate, no interrupts
     neorv32_uart0_setup(BAUD_RATE, 0);
21
22
      // Check if UARTO unit is implemented at all
      if (neorv32_uart0_available() == 0) {
24
       return -1; // abort if not implemented
25
     }
26
27
      // check if the CFU is implemented at all (the CFU is wrapped in the core's "Zxcfu"
28
      \hookrightarrow ISA extension)
      if (neorv32_cpu_cfu_available() == 0) {
29
       neorv32_uart0_printf("ERROR! CFU ('Zxcfu' ISA extensions) not implemented!\n");
30
31
       return 1;
     }
33
      // check if the CPU base counters are implemented
34
      if ((neorv32_cpu_csr_read(CSR_MXISA) & (1 << CSR_MXISA_ZICNTR)) == 0) {</pre>
35
       neorv32_uart0_printf("ERROR! Base counters ('Zicntr' ISA extensions) not
36

    implemented!\n");

       return -1;
37
     }
38
39
```

```
// Declaration of variables
      //0000000000000001 x 0000000000000001
41
42
      static uint32_t fir = 0x00010001;
      //00000000000000010 x 00000000000000010
      static uint32_t sec = 0x00020002;
44
      //0000000000000100 x 000000000000100
45
      static uint32_t thi = 0x00040004;
      //0000000000001000 x 000000000001000
47
      static uint32_t fou = 0x00080008;
48
49
50
      #ifdef lat_mult
      // Intro
51
      neorv32_uart0_printf("\n CFU-mw \n\n");
52
     // Perform 4 multiplication through custom instruction (funct3=000)
        neorv32_cpu_csr_write(CSR_MCYCLE, 0);
54
        neorv32_cfu_r3_instr(0b11111111, 0b000, fir, 0);
55
        neorv32_cpu_csr_read(CSR_MCYCLE);
56
57
        neorv32_cpu_csr_write(CSR_MCYCLE, 0);
58
        neorv32_cfu_r3_instr(0b11111111, 0b000, sec, 0);
        neorv32_cpu_csr_read(CSR_MCYCLE);
60
61
        neorv32_cpu_csr_write(CSR_MCYCLE, 0);
62
        neorv32_cfu_r3_instr(0b11111111, 0b000, thi, 0);
        neorv32_cpu_csr_read(CSR_MCYCLE);
64
65
        neorv32_cpu_csr_write(CSR_MCYCLE, 0);
        neorv32_cfu_r3_instr(0b11111111, 0b000, fou, 0);
67
        neorv32_cpu_csr_read(CSR_MCYCLE);
68
      // End
      {\tt neorv32\_uart0\_printf("\nEND-mw\n");}
70
71
      #elif defined lat_multpw
72
      // Intro
      neorv32\_uart0\_printf("\n CFU-mpw \n\n");
73
     // Perform 4 multiplication through custom instruction (funct3=001)
74
        neorv32_cpu_csr_write(CSR_MCYCLE, 0);
        neorv32_cfu_r3_instr(0b11111111, 0b001, fir, 0);
76
        neorv32_cpu_csr_read(CSR_MCYCLE);
77
78
79
        neorv32_cpu_csr_write(CSR_MCYCLE, 0);
        neorv32_cfu_r3_instr(0b11111111, 0b001, sec, 0);
80
        neorv32_cpu_csr_read(CSR_MCYCLE);
81
82
        neorv32_cpu_csr_write(CSR_MCYCLE, 0);
83
        neorv32_cfu_r3_instr(0b11111111, 0b001, thi, 0);
84
        neorv32_cpu_csr_read(CSR_MCYCLE);
85
86
        neorv32_cpu_csr_write(CSR_MCYCLE, 0);
87
        neorv32_cfu_r3_instr(0b11111111, 0b001, fou, 0);
        neorv32_cpu_csr_read(CSR_MCYCLE);
89
      // End
90
      neorv32_uart0_printf("\nEND-mpw\n");
```

```
#elif defined lat_multp
      // Intro
93
      neorv32_uart0_printf("\n CFU-mp \n\n");
94
     // Perform 4 multiplication through custom instruction (funct3=010)
95
        neorv32_cpu_csr_write(CSR_MCYCLE, 0);
        neorv32_cfu_r3_instr(0b11111111, 0b010, fir, 0);
97
        neorv32_cpu_csr_read(CSR_MCYCLE);
99
        neorv32_cpu_csr_write(CSR_MCYCLE, 0);
100
        neorv32_cfu_r3_instr(0b11111111, 0b010, sec, 0);
101
        neorv32_cpu_csr_read(CSR_MCYCLE);
102
103
        neorv32_cpu_csr_write(CSR_MCYCLE, 0);
104
        neorv32_cfu_r3_instr(0b11111111, 0b010, thi, 0);
105
        neorv32_cpu_csr_read(CSR_MCYCLE);
106
107
        neorv32_cpu_csr_write(CSR_MCYCLE, 0);
108
        neorv32_cfu_r3_instr(0b11111111, 0b010, fou, 0);
109
        neorv32_cpu_csr_read(CSR_MCYCLE);
110
111
      neorv32_uart0_printf("\nEND-mp\n");
112
      #else
113
      int i;
114
      // Intro
115
      neorv32_uart0_printf("\n<<< MULT(P) via CFU demo program >>>\n\n");
116
      neorv32_uart0_printf("\n--- CFU R3-Type: Multiplier Instruction ---\n");
117
      neorv32\_uart0\_printf("\n rs1= 0xIN1-IN2, rs2= DC, rd = IN1 x IN2 \n\n");
118
      // Write 4 inputs to mult and read the outputs from mult one by one in mult_wfifos
119
        neorv32_uart0_printf("\n Mult_wfifos: \n\n");
120
        for (i=0; i<4; i++) {
        if(i==0){
122
                 neorv32_uart0_printf("%u: neorv32_cfu_r3_instr( funct7=0b11111111,
123
                 \rightarrow funct3=0b000, [rs1]=0x\%x, [rs2]=0x\%x ) = ", i, fir, 0);
                 neorv32\_uart0\_printf("0x%x\n",neorv32\_cfu\_r3\_instr(0b1111111, 0b000, fir, 0b000))
124
                 \rightarrow 0));
125
                }
        if(i==1){
126
                 neorv32_uart0_printf("%u: neorv32_cfu_r3_instr( funct7=0b11111111,
127
                 \rightarrow funct3=0b000, [rs1]=0x\%x, [rs2]=0x\%x ) = ", i, sec, 0);
                 neorv32_uart0_printf("0x%x\n",neorv32_cfu_r3_instr(0b11111111, 0b000, sec,
128

→ 0));
                }
        if(i==2){
130
                 neorv32_uart0_printf("%u: neorv32_cfu_r3_instr( funct7=0b11111111,
131
                 \rightarrow funct3=0b000, [rs1]=0x\%x, [rs2]=0x\%x ) = ", i, thi, 0);
132
                 \rightarrow 0));
                }
133
        if(i==3){
134
                 neorv32_uart0_printf("%u: neorv32_cfu_r3_instr( funct7=0b11111111,
135
                 \rightarrow funct3=0b000, [rs1]=0x\%x, [rs2]=0x\%x ) = ", i, fou, 0);
```

```
neorv32_uart0_printf("0x%x\n",neorv32_cfu_r3_instr(0b1111111, 0b000, fou,
136
                  \rightarrow 0));
                 }
137
         }
138
       // Write 4 inputs to mult and read the outputs from mult one by one in multp_wfifos
139
         neorv32_uart0_printf("\n Multp_wfifos: \n\n");
140
         for (i=0; i<4; i++) {
141
         if(i==0){
142
                  neorv32_uart0_printf("%u: neorv32_cfu_r3_instr( funct7=0b11111111,
143
                  \rightarrow funct3=0b001, [rs1]=0x%x, [rs2]=0x%x ) = ", i, fir, 0);
                  neorv32_uart0_printf("0x%x\n",neorv32_cfu_r3_instr(0b1111111, 0b001, fir,
144
                  → 0));
                 }
145
         if(i==1){
146
                  neorv32_uart0_printf("%u: neorv32_cfu_r3_instr( funct7=0b11111111,
147
                  \rightarrow funct3=0b001, [rs1]=0x\%x, [rs2]=0x\%x ) = ", i, sec, 0);
                  neorv32_uart0_printf("0x%x\n",neorv32_cfu_r3_instr(0b1111111, 0b001, sec,
148
                  \rightarrow 0));
                 }
149
         if(i==2){
150
                  neorv32_uart0_printf("%u: neorv32_cfu_r3_instr( funct7=0b11111111,
151
                  \rightarrow funct3=0b001, [rs1]=0x\%x, [rs2]=0x\%x ) = ", i, thi, 0);
                  neorv32_uart0_printf("0x%x\n",neorv32_cfu_r3_instr(0b11111111, 0b001, thi,
152
                  \rightarrow 0));
                 }
153
         if(i==3){
154
                  neorv32_uart0_printf("%u: neorv32_cfu_r3_instr( funct7=0b11111111,
                  \rightarrow funct3=0b001, [rs1]=0x%x, [rs2]=0x%x ) = ", i, fou, 0);
                  neorv32_uart0_printf("0x%x\n",neorv32_cfu_r3_instr(0b11111111, 0b001, fou,
156
                  \rightarrow 0));
157
158
       // Write 4 inputs to mult and read the outputs from mult one by one in multp
159
         neorv32_uart0_printf("\n Multp: \n\n");
160
         for (i=0; i<4; i++) {
161
162
         if(i==0){
                  neorv32_uart0_printf("%u: neorv32_cfu_r3_instr( funct7=0b11111111,
163
                  \rightarrow funct3=0b010, [rs1]=0x\%x, [rs2]=0x\%x ) = ", i, fir, 0);
                  neorv32_uart0_printf("0x%x\n",neorv32_cfu_r3_instr(0b11111111, 0b010, fir,
164
                  → 0));
                 }
165
         if(i==1){
166
                  neorv32_uart0_printf("%u: neorv32_cfu_r3_instr( funct7=0b11111111,
167
                  \rightarrow funct3=0b010, [rs1]=0x%x, [rs2]=0x%x ) = ", i, sec, 0);
                  neorv32_uart0_printf("0x%x\n",neorv32_cfu_r3_instr(0b11111111, 0b010, sec,
168
                  \rightarrow 0));
                 }
169
         if(i==2){
170
                  neorv32_uart0_printf("%u: neorv32_cfu_r3_instr( funct7=0b11111111,
171
                  \rightarrow funct3=0b010, [rs1]=0x%x, [rs2]=0x%x ) = ", i, thi, 0);
                  neorv32_uart0_printf("0x%x\n",neorv32_cfu_r3_instr(0b11111111, 0b010, thi,
172
                  \rightarrow 0));
```

```
173
                 }
         if(i==3){
174
                  neorv32_uart0_printf("%u: neorv32_cfu_r3_instr( funct7=0b11111111,
175
                   \rightarrow funct3=0b010, [rs1]=0x%x, [rs2]=0x%x ) = ", i, fou, 0);
                  neorv32_uart0_printf("0x%x\n",neorv32_cfu_r3_instr(0b1111111, 0b010, fou,
176
                   \rightarrow 0));
177
                 }
         }
178
       // End
179
       neorv32_uart0_printf("\nCFU demo program completed.\n");
180
181
       #endif
182
       return 0;
183
184
    }
```

CÓDIGO D.13: CFU main.c

```
#include <neorv32.h>
2
    #define BAUD_RATE 19200
3
   // This defines is used to bypass the intermediate print functions between cfs

→ functions (for latency and throughput measurements)
    // Comment these defines to perform a normal execution
    // Uncomment latency to perform latency measurements
   // Uncomment throughput to perform throughput measurements
    //#define latency
    //#define throughput
11
    int main() {
12
13
      // Capture all exceptions and give debug info via UARTO
14
      neorv32_rte_setup();
15
16
      // Setup UART at default baud rate, no interrupts
17
      neorv32_uart0_setup(BAUD_RATE, 0);
18
19
      // Check if UARTO unit is implemented at all
20
      if (neorv32_uart0_available() == 0) {
21
        return -1; // abort if not implemented
22
      }
23
24
      // check if CFS is implemented at all
25
      if (neorv32_cfs_available() == 0) {
        neorv32_uart0_printf("Error! No CFS synthesized!\n");
27
        return 1;
28
      }
29
30
      // check if the CPU base counters are implemented
31
      if ((neorv32_cpu_csr_read(CSR_MXISA) & (1 << CSR_MXISA_ZICNTR)) == 0) {</pre>
        neorv32_uart0_printf("ERROR! Base counters ('Zicntr' ISA extensions) not
33

    implemented!\n");
```

```
34
        return -1;
35
36
      // Declaration of variables
      //0000000000000001 x 0000000000000001
38
      static uint32_t fir = 0x00010001;
39
      static uint32_t sec = 0x00020002;
41
      //0000000000000100 x 0000000000000100
42
      static uint32_t thi = 0x00040004;
43
      //0000000000001000 x 000000000001000
44
      static uint32_t fou = 0x00080008;
45
46
47
      #ifdef latency
48
      // Intro
49
      neorv32_uart0_printf("\n CFS-lat \n\n");
      // Write 4 inputs to mult and read the outputs from mult one by one
51
        neorv32_cpu_csr_write(CSR_MCYCLE, 0);
52
        NEORV32_CFS->REG[0] = fir; // Write fir to CFS memory-mapped register 0
        NEORV32_CFS->REG[1] = 1; // Write 01 to CFS memory-mapped register 1; Write fir
        \hookrightarrow to mult
        NEORV32_CFS->REG[1] = 2; // write 10 to CFS memory-mapped register 1; Read fir
        \rightarrow from mult
        NEORV32_CFS->REG[1] = 0; // Write 00 to CFS memory-mapped register 1; Clean the
56
        \hookrightarrow control signals
        NEORV32_CFS->REG[0]; // Read mult result from CFS memory-mapped register 0
57
        neorv32_cpu_csr_read(CSR_MCYCLE);
58
59
        neorv32_cpu_csr_write(CSR_MCYCLE, 0);
        NEORV32_CFS->REG[0] = sec; // Write sec to CFS memory-mapped register 0
61
        NEORV32_CFS->REG[1] = 1; // Write 01 to CFS memory-mapped register 1; Write sec
62
        NEORV32_CFS->REG[1] = 2; // write 10 to CFS memory-mapped register 1; Read sec
63
        \hookrightarrow from mult
64
        NEORV32_CFS->REG[1] = 0; // Write 00 to CFS memory-mapped register 1; Clean the
        \hookrightarrow control signals
        NEORV32_CFS->REG[0]; // Read mult result from CFS memory-mapped register 0
65
        neorv32_cpu_csr_read(CSR_MCYCLE);
66
67
        neorv32_cpu_csr_write(CSR_MCYCLE, 0);
68
        NEORV32_CFS->REG[0] = thi; // Write thi to CFS memory-mapped register 0
69
        NEORV32_CFS->REG[1] = 1; // Write 01 to CFS memory-mapped register 1; Write thi
70
        \rightarrow to mult
        NEORV32_CFS->REG[1] = 2; // write 10 to CFS memory-mapped register 1; Read thi
71
        \hookrightarrow from mult
        NEORV32_CFS->REG[1] = 0; // Write 00 to CFS memory-mapped register 1; Clean the
72
        \leftrightarrow control signals
        NEORV32_CFS->REG[0]; // Read mult result from CFS memory-mapped register 0
73
        neorv32_cpu_csr_read(CSR_MCYCLE);
74
75
        neorv32_cpu_csr_write(CSR_MCYCLE, 0);
```

```
NEORV32_CFS->REG[0] = fou; // Write fou to CFS memory-mapped register 0
         NEORV32_CFS->REG[1] = 1; // Write 01 to CFS memory-mapped register 1; Write fou
78
         \hookrightarrow to mult
         NEORV32_CFS->REG[1] = 2; // write 10 to CFS memory-mapped register 1; Read fou
79
         \rightarrow from mult
         NEORV32_CFS->REG[1] = 0; // Write 00 to CFS memory-mapped register 1; Clean the
80
         \leftrightarrow control signals
         {\tt NEORV32\_CFS->REG[0];~//~Read~mult~result~from~CFS~memory-mapped~register~0}
81
         neorv32_cpu_csr_read(CSR_MCYCLE);
82
83
       // End
84
      neorv32_uart0_printf("\nEND-lat\n");
       #elif defined throughput
       // Intro
      neorv32\_uart0\_printf("\n CFS-thr \n\n");
88
       // Write 4 inputs to mult
89
         NEORV32_CFS->REG[0] = fir; // Write fir to CFS memory-mapped register 0
         NEORV32_CFS->REG[1] = 1; // Write 01 to CFS memory-mapped register 1; Write fir
91
         \hookrightarrow to mult
         NEORV32_CFS->REG[1] = 0; // Write 00 to CFS memory-mapped register 1; Clean the
         \hookrightarrow control signals
93
         NEORV32_CFS->REG[0] = sec; // Write sec to CFS memory-mapped register 0
         NEORV32_CFS->REG[1] = 1; // Write 01 to CFS memory-mapped register 1; Write sec
         \rightarrow to mult.
         NEORV32_CFS->REG[1] = 0; // Write 00 to CFS memory-mapped register 1; Clean the
         \hookrightarrow control signals
97
         NEORV32_CFS->REG[0] = thi; // Write thi to CFS memory-mapped register 0
98
         NEORV32_CFS->REG[1] = 1; // Write 01 to CFS memory-mapped register 1; Write thi
         \hookrightarrow to mult
         NEORV32_CFS->REG[1] = 0; // Write 00 to CFS memory-mapped register 1; Clean the
100
         \leftrightarrow control signals
101
         NEORV32_CFS->REG[0] = fou; // Write fou to CFS memory-mapped register 0
102
103
         NEORV32_CFS->REG[1] = 1; // Write 01 to CFS memory-mapped register 1; Write fou
         \hookrightarrow to mult
         NEORV32_CFS->REG[1] = 0; // Write 00 to CFS memory-mapped register 1; Clean the
104
         \hookrightarrow control signals
105
       // Read outputs from mult
106
         NEORV32_CFS->REG[1] = 2; // write 10 to CFS memory-mapped register 1; Read data
107
         \hookrightarrow from mult
         NEORV32_CFS->REG[1] = 0; // Write 00 to CFS memory-mapped register 1; Clean the
108
         \hookrightarrow control signals
109
         NEORV32_CFS->REG[0]; // Read mult result from CFS memory-mapped register 0
         neorv32_cpu_csr_write(CSR_MCYCLE, 0);
110
111
         NEORV32_CFS->REG[1] = 2; // write 10 to CFS memory-mapped register 1; Read data
112
         NEORV32_CFS->REG[1] = 0; // Write 00 to CFS memory-mapped register 1; Clean the
113
         \hookrightarrow control signals
```

```
NEORV32_CFS->REG[0]; // Read mult result from CFS memory-mapped register 0
114
         neorv32_cpu_csr_read(CSR_MCYCLE);
115
116
         neorv32_cpu_csr_write(CSR_MCYCLE, 0);
117
         NEORV32_CFS->REG[1] = 2; // write 10 to CFS memory-mapped register 1; Read data
118
         \hookrightarrow from mult
119
         NEORV32_CFS->REG[1] = 0; // Write 00 to CFS memory-mapped register 1; Clean the
         \hookrightarrow control signals
         NEORV32_CFS->REG[0]; // Read mult result from CFS memory-mapped register 0
120
         neorv32_cpu_csr_read(CSR_MCYCLE);
121
122
         neorv32_cpu_csr_write(CSR_MCYCLE, 0);
123
         NEORV32_CFS->REG[1] = 2; // write 10 to CFS memory-mapped register 1; Read data
124
         \hookrightarrow from mult
         NEORV32_CFS->REG[1] = 0; // Write 00 to CFS memory-mapped register 1; Clean the
125
         \leftrightarrow control signals
         NEORV32_CFS->REG[0]; // Read mult result from CFS memory-mapped register 0
126
         neorv32_cpu_csr_read(CSR_MCYCLE);
127
128
       // End
129
       neorv32_uart0_printf("\nEND-thr\n");
130
       #else
131
       // Intro
132
       int i;
133
       neorv32_uart0_printf("\n<<< MULT(P) via CFS demo program >>>\n\n");
134
135
       neorv32_uart0_printf("CFS memory-mapped registers:\n"
                              " * NEORV32_CFS->REG[0] (r/w): input/output data register.\n"
136
                              " * NEORV32_CFS->REG[1] (w): control signals register. 01
137

→ Write to MULT(P) - 10 Read from MULT(P) - 00 Clean control

    signals\n\n");
       neorv32_uart0_printf("----- Write data to MULT(P) -----\n");
138
       // Write 4 inputs to mult and read the outputs from mult one by one
139
         for (i=0; i<4; i++) {
140
         if(i==0){
141
                  NEORV32_CFS->REG[0] = fir; // Write fir to CFS memory-mapped register 0
142
143
                  NEORV32_CFS->REG[1] = 1; // Write 01 to CFS memory-mapped register 1;
                  \hookrightarrow Write fir to mult
                  NEORV32_CFS->REG[1] = 2; // write 10 to CFS memory-mapped register 1;
144
                  \hookrightarrow Read fir from mult
                  NEORV32_CFS->REG[1] = 0; // Write 00 to CFS memory-mapped register 1;
145
                  \hookrightarrow Clean the control signals
                  neorv32_uart0_printf("%i: IN = 0x\%x, 0UT = 0x\%x\n", i, fir,
146
                  → NEORV32_CFS->REG[0]); // Read mult result from CFS memory-mapped
                  \rightarrow register 0
147
148
         if(i==1){
                  NEORV32_CFS->REG[0] = sec; // Write sec to CFS memory-mapped register 0
149
                  NEORV32_CFS->REG[1] = 1; // Write 01 to CFS memory-mapped register 1;
150
                  \hookrightarrow Write sec to mult
                  {\tt NEORV32\_CFS->REG[1] = 2; // write \ 10 \ to \ \textit{CFS memory-mapped register 1;}}
151
                  \hookrightarrow Read sec from mult
```

```
NEORV32_CFS->REG[1] = 0; // Write 00 to CFS memory-mapped register 1;
152
                  \hookrightarrow Clean the control signals
                 neorv32_uart0_printf("%i: IN = 0x\%x, 0UT = 0x\%x\n", i, sec,
153
                  → NEORV32_CFS->REG[0]); // Read mult result from CFS memory-mapped
                     register 0
                }
154
155
         if(i==2){
                  NEORV32_CFS->REG[0] = thi; // Write thi to CFS memory-mapped register 0
156
                 NEORV32_CFS->REG[1] = 1; // Write 01 to CFS memory-mapped register 1;
157
                  \hookrightarrow Write thi to mult
                 NEORV32_CFS->REG[1] = 2; // write 10 to CFS memory-mapped register 1;
158
                  \hookrightarrow Read thi from mult
                 NEORV32_CFS->REG[1] = 0; // Write 00 to CFS memory-mapped register 1;
159
                  neorv32_uart0_printf("%i: IN = 0x\%x, OUT = 0x\%x\n", i, thi,
160
                  \rightarrow NEORV32_CFS->REG[0]); // Read mult result from CFS memory-mapped
                  \leftrightarrow register 0
                }
161
         if(i==3){
162
                  NEORV32_CFS->REG[0] = fou; // Write fou to CFS memory-mapped register 0
163
                 NEORV32_CFS->REG[1] = 1; // Write 01 to CFS memory-mapped register 1;
                  \hookrightarrow Write fou to mult
                  NEORV32_CFS->REG[1] = 2; // write 10 to CFS memory-mapped register 1;
165
                  \hookrightarrow Read fou from mult
                 NEORV32_CFS->REG[1] = 0; // Write 00 to CFS memory-mapped register 1;
166
                  \hookrightarrow Clean the control signals
                 neorv32_uart0_printf("%i: IN = 0x\%x, 0UT = 0x\%x\n", i, fou,
167
                  \rightarrow NEORV32_CFS->REG[0]); // Read mult result from CFS memory-mapped

→ register 0

                }
168
         }
169
170
      neorv32_uart0_printf("\nCFS demo program completed.\n");
171
       #endif
172
173
174
      return 0;
175
    }
```

CÓDIGO D.14: CFS buffered main.c

```
// Capture all exceptions and give debug info via UARTO
      neorv32_rte_setup();
13
14
      // Setup UART at default baud rate, no interrupts
15
      neorv32_uart0_setup(BAUD_RATE, 0);
16
17
      // Check if UARTO unit is implemented at all
      if (neorv32_uart0_available() == 0) {
19
        return -1; // abort if not implemented
20
      }
21
22
      // check if CFS is implemented at all
23
      if (neorv32_cfs_available() == 0) {
24
       neorv32_uart0_printf("Error! No CFS synthesized!\n");
25
       return 1;
26
27
28
      // check if the CPU base counters are implemented
29
      if ((neorv32_cpu_csr_read(CSR_MXISA) & (1 << CSR_MXISA_ZICNTR)) == 0) {</pre>
30
        neorv32_uart0_printf("ERROR! Base counters ('Zicntr' ISA extensions) not

    implemented!\n");

       return -1;
32
      }
33
34
      // Declaration of variables
35
      //0000000000000001 x 0000000000000001
36
      static uint32_t fir = 0x00010001;
37
      38
      static uint32_t sec = 0x00020002;
39
      //0000000000000100 x 000000000000100
      static uint32_t thi = 0x00040004;
41
      //0000000000001000 x 000000000001000
42
      static uint32_t fou = 0x00080008;
43
44
45
      #ifdef latency
      // Intro
47
     neorv32_uart0_printf("\n CFS-lat \n\n");
48
      // Write 4 inputs to mult and read the outputs from mult one by one
49
50
        neorv32_cpu_csr_write(CSR_MCYCLE, 0);
        NEORV32_CFS->REG[0] = fir; // Write fir to CFS memory-mapped register 0
51
        NEORV32_CFS->REG[0]; // Read mult result from CFS memory-mapped register 0
        neorv32_cpu_csr_read(CSR_MCYCLE);
53
54
        neorv32_cpu_csr_write(CSR_MCYCLE, 0);
55
56
        NEORV32_CFS->REG[0] = sec; // Write sec to CFS memory-mapped register 0
        NEORV32_CFS->REG[0]; // Read mult result from CFS memory-mapped register 0
57
        neorv32_cpu_csr_read(CSR_MCYCLE);
58
59
        neorv32_cpu_csr_write(CSR_MCYCLE, 0);
60
        NEORV32_CFS->REG[0] = thi; // Write thi to CFS memory-mapped register 0
61
        NEORV32_CFS->REG[0]; // Read mult result from CFS memory-mapped register 0
```

```
neorv32_cpu_csr_read(CSR_MCYCLE);
63
64
        neorv32_cpu_csr_write(CSR_MCYCLE, 0);
65
        NEORV32_CFS->REG[0] = fou; // Write fou to CFS memory-mapped register 0
66
        NEORV32_CFS->REG[0]; // Read mult result from CFS memory-mapped register 0
67
        neorv32_cpu_csr_read(CSR_MCYCLE);
68
      // End
70
      neorv32_uart0_printf("\nEND-lat\n");
71
      #else
72
      // Intro
73
      int i;
74
      neorv32_uart0_printf("\n<<< MULT(P) via CFS demo program >>>\n\n");
75
      neorv32_uart0_printf("CFS memory-mapped registers:\n"
                            " * NEORV32_CFS->REG[0] (r/w): input/output data

→ register.\n\n");
      neorv32_uart0_printf("----- Write data to MULT(P) -----\n");
78
      // Write 4 inputs to mult and read the outputs from mult one by one
79
        for (i=0; i<4; i++) {
80
        if(i==0){
81
                NEORV32_CFS->REG[0] = fir; // Write fir to CFS memory-mapped register 0
82
                neorv32_uart0_printf("%i: IN = 0x\%x, 0UT = 0x\%x\n", i, fir,
83
                 → NEORV32_CFS->REG[0]); // Read mult result from CFS memory-mapped
                    register 0
                }
84
        if(i==1){
85
                 NEORV32_CFS->REG[0] = sec; // Write sec to CFS memory-mapped register 0
                neorv32_uart0_printf("%i: IN = 0x\%x, 0UT = 0x\%x\n", i, sec,
87
                 → NEORV32_CFS->REG[0]); // Read mult result from CFS memory-mapped
                    register 0
               }
88
        if(i==2){
89
                NEORV32_CFS->REG[0] = thi; // Write thi to CFS memory-mapped register 0
                neorv32_uart0_printf("%i: IN = 0x\%x, 0UT = 0x\%x\n", i, thi,
91
                 → NEORV32_CFS->REG[0]); // Read mult result from CFS memory-mapped
                    register 0
                }
92
        if(i==3){
93
                 NEORV32_CFS->REG[0] = fou; // Write fou to CFS memory-mapped register 0
94
                neorv32_uart0_printf("%i: IN = 0x\%x, 0UT = 0x\%x\n", i, fou,
95
                 \rightarrow NEORV32_CFS->REG[0]); // Read mult result from CFS memory-mapped
                    register 0
               }
96
        }
97
98
      neorv32_uart0_printf("\nCFS demo program completed.\n");
      #endif
100
101
      return 0;
102
    }
103
```

```
-- NEORV32 CPU - Co-Processor: Custom (RISC-V Instructions) Functions Unit (CFU)
   -- For custom/user-defined RISC-V instructions (R3-type, R4-type and R5-type
   -- formats). See the CPU's documentation for more information. Also take a look at
   -- the "software-counterpart" this default CFU hardware in 'sw/example/demo_cfu'.
   -- The NEORV32 RISC-V Processor - https://github.com/stnolting/neorv32
  -- Copyright (c) NEORV32 contributors.
  -- Copyright (c) 2020 - 2024 Stephan Nolting. All rights reserved.
    -- Licensed under the BSD-3-Clause license, see LICENSE for details.
12 -- SPDX-License-Identifier: BSD-3-Clause
  14
15 library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
18
19 library neorv32;
use neorv32.neorv32_package.all;
21
22 entity neorv32_cpu_cp_cfu is
     port (
23
       -- global control --
24
       clk_i
                : in std_ulogic; -- global clock, rising edge
25
                 : in std_ulogic; -- global reset, low-active, async
       rstn_i
26
                 : in ctrl_bus_t; -- main control bus
       ctrl_i
27
                  : in std_ulogic; -- trigger operation
       start_i
       -- CSR interface --
29
       csr_we_i : in std_ulogic; -- write enable
30
       csr_addr_i : in std_ulogic_vector(1 downto 0); -- address
31
       csr_wdata_i : in std_ulogic_vector(XLEN-1 downto 0); -- write data
32
       csr_rdata_o : out std_ulogic_vector(XLEN-1 downto 0) := (others => '0'); -- read
33
       \hookrightarrow data
       -- data input --
34
       rs1_i : in std_ulogic_vector(XLEN-1 downto 0); -- rf source 1
35
                 : in std_ulogic_vector(XLEN-1 downto 0); -- rf source 2
       rs2_i
36
                 : in std_ulogic_vector(XLEN-1 downto 0); -- rf source 3
       rs3_i
37
```

```
: in std_ulogic_vector(XLEN-1 downto 0); -- rf source 4
       -- result and status --
39
                 : out std_ulogic_vector(XLEN-1 downto 0) := (others => '0'); --
       res o
40
       \hookrightarrow operation result
       valid_o : out std_ulogic := '0' -- data output valid
41
     ):
42
43
   end neorv32_cpu_cp_cfu;
44
   architecture neorv32_cpu_cp_cfu_rtl of neorv32_cpu_cp_cfu is
45
      -- CFU Control
47
      -- -----
48
     type control_t is record
49
       busy : std_ulogic; -- CFU is busy
             : std_ulogic; -- set to '1' when processing is done
51
       result : std_ulogic_vector(XLEN-1 downto 0); -- CFU processing result (for
52

→ write-back to register file)

       rtype : std_ulogic_vector(1 downto 0); -- instruction type, see constants below
53
       funct3 : std_ulogic_vector(2 downto 0); -- "funct3" bit-field from custom
54
       \leftrightarrow instruction word
       funct7 : std_ulogic_vector(6 downto 0); -- "funct7" bit-field from custom
55
       \hookrightarrow instruction word
     end record;
     signal control : control_t;
58
59
     -- instruction format types --
     constant r3type_c : std_ulogic_vector(1 downto 0) := "00"; -- R3-type instructions
      constant r4type_c : std_ulogic_vector(1 downto 0) := "01"; -- R4-type instructions
61
      \hookrightarrow (custom-1 opcode)
     constant r5typeA_c : std_ulogic_vector(1 downto 0) := "10"; -- R5-type instruction
62

→ A (custom-2 opcode)

     constant r5typeB_c : std_ulogic_vector(1 downto 0) := "11"; -- R5-type instruction

→ B (custom-3 opcode)

64
      -- User-Defined Logic ------
      -- -----
67
     constant N_bits : natural := 32; -- 32 bits (16 bits plus 16 bits)
68
     constant Log2_elements : natural := 2; -- Log2 is 2 ergo FIFO has 4 elements
69
70
     signal reset : std_logic;
71
72
     type mult_wfifos_t is record
73
       sreg : std_ulogic_vector(5 downto 0); -- 6 cycles latency = 6 bits in arbitration
74
       \rightarrow shift register + 1 cycle for output = 7 cycles in total
       done : std_logic;
75
76
       input : std_logic_vector(31 downto 0);
77
       output : std_logic_vector(31 downto 0);
78
       output_u : std_ulogic_vector(31 downto 0);
79
       wr : std_logic;
```

```
rd : std_logic;
      end record;
82
      signal mw : mult_wfifos_t;
83
      type multp_wfifos_t is record
85
        sreg : std_ulogic_vector(3 downto 0); -- 4 cycles latency = 4 bits in arbitration
86
        → shift register + 1 cycle for output = 5 cycles in total
        done : std_logic;
87
88
        input : std_logic_vector(31 downto 0);
        output : std_logic_vector(31 downto 0);
90
        output_u : std_ulogic_vector(31 downto 0);
91
        wr : std_logic;
92
        rd : std_logic;
93
      end record;
94
      signal mpw : multp_wfifos_t;
95
      type multp_t is record
97
        sreg : std_logic; -- 1 cycle latency = 1 bit in arbitration shift register + 1
98

→ cycle for output = 2 cycles in total

        done : std_logic;
99
100
        input : std_logic_vector(31 downto 0);
101
        output : std_logic_vector(31 downto 0);
102
        output_u : std_ulogic_vector(31 downto 0);
103
104
      end record;
      signal mp : multp_t;
105
106
    begin
107
108
      109
      -- This controller is required to handle the CFU-CPU interface.
110
      __ **********************
111
112
      -- CFU Controller
113
      __ ______
114
      -- The <control> record acts as proxy logic that ensures correct communication with
115
116
      -- CPU pipeline. However, this control instance adds one additional cycle of
      \hookrightarrow latency.
      -- Advanced users can remove this default control instance to obtain maximum
      \hookrightarrow throughput.
      cfu_control: process(rstn_i, clk_i)
118
119
      begin
120
        if (rstn_i = '0') then
                  <= (others => '0');
         res_o
121
          control.busy <= '0';</pre>
122
        elsif rising_edge(clk_i) then
123
         res_o <= (others => '0'); -- default; all CPU co-processor outputs are
124
          \hookrightarrow logically OR-ed
125
         if (control.busy = '0') then -- CFU is idle
```

```
control.busy <= start_i; -- trigger new CFU operation</pre>
126
           else -- CFU operation in progress
127
             res_o <= control.result; -- output result only if CFU is processing; has to</pre>
128

→ be all-zero otherwise

             if (control.done = '1') or (ctrl_i.cpu_trap = '1') then -- operation done or
129

→ abort if trap (exception)

130
               control.busy <= '0';</pre>
             end if;
131
           end if;
132
         end if;
133
       end process cfu_control;
134
135
       -- CPU feedback --
136
      valid_o <= control.busy and control.done; -- set one cycle before result data
137
138
       -- pack user-defined instruction type/function bits --
139
       control.rtype <= ctrl_i.ir_opcode(6 downto 5);</pre>
140
       control.funct3 <= ctrl_i.ir_funct3;</pre>
141
       control.funct7 <= ctrl_i.ir_funct12(11 downto 5);</pre>
142
143
      reset <= not(rstn_i);</pre>
144
145
       -- Mult_wfifos instantation
146
      mult_wfifos_0 : entity work.mult_wfifos
148
                      generic map (N_bits => N_bits,
149
                                     Log2_elements => Log2_elements)
150
                      port map (clk_wr => clk_i,
151
                                 clk_mult => clk_i,
152
                                 clk_rd => clk_i,
                                 rst => reset,
154
                                 din => mw.input,
155
                                 dout => mw.output,
                                 wr => mw.wr,
157
                                 rd => mw.rd,
158
                                 full => open,
                                 empty => open);
160
161
       -- Multp_wfifos instantation
162
163
      multp_wfifos_0 : entity work.multp_wfifos
164
                       generic map (g_data_width => N_bits,
165
                                      g_fifo_depth => Log2_elements)
166
                       port map (clk_in => clk_i,
167
                                  clk_mult => clk_i,
168
169
                                  clk_out => clk_i,
                                  rst => reset,
170
                                  din => mpw.input,
171
172
                                  dout => mpw.output,
                                  write => mpw.wr,
173
174
                                  read => mpw.rd,
175
                                  full => open,
```

```
empty => open);
176
177
       -- Multp instantation
178
179
       multp_0 : entity work.multp_op
180
                       generic map (g_data_width => N_bits)
181
182
                       port map (din => mp.input,
                                  dout => mp.output);
183
184
       -- Inputs
185
       mw.input <= To_StdLogicVector(rs1_i) when control.funct3 = "000" and start_i = '1'</pre>
186
       \hookrightarrow else
                    (others => '0');
187
       mpw.input <= To_StdLogicVector(rs1_i) when control.funct3 = "001" and start_i = '1'</pre>
188
       \hookrightarrow else
                    (others => '0');
189
       mp.input <= To_StdLogicVector(rs1_i) when mp.done = '1' else</pre>
190
                    (others => '0');
191
192
       -- Outputs
193
       mw.output_u <= To_StdULogicVector(mw.output);</pre>
194
       mpw.output_u <= To_StdULogicVector(mpw.output);</pre>
195
       mp.output_u <= To_StdULogicVector(mp.output);</pre>
196
         -- Iteration control
198
199
         iteration_control: process(rstn_i, clk_i)
         begin
200
           if (rstn_i = '0') then
201
             mw.sreg <= (others => '0');
202
             mpw.sreg <= (others => '0');
             mp.sreg <= '0';</pre>
204
           elsif rising_edge(clk_i) then
205
              -- operation trigger --
              if (control.busy = '0') and -- CFU is idle (ready for next operation)
207
                 (start_i = '1') and -- CFU is actually triggered by a custom instruction
208
                  \hookrightarrow word
                 (control.rtype = r3type_c) and -- this is a R3-type instruction
209
                 (control.funct3 = "000") then -- trigger only for 000 funct3 value
210
                   mw.sreg(0) <= '1';</pre>
211
212
              elsif (control.busy = '0') and -- CFU is idle (ready for next operation)
                    (start_i = '1') and -- CFU is actually triggered by a custom
213
                     \rightarrow instruction word
                    (control.rtype = r3type_c) and -- this is a R3-type instruction
214
                    (control.funct3 = "001") then -- trigger only for 001 funct3 value
215
                   mpw.sreg(0) <= '1';
216
217
              elsif (control.busy = '0') and -- CFU is idle (ready for next operation)
                    (start_i = '1') and -- CFU is actually triggered by a custom
218
                     \rightarrow instruction word
                    (control.rtype = r3type_c) and -- this is a R3-type instruction
219
                    (control.funct3 = "010") then -- trigger only for 010 funct3 value
220
                   mp.sreg <= '1';
221
222
              else
```

```
mw.sreg(0) <= '0';</pre>
223
                   mpw.sreg(0) <= '0';</pre>
224
                   mp.sreg <= '0';
225
226
227
             -- simple shift register for tracking operation --
               mw.sreg(mw.sreg'left downto 1) <= mw.sreg(mw.sreg'left-1 downto 0); --</pre>
228
                \hookrightarrow shift left
               mpw.sreg(mpw.sreg'left downto 1) <= mpw.sreg(mpw.sreg'left-1 downto 0); --</pre>
229
                \hookrightarrow shift left
             end if;
230
           end process iteration_control;
231
232
           -- Processing has reached last stage (= done) when mult_wfifos sreg's MSB is
233
            \hookrightarrow set --
           mw.done <= mw.sreg(mw.sreg'left);</pre>
234
235
           -- Processing has reached last stage (= done) when multp_wfifos sreg's MSB is
236
           \hookrightarrow set --
           mpw.done <= mpw.sreg(mpw.sreg'left);</pre>
237
238
           -- Processing has reached last stage (= done) when multp sreg is equal to 1 --
239
           mp.done <= mp.sreg;</pre>
240
241
           -- Write signal for mult_wfifos when the operation starts
           mw.wr <= start_i when control.funct3 = "000" else</pre>
243
                     101:
244
           -- Write signal for multp_wfifos when the operation starts
245
           mpw.wr <= start_i when control.funct3 = "001" else</pre>
246
247
           -- Read signal for mult_wfifos in the fifth iteration
           mw.rd <= mw.sreg(4);</pre>
249
           -- Read signal for multp_wfifos in the third iteration
250
           mpw.rd <= mpw.sreg(2);</pre>
251
252
     -- Output select
253
254
       __ _______
         out_select: process(control, rs1_i, rs2_i, mw, mpw, mp)
255
         begin
256
257
           case control.rtype is
             when r3type_c => -- R3-type instructions
258
               case control.funct3 is
259
                  when "000" => -- funct3 = "000": mult_wfifos
260
                    control.result <= mw.output_u;</pre>
261
                                   <= mw.done; -- 6 cycles to perform multiplication
                    control.done
262
263
                  when "001" => -- funct3 = "001": multp_wfifos
                    control.result <= mpw.output_u;</pre>
264
                    control.done
                                   <= mpw.done; -- 4 cycles to perform multiplication
265
                  when "010" => -- funct3 = "010": multp
266
                    control.result <= mp.output_u;</pre>
267
                    control.done
                                   <= mp.done; -- 1 cycle to perform multiplication
268
269
                  when others => -- not implemented
```

```
control.result <= (others => '0');
270
                   control.done <= '0'; -- this will cause an illegal instruction</pre>
271
                   \rightarrow exception after timeout
              end case;
272
            when others => -- undefined
273
            __ _____
274
275
              control.result <= (others => '0');
              control.done <= '0';</pre>
276
          end case:
277
        end process out_select;
278
279
   end neorv32_cpu_cp_cfu_rtl;
280
```

CÓDIGO D.16: Archivo neorv32_cpu_cp_cfu.vhd modificado para integrar los multiplicadores.

```
__
   -- NEORV32 SoC - Custom Functions Subsystem (CFS)
  -- Intended for tightly-coupled, application-specific custom co-processors. This
   -- module provides up to 64x 32-bit memory-mapped interface registers, one CPU
   -- interrupt request signal and custom IO conduits for processor-external or chip-
  -- external interface.
  -- The NEORV32 RISC-V Processor - https://github.com/stnolting/neorv32
  -- Copyright (c) NEORV32 contributors.
  -- Copyright (c) 2020 - 2024 Stephan Nolting. All rights reserved.
11
   -- Licensed under the BSD-3-Clause license, see LICENSE for details.
  -- SPDX-License-Identifier: BSD-3-Clause
  __ _______
15
16 library ieee;
use ieee.std_logic_1164.all;
  use ieee.numeric_std.all;
18
19
20 library neorv32;
  use neorv32.neorv32_package.all;
21
22
```

```
entity neorv32_cfs is
      generic (
24
        CFS_CONFIG
                     : std_ulogic_vector(31 downto 0); -- custom CFS configuration
25
        \rightarrow generic
        CFS_IN_SIZE : natural; -- size of CFS input conduit in bits
26
        CFS_OUT_SIZE : natural -- size of CFS output conduit in bits
27
28
      port (
29
        clk_i
                     : in std_ulogic; -- global clock line
30
                     : in std_ulogic; -- global reset line, low-active, use as async
        rstn_i
31
        bus_req_i : in bus_req_t; -- bus request
32
        bus_rsp_o : out bus_rsp_t := rsp_terminate_c; -- bus response
33
        clkgen_en_o : out std_ulogic := '0'; -- enable clock generator
34
                  : in std_ulogic_vector(7 downto 0); -- "clock" inputs
35
                    : out std_ulogic := '0'; -- interrupt request
        irq_o
36
                    : in std_ulogic_vector(CFS_IN_SIZE-1 downto 0); -- custom inputs
        cfs_in_i
37
        cfs_out_o : out std_ulogic_vector(CFS_OUT_SIZE-1 downto 0) := (others => '0')
        \hookrightarrow -- custom outputs
      );
39
    end neorv32_cfs;
41
    architecture neorv32_cfs_rtl of neorv32_cfs is
42
43
      -- MULT(P) interface registers --
      signal cfs_mult_data : std_ulogic_vector(31 downto 0);
45
      signal cfs_mult_control : std_ulogic_vector(31 downto 0);
46
      signal cfs_mult_res : std_ulogic_vector(31 downto 0);
47
48
    begin
49
      clkgen_en_o \leftarrow 0'; -- not used for this minimal example
51
52
      irq_o <= '0'; -- not used for this minimal example</pre>
53
54
      bus_access: process(rstn_i, clk_i)
55
      begin
        if (rstn_i = '0') then
57
          cfs_mult_data <= (others => '0');
58
          cfs_mult_control <= (others => '0');
59
60
          bus_rsp_o.ack <= '0';</pre>
61
          bus_rsp_o.err <= '0';</pre>
          bus_rsp_o.data <= (others => '0');
63
        elsif rising_edge(clk_i) then -- synchronous interface for read and write
64
65
          -- transfer/access acknowledge --
          bus_rsp_o.ack <= bus_req_i.stb;</pre>
66
67
          -- tie to zero if not explicitly used --
          bus_rsp_o.err <= '0';</pre>
69
70
          -- defaults --
```

```
bus_rsp_o.data <= (others => '0'); -- the output HAS TO BE ZERO if there is no
           \hookrightarrow actual (read) access
73
           -- bus access --
           if (bus_req_i.stb = '1') then -- valid access cycle, STB is high for one cycle
75
76
              -- write access --
             if (bus_req_i.rw = '1') then
               if (bus_req_i.addr(7 downto 2) = "000000") then -- address size is fixed!
79
                  cfs_mult_data <= bus_req_i.data; -- write to CFS memory-mapped register</pre>
80
                  \leftrightarrow 0; MULT(P) inputs
               end if;
81
               if (bus_req_i.addr(7 downto 2) = "000001") then
82
                 cfs_mult_control <= bus_req_i.data; -- write to CFS memory-mapped</pre>
                  → register 1; MULT(P) control
               end if;
84
             -- read access --
87
               case bus_req_i.addr(7 downto 2) is -- address size is fixed!
                  when "000000" => bus_rsp_o.data <= cfs_mult_res; -- read from CFS
                  \rightarrow memory-mapped register 0; MULT(P) outputs
                 when others => bus_rsp_o.data <= (others => '0');
               end case;
             end if;
92
93
           end if;
94
         end if;
95
       end process bus_access;
96
     -- cfs_mult_control(1) => Read from MULT(P)
98
     -- cfs_mult_control(0) => Write to MULT(P)
99
100
     -- Concatenate/make output; cfs_out_o => 34 bits (2 bit for control MSB + 32 bit for
101
     \hookrightarrow data)
102
     cfs_out_o <= cfs_mult_control(1) & cfs_mult_control(0) & cfs_mult_data;</pre>
103
     -- cfs_in_i => 32 bits; MULT(P) output (16 bits x 16 bits)
104
105
106
     cfs_mult_res <= cfs_in_i;</pre>
107
    end neorv32_cfs_rtl;
108
```

CÓDIGO D.17: Archivo neorv32_cfs.vhd modificado para gestionar los multiplicadores *buffered*.

```
-- Intended for tightly-coupled, application-specific custom co-processors. This
  -- module provides up to 64x 32-bit memory-mapped interface registers, one CPU
   -- interrupt request signal and custom IO conduits for processor-external or chip-
    -- external interface.
   -- The NEORV32 RISC-V Processor - https://github.com/stnolting/neorv32
   -- Copyright (c) NEORV32 contributors.
  -- Copyright (c) 2020 - 2024 Stephan Nolting. All rights reserved.
   -- Licensed under the BSD-3-Clause license, see LICENSE for details.
   -- SPDX-License-Identifier: BSD-3-Clause
   15
   library ieee;
   use ieee.std_logic_1164.all;
17
   use ieee.numeric_std.all;
18
19
   library neorv32;
20
   use neorv32.neorv32_package.all;
21
   entity neorv32_cfs is
23
     generic (
24
                   : std_ulogic_vector(31 downto 0); -- custom CFS configuration
       CFS_CONFIG
25
       \hookrightarrow generic
       CFS_IN_SIZE : natural; -- size of CFS input conduit in bits
26
       CFS_OUT_SIZE : natural -- size of CFS output conduit in bits
28
     );
     port (
29
      clk_i
                  : in std_ulogic; -- global clock line
30
31
       rstn_i
                  : in std_ulogic; -- global reset line, low-active, use as async
       bus_req_i : in bus_req_t; -- bus request
32
                  : out bus_rsp_t := rsp_terminate_c; -- bus response
33
       bus_rsp_o
       clkgen_en_o : out std_ulogic := '0'; -- enable clock generator
34
       clkgen_i : in std_ulogic_vector(7 downto 0); -- "clock" inputs
35
                  : out std_ulogic := '0'; -- interrupt request
       irq_o
36
37
       cfs_in_i : in std_ulogic_vector(CFS_IN_SIZE-1 downto 0); -- custom inputs
       cfs_out_o : out std_ulogic_vector(CFS_OUT_SIZE-1 downto 0) := (others => '0')
38

→ -- custom outputs

     );
   end neorv32_cfs;
40
41
   architecture neorv32_cfs_rtl of neorv32_cfs is
```

```
-- MULT(P) interface registers --
44
45
      signal cfs_mult_data : std_ulogic_vector(31 downto 0);
      signal cfs_mult_res : std_ulogic_vector(31 downto 0);
46
47
   begin
48
49
      clkgen_en_o <= '0'; -- not used for this minimal example</pre>
50
51
      irq_o <= '0'; -- not used for this minimal example</pre>
52
53
      bus_access: process(rstn_i, clk_i)
54
      begin
55
        if (rstn_i = '0') then
          cfs_mult_data <= (others => '0');
57
58
          bus_rsp_o.ack <= '0';</pre>
          bus_rsp_o.err <= '0';</pre>
60
          bus_rsp_o.data <= (others => '0');
61
        elsif rising_edge(clk_i) then -- synchronous interface for read and write

→ accesses

          -- transfer/access acknowledge --
63
          bus_rsp_o.ack <= bus_req_i.stb;</pre>
          -- tie to zero if not explicitly used --
          bus_rsp_o.err <= '0';</pre>
67
          -- defaults --
69
          bus_rsp_o.data <= (others => '0'); -- the output HAS TO BE ZERO if there is no
70
          \hookrightarrow actual (read) access
71
72
          -- bus access --
          if (bus_req_i.stb = '1') then -- valid access cycle, STB is high for one cycle
73
74
            -- write access --
75
            if (bus_req_i.rw = '1') then
              if (bus_req_i.addr(7 downto 2) = "000000") then -- address size is fixed!
77
                cfs_mult_data <= bus_req_i.data; -- write to CFS memory-mapped register</pre>
78
                 79
              end if;
80
             -- read access --
82
            else
              case bus_req_i.addr(7 downto 2) is -- address size is fixed!
83
                 when "000000" => bus_rsp_o.data <= cfs_mult_res; -- read from CFS
84
                 \rightarrow memory-mapped register 0; MULT(P) outputs
                when others => bus_rsp_o.data <= (others => '0');
85
              end case;
86
            end if;
88
          end if;
89
        end if;
```

```
end process bus_access;
91
92
     -- Make output
93
      cfs_out_o <= cfs_mult_data;</pre>
94
95
     -- cfs_in_i \Rightarrow 32 \ bits; \ MULT(P) \ output \ (16 \ bits \ x \ 16 \ bits)
96
97
98
      cfs_mult_res <= cfs_in_i;</pre>
99
     end neorv32_cfs_rtl;
100
```

CÓDIGO D.18: Archivo neorv32_cfs.vhd modificado para gestionar el multiplicador *unbuffered*.

```
library ieee;
    context ieee.ieee_std_context;
2
    library neorv32;
4
    use neorv32.neorv32_package.all;
5
    library vunit_lib;
    context vunit_lib.vunit_context;
8
    entity tb_complex_mults_cfu is
10
      generic (
11
12
        runner_cfg : string
13
      );
    end entity;
14
15
16
    architecture tb of tb_complex_mults_cfu is
17
    signal clk : std_logic := '0';
18
    signal rst : std_logic := '0';
    signal rstn : std_logic := '0';
20
    signal gpio_a : std_ulogic_vector(7 downto 0);
21
22
    signal uart0_txd : std_logic;
23
   constant baud0_rate_c
                                      : natural := 19200;
24
    constant CLOCK_FREQUENCY
                                      : natural := 100000000;
25
26
    constant uart0_baud_val_c : real := real(CLOCK_FREQUENCY) / real(baud0_rate_c);
27
28
    constant clk_period : time := 10 ns;
29
30
    signal ctrl_bus : ctrl_bus_t;
31
32
    signal funct3 : std_ulogic_vector(2 downto 0);
33
    signal rs1 : std_ulogic_vector(31 downto 0);
34
    signal res_CFU : std_ulogic_vector(31 downto 0);
    signal start_CFU : std_logic;
36
37
    signal csr_we : std_logic;
```

```
signal csr_valid : std_logic;
   signal csr_addr : std_ulogic_vector(11 downto 0);
41
   signal csr_wdata : std_ulogic_vector(31 downto 0);
    signal csr_rdata_o : std_ulogic_vector(31 downto 0);
43
44
45
   -- Logging
46
   constant logger : logger_t := get_logger("tb_complex_mults_cfu");
47
   constant file_handler : log_handler_t := new_log_handler(
48
     output_path(runner_cfg) & "log.csv",
49
     format => csv,
50
     use_color => false
51
52
   );
53
   -- Test items (make sure that they are equal to the items defined in the software)
54
56 constant test_items : natural := 4;
   type test_t is array (0 to test_items-1, 0 to 2) of integer;
57
   constant test_data : test_t := (
     (1, 1, 1),
59
     (2, 2, 4),
60
     (4, 4, 16),
61
     (8, 8, 64)
  );
63
64
   signal start, done: boolean := false;
66
67
   begin
   neorv32_mults_cfu_0 : entity work.neorv32_mults_cfu
69
                                                    generic map(
70
                                                                CLOCK_FREQUENCY =>
71
                                                                \hookrightarrow CLOCK_FREQUENCY,
                                                                MEM_INT_IMEM_SIZE =>
72

→ 16384,

                                                                MEM_INT_DMEM_SIZE => 8192
73
74
                                                    port map (
75
76
                                                                clk_i => clk,
                                                                rstn_i => rstn,
77
                                                                gpio_o => gpio_a,
78
                                                                uart0_txd_o => uart0_txd,
79
                                                                uart0_rxd_i => uart0_txd
80
                                                              );
81
      -- UART Simulation Receiver
         _____
83
     uart0_checker: entity work.uart_rx_simple
84
85
     generic map (
       name => "uart0",
```

```
uart_baud_val_c => uart0_baud_val_c
  87
                       )
  88
                       port map (
  89
                              clk => clk,
  90
                               uart_txd => uart0_txd
  91
                        ):
  92
                       clk <= not clk after clk_period/2;</pre>
  94
                       rstn <= not rst:
  95
                         -- Capture control bus through external names
  97
  98
                       ctrl_bus <= << signal
  99
                         \rightarrow \quad . tb\_complex\_mults\_cfu.neorv32\_mults\_cfu\_0.neorv32\_top\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.
                         100
                        -- To display in vcd file
101
                       funct3 <= ctrl_bus.ir_funct3;</pre>
102
103
                       rs1 <= << signal
104
                         {\scriptstyle \leftarrow} \quad . tb\_complex\_mults\_cfu.neorv32\_mults\_cfu\_0.neorv32\_top\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_i
                         res_CFU <= << signal</pre>
105
                         {\scriptstyle \leftarrow} \quad . \texttt{neorv32\_cpu\_alu\_inst.neorv32\_cpu\_cp\_cfu\_inst\_true.neorv32\_cpu\_cp\_cfu\_inst.res\_o}
                         start_CFU <= << signal</pre>
106
                         -- .tb_complex_mults_cfu.neorv32_mults_cfu_0.neorv32_top_inst.core_complex.neorv32_cpu_inst
                         \rightarrow \quad . \texttt{neorv32\_cpu\_alu\_inst.neorv32\_cpu\_cp\_cfu\_inst\_true.neorv32\_cpu\_cp\_cfu\_inst.start\_i}
                         107
                        -- Capture CSR signals through external names
108
                       csr_we <= << signal
109
                         \  \, \rightarrow \  \, .\, \texttt{neorv32\_cpu\_control\_inst.xcsr\_we\_o} \ : \  \, \underline{\texttt{std\_logic}} \ >\!\!\!>;
                       csr_addr <= << signal
110
                         .neorv32_cpu_control_inst.xcsr_addr_o : std_ulogic_vector(11 downto 0) >>;
                       csr_wdata <= << signal</pre>
111
                         {\scriptstyle \leftarrow} \quad . tb\_complex\_mults\_cfu.neorv32\_mults\_cfu\_0.neorv32\_top\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_inst.core\_complex.neorv32\_cpu\_i
                         .neorv32_cpu_control_inst.xcsr_wdata_o : std_ulogic_vector(31 downto 0) >>;
                       csr_rdata_o <= << signal
112
                         \label{eq:control_inst.csr_rdata_o} $$ .neorv32\_cpu\_control\_inst.csr\_rdata\_o : std\_ulogic\_vector(31 downto 0) >>; 
                       csr_valid <= << signal</pre>
113
                         → .neorv32_cpu_control_inst.csr_reg_valid : std_logic >>;
114
                       main: process
115
116
                       begin
```

```
test_runner_setup(runner, runner_cfg);
117
         while test_suite loop
118
           if run("test") then
119
             set_log_handlers(logger, (display_handler, file_handler));
120
             show_all(logger, file_handler);
121
             show_all(logger, display_handler);
122
123
             rst <= '1';
124
             wait for 15*clk_period;
125
             rst <= '0';
126
             info(logger, "Init test");
127
             wait until rising_edge(clk);
128
             start <= true;</pre>
129
             wait until rising_edge(clk);
130
             start <= false;</pre>
131
             wait until (done and rising_edge(clk));
132
             info(logger, "Test done");
133
           end if;
134
         end loop;
135
         test_runner_cleanup(runner);
136
         wait;
137
       end process;
138
139
140
       mycycle_capture: process
       begin
141
142
         done <= false;</pre>
143
         wait until start and rising_edge(clk);
         for x in 0 to test_items-1 loop
144
           wait until rising_edge(clk) and csr_we = '0' and csr_valid = '1' and csr_addr =
145
            \rightarrow x"B00" and csr_rdata_o /= x"000000000"; -- CSR MYCYCLE ADDR IS 0xB00
           info(logger, "Data " & to_string(x+1) & "/" & to_string(test_items) & " latency
146
           → is " & to_string(to_integer(unsigned(csr_rdata_o))-1) & " cycles"); --
            → Remove one cycle, see gh:stnolting/neorv32/issues/897
           wait until rising_edge(clk);
147
         end loop;
148
149
         wait until rising_edge(clk);
150
         done <= true:</pre>
151
         wait;
152
153
       end process;
154
    end architecture;
```

CÓDIGO D.19: tb_complex_mults_cfu.vhd

```
1 -- Authors:
2 -- Unai Martinez-Corral & Unai Sainz-Estebanez
3 -- <unai.martinezcorral@ehu.eus>
4 -- <usainz003@ikasle.ehu.eus>
5 --
6 -- Licensed under the Apache License, Version 2.0 (the "License");
7 -- you may not use this file except in compliance with the License.
```

```
-- You may obtain a copy of the License at
           http://www.apache.org/licenses/LICENSE-2.0
10
11
   -- Unless required by applicable law or agreed to in writing, software
   -- distributed under the License is distributed on an "AS IS" BASIS,
13
    -- WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.
   -- See the License for the specific language governing permissions and
   -- limitations under the License.
17
   -- SPDX-License-Identifier: Apache-2.0
19
   library ieee;
20
   context ieee.ieee_std_context;
22
   library vunit_lib;
23
    context vunit_lib.vunit_context;
    context vunit_lib.vc_context;
25
26
    entity mult_wfifos_axis_vcs is
      generic (
28
       m_axis : axi_stream_master_t;
29
        s_axis : axi_stream_slave_t;
       N_bits : natural := 32;
31
       Log2_elements : natural := 4;
32
        test_items : natural := 4;
33
        logger : logger_t
34
      );
35
      port (
36
        clk, rstn: in std_logic
38
    end entity;
39
    architecture arch of mult_wfifos_axis_vcs is
41
42
43
      signal m_valid, m_ready, s_valid, s_ready : std_logic;
      signal m_data, s_data : std_logic_vector(data_length(m_axis)-1 downto 0);
44
45
    begin
47
      vunit_axism: entity vunit_lib.axi_stream_master
48
      generic map (
       master => m_axis
50
51
      port map (
52
53
       aclk => clk,
        tvalid => m_valid,
54
        tready => m_ready,
55
       tdata => m_data,
        tlast => open
57
58
      );
```

```
vunit_axiss: entity vunit_lib.axi_stream_slave
      generic map (
61
62
        slave => s_axis
63
      port map (
64
        aclk => clk,
65
        tvalid => s_valid,
        tready => s_ready,
        tdata => s_data,
68
        tlast => open
69
70
      );
71
72
73
      uut: entity work.mult_wfifos_axis
74
      generic map (
75
        N_bits => N_bits,
        Log2_elements => Log2_elements
77
78
79
      port map (
        clk_mult => clk,
80
        s_axis_clk => clk,
81
        s_axis_rstn => rstn,
82
        s_axis_rdy => m_ready,
        s_axis_data => m_data,
84
        s_axis_valid => m_valid,
85
        m_axis_clk => clk,
        m_axis_rstn => rstn,
87
        m_axis_valid => s_valid,
88
        m_axis_data => s_data,
        m_axis_rdy => s_ready
90
91
      );
    -- To extract time information through the INFO function, for latency measurements
93
94
95
      send_trigger: process
      begin
96
97
        for x in 0 to test_items-1 loop
98
          wait until rising_edge(clk) and m_valid = '1' and m_ready = '1';
99
          info(logger, "Data (" & to_string(m_data(31 downto 16)) & "x" &
100
           \rightarrow to_string(m_data(15 downto 0)) & ") " & to_string(x+1) & "/" &

→ to_string(test_items) & " sent!");
        end loop;
101
       end process;
102
103
      received_trigger: process
104
105
      begin
106
        for x in 0 to test_items-1 loop
107
           wait until rising_edge(clk) and s_valid = '1' and s_ready = '1';
108
```

CÓDIGO D.20: mult_wfifos_axis_vcs.vhd

```
-- Authors:
         Unai Martinez-Corral & Unai Sainz-Estebanez
           <unai.martinezcorral@ehu.eus>
           <usainz003@ikasle.ehu.eus>
    -- Licensed under the Apache License, Version 2.0 (the "License");
    -- you may not use this file except in compliance with the License.
   -- You may obtain a copy of the License at
           http://www.apache.org/licenses/LICENSE-2.0
10
11
    -- Unless required by applicable law or agreed to in writing, software
   -- distributed under the License is distributed on an "AS IS" BASIS,
   -- WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.
    -- See the License for the specific language governing permissions and
   -- limitations under the License.
17
    -- SPDX-License-Identifier: Apache-2.0
18
   library ieee;
20
   context ieee.ieee_std_context;
21
   library vunit_lib;
23
   context vunit_lib.vunit_context;
24
    context vunit_lib.vc_context;
26
    entity tb_mult_wfifos_axis_latency is
27
      generic (
28
29
        runner_cfg : string
      );
30
    end entity;
31
32
    architecture tb of tb_mult_wfifos_axis_latency is
33
34
      -- Simulation constants
35
36
      constant clk_period : time
                                     := 10 \text{ ns};
37
      constant data_width : natural := 32;
39
      -- AXI4Stream Verification Components
40
41
      constant master_axi_stream : axi_stream_master_t := new_axi_stream_master(
42
        data_length => data_width,
43
```

```
stall_config => new_stall_config(0.0, 1, 10)
44
45
      );
      constant slave_axi_stream : axi_stream_slave_t := new_axi_stream_slave(
46
        data_length => data_width,
        stall_config => new_stall_config(0.0, 1, 10)
48
      );
49
51
      -- Logging
52
      constant logger : logger_t := get_logger("tb_mult_wfifos_axis_latency");
53
      constant file_handler : log_handler_t := new_log_handler(
54
        output_path(runner_cfg) & "log.csv",
55
        format => csv,
56
        use_color => false
57
      );
58
59
      -- tb signals and variables
61
      signal clk, rst, rstn : std_logic := '0';
62
      signal start, done : boolean := false;
63
      constant test_items : natural := 4;
65
      type test_t is array (0 to test_items-1, 0 to 2) of integer;
      constant test_data : test_t := (
        (1, 1, 1),
68
        (2, 2, 4),
69
        (4, 4, 16),
70
        (8, 8, 64)
71
      );
72
73
74
   begin
75
76
      clk <= not clk after clk_period/2;</pre>
      rstn <= not rst;</pre>
77
78
      main: process
80
      begin
        test_runner_setup(runner, runner_cfg);
81
        while test_suite loop
82
83
          if run("test") then
            set_log_handlers(logger, (display_handler, file_handler));
84
            show_all(logger, file_handler);
            show_all(logger, display_handler);
87
            rst <= '1';
88
89
            wait for 15*clk_period;
            rst <= '0';
90
            info(logger, "Init test");
91
            wait until rising_edge(clk);
            start <= true;</pre>
93
            wait until rising_edge(clk);
94
            start <= false;</pre>
```

```
wait until (done and rising_edge(clk));
             info(logger, "Test done");
97
           end if;
98
         end loop;
         test_runner_cleanup(runner);
100
         wait:
101
102
       end process;
103
       stimuli: process
104
         variable word : std_logic_vector(data_width-1 downto 0);
105
         variable o : std_logic_vector(31 downto 0);
106
         variable last : std_logic:='0';
107
       begin
108
         done <= false;</pre>
109
         wait until start and rising_edge(clk);
110
111
         for x in 0 to test_items-1 loop
112
           word(data_width-1 downto data_width/2) :=
113

    std_logic_vector(to_signed(test_data(x, 0), data_width/2));

           word(data_width/2-1 downto 0) := std_logic_vector(to_signed(test_data(x, 1),
114
            \rightarrow data_width/2));
           push_axi_stream(net, master_axi_stream, word);
115
           pop_axi_stream(net, slave_axi_stream, tdata => o, tlast => last);
116
           check_equal(signed(o),to_signed(test_data(x,2), data_width),"This is a
117

    failure!");

         end loop;
118
         wait until rising_edge(clk);
120
         done <= true;</pre>
121
122
         wait;
       end process;
123
124
125
       uut_vc: entity work.mult_wfifos_axis_vcs
       generic map (
126
         m_axis => master_axi_stream,
127
128
         s_axis => slave_axi_stream,
         N_bits => data_width,
129
         Log2_elements => 3,
130
         test_items => test_items,
131
132
         logger => logger
133
       port map (
134
         clk => clk,
135
         rstn => rstn
136
       );
137
138
     end architecture;
139
```

CÓDIGO D.21: tb_mult_wfifos_axis_latency.vhd

```
from _csv import Error, __version__, writer, reader, register_dialect
   from pathlib import Path
    import re
    import types
    import csv
   import os
   # This program reads the simulation output csv and displays the latency of the
    \hookrightarrow operations
    # Run this script after running run.py
11
12
   # The path of the folder where the csv files are located is defined
13
   ROOT = Path(__file__).parent
14
   csv_path = ROOT / "vunit_out" / "outcsv"
16
    # To choose the design an environment variable is defined. 'mult' value by default.
17
   DESIGN = os.environ.get("DESIGN","mult")
18
19
   # Specify the csv output file according to envvar
20
   if DESIGN == "mult":
21
        csv_file = csv_path / "tb_mult_wfifos_axis_latency.csv"
22
   elif DESIGN == "multp-wfifos":
23
        csv_file = csv_path / "tb_multp_wfifos_axis_latency.csv"
24
   elif DESIGN == "multp":
25
        csv_file = csv_path / "tb_multp_axis_latency.csv"
26
27
   else:
        print("The valid envvar values are: mult, multp-wfifos and multp")
28
        exit()
29
30
   # The lists are defined
   time=[]
32
   time_num=[]
33
34 line=[]
35 sent=[]
   received=[]
36
   # Function to open csv and read from it
38
   with open(csv_file, newline='') as csvfile:
39
        # Reading function; ',' delimeter is selected
40
        csv_reader = csv.reader(csvfile, delimiter=',', quotechar='|')
41
        # Take the first value of the fourth column (Name of vhdl file where the csv
42
        \hookrightarrow comes from)
        name=next(csv_reader)[3]
43
        # Reset the csv file handle
44
        csvfile.seek(0)
45
46
        # Loop through the csv file
        for row in csv_reader:
47
            # Filling the time/line lists with the second column (time of the operations)
48
            \rightarrow and the fifth column (line where the operation comes from)
            time.append(row[1])
49
            line.append(row[4])
50
```

```
# Loop for remove " fs"
    for i in range(0, len(time)):
53
54
        a=time[i]
        a=a.replace(" fs","")
55
        time_num.append(a)
56
57
    # Define the matrix with the time and lines information
    matrix = [time_num,line]
59
60
    # Filling the sent and the received lists
61
    # Note that to have the line information the vu.enable_location_preprocessing()
    \hookrightarrow function must be in the program run.py
    for k in range(0,len(line)):
63
        if int(matrix[1][k]) == 100: # If the time information comes from line 99 is sent
         \hookrightarrow information
            sent.append(matrix[0][k]) # Save the sent time information
65
        elif int(matrix[1][k]) == 109: # If the time information comes from line 108 is
         \rightarrow received information
            received.append(matrix[0][k]) # Save the received time information
67
    if len(sent) != len(received):
69
        print("Error: the sent length is not equal to the received length")
70
        exit()
71
    # Print the name of whall file where the csv comes from
73
    print("---- For", name, "file ----")
74
    # Loop for display the latency of the operations
76
    for z in range(0,len(sent)):
77
        # Casting from string to integer
        k = int(received[z]) - int(sent[z])
79
        if z == 0:
80
            print("The latency is:",k,"fs -",int(k/10000000),"cycles")
        # Send/received data latency
82
        print("Data",z+1,"of",len(sent),"sent/received latency is:",k,"fs
83
         \rightarrow -",int(k/10000000),"cycles")
```

CÓDIGO D.22: latency.py

```
#!/usr/bin/env bash
1
2
   set -ex
3
   cd $(dirname "$0")
   if [[ -z "${Board}" ]]; then
     Arty='35t'
   elif [[ $Board == '35t' ]]; then
9
     Arty='35t'
10
    elif [[ $Board == '100t' ]]; then
11
     Arty='100t'
   else
13
```

```
echo "Error Board must be 35t or 100t"
15
   fi
16
    echo "Selected board is" $Arty
17
18
19
   apt update -qq
20
21
   apt install -y git
22
   cd ../..
23
24
   git clone --recursive https://github.com/stnolting/neorv32-setups
25
26
   mv rtl/mult/CFU/neorv32_application_image.vhd neorv32-setups/neorv32/rtl/core
27
    mv rtl/mult/CFU/neorv32_cpu_cp_cfu.vhd neorv32-setups/neorv32/rtl/core
28
29
   mkdir -p build
30
31
   echo "Analyze NEORV32 CPU + MULT(P) via CFU"
32
33
   ghdl -i --std=08 --workdir=build --work=neorv32

→ ./neorv32-setups/neorv32/rtl/core/*.vhd

  ghdl -i --std=08 --workdir=build --work=neorv32

→ ./neorv32-setups/neorv32/rtl/core/mem/neorv32_dmem.default.vhd

   ghdl -i --std=08 --workdir=build --work=neorv32
    ∴ /neorv32-setups/neorv32/rtl/core/mem/neorv32_imem.default.vhd
    ghdl -i --std=08 --workdir=build --work=neorv32 ./rtl/mult/*.vhd
    ghdl -i --std=08 --workdir=build --work=neorv32 ./rtl/multp/*.vhd
    ghdl -i --std=08 --workdir=build --work=neorv32 ./rtl/mult/CFU/neorv32_mults_cfu.vhd
    ghdl -m --std=08 --workdir=build --work=neorv32 neorv32_mults_cfu
41
   echo "Synthesis with yosys and ghdl as module"
42
   yosys -m ghdl -p 'ghdl --std=08 --workdir=build --work=neorv32 neorv32_mults_cfu;

→ synth_xilinx -nodsp -nolutram -flatten -abc9 -arch xc7 -top neorv32_mults_cfu;

    → write_json neorv32_mults_cfu.json'
45
   if [[ $Arty == '35t' ]]; then
46
      echo "Place and route"
      nextpnr-xilinx --chipdb /usr/local/share/nextpnr/xilinx-chipdb/xc7a35t.bin --xdc
      \  \, \rightarrow \  \, impl/nextpnr/arty.xdc \,\, --json \,\, neorv32\_mults\_cfu.json \,\, --write
      \rightarrow neorv32_mults_cfu_routed.json --fasm neorv32_mults_cfu.fasm
      echo "Generate bitstream"
      ../../prjxray/utils/fasm2frames.py --part xc7a35tcsg324-1 --db-root
      -- /usr/local/share/nextpnr/prjxray-db/artix7 neorv32_mults_cfu.fasm >
      \rightarrow \quad \texttt{neorv32\_mults\_cfu.frames}
      ../../prjxray/build/tools/xc7frames2bit --part_file
      → /usr/local/share/nextpnr/prjxray-db/artix7/xc7a35tcsg324-1/part.yaml
      --part_name xc7a35tcsg324-1 --frm_file neorv32_mults_cfu.frames --output_file
      \rightarrow \quad \texttt{neorv32\_mults\_cfu\_35t.bit}
   elif [[ $Arty == '100t' ]]; then
      echo "Place and route"
```

```
nextpnr-xilinx --chipdb /usr/local/share/nextpnr/xilinx-chipdb/xc7a100t.bin --xdc
    impl/nextpnr/arty.xdc --json neorv32_mults_cfu.json --write
    neorv32_mults_cfu_routed.json --fasm neorv32_mults_cfu.fasm
echo "Generate bitstream"
../../prjxray/utils/fasm2frames.py --part xc7a100tcsg324-1 --db-root
    /usr/local/share/nextpnr/prjxray-db/artix7 neorv32_mults_cfu.fasm >
    neorv32_mults_cfu.frames
../../prjxray/build/tools/xc7frames2bit --part_file
    /usr/local/share/nextpnr/prjxray-db/artix7/xc7a100tcsg324-1/part.yaml
    --part_name xc7a100tcsg324-1 --frm_file neorv32_mults_cfu.frames --output_file
    neorv32_mults_cfu_100t.bit

fi
echo "Implementation completed"
```

CÓDIGO D.23: impl_mults_cfu.sh

```
-- Company: UPV/EHU
   -- Engineer: Koldo Basterretxea & Unai Sainz
   -- Create Date: 25.06.2024
   -- Design Name:
    -- Module Name: top_CRIsiq_vunit - RTL
   -- Project Name:
   -- Target Devices:
   -- Tool Versions:
   -- Description:
12
   -- Dependencies: Fixed point package --
   -- Additional Comments: parameters are WL (word-length) and prec (arithmetic
    → precision)
   -- Programmable slope and saturatio and applied interpolation depth (q) in runtime
   -- Latency: q+2 clock cycles (this version registers inut and outputs). q+1 if the
    \rightarrow output or input register is avoided
17
   -- Revision:
   -- Revision 0.01 - File Created
   -- Additional Comments:
   ______
22
23
  library ieee;
24
   use ieee.std_logic_1164.all;
26
   use ieee.numeric_std.all;
   use ieee.fixed_pkg.all;
27
   use ieee.fixed_float_types.all;
29
30
   entity top_CRIsig_vunit is
31
    generic (WL: natural := 16; --input&output WL
32
             prec : natural := 8); --internal precision (frcational bits)
33
```

```
Port ( clk : in STD_LOGIC;
34
               rst : in STD_LOGIC;
35
               ce : in STD_LOGIC;
36
               q : in STD_LOGIC_VECTOR (2 downto 0);
37
               slope : in STD_LOGIC_VECTOR (2 downto 0);
38
               satu : in STD_LOGIC_VECTOR (2 downto 0);
39
               in_x : in STD_LOGIC_VECTOR (WL-1 downto 0);
               out_y : out STD_LOGIC_VECTOR (WL-1 downto 0);
41
               done : out STD_LOGIC);
42
   end top_CRIsig_vunit;
43
44
   architecture RTL of top_CRIsig_vunit is
45
    --constrained std_logic_vector to avoid indexing errors in type conversion of u_fixed
46

→ to std_logic_vector

   subtype result_type is std_logic_vector (WL-1 downto 0);
47
              Load optimum delta values in a ROM (16 bits (u,2,14))
48
   type rom_type is array (1 to 6) of ufixed(1 downto -14);
   constant rom_sig : rom_type :=
    \rightarrow (to_ufixed(1.2364,1,-14),to_ufixed(1.1244,1,-14),to_ufixed(1.0636,1,-14)

→ ,to_ufixed(1.0552,1,-14),to_ufixed(1.0512,1,-14),to_ufixed(1.0512,1,-14));

   -- constant rom_tan : rom_type :=
    → (to_ufixed(2.4728,1,-14),to_ufixed(2.2488,1,-14),to_ufixed(2.1268,1,-14)

→ ,to_ufixed(2.1108,1,-14),to_ufixed(2.1028,1,-14),to_ufixed(2.1020,1,-14));

   --Since we compute not only squashing functions, in this version we consider WL-prec
    \hookrightarrow integer bits
    --for inputs and outputs
55 SIGNAL counter : unsigned(2 downto 0);
56 SIGNAL rl,ssat, sslope : integer range -3 to 7;
   SIGNAL sel_reg, sel: STD_LOGIC;
58 SIGNAL rom_out : ufixed (4 downto -prec); --min integer bits depend on allowed sat

→ params

  SIGNAL delta, delta_reg : ufixed (4 downto -prec); --min integer bits depend on
    \hookrightarrow allowed sat params
60 SIGNAL input_abs, reg_input, reg_out, output : std_logic_vector(WL-1 downto 0);
   SIGNAL input_pos, y21, y22: ufixed (WL-prec-1 downto -prec);
   SIGNAL y2, h, hx, hxp, hxp_reg, hxp_a, hxp_s, g, gx, min_mux: ufixed (6 downto
    → -prec); -- max sat value is 2^7
   SIGNAL outpre, resta : ufixed (WL-prec-1 downto -prec);
63
64 SIGNAL outpre2, resta2 : sfixed (WL-prec-1 downto -prec);
65 SIGNAL out_neg, out_CRI : sfixed (WL-prec-1 downto -prec);
   SIGNAL zeroes: std_logic_vector (WL-prec-3 downto 0):= (others => '0');
66
67
   begin
68
            rl <= to_integer(unsigned(q));</pre>
69
70
            sslope <= to_integer(signed(slope));</pre>
            ssat <= to_integer(signed(satu));</pre>
71
72
73
            -----COUNTER(q) and status-----
74
            recursion: PROCESS(clk)
75
            BEGIN
```

```
IF(rising_edge(clk)) THEN
77
                      IF(rst='1') OR (ce='1')THEN --start counting when input is registered
78
                          counter <= "000";
79
                          sel<='0';
80
                          done<='0';
81
                     ELSIF(counter = rl) THEN
82
83
                              counter <= "000" ;
                              sel<='0';
                              done<='1';
85
                     ELSE
86
87
                          counter<=counter+1;</pre>
                          sel<='1';
88
                          done<='0';
89
                     END IF;
                 END IF;
91
             END PROCESS;
92
             -----DEL TA -----
95
             rom_out <= resize(rom_sig(3),rom_out) sll ssat; --adjust interpolation depth</pre>
             \rightarrow according to saturation value
97
             WITH sel SELECT
                  delta <= resize(rom_out,delta) WHEN 'O', --First value of delta</pre>
                                         delta_reg WHEN '1',
100
                                     (others=>'0') when others;
101
102
             delta_gen: PROCESS(clk)
103
                 BEGIN
104
                      IF(rising_edge(clk)) THEN
                          IF (rst='1') THEN
106
                              delta_reg <= (others=>'0');
107
                          ELSE
                            delta_reg <= shift_right(delta,2); --divide by four (delta/4)</pre>
109
                          END IF;
110
111
                     END IF;
                 END PROCESS;
112
113
             -- This version registers input (with ce signal)
114
             reg_in: PROCESS(clk)
115
                 BEGIN
116
                      IF(rising_edge(clk)) THEN
117
                          IF (rst='1') THEN
118
                             reg_input <= (others=>'0');
119
                          ELSIF (ce='1') THEN
120
121
                             reg_input <= in_x;</pre>
                          END IF;
122
                     END IF;
123
                 END PROCESS;
125
             -- Convert inputs to positive values u(16,8)
126
```

```
input_abs <= std_logic_vector(signed(not(reg_input)) + 1);    --2's complement</pre>
128
             WITH reg_input(WL-1) SELECT
129
                  input_pos <= to_ufixed(reg_input,input_pos) WHEN '0',</pre>
130
                                to_ufixed(input_abs,input_pos) WHEN '1',
131
                                                  (others=>'0') when others;
132
133
134
             -----CRI------
135
             -- Initila affine functions
136
             -- y2 = (satu/2)*(1+((slope/2)*x));
137
             -- y2 <= resize(resize(input_pos sll sslope-1,input_pos)+1,input_pos)
138
             \hookrightarrow sll ssat-1,y2);
             y21 <= resize(input_pos sll sslope-1,input_pos);</pre>
139
             y22 <= resize(y21+1,input_pos);</pre>
140
             y2 <= resize(y22 sll ssat-1,y2);</pre>
141
             -- compute g(x) at each iteration
142
             WITH sel SELECT
143
                                                  --g(x)=y2(x) at first iteration
                        g <= y2 WHEN '0',
144
                        min_mux WHEN '1', --g(x)=Min[g(x),h(x)] remainding iterations
145
                  (others=>'0') when others;
146
147
             reg_gx: PROCESS(clk) --register g(x)
148
                 BEGIN
149
150
                     IF(rising_edge(clk)) THEN
                          IF (rst='1') THEN
151
                              gx <= (others=>'0');
152
                          FLSE
153
154
                              gx \ll g;
                          END IF;
155
156
                     END IF;
                 END PROCESS;
157
158
             -- control signal 'sel' must be delayed one cycle
             h_select: PROCESS(clk)
160
                 BEGIN
161
162
                     IF(rising_edge(clk)) THEN
                          IF (rst='1') THEN
163
                              sel_reg <= '1';
164
                          ELSE
165
166
                              sel_reg <= sel;</pre>
                          END IF;
167
                     END IF;
168
                 END PROCESS;
169
170
             -- Compute h(x) at each iteration
171
172
             h <= resize(to_ufixed(1,h) sll ssat,h);</pre>
173
174
175
             WITH sel_reg SELECT
                            hx \le h WHEN 'O', --h(x)=y3(x)=sat initially
176
                            hxp_reg WHEN '1',
177
178
                      (others=>'0') when others;
```

```
179
             --h(x)=1/2(g(x)+h(x)-delta)
180
             hxp_a <= resize(gx+hx, hxp_a);</pre>
181
             hxp_s <= resize(hxp_a - delta_reg, hxp_s);</pre>
182
             --hxp <= '0' & hxp_s(1 DOWNTO -prec+1);
183
             hxp <= hxp_s sra 1;</pre>
184
185
             reg_hxp: PROCESS(clk)
186
                  BEGIN
187
                      IF(rising_edge(clk)) THEN
188
                           IF (rst='1') THEN
189
                               hxp_reg <= (others=>'0');
190
                          ELSE
191
                               hxp_reg <= hxp;</pre>
192
                          END IF;
193
                      END IF;
194
                  END PROCESS;
195
196
              -- Min operation
197
             min_mux <= gx when gx <= hx else
198
199
                         hx;
200
              -----OUTPUT-----
201
             outpre <= resize(min_mux,outpre);</pre>
203
             resta <= resize(h, resta);</pre>
204
             -- Transform to signed for substraction
206
             resta2 <= to_sfixed(resta (WL-prec-2 downto -prec));</pre>
207
             outpre2 <= to_sfixed(outpre(WL-prec-2 downto -prec));</pre>
209
             out_neg <= resize(resta2-outpre2,out_neg);</pre>
210
             WITH reg_input(WL-1) SELECT -- negative inputs
212
                     out_CRI <= resize(to_sfixed(outpre),out_CRI) WHEN '0',</pre>
213
214
                     --out_CRI <= resize(add_sign(outpre),out_CRI) WHEN '0',
                                                         out_neg WHEN '1',
215
                                                   (others=>'0') when others:
216
217
218
              -- output casting(WL-prec integer bits and prec frac bits)
             output <= result_type(out_CRI);</pre>
219
220
                -- This version registers output (with sel signal)
221
                reg_output: PROCESS(clk)
222
                    BEGIN
223
224
                        IF(rising_edge(clk)) THEN
                             IF (rst='1') THEN
225
                                reg_out <= (others=>'0');
226
                             ELSIF (sel='0') THEN
227
                            reg_out <= output;
228
                        END IF;
229
230
                    END IF;
```

```
231 -- END PROCESS;
232
233 out_y <= output;
234 end RTL;
```

CÓDIGO D.24: top_CRIsig_vunit.vhd

```
__
  -- NEORV32 CPU - Co-Processor: Custom (RISC-V Instructions) Functions Unit (CFU)
4 -- For custom/user-defined RISC-V instructions See the CPU's documentation for
  -- more information. Also take a look at the "software-counterpart" this default
   -- CFU hardware in 'sw/example/demo_cfu'.
  -- The NEORV32 RISC-V Processor - https://github.com/stnolting/neorv32
   -- Copyright (c) NEORV32 contributors.
  -- Copyright (c) 2020 - 2024 Stephan Nolting. All rights reserved.
11 -- Licensed under the BSD-3-Clause license, see LICENSE for details.
  -- SPDX-License-Identifier: BSD-3-Clause
  __ ________
14
15 library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
19 entity neorv32_cpu_cp_cfu is
    port (
20
      -- global control --
21
      clk_i : in std_ulogic; -- global clock, rising edge
22
               : in std_ulogic; -- global reset, low-active, async
23
      -- operation control --
               : in std_ulogic; -- operation trigger/strobe
25
      start_i
      active_i : in std_ulogic; -- operation in progress, CPU is waiting for CFU
26
27
      -- CSR interface --
      csr_we_i : in std_ulogic; -- write enable
28
      csr_addr_i : in std_ulogic_vector(1 downto 0); -- address
29
      csr_wdata_i : in std_ulogic_vector(31 downto 0); -- write data
      csr_rdata_o : out std_ulogic_vector(31 downto 0) := (others => '0'); -- read data
31
      -- operands --
32
```

```
: in std_ulogic; -- instruction type (R3-type or R4-type)
        rtype_i
                    : in std_ulogic_vector(2 downto 0); -- "funct3" bit-field from custom
        funct3_i
34
        \hookrightarrow instruction word
                    : in std_ulogic_vector(6 downto 0); -- "funct7" bit-field from custom
        funct7_i
35
        \leftrightarrow instruction word
                    : in std_ulogic_vector(31 downto 0); -- rf source 1
        rs1 i
36
        rs2_i
                    : in std_ulogic_vector(31 downto 0); -- rf source 2
        rs3_i
                    : in std_ulogic_vector(31 downto 0); -- rf source 3
38
        -- result and status --
39
                    : out std_ulogic_vector(31 downto 0) := (others => '0'); -- operation
        result_o
40
        \rightarrow result
        valid_o
                    : out std_ulogic := '0' -- result valid, operation done; set one
41

→ cycle before result_o is valid

      );
42
    end neorv32_cpu_cp_cfu;
43
44
    architecture neorv32_cpu_cp_cfu_rtl of neorv32_cpu_cp_cfu is
45
46
      -- CFU instruction type formats --
47
      constant r3type_c : std_ulogic := '0'; -- R3-type CFU instructions (custom-0
      → opcode)
      constant r4type_c : std_ulogic := '1'; -- R4-type CFU instructions (custom-1
49
      → opcode)
50
                                         -- Input/Output Word Length
      constant WL
                    : natural := 16;
51
      constant prec : natural := 8;
                                         -- Internal precision (freational bits)
52
53
      signal reset : std_logic;
54
55
      -- processing logic --
      type sig_t is record
57
        се
                 : std_logic;
58
        done
                  : std_logic;
59
                  : std_logic_vector(2 downto 0);
60
                 : std_logic_vector(2 downto 0);
        slope
61
        satu
                  : std_logic_vector(2 downto 0);
                  : std_logic_vector(WL-1 downto 0);
63
        input
        output
                  : std_logic_vector(WL-1 downto 0);
64
        output_u : std_ulogic_vector(31 downto 0);
65
        fill
                  : std_ulogic_vector(32-WL-1 downto 0);
      end record;
67
      -- Define the signal and initialize it
68
                                       => '0',
      signal sig : sig_t := (ce
                                       => '0',
70
                              done
                                       => "011", -- q=3
                              q
71
                                       => "111", -- slope=0.5 (shift -1)
72
                              slope
                                       => "001", -- sat=2 (shift 1)
                              satu
73
                                       => (others => '0'),
                              input
74
                              output => (others => '0'),
75
                              output_u => (others => '0'),
76
                              fill
                                       => (others => '0'));
77
```

```
begin
79
80
81
      reset <= not(rstn_i) or not(active_i);</pre>
82
      -- top_CRIsig_vunit instantation
83
84
85
      top_CRIsig_vunit_0 : entity work.top_CRIsig_vunit
                            generic map (WL
                                             => WL,
86
                                         prec => prec)
87
                            port map (clk
                                              => clk_i,
88
89
                                      rst
                                              => reset,
                                              => sig.ce,
                                      се
90
                                              => sig.q,
91
                                      slope
                                              => sig.slope,
                                              => sig.satu,
                                      satu
93
                                      in_x
                                              => sig.input,
94
                                      out_y
                                              => sig.output,
                                              => sig.done);
                                      done
96
97
      -- Input
      sig.input <= To_StdLogicVector(rs1_i(WL-1 downto 0)) when funct3_i = "000" and
99
       \hookrightarrow rtype_i = r3type_c and start_i = '1' else
                  (others => '0');
100
101
       -- Output
102
103
      out_reg: process(rstn_i,clk_i)
      begin
104
        if(rstn_i='0') then
105
          sig.output_u <= (others => '0');
106
        elsif rising_edge(clk_i) then
107
            if(sig.done = '1') then
108
              sig.output_u <= sig.fill & To_StdULogicVector(sig.output);</pre>
109
110
            else
               sig.output_u <= (others => '0');
111
            end if;
112
113
        end if;
      end process out_reg;
114
115
       -- CE signal
116
      sig.ce \le '1' when funct3_i = "000" and rtype_i = r3type_c and (start_i = '1' or
117

    sig.done = '1') else

                '0';
118
119
       -- Function Result Select
120
121
       result_select: process(rtype_i, funct3_i, sig)
122
123
      begin
124
        case rtype_i is -- check instruction type
125
126
          when r3type_c => -- R3-type instructions; function select via "funct3" and

→ ""funct7
```

```
127
            case funct3_i is -- Just check "funct3" here; "funct7" bit-field is ignored
128
              when "000" =>
129
                result_o <= sig.output_u;</pre>
130
                valid_o <= sig.done;</pre>
131
              when others => -- all unspecified operations
132
133
                result_o <= (others => '0'); -- no logic implemented
                valid_o <= '0'; -- this will cause an illegal instruction exception</pre>
134
                 \leftrightarrow after timeout
            end case;
135
136
          when others => -- undefined
          -- -----
137
            result_o <= (others => '0'); -- no logic implemented
138
            valid_o <= '0'; -- this will cause an illegal instruction exception after
             \hookrightarrow timeout
140
        end case;
141
      end process result_select;
142
143
    end neorv32_cpu_cp_cfu_rtl;
```

CÓDIGO D.25: Archivo neorv32_cpu_cp_cfu.vhd modificado para integrar el coprocesador sigmoide CRI.

```
#!/usr/bin/env python3
1
2
    import numpy as np
    import matplotlib.pyplot as plt
    # Definir la función original
   def original_function(x):
        return 2 * (1 / (1 + np.exp(-0.5 * x)))
8
    # Definir el rangos de x
10
   x_range = np.linspace(-10, 10, 100)
11
12
    # Calcular los valores de la función original en eso rango
13
   y_range = original_function(x_range)
14
15
    # Ajustar polinomios de grado 3, 5 y 7
   poly_3 = np.polyfit(x_range, y_range, 3)
17
   poly_5 = np.polyfit(x_range, y_range, 5)
   poly_7 = np.polyfit(x_range, y_range, 7)
19
20
    # Evaluar los polinomios ajustados en el rango respectivo
21
22
   y_poly_3 = np.polyval(poly_3, x_range)
   y_poly_7 = np.polyval(poly_7, x_range)
23
   y_poly_5 = np.polyval(poly_5, x_range)
24
25
    # Imprimir los coeficientes de los polinomios de aproximación
   print("Polinomio de aproximación de grado 3 para el rango [-10, 10]:")
```

```
print(f''(poly_3[3]:.11f) + (poly_3[2]:.11f)x + (poly_3[1]:.11f)x^2 +

\rightarrow \{poly_3[0]:.11f\}x^3")

29 print("Polinomio de aproximación de grado 5 para el rango [-10, 10]:")
             print(f''(poly_5[5]:.11f) + \{poly_5[4]:.11f\}x + \{poly_5[3]:.11f\}x^2 + \{poly_5[5]:.11f\}x^3 + \{poly_5[5]:.11f\}x^4 + \{poly_5[5]:.11f\}x^4 + \{poly_5[5]:.11f\}x^5 + \{poly_5[5]:.11f\}
               \rightarrow {poly_5[2]:.11f}x^3 + {poly_5[1]:.11f}x^4 + {poly_5[0]:.11f}x^5")
31 print("Polinomio de aproximación de grado 7 para el rango [-10, 10]:")
32 print(f"{poly_7[7]:.11f} + {poly_7[6]:.11f}x + {poly_7[5]:.11f}x^2 +
               \rightarrow {poly_7[4]:.11f}x^3 + {poly_7[3]:.11f}x^4 + {poly_7[2]:.11f}x^5 +
               \rightarrow {poly_7[1]:.11f}x^6 + {poly_7[0]:.11f}x^7")
             # Visualizar los resultados para los valores testeados
34
35
           data=[-10,-7.5,-5,-2.5,0,2.5,5,7.5,10]
36
37
38 #for i in range(0,9):
                         print("Aproximación Grado 7; f("+ str(data[i]) +"):", poly_7[7] +
               \rightarrow poly_{7[6]}*data[i] + <math>poly_{7[5]}*data[i]**2 + poly_{7[4]}*data[i]**3 + poly_{7[6]}*data[i]**3 + poly_{7[6]}*data[
               \rightarrow poly_{7[3]*data[i]**4} + poly_{7[2]*data[i]**5} + poly_{7[1]*data[i]**6} +
               \rightarrow poly_7[0]*data[i]**7)
                         print("Aproximación Grado 5; f("+ str(data[i]) +"):", poly_5[5] +
               \rightarrow poly_{5[4]}*data[i] + <math>poly_{5[3]}*data[i]**2 + poly_{5[2]}*data[i]**3 + poly_{5[4]}*data[i]**3 + poly_{5[4]}*data[
               \rightarrow \quad poly\_5[1]*data[i]**4 + poly\_5[0]*data[i]**5)
                         print("Aproximación Grado 3; f("+ str(data[i]) +"):", poly_3[3] +
               \rightarrow poly_3[2]*data[i] + <math>poly_3[1]*data[i]**2 + poly_3[0]*data[i]**3
                          print("Original coma flotante; f("+ str(data[i]) +"):", 2 * (1 / (1 +
42
               \rightarrow np.exp(-0.5 * data[i]))))
          for i in range(0,9):
44
                           print("Aproximación Grado 7; f("+ str(data[i]) +"):", poly_7[7] +
45
                              → poly_7[6]*data[i] + poly_7[4]*data[i]**3 + poly_7[2]*data[i]**5 +
                             → poly_7[0]*data[i]**7)
                           print("Aproximación Grado 5; f("+ str(data[i]) +"):", poly_5[5] +
46
                             → poly_5[4]*data[i] + poly_5[2]*data[i]**3 + poly_5[0]*data[i]**5)
                           print("Aproximación Grado 3; f("+ str(data[i]) +"):", poly_3[3] +
47
                             → poly_3[2]*data[i] + poly_3[0]*data[i]**3)
                           print("Original coma flotante; f("+ str(data[i]) +"):", 2 * (1 / (1 + np.exp(-0.5
                             → * data[i]))))
49
              # Crear una nueva figura y mejorar la interpretación de la gráfica
50
          plt.figure(figsize=(10, 6))
51
52
            # Gráficar
54 plt.plot(x_range, y_range, label="Original", color='blue')
55 plt.plot(x_range, y_poly_3, '-.', label="Aproximación de grado 3", color='purple')
             plt.plot(x_range, y_poly_5, '--', label="Aproximación de grado 5", color='green')
57 plt.plot(x_range, y_poly_7, ':', label="Aproximación de grado 7", color='red')
            # Mejorar la visualización
60 plt.legend(loc="best")
61 plt.xlabel('x')
62 plt.ylabel('f(x)')
```

```
opticitile('Comparación entre la función original y las aproximaciones polinómicas de 
parado 3, 5 y 7.')

# Ajustar el rango de los ejes para que sea más claro

# Ajustar el rango de los ejes para que sea más claro

# Interpolación plt.xlim([-12, 12]) # Ajustar los límites del eje x

# Plt.ylim([0, 2.5]) # Ajustar los límites del eje y

# Añadir líneas de cuadrícula para facilitar la lectura

# Interpolación plt.grid(True)

# Mostrar la gráfica

# Plt.show()
```

CÓDIGO D.26: aprox_poli.py

```
#include <neorv32.h>
   #include <string.h>
   #include <stdio.h>
   #include <math.h>
   #include <float.h>
    #include "neorv32_zfinx_extension_intrinsics.h"
   #define BAUD_RATE 19200
8
   // This defines is used to bypass the intermediate print functions between cfu/FPU
    \rightarrow functions (for simulation)
    // Comment this defines to perform a implementation
11
   // Uncomment sim to perform a simulation
   //#define sim
13
14
   //
          Floating point operations supported by the NEORV32 FPU
15
   //
          riscv_intrinsic_fadds()
16
   //
          riscv_intrinsic_fsubs()
17
   //
         riscv_intrinsic_fmuls()
          The division operation is not supported, so the function is approximated with a
    \hookrightarrow polynomial.
20
    float sig_aprox_7 (float x){
21
        // f(x)=1 + 0.24190955524x - 0.00369209483x^3 + 0.00003770457x^5 -
22
        \rightarrow 0.00000015213x^7; grade 7 approximation; range [-10 to 10]
        float a1 = 0.24190955524f;
23
       float a3 = -0.00369209483f;
24
       float a5 = 0.00003770457f;
25
        float a7 = -0.00000015213f;
        float inter1, inter2, inter3, inter4, pow1, pow2, pow3, pow4;
27
        float res, res1, res2, res3;
28
        inter1 = riscv_intrinsic_fmuls(a1,x);
30
        pow1 = riscv_intrinsic_fmuls(x,x);
31
        pow2 = riscv_intrinsic_fmuls(pow1,x);
        inter2 = riscv_intrinsic_fmuls(a3,pow2);
33
        pow3 = riscv_intrinsic_fmuls(pow2,pow1);
34
```

```
inter3 = riscv_intrinsic_fmuls(a5,pow3);
        pow4 = riscv_intrinsic_fmuls(pow3,pow1);
36
        inter4 = riscv_intrinsic_fmuls(a7,pow4);
37
        res1 = riscv_intrinsic_fadds(1,inter1);
38
        res2 = riscv_intrinsic_fadds(res1,inter2);
39
        res3 = riscv_intrinsic_fadds(res2,inter3);
40
        res = riscv_intrinsic_fadds(res3,inter4);
41
42
        return res;
43
44
45
   float sig_aprox_5 (float x){
46
        // f(x)=1 + 0.22878851178x - 0.00253272801x^3 + 0.00001266682x^5; grade 5
47

→ approximation; range [-10 to 10]

        float a1 = 0.22878851178f;
48
        float a3 = -0.00253272801f;
49
        float a5 = 0.00001266682f;
        float inter1, inter2, inter3, pow1, pow2, pow3;
51
        float res, res1, res2;
52
        inter1 = riscv_intrinsic_fmuls(a1,x);
54
        pow1 = riscv_intrinsic_fmuls(x,x);
55
        pow2 = riscv_intrinsic_fmuls(pow1,x);
56
        inter2 = riscv_intrinsic_fmuls(a3,pow2);
        pow3 = riscv_intrinsic_fmuls(pow2,pow1);
58
        inter3 = riscv_intrinsic_fmuls(a5,pow3);
59
        res1 = riscv_intrinsic_fadds(1,inter1);
        res2 = riscv_intrinsic_fadds(res1,inter2);
61
        res = riscv_intrinsic_fadds(res2,inter3);
62
64
        return res;
   }
65
67
   float sig_aprox_3 (float x){
        //f(x)=1 + 0.19744040439x - 0.00109773200x^3; grade 3 approximation; range [-10]
68
        \hookrightarrow to 10]
        float a1 = 0.19744040439f;
69
        float a3 = -0.00109773200f;
70
        float inter1, inter2, pow1, pow2;
71
72
        float res, res1;
73
        inter1 = riscv_intrinsic_fmuls(a1,x);
        pow1 = riscv_intrinsic_fmuls(x,x);
75
        pow2 = riscv_intrinsic_fmuls(pow1,x);
76
        inter2 = riscv_intrinsic_fmuls(a3,pow2);
77
78
        res1 = riscv_intrinsic_fadds(1,inter1);
        res = riscv_intrinsic_fadds(res1,inter2);
79
80
        return res;
81
   }
82
83
   int n_sign_decimal(float value) {
```

```
int parte_entera = (int)value;
         float decimal = riscv_intrinsic_fsubs(value,(float)parte_entera);
86
         float eval_n = riscv_intrinsic_fmuls(decimal,10);
87
         float sign = riscv_intrinsic_flts(value,0);
88
89
         if(parte_entera == 0 && sign == 1)
90
             if((int)eval_n >= 1)
                 return 1; //-0.x
92
             else
93
                 return 2;//-0.0x
94
95
         else
             if((int)eval_n >= 1)
                 return 3; // != -0. ; x.y
97
             else
                 return 4; // != -0.; x.0y
99
100
101
    int main() {
102
103
       // Capture all exceptions and give debug info via UARTO
104
      neorv32_rte_setup();
105
106
       // Setup UART at default baud rate, no interrupts
107
      neorv32_uart0_setup(BAUD_RATE, 0);
109
       // Check if UARTO unit is implemented at all
110
       if (neorv32_uart0_available() == 0) {
         return -1; // abort if not implemented
112
      }
113
       // check if Zfinx extension is implemented at all
115
       if ((neorv32_cpu_csr_read(CSR_MXISA) & (1<<CSR_MXISA_ZFINX)) == 0) {</pre>
116
         neorv32_uart0_puts("Error! <Zfinx> extension not synthesized!\n");
117
         return 1;
118
      }
119
120
       // check if the CFU is implemented at all (the CFU is wrapped in the core's "Zxcfu"
121
       \hookrightarrow ISA extension)
       if (neorv32_cpu_cfu_available() == 0) {
122
         neorv32_uart0_printf("ERROR! CFU ('Zxcfu' ISA extensions) not implemented!\n");
123
        return 1;
124
      }
125
126
      // check if the CPU base counters are implemented
127
      if ((neorv32_cpu_csr_read(CSR_MXISA) & (1 << CSR_MXISA_ZICNTR)) == 0) {</pre>
128
129
         neorv32_uart0_printf("ERROR! Base counters ('Zicntr' ISA extensions) not

    implemented!\n");

         return -1;
130
      }
131
132
      neorv32_cpu_csr_write(CSR_FCSR, 0); // clear exception flags and set "round to
133
       \hookrightarrow nearest"
```

```
134
       // Declaration of variables
135
       //-10
136
       const uint32_t fir = 0x0000F600;
137
       //-7.5
138
       const uint32_t sec = 0x0000F880;
139
140
       const uint32_t thi = 0x0000FB00;
141
       //-2.5
142
       const uint32_t fou = 0x0000FD80;
143
144
       //0
       const uint32_t fif = 0x00000000;
145
       //2.5
146
147
       const uint32_t six = 0x00000280;
       //5
148
       const uint32_t sev = 0x00000500;
149
       //7.5
150
       const uint32_t eig = 0x00000780;
151
       //10
152
       const uint32_t nin = 0x00000A00;
153
       //Input vector to hardware accelerator
154
       static uint32_t data_hw[9] = {fir,sec,thi,fou,fif,six,sev,eig,nin};
155
       //Input vector to software
156
       float data_sw[9] = \{-10.0, -7.5, -5.0, -2.5, 0.0, 2.5, 5.0, 7.5, 10.0\};
157
       //Loop variable
158
       int i;
159
       #ifdef sim
161
       // Intro
162
163
       // Sigmoide-Comparation
       neorv32_uart0_printf("SIG-C");
164
165
       // Perform 9 operations through hardware accelerator (funct3=000)
       for (i=0; i<9; i++){
167
        neorv32_cpu_csr_write(CSR_MCYCLE, 0);
168
169
         neorv32_cfu_r3_instr(0b11111111, 0b000, data_hw[i], 0);
        neorv32_cpu_csr_read(CSR_MCYCLE);
170
171
       // Perform 9 operations through software with FPU (approximation degree 7)
172
173
       for (i=0; i<9; i++){
        neorv32_cpu_csr_write(CSR_MCYCLE, 0);
174
         sig_aprox_7(data_sw[i]);
175
         neorv32_cpu_csr_read(CSR_MCYCLE);
176
       }
177
       // Perform 9 operations through software with FPU (approximation degree 5)
178
179
       for (i=0; i<9; i++){
        neorv32_cpu_csr_write(CSR_MCYCLE, 0);
180
        sig_aprox_5(data_sw[i]);
181
        neorv32_cpu_csr_read(CSR_MCYCLE);
182
183
       // Perform 9 operations through software with FPU (approximation degree 5)
184
       for (i=0; i<9; i++){
```

```
neorv32_cpu_csr_write(CSR_MCYCLE, 0);
186
        sig_aprox_3(data_sw[i]);
187
        neorv32_cpu_csr_read(CSR_MCYCLE);
188
189
      // End
190
      neorv32_uart0_printf("END");
191
192
193
      uint32_t time_hw, time_sw7, time_sw5, time_sw3;
      int parte_entera_in, parte_decimal_in, parte_entera_out, parte_decimal_out;
194
      float fact_multi = 1000000000;
195
      float res;
196
      // Intro
197
      neorv32_uart0_printf("\n<<< SIGMOID through CFU compare with SIGMOID through
198

→ software (with polynomial approximation computed by FPU) >>>\n");

      neorv32\_uart0\_printf("CFU R3-Type (rs1= 0xINPUT, rs2= DC, rd = 0UT) \n");
199
      neorv32_uart0_printf("Since the FPU does not support division, a polynomial
200
       \rightarrow approximation of degree 3, 5 and 7 is made.\n");
201
      // Write 9 inputs to sigmoid and read the outputs one by one
202
      neorv32_uart0_printf("\nThrough CFU hardware accelerator (CRI)\n");
203
      for (i=0; i<9; i++) {
204
        neorv32_uart0_printf("%u: neorv32_cfu_r3_instr( funct7=0b11111111, funct3=0b000,
205
         \rightarrow [rs1]=0x\%x, [rs2]=0x\%x ) = ", i, data_hw[i], 0);
        neorv32_uart0_printf("0x%x\n",neorv32_cfu_r3_instr(0b1111111, 0b000, data_hw[i],
         \rightarrow 0)):
      }
207
      neorv32_uart0_printf("\nApproximation with a degree 7 polynomial:\n\n");
209
      for (i=0; i<9; i++) {
210
        //In order to print the float via UART
        parte_entera_in = (int)data_sw[i];
212
        parte_decimal_in =
213

    (int)(fabs(riscv_intrinsic_fmuls(riscv_intrinsic_fsubs(data_sw[i]),
        neorv32_uart0_printf("%u: f(%d.%d) = ", i, parte_entera_in, parte_decimal_in);
214
215
        res = sig_aprox_7(data_sw[i]);
        parte_entera_out = (int)res;
216
        parte_decimal_out = (int)(fabs(riscv_intrinsic_fmuls(riscv_intrinsic_fsubs(res,
217
        // In particular cases when the integer part is 0, and the number is negative,
218
         \rightarrow the sign must be managed
        if(n_sign_decimal(res) == 1){
219
            neorv32_uart0_printf("-%d.%d\n", parte_entera_out, parte_decimal_out);
220
        } else if (n_sign_decimal(res) == 2){
221
            neorv32_uart0_printf("-%d.0%d\n", parte_entera_out, parte_decimal_out);
222
223
        }else if (n_sign_decimal(res) == 3){
            neorv32_uart0_printf("%d.%d\n", parte_entera_out, parte_decimal_out);
224
225
            neorv32_uart0_printf("%d.0%d\n", parte_entera_out, parte_decimal_out);
226
227
        }
      }
228
229
```

```
neorv32_uart0_printf("\nApproximation with a degree 5 polynomial:\n\n");
230
231
      for (i=0; i<9; i++) {
232
        //In order to print the float via UART
233
        parte_entera_in = (int)data_sw[i];
234
        parte_decimal_in =
235

→ (int)(fabs(riscv_intrinsic_fmuls(riscv_intrinsic_fsubs(data_sw[i],
        neorv32_uart0_printf("%u: f(%d.%d) = ", i, parte_entera_in, parte_decimal_in);
236
        res = sig_aprox_5(data_sw[i]);
237
        parte_entera_out = (int)res;
238
        parte_decimal_out = (int)(fabs(riscv_intrinsic_fmuls(riscv_intrinsic_fsubs(res,
239
        // In particular cases when the integer part is 0, and the number is negative,
240
        \rightarrow \quad \textit{the sign must be managed}
        if(n_sign_decimal(res) == 1){
241
            neorv32_uart0_printf("-%d.%d\n", parte_entera_out, parte_decimal_out);
242
        } else if (n_sign_decimal(res) == 2){
243
            neorv32_uart0_printf("-%d.0%d\n", parte_entera_out, parte_decimal_out);
244
        }else if (n_sign_decimal(res) == 3){
245
            neorv32_uart0_printf("%d.%d\n", parte_entera_out, parte_decimal_out);
246
        }else{
247
            neorv32_uart0_printf("%d.0%d\n", parte_entera_out, parte_decimal_out);
248
249
        }
      }
250
251
      neorv32\_uart0\_printf("\nApproximation with a degree 3 polynomial:\n\n");
252
253
      for (i=0; i<9; i++) {
254
        //In order to print the float via UART
        parte_entera_in = (int)data_sw[i];
256
        parte_decimal_in =
257

    (int)(fabs(riscv_intrinsic_fmuls(riscv_intrinsic_fsubs(data_sw[i]),
        neorv32_uart0_printf("%u: f(%d.%d) = ", i, parte_entera_in, parte_decimal_in);
258
259
        res = sig_aprox_3(data_sw[i]);
        parte_entera_out = (int)res;
260
        parte_decimal_out = (int)(fabs(riscv_intrinsic_fmuls(riscv_intrinsic_fsubs(res,
261
        // In particular cases when the integer part is 0, and the number is negative,
262
        \rightarrow the sign must be managed
        if(n_sign_decimal(res) == 1){
263
            neorv32_uart0_printf("-%d.%d\n", parte_entera_out, parte_decimal_out);
264
        } else if (n_sign_decimal(res) == 2){
265
            neorv32_uart0_printf("-%d.0%d\n", parte_entera_out, parte_decimal_out);
266
267
        }else if (n_sign_decimal(res) == 3){
            {\tt neorv32\_uart0\_printf("%d.%d\n", parte\_entera\_out, parte\_decimal\_out);}
268
        }else{
269
            neorv32_uart0_printf("%d.0%d\n", parte_entera_out, parte_decimal_out);
270
271
272
      }
273
```

```
neorv32_uart0_printf("\nMeasure the lartency of all methods\n");
274
      neorv32_uart0_printf("\nThe test performs the calculation for 9 input data\n\n");
275
276
      neorv32_cpu_csr_write(CSR_MCYCLE, 0); // start timing
277
      for (i=0; i<9; i++) {
278
        neorv32_cfu_r3_instr(0b11111111, 0b000, data_hw[i], 0);
279
280
      time_hw = neorv32_cpu_csr_read(CSR_MCYCLE); // stop timing
281
282
      neorv32_cpu_csr_write(CSR_MCYCLE, 0); // start timing
283
284
      for (i=0; i<9; i++) {
        sig_aprox_7(data_sw[i]);
285
286
      time_sw7 = neorv32_cpu_csr_read(CSR_MCYCLE); // stop timing
287
288
      neorv32_cpu_csr_write(CSR_MCYCLE, 0); // start timing
289
      for (i=0; i<9; i++) {
290
        sig_aprox_5(data_sw[i]);
291
292
      time_sw5 = neorv32_cpu_csr_read(CSR_MCYCLE); // stop timing
293
      neorv32_cpu_csr_write(CSR_MCYCLE, 0); // start timing
295
      for (i=0; i<9; i++) {
296
        sig_aprox_3(data_sw[i]);
298
      time_sw3 = neorv32_cpu_csr_read(CSR_MCYCLE); // stop timing
299
      neorv32_uart0_printf("HW calculated through SIG(CRI) = %u cycles\n", time_hw);
301
      neorv32_uart0_printf("SW aprox by polynomial grade 7 via FPU = %u cycles\n",
302

    time_sw7);

      neorv32_uart0_printf("SW aprox by polynomial grade 5 via FPU = %u cycles\n",
303

    time_sw5);

      neorv32_uart0_printf("SW aprox by polynomial grade 3 via FPU = %u cycles\n",

    time_sw3);

       // End
305
306
      neorv32_uart0_printf("\nProgram completed.\n");
       #endif
307
308
      return 0;
309
310
    }
```

CÓDIGO D.27: Compración cálculo de la sigmoide: CRI vs FPU; main.c

- [1] A. Munir, E. Blasch, J. Kwon, J. Kong y A. Aved, «Artificial Intelligence and Data Fusion at the Edge,» *IEEE Aerospace and Electronic Systems Magazine*, vol. 36, n.º 7, págs. 62-78, 2021. DOI: 10.1109/MAES.2020.3043072.
- [2] M. M. H. Shuvo, S. K. Islam, J. Cheng y B. I. Morshed, «Efficient Acceleration of Deep Learning Inference on Resource-Constrained Edge Devices: A Review,» Proceedings of the IEEE, vol. 111, n.º 1, págs. 42-91, 2023. DOI: 10.1109/JPROC. 2022.3226481.
- [3] A. Waterman, Y. Lee, R. Avizienis, H. Cook, D. Patterson y K. Asanovic, «The RISC-V instruction set,» en 2013 IEEE Hot Chips 25 Symposium (HCS), 2013, págs. 1-1. DOI: 10.1109/HOTCHIPS.2013.7478332.
- [4] D. Lampret y the OpenRISC Community, OpenRISC, gh:openrisc, 2000.
- [5] OpenCores Community, OpenCores, opencores.org, 1999.
- [6] Sun Microsystems, Inc., OpenSPARC, oracle.com/servers/technologies/opensparcoverview, 2005.
- [7] European Space Research y Technology Centre, *LEON*, esa.int/Enabling_Support /Space_Engineering_Technology/LEON_the_space_chip_that_Europe_built, 1997.
- [8] Hitachi/Renesas, *SuperH*, renesas.com/us/en/products/microcontrollers-micro processors/other-mcus-mpus/superh-risc-engine-family-mcus, 1992.
- [9] Hitachi/Mitsubishi, Hitachi and Mitsubishi Electric to Establish Renesas Technology Corp., a New Company for Semiconductor Operations, hitachi.us/press/archive/10032002, 2002.
- [10] Jeff Dionne, J-Core Open Processor, j-core.org, 2015.
- [11] OpenPOWER Foundation, *Power ISA*, openpowerfoundation.org/specifications/isa/, 2024
- [12] OpenPOWER Foundation, OpenPOWER, openpower.foundation, 2006.
- [13] A. Blanchard y Contribuidores, *Microwatt A tiny Open POWER ISA softcore*, gh:antonblanchard/microwatt, 2019.
- [14] A. Blanchard y Contribuidores, *Chiselwatt A tiny POWER Open ISA soft processor*, gh:antonblanchard/chiselwatt, 2019.
- [15] L. Leighton y Contribuidores, *Libre-SOC*, libre-soc.org/, 2019.
- [16] A. Waterman, Y. Lee, D. Patterson y K. Asanovic, *The RISC-V Instruction Set Manual, Volume I: Base User-Level ISA*, eecs.berkeley.edu/Pubs/TechRpts/2011/EECS-2011-62.pdf, 2011.
- [17] K. Asanovic y D. Patterson, *Instruction Sets Should Be Free: The Case For RISC-V*, eecs.berkeley.edu/Pubs/TechRpts/2014/EECS-2014-146.pdf, 2014.
- [18] J. Bachrach, H. Vo, B. Richards et al., «Chisel: Constructing hardware in a Scala embedded language,» en *DAC Design Automation Conference* 2012, 2012, págs. 1212-1221. DOI: 10.1145/2228360.2228584.

[19] RISC-V Community, *Open-Source RISC-V Architecture IDs*, gh:riscv/riscv-isa-manual/blob/main/marchid.md, 2024.

- [20] A. Waterman y Contribuidores, *Rocket Chip*, gh:chipsalliance/rocket-chip, 2014.
- [21] C. Papon y Contribuidores, *VexRiscv A FPGA friendly 32 bit RISC-V CPU*, gh: SpinalHDL/VexRiscv, 2016.
- [22] C. Xenia Wolf y Contribuidores, *PicoRV32 A Size-Optimized RISC-V CPU*, gh: YosysHQ/picorv32, 2021.
- [23] Nuclei System Technology, *Hummingbirdv2 E203 Core and SoC*, gh:riscv-mcu/e203_hbirdv2, 2020.
- [24] R. Calcada y Contribuidores, RISC-V Steel, gh:riscv-steel/riscv-steel, 2024.
- [25] O. Kindgren y Contribuidores, SERV The SErial RISC-V CPUl, gh:olofk/serv, 2024.
- [26] S. Nolting y Contribuidores, NEORV32 A tiny, customizable and extensible MCU-class 32-bit RISC-V soft-core CPU and microcontroller-like SoC, gh:stnolting/neorv32, 2024.
- [27] J. Vandergriendt, ORCA RISC-V RV32IM core, gh:kammoh/ORCA-risc-v, 2015.
- [28] S. Prakash, T. Callahan, J. Bushagour et al., «CFU Playground: Full-Stack Open-Source Framework for Tiny Machine Learning (TinyML) Acceleration on FP-GAs,» en 2023 IEEE International Symposium on Performance Analysis of Systems and Software (ISPASS), IEEE, abr. de 2023. DOI: 10.1109/ispass57527.2023.00024. dirección: http://dx.doi.org/10.1109/ISPASS57527.2023.00024.
- [29] J. Gray, *Draft Proposed RISC-V Composable Custom Extensions Specification*, raw. github usercontent.com/grayresearch/CFU/main/spec/spec.pdf, 2019.
- [30] ARM, AXI4-Stream, developer.arm.com/documentation/ihi0051/latest/, 2010.
- [31] OpenCores, Wishbone Bus, cdn.opencores.org/downloads/wbspec_b4.pdf, 2010.
- [32] ARM, AXI4-Lite, developer.arm.com/documentation/ihi0022/e/, 2010.
- [33] K. Basterretxea, E. Alonso, J. M. Tarela e I. del Campo, «PWL approximation of non-linear functions for the implementation of neuro-fuzzy systems,» *Proceedings of the IMACS/IEEE CSCC*, vol. 99, 1999.
- [34] J. Tarela, K Basterretxea, I Del Campo, M. Martínez y E Alonso, «Optimised PWL recursive approximation and its application to neuro-fuzzy systems,» *Mathematical and computer modelling*, vol. 35, n.º 7-8, págs. 867-883, 2002.
- [35] U. Sainz-Estebanez, *GHDL* + yosys + *GHDL* yosys plugin + nextpnr-xilinx + prjx-ray Container, ghcr.io/unike267/containers/impl-arty:latest, 2024.
- [36] N.-D. Nguyen, D.-H. Bui y X.-T. Tran, «Tiny Neuron Network System based on RISC-V Processor: A Decentralized Approach for IoT Applications,» en 2022 International Conference on Advanced Technologies for Communications (ATC), 2022, págs. 98-103. DOI: 10.1109/ATC55345.2022.9942990.
- [37] X. Yu, Z. Yang, L. Peng, B. Lin, W. Yang y L. Wang, «CNN Specific ISA Extensions Based on RISC-V Processors,» en 2022 5th International Conference on Circuits, Systems and Simulation (ICCSS), 2022, págs. 116-120. DOI: 10.1109/ICCSS55260.2022.9802445.

[38] P. Davide Schiavone, F. Conti, D. Rossi et al., «Slow and steady wins the race? A comparison of ultra-low-power RISC-V cores for Internet-of-Things applications,» en 2017 27th International Symposium on Power and Timing Modeling, Optimization and Simulation (PATMOS), 2017, págs. 1-8. DOI: 10.1109/PATMOS. 2017.8106976.

- [39] M. Gautschi, M. Wegmann y D. Schiavone, *zero-riscy CPU Core*), tom01h/zero-riscy, 2017.
- [40] Q. Wei, E. Cui, Y. Gao y T. Li, «A Review of Edge Intelligence Applications Based on RISC-V,» en 2023 2nd International Conference on Computing, Communication, Perception and Quantum Technology (CCPQT), 2023, págs. 115-119. DOI: 10.1109/CCPQT60491.2023.00025.
- [41] AMD Research and Advanced Development, *RapidWright*, gh:Xilinx/RapidWright, 2018.
- [42] AMD, Runtime-First FPGA Interchange Routing Contes, xilinx.github.io/fpga24 _routing_contest/index, 2024.
- [43] CHIPS Alliance, FPGA Interchange Format, rapidwright.io/docs/FPGA_Interchange _Format, 2020.
- [44] J. Lewis y Contribuidores, Open Source VHDL Verification Methodology, osvvm.org, 2013.
- [45] E. Tallaksen y Contribuidores, *Universal VHDL Verification Methodology*, **uvvm.org**, 2013.
- [46] Siemens, *The 2022 Wilson Research Group Functional Verification Study*, blogs.sw. siemens.com/verificationhorizons/2022/11/21/part-6-the-2022-wilson-research-group-functional-verification-study/, 2022.
- [47] AMD, AMD MicroBlazeTM Processor, amd.com/en/products/software/adaptive-socs-and-fpgas/microblaze.html, 2024.
- [48] AMD, AMD MicroBlazeTM V Processor, amd.com/en/products/software/adaptive-socs-and-fpgas/microblaze-v.html, 2024.
- [49] Enjoy-Digital, *LiteX*, gh:enjoy-digital/litex, 2024.
- [50] M-Labs, Migen (Milkymist generator), gh:m-labs/migen, 2020.
- [51] V. N. Chander y K. Varghese, «A Soft RISC-V Vector Processor for Edge-AI,» en 2022 35th International Conference on VLSI Design and 2022 21st International Conference on Embedded Systems (VLSID), 2022, págs. 263-268. DOI: 10.1109/VLSID2022.2022.00058.
- [52] S. Nolting y Contribuidores, *Prebuilt RISC-V GCC toolchains for x64 Linux*. gh:stnolting/riscv-gcc-prebuilt, 2023.
- [53] S. Nolting y Contribuidores, *Simulation container*, ghcr.io/stnolting/neorv32/sim, 2024.
- [54] S. Nolting y Contribuidores, *The NEORV32 RISC-V Processor Datasheet*, stnolting.github.io/neorv32/, 2020.
- [55] S. Nolting y Contribuidores, *The NEORV32 RISC-V Processor User Guide*, stnolting.github.io/neorv32/ug/, 2020.
- [56] T. Gingold y Contribuidores, *GHDL VHDL 2008/93/87 simulator*, gh:ghdl/ghdl, 2024.

[57] C. Xenia Wolf y Contribuidores, YOSYS - Yosys Open SYnthesis Suite, gh: YosysHQ/yosys, 2020.

- [58] T. Gingold y Contribuidores, *ghdl-yosys-plugin: VHDL synthesis* (based on GHDL and Yosys), gh:ghdl/ghdl-yosys-plugin, 2024.
- [59] D. Shah y Contribuidores, *Nextpnr-Xilinx Experimental flows using nextpnr for Xilinx devices*, gh:gatecat/nextpnr-xilinx, 2020.
- [60] Project X-Ray Contribuidores, *Documenting the Xilinx 7-series bit-stream format*, gh:f4pga/prjxray, 2020.
- [61] G. Goavec-Merou y Contribuidores, openFPGALoader: Universal utility for programming FPGA, gh:trabucayre/openFPGALoader, 2024.
- [62] L. Asplund, O. Kraigher y Contribuidores, *VUnit Testing framework for VHDL/ SystemVerilog*, gh:VUnit/vunit, 2024.
- [63] A. Neundorf y Contribuidores, *CuteCom A graphical serial terminal*, gh:neundorf/CuteCom, 2018.
- [64] U. Sainz-Estebanez, *Practices*, gh:Unike267/Practices, 2024.
- [65] Linux Foundation, Zephyr OS, zephyrproject.org, 2016.