-
Notifications
You must be signed in to change notification settings - Fork 22
/
xaie_events_aieml.h
579 lines (572 loc) · 28.5 KB
/
xaie_events_aieml.h
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
169
170
171
172
173
174
175
176
177
178
179
180
181
182
183
184
185
186
187
188
189
190
191
192
193
194
195
196
197
198
199
200
201
202
203
204
205
206
207
208
209
210
211
212
213
214
215
216
217
218
219
220
221
222
223
224
225
226
227
228
229
230
231
232
233
234
235
236
237
238
239
240
241
242
243
244
245
246
247
248
249
250
251
252
253
254
255
256
257
258
259
260
261
262
263
264
265
266
267
268
269
270
271
272
273
274
275
276
277
278
279
280
281
282
283
284
285
286
287
288
289
290
291
292
293
294
295
296
297
298
299
300
301
302
303
304
305
306
307
308
309
310
311
312
313
314
315
316
317
318
319
320
321
322
323
324
325
326
327
328
329
330
331
332
333
334
335
336
337
338
339
340
341
342
343
344
345
346
347
348
349
350
351
352
353
354
355
356
357
358
359
360
361
362
363
364
365
366
367
368
369
370
371
372
373
374
375
376
377
378
379
380
381
382
383
384
385
386
387
388
389
390
391
392
393
394
395
396
397
398
399
400
401
402
403
404
405
406
407
408
409
410
411
412
413
414
415
416
417
418
419
420
421
422
423
424
425
426
427
428
429
430
431
432
433
434
435
436
437
438
439
440
441
442
443
444
445
446
447
448
449
450
451
452
453
454
455
456
457
458
459
460
461
462
463
464
465
466
467
468
469
470
471
472
473
474
475
476
477
478
479
480
481
482
483
484
485
486
487
488
489
490
491
492
493
494
495
496
497
498
499
500
501
502
503
504
505
506
507
508
509
510
511
512
513
514
515
516
517
518
519
520
521
522
523
524
525
526
527
528
529
530
531
532
533
534
535
536
537
538
539
540
541
542
543
544
545
546
547
548
549
550
551
552
553
554
555
556
557
558
559
560
561
562
563
564
565
566
567
568
569
570
571
572
573
574
575
576
577
578
579
/******************************************************************************
* Copyright (C) 2019 - 2022 Xilinx, Inc. All rights reserved.
* SPDX-License-Identifier: MIT
******************************************************************************/
/*****************************************************************************/
/**
* @file xaie_events_aieml.h
* @{
*
* Header file containing all events macros for AIEML.
*
* <pre>
* MODIFICATION HISTORY:
*
* Ver Who Date Changes
* ----- ------ -------- -----------------------------------------------------
* 1.0 Dishita 11/21/2019 Initial creation
* 1.1 Nishad 06/02/2020 Move event files under events directory
* 1.2 Nishad 06/02/2020 Rename file attribute to xaie_events_aieml.h
* 1.3 Nishad 06/03/2020 Rename XAIEMLGBL_<MODULE>_EVENT_* macros to
* XAIEML_EVENTS_<MODULE>_*
* 1.4 Nishad 06/09/2020 Fix typo in *_MEMORY_* macro
* </pre>
*
******************************************************************************/
/*
* Macro of all the Events of AIEML for all modules: Core, Memory of AIE tile
* MEM tile and PL tile
*/
/*Declaration of events for core module of aie tile */
#define XAIEML_EVENTS_CORE_NONE 0U
#define XAIEML_EVENTS_CORE_TRUE 1U
#define XAIEML_EVENTS_CORE_GROUP_0 2U
#define XAIEML_EVENTS_CORE_TIMER_SYNC 3U
#define XAIEML_EVENTS_CORE_TIMER_VALUE_REACHED 4U
#define XAIEML_EVENTS_CORE_PERF_CNT_0 5U
#define XAIEML_EVENTS_CORE_PERF_CNT_1 6U
#define XAIEML_EVENTS_CORE_PERF_CNT_2 7U
#define XAIEML_EVENTS_CORE_PERF_CNT_3 8U
#define XAIEML_EVENTS_CORE_COMBO_EVENT_0 9U
#define XAIEML_EVENTS_CORE_COMBO_EVENT_1 10U
#define XAIEML_EVENTS_CORE_COMBO_EVENT_2 11U
#define XAIEML_EVENTS_CORE_COMBO_EVENT_3 12U
#define XAIEML_EVENTS_CORE_EDGE_DETECTION_EVENT_0 13U
#define XAIEML_EVENTS_CORE_EDGE_DETECTION_EVENT_1 14U
#define XAIEML_EVENTS_CORE_GROUP_PC_EVENT 15U
#define XAIEML_EVENTS_CORE_PC_0 16U
#define XAIEML_EVENTS_CORE_PC_1 17U
#define XAIEML_EVENTS_CORE_PC_2 18U
#define XAIEML_EVENTS_CORE_PC_3 19U
#define XAIEML_EVENTS_CORE_PC_RANGE_0_1 20U
#define XAIEML_EVENTS_CORE_PC_RANGE_2_3 21U
#define XAIEML_EVENTS_CORE_GROUP_STALL 22U
#define XAIEML_EVENTS_CORE_MEMORY_STALL 23U
#define XAIEML_EVENTS_CORE_STREAM_STALL 24U
#define XAIEML_EVENTS_CORE_CASCADE_STALL 25U
#define XAIEML_EVENTS_CORE_LOCK_STALL 26U
#define XAIEML_EVENTS_CORE_DEBUG_HALTED 27U
#define XAIEML_EVENTS_CORE_ACTIVE 28U
#define XAIEML_EVENTS_CORE_DISABLED 29U
#define XAIEML_EVENTS_CORE_ECC_ERROR_STALL 30U
#define XAIEML_EVENTS_CORE_ECC_SCRUBBING_STALL 31U
#define XAIEML_EVENTS_CORE_GROUP_PROGRAM_FLOW 32U
#define XAIEML_EVENTS_CORE_INSTR_EVENT_0 33U
#define XAIEML_EVENTS_CORE_INSTR_EVENT_1 34U
#define XAIEML_EVENTS_CORE_INSTR_CALL 35U
#define XAIEML_EVENTS_CORE_INSTR_RETURN 36U
#define XAIEML_EVENTS_CORE_INSTR_VECTOR 37U
#define XAIEML_EVENTS_CORE_INSTR_LOAD 38U
#define XAIEML_EVENTS_CORE_INSTR_STORE 39U
#define XAIEML_EVENTS_CORE_INSTR_STREAM_GET 40U
#define XAIEML_EVENTS_CORE_INSTR_STREAM_PUT 41U
#define XAIEML_EVENTS_CORE_INSTR_CASCADE_GET 42U
#define XAIEML_EVENTS_CORE_INSTR_CASCADE_PUT 43U
#define XAIEML_EVENTS_CORE_INSTR_LOCK_ACQUIRE_REQ 44U
#define XAIEML_EVENTS_CORE_INSTR_LOCK_RELEASE_REQ 45U
#define XAIEML_EVENTS_CORE_GROUP_ERRORS_0 46U
#define XAIEML_EVENTS_CORE_GROUP_ERRORS_1 47U
#define XAIEML_EVENTS_CORE_SRS_OVERFLOW 48U
#define XAIEML_EVENTS_CORE_UPS_OVERFLOW 49U
#define XAIEML_EVENTS_CORE_FP_HUGE 50U
#define XAIEML_EVENTS_CORE_INT_FP_0 51U
#define XAIEML_EVENTS_CORE_FP_INVALID 52U
#define XAIEML_EVENTS_CORE_FP_INF 53U
#define XAIEML_EVENTS_CORE_PM_REG_ACCESS_FAILURE 55U
#define XAIEML_EVENTS_CORE_STREAM_PKT_PARITY_ERROR 56U
#define XAIEML_EVENTS_CORE_CONTROL_PKT_ERROR 57U
#define XAIEML_EVENTS_CORE_AXI_MM_SLAVE_ERROR 58U
#define XAIEML_EVENTS_CORE_INSTR_DECOMPRSN_ERROR 59U
#define XAIEML_EVENTS_CORE_DM_ADDRESS_OUT_OF_RANGE 60U
#define XAIEML_EVENTS_CORE_PM_ECC_ERROR_SCRUB_CORRECTED 61U
#define XAIEML_EVENTS_CORE_PM_ECC_ERROR_SCRUB_2BIT 62U
#define XAIEML_EVENTS_CORE_PM_ECC_ERROR_1BIT 63U
#define XAIEML_EVENTS_CORE_PM_ECC_ERROR_2BIT 64U
#define XAIEML_EVENTS_CORE_PM_ADDRESS_OUT_OF_RANGE 65U
#define XAIEML_EVENTS_CORE_DM_ACCESS_TO_UNAVAILABLE 66U
#define XAIEML_EVENTS_CORE_LOCK_ACCESS_TO_UNAVAILABLE 67U
#define XAIEML_EVENTS_CORE_INSTR_WARNING 68U
#define XAIEML_EVENTS_CORE_INSTR_ERROR 69U
#define XAIEML_EVENTS_CORE_DECOMPRESSION_UNDERFLOW 70U
#define XAIEML_EVENTS_CORE_STREAM_SWITCH_PORT_PARITY_ERROR 71U
#define XAIEML_EVENTS_CORE_PROCESSOR_BUS_ERROR 72U
#define XAIEML_EVENTS_CORE_GROUP_STREAM_SWITCH 73U
#define XAIEML_EVENTS_CORE_PORT_IDLE_0 74U
#define XAIEML_EVENTS_CORE_PORT_RUNNING_0 75U
#define XAIEML_EVENTS_CORE_PORT_STALLED_0 76U
#define XAIEML_EVENTS_CORE_PORT_TLAST_0 77U
#define XAIEML_EVENTS_CORE_PORT_IDLE_1 78U
#define XAIEML_EVENTS_CORE_PORT_RUNNING_1 79U
#define XAIEML_EVENTS_CORE_PORT_STALLED_1 80U
#define XAIEML_EVENTS_CORE_PORT_TLAST_1 81U
#define XAIEML_EVENTS_CORE_PORT_IDLE_2 82U
#define XAIEML_EVENTS_CORE_PORT_RUNNING_2 83U
#define XAIEML_EVENTS_CORE_PORT_STALLED_2 84U
#define XAIEML_EVENTS_CORE_PORT_TLAST_2 85U
#define XAIEML_EVENTS_CORE_PORT_IDLE_3 86U
#define XAIEML_EVENTS_CORE_PORT_RUNNING_3 87U
#define XAIEML_EVENTS_CORE_PORT_STALLED_3 88U
#define XAIEML_EVENTS_CORE_PORT_TLAST_3 89U
#define XAIEML_EVENTS_CORE_PORT_IDLE_4 90U
#define XAIEML_EVENTS_CORE_PORT_RUNNING_4 91U
#define XAIEML_EVENTS_CORE_PORT_STALLED_4 92U
#define XAIEML_EVENTS_CORE_PORT_TLAST_4 93U
#define XAIEML_EVENTS_CORE_PORT_IDLE_5 94U
#define XAIEML_EVENTS_CORE_PORT_RUNNING_5 95U
#define XAIEML_EVENTS_CORE_PORT_STALLED_5 96U
#define XAIEML_EVENTS_CORE_PORT_TLAST_5 97U
#define XAIEML_EVENTS_CORE_PORT_IDLE_6 98U
#define XAIEML_EVENTS_CORE_PORT_RUNNING_6 99U
#define XAIEML_EVENTS_CORE_PORT_STALLED_6 100U
#define XAIEML_EVENTS_CORE_PORT_TLAST_6 101U
#define XAIEML_EVENTS_CORE_PORT_IDLE_7 102U
#define XAIEML_EVENTS_CORE_PORT_RUNNING_7 103U
#define XAIEML_EVENTS_CORE_PORT_STALLED_7 104U
#define XAIEML_EVENTS_CORE_PORT_TLAST_7 105U
#define XAIEML_EVENTS_CORE_GROUP_BROADCAST 106U
#define XAIEML_EVENTS_CORE_BROADCAST_0 107U
#define XAIEML_EVENTS_CORE_BROADCAST_1 108U
#define XAIEML_EVENTS_CORE_BROADCAST_2 109U
#define XAIEML_EVENTS_CORE_BROADCAST_3 110U
#define XAIEML_EVENTS_CORE_BROADCAST_4 111U
#define XAIEML_EVENTS_CORE_BROADCAST_5 112U
#define XAIEML_EVENTS_CORE_BROADCAST_6 113U
#define XAIEML_EVENTS_CORE_BROADCAST_7 114U
#define XAIEML_EVENTS_CORE_BROADCAST_8 115U
#define XAIEML_EVENTS_CORE_BROADCAST_9 116U
#define XAIEML_EVENTS_CORE_BROADCAST_10 117U
#define XAIEML_EVENTS_CORE_BROADCAST_11 118U
#define XAIEML_EVENTS_CORE_BROADCAST_12 119U
#define XAIEML_EVENTS_CORE_BROADCAST_13 120U
#define XAIEML_EVENTS_CORE_BROADCAST_14 121U
#define XAIEML_EVENTS_CORE_BROADCAST_15 122U
#define XAIEML_EVENTS_CORE_GROUP_USER_EVENT 123U
#define XAIEML_EVENTS_CORE_USER_EVENT_0 124U
#define XAIEML_EVENTS_CORE_USER_EVENT_1 125U
#define XAIEML_EVENTS_CORE_USER_EVENT_2 126U
#define XAIEML_EVENTS_CORE_USER_EVENT_3 127U
/*Declaration of events for mem module of aie tile */
#define XAIEML_EVENTS_MEM_NONE 0U
#define XAIEML_EVENTS_MEM_TRUE 1U
#define XAIEML_EVENTS_MEM_GROUP_0 2U
#define XAIEML_EVENTS_MEM_TIMER_SYNC 3U
#define XAIEML_EVENTS_MEM_TIMER_VALUE_REACHED 4U
#define XAIEML_EVENTS_MEM_PERF_CNT_0 5U
#define XAIEML_EVENTS_MEM_PERF_CNT_1 6U
#define XAIEML_EVENTS_MEM_COMBO_EVENT_0 7U
#define XAIEML_EVENTS_MEM_COMBO_EVENT_1 8U
#define XAIEML_EVENTS_MEM_COMBO_EVENT_2 9U
#define XAIEML_EVENTS_MEM_COMBO_EVENT_3 10U
#define XAIEML_EVENTS_MEM_EDGE_DETECTION_EVENT_0 11U
#define XAIEML_EVENTS_MEM_EDGE_DETECTION_EVENT_1 12U
#define XAIEML_EVENTS_MEM_GROUP_WATCHPOINT 15U
#define XAIEML_EVENTS_MEM_WATCHPOINT_0 16U
#define XAIEML_EVENTS_MEM_WATCHPOINT_1 17U
#define XAIEML_EVENTS_MEM_GROUP_DMA_ACTIVITY 18U
#define XAIEML_EVENTS_MEM_DMA_S2MM_0_START_TASK 19U
#define XAIEML_EVENTS_MEM_DMA_S2MM_1_START_TASK 20U
#define XAIEML_EVENTS_MEM_DMA_MM2S_0_START_TASK 21U
#define XAIEML_EVENTS_MEM_DMA_MM2S_1_START_TASK 22U
#define XAIEML_EVENTS_MEM_DMA_S2MM_0_FINISHED_BD 23U
#define XAIEML_EVENTS_MEM_DMA_S2MM_1_FINISHED_BD 24U
#define XAIEML_EVENTS_MEM_DMA_MM2S_0_FINISHED_BD 25U
#define XAIEML_EVENTS_MEM_DMA_MM2S_1_FINISHED_BD 26U
#define XAIEML_EVENTS_MEM_DMA_S2MM_0_FINISHED_TASK 27U
#define XAIEML_EVENTS_MEM_DMA_S2MM_1_FINISHED_TASK 28U
#define XAIEML_EVENTS_MEM_DMA_MM2S_0_FINISHED_TASK 29U
#define XAIEML_EVENTS_MEM_DMA_MM2S_1_FINISHED_TASK 30U
#define XAIEML_EVENTS_MEM_DMA_S2MM_0_STALLED_LOCK 31U
#define XAIEML_EVENTS_MEM_DMA_S2MM_1_STALLED_LOCK 32U
#define XAIEML_EVENTS_MEM_DMA_MM2S_0_STALLED_LOCK 33U
#define XAIEML_EVENTS_MEM_DMA_MM2S_1_STALLED_LOCK 34U
#define XAIEML_EVENTS_MEM_DMA_S2MM_0_STREAM_STARVATION 35U
#define XAIEML_EVENTS_MEM_DMA_S2MM_1_STREAM_STARVATION 36U
#define XAIEML_EVENTS_MEM_DMA_MM2S_0_STREAM_BACKPRESSURE 37U
#define XAIEML_EVENTS_MEM_DMA_MM2S_1_STREAM_BACKPRESSURE 38U
#define XAIEML_EVENTS_MEM_DMA_S2MM_0_MEMORY_BACKPRESSURE 39U
#define XAIEML_EVENTS_MEM_DMA_S2MM_1_MEMORY_BACKPRESSURE 40U
#define XAIEML_EVENTS_MEM_DMA_MM2S_0_MEMORY_STARVATION 41U
#define XAIEML_EVENTS_MEM_DMA_MM2S_1_MEMORY_STARVATION 42U
#define XAIEML_EVENTS_MEM_GROUP_LOCK 43U
#define XAIEML_EVENTS_MEM_LOCK_SEL0_ACQ_EQ 44U
#define XAIEML_EVENTS_MEM_LOCK_SEL0_ACQ_GE 45U
#define XAIEML_EVENTS_MEM_LOCK_0_REL 46U
#define XAIEML_EVENTS_MEM_LOCK_SEL0_EQUAL_TO_VALUE 47U
#define XAIEML_EVENTS_MEM_LOCK_SEL1_ACQ_EQ 48U
#define XAIEML_EVENTS_MEM_LOCK_SEL1_ACQ_GE 49U
#define XAIEML_EVENTS_MEM_LOCK_1_REL 50U
#define XAIEML_EVENTS_MEM_LOCK_SEL1_EQUAL_TO_VALUE 51U
#define XAIEML_EVENTS_MEM_LOCK_SEL2_ACQ_EQ 52U
#define XAIEML_EVENTS_MEM_LOCK_SEL2_ACQ_GE 53U
#define XAIEML_EVENTS_MEM_LOCK_2_REL 54U
#define XAIEML_EVENTS_MEM_LOCK_SEL2_EQUAL_TO_VALUE 55U
#define XAIEML_EVENTS_MEM_LOCK_SEL3_ACQ_EQ 56U
#define XAIEML_EVENTS_MEM_LOCK_SEL3_ACQ_GE 57U
#define XAIEML_EVENTS_MEM_LOCK_3_REL 58U
#define XAIEML_EVENTS_MEM_LOCK_SEL3_EQUAL_TO_VALUE 59U
#define XAIEML_EVENTS_MEM_LOCK_SEL4_ACQ_EQ 60U
#define XAIEML_EVENTS_MEM_LOCK_SEL4_ACQ_GE 61U
#define XAIEML_EVENTS_MEM_LOCK_4_REL 62U
#define XAIEML_EVENTS_MEM_LOCK_SEL4_EQUAL_TO_VALUE 63U
#define XAIEML_EVENTS_MEM_LOCK_SEL5_ACQ_EQ 64U
#define XAIEML_EVENTS_MEM_LOCK_SEL5_ACQ_GE 65U
#define XAIEML_EVENTS_MEM_LOCK_5_REL 66U
#define XAIEML_EVENTS_MEM_LOCK_SEL5_EQUAL_TO_VALUE 67U
#define XAIEML_EVENTS_MEM_LOCK_SEL6_ACQ_EQ 68U
#define XAIEML_EVENTS_MEM_LOCK_SEL6_ACQ_GE 69U
#define XAIEML_EVENTS_MEM_LOCK_6_REL 70U
#define XAIEML_EVENTS_MEM_LOCK_SEL6_EQUAL_TO_VALUE 71U
#define XAIEML_EVENTS_MEM_LOCK_SEL7_ACQ_EQ 72U
#define XAIEML_EVENTS_MEM_LOCK_SEL7_ACQ_GE 73U
#define XAIEML_EVENTS_MEM_LOCK_7_REL 74U
#define XAIEML_EVENTS_MEM_LOCK_SEL7_EQUAL_TO_VALUE 75U
#define XAIEML_EVENTS_MEM_GROUP_MEMORY_CONFLICT 76U
#define XAIEML_EVENTS_MEM_CONFLICT_DM_BANK_0 77U
#define XAIEML_EVENTS_MEM_CONFLICT_DM_BANK_1 78U
#define XAIEML_EVENTS_MEM_CONFLICT_DM_BANK_2 79U
#define XAIEML_EVENTS_MEM_CONFLICT_DM_BANK_3 80U
#define XAIEML_EVENTS_MEM_CONFLICT_DM_BANK_4 81U
#define XAIEML_EVENTS_MEM_CONFLICT_DM_BANK_5 82U
#define XAIEML_EVENTS_MEM_CONFLICT_DM_BANK_6 83U
#define XAIEML_EVENTS_MEM_CONFLICT_DM_BANK_7 84U
#define XAIEML_EVENTS_MEM_GROUP_ERRORS 86U
#define XAIEML_EVENTS_MEM_DM_ECC_ERROR_SCRUB_CORRECTED 87U
#define XAIEML_EVENTS_MEM_DM_ECC_ERROR_SCRUB_2BIT 88U
#define XAIEML_EVENTS_MEM_DM_ECC_ERROR_1BIT 89U
#define XAIEML_EVENTS_MEM_DM_ECC_ERROR_2BIT 90U
#define XAIEML_EVENTS_MEM_DM_PARITY_ERROR_BANK_2 91U
#define XAIEML_EVENTS_MEM_DM_PARITY_ERROR_BANK_3 92U
#define XAIEML_EVENTS_MEM_DM_PARITY_ERROR_BANK_4 93U
#define XAIEML_EVENTS_MEM_DM_PARITY_ERROR_BANK_5 94U
#define XAIEML_EVENTS_MEM_DM_PARITY_ERROR_BANK_6 95U
#define XAIEML_EVENTS_MEM_DM_PARITY_ERROR_BANK_7 96U
#define XAIEML_EVENTS_MEM_DMA_S2MM_0_ERROR 97U
#define XAIEML_EVENTS_MEM_DMA_S2MM_1_ERROR 98U
#define XAIEML_EVENTS_MEM_DMA_MM2S_0_ERROR 99U
#define XAIEML_EVENTS_MEM_DMA_MM2S_1_ERROR 100U
#define XAIEML_EVENTS_MEM_LOCK_ERROR 101U
#define XAIEML_EVENTS_MEM_DMA_TASK_TOKEN_STALL 102U
#define XAIEML_EVENTS_MEM_GROUP_BROADCAST 106U
#define XAIEML_EVENTS_MEM_BROADCAST_0 107U
#define XAIEML_EVENTS_MEM_BROADCAST_1 108U
#define XAIEML_EVENTS_MEM_BROADCAST_2 109U
#define XAIEML_EVENTS_MEM_BROADCAST_3 110U
#define XAIEML_EVENTS_MEM_BROADCAST_4 111U
#define XAIEML_EVENTS_MEM_BROADCAST_5 112U
#define XAIEML_EVENTS_MEM_BROADCAST_6 113U
#define XAIEML_EVENTS_MEM_BROADCAST_7 114U
#define XAIEML_EVENTS_MEM_BROADCAST_8 115U
#define XAIEML_EVENTS_MEM_BROADCAST_9 116U
#define XAIEML_EVENTS_MEM_BROADCAST_10 117U
#define XAIEML_EVENTS_MEM_BROADCAST_11 118U
#define XAIEML_EVENTS_MEM_BROADCAST_12 119U
#define XAIEML_EVENTS_MEM_BROADCAST_13 120U
#define XAIEML_EVENTS_MEM_BROADCAST_14 121U
#define XAIEML_EVENTS_MEM_BROADCAST_15 122U
#define XAIEML_EVENTS_MEM_GROUP_USER_EVENT 123U
#define XAIEML_EVENTS_MEM_USER_EVENT_0 124U
#define XAIEML_EVENTS_MEM_USER_EVENT_1 125U
#define XAIEML_EVENTS_MEM_USER_EVENT_2 126U
#define XAIEML_EVENTS_MEM_USER_EVENT_3 127U
/*Declaration of events for PL/Noc module */
#define XAIEML_EVENTS_PL_NONE 0U
#define XAIEML_EVENTS_PL_TRUE 1U
#define XAIEML_EVENTS_PL_GROUP_0 2U
#define XAIEML_EVENTS_PL_TIMER_SYNC 3U
#define XAIEML_EVENTS_PL_TIMER_VALUE_REACHED 4U
#define XAIEML_EVENTS_PL_PERF_CNT_0 5U
#define XAIEML_EVENTS_PL_PERF_CNT_1 6U
#define XAIEML_EVENTS_PL_COMBO_EVENT_0 7U
#define XAIEML_EVENTS_PL_COMBO_EVENT_1 8U
#define XAIEML_EVENTS_PL_COMBO_EVENT_2 9U
#define XAIEML_EVENTS_PL_COMBO_EVENT_3 10U
#define XAIEML_EVENTS_PL_EDGE_DETECTION_EVENT_0 11U
#define XAIEML_EVENTS_PL_EDGE_DETECTION_EVENT_1 12U
#define XAIEML_EVENTS_PL_GROUP_DMA_ACTIVITY 13U
#define XAIEML_EVENTS_PL_DMA_S2MM_0_START_TASK 14U
#define XAIEML_EVENTS_PL_DMA_S2MM_1_START_TASK 15U
#define XAIEML_EVENTS_PL_DMA_MM2S_0_START_TASK 16U
#define XAIEML_EVENTS_PL_DMA_MM2S_1_START_TASK 17U
#define XAIEML_EVENTS_PL_DMA_S2MM_0_FINISHED_BD 18U
#define XAIEML_EVENTS_PL_DMA_S2MM_1_FINISHED_BD 19U
#define XAIEML_EVENTS_PL_DMA_MM2S_0_FINISHED_BD 20U
#define XAIEML_EVENTS_PL_DMA_MM2S_1_FINISHED_BD 21U
#define XAIEML_EVENTS_PL_DMA_S2MM_0_FINISHED_TASK 22U
#define XAIEML_EVENTS_PL_DMA_S2MM_1_FINISHED_TASK 23U
#define XAIEML_EVENTS_PL_DMA_MM2S_0_FINISHED_TASK 24U
#define XAIEML_EVENTS_PL_DMA_MM2S_1_FINISHED_TASK 25U
#define XAIEML_EVENTS_PL_DMA_S2MM_0_STALLED_LOCK 26U
#define XAIEML_EVENTS_PL_DMA_S2MM_1_STALLED_LOCK 27U
#define XAIEML_EVENTS_PL_DMA_MM2S_0_STALLED_LOCK 28U
#define XAIEML_EVENTS_PL_DMA_MM2S_1_STALLED_LOCK 29U
#define XAIEML_EVENTS_PL_DMA_S2MM_0_STREAM_STARVATION 30U
#define XAIEML_EVENTS_PL_DMA_S2MM_1_STREAM_STARVATION 31U
#define XAIEML_EVENTS_PL_DMA_MM2S_0_STREAM_BACKPRESSURE 32U
#define XAIEML_EVENTS_PL_DMA_MM2S_1_STREAM_BACKPRESSURE 33U
#define XAIEML_EVENTS_PL_DMA_S2MM_0_MEMORY_BACKPRESSURE 34U
#define XAIEML_EVENTS_PL_DMA_S2MM_1_MEMORY_BACKPRESSURE 35U
#define XAIEML_EVENTS_PL_DMA_MM2S_0_MEMORY_STARVATION 36U
#define XAIEML_EVENTS_PL_DMA_MM2S_1_MEMORY_STARVATION 37U
#define XAIEML_EVENTS_PL_GROUP_LOCK 38U
#define XAIEML_EVENTS_PL_LOCK_0_ACQ_EQ 39U
#define XAIEML_EVENTS_PL_LOCK_0_ACQ_GE 40U
#define XAIEML_EVENTS_PL_LOCK_0_REL 41U
#define XAIEML_EVENTS_PL_LOCK_0_EQUAL_TO_VALUE 42U
#define XAIEML_EVENTS_PL_LOCK_1_ACQ_EQ 43U
#define XAIEML_EVENTS_PL_LOCK_1_ACQ_GE 44U
#define XAIEML_EVENTS_PL_LOCK_1_REL 45U
#define XAIEML_EVENTS_PL_LOCK_1_EQUAL_TO_VALUE 46U
#define XAIEML_EVENTS_PL_LOCK_2_ACQ_EQ 47U
#define XAIEML_EVENTS_PL_LOCK_2_ACQ_GE 48U
#define XAIEML_EVENTS_PL_LOCK_2_REL 49U
#define XAIEML_EVENTS_PL_LOCK_2_EQUAL_TO_VALUE 50U
#define XAIEML_EVENTS_PL_LOCK_3_ACQ_EQ 51U
#define XAIEML_EVENTS_PL_LOCK_3_ACQ_GE 52U
#define XAIEML_EVENTS_PL_LOCK_3_REL 53U
#define XAIEML_EVENTS_PL_LOCK_3_EQUAL_TO_VALUE 54U
#define XAIEML_EVENTS_PL_LOCK_4_ACQ_EQ 55U
#define XAIEML_EVENTS_PL_LOCK_4_ACQ_GE 56U
#define XAIEML_EVENTS_PL_LOCK_4_REL 57U
#define XAIEML_EVENTS_PL_LOCK_4_EQUAL_TO_VALUE 58U
#define XAIEML_EVENTS_PL_LOCK_5_ACQ_EQ 59U
#define XAIEML_EVENTS_PL_LOCK_5_ACQ_GE 60U
#define XAIEML_EVENTS_PL_LOCK_5_REL 61U
#define XAIEML_EVENTS_PL_LOCK_5_EQUAL_TO_VALUE 62U
#define XAIEML_EVENTS_PL_GROUP_ERRORS 63U
#define XAIEML_EVENTS_PL_AXI_MM_SLAVE_ERROR 64U
#define XAIEML_EVENTS_PL_CONTROL_PKT_ERROR 65U
#define XAIEML_EVENTS_PL_STREAM_SWITCH_PARITY_ERROR 66U
#define XAIEML_EVENTS_PL_AXI_MM_DECODE_NSU_ERROR 67U
#define XAIEML_EVENTS_PL_AXI_MM_SLAVE_NSU_ERROR 68U
#define XAIEML_EVENTS_PL_AXI_MM_UNSUPPORTED_TRAFFIC 69U
#define XAIEML_EVENTS_PL_AXI_MM_UNSECURE_ACCESS_IN_SECURE_MODE 70U
#define XAIEML_EVENTS_PL_AXI_MM_BYTE_STROBE_ERROR 71U
#define XAIEML_EVENTS_PL_DMA_S2MM_ERROR 72U
#define XAIEML_EVENTS_PL_DMA_MM2S_ERROR 73U
#define XAIEML_EVENTS_PL_LOCK_ERROR 74U
#define XAIEML_EVENTS_PL_DMA_TASK_TOKEN_STALL 75U
#define XAIEML_EVENTS_PL_GROUP_STREAM_SWITCH 76U
#define XAIEML_EVENTS_PL_PORT_IDLE_0 77U
#define XAIEML_EVENTS_PL_PORT_RUNNING_0 78U
#define XAIEML_EVENTS_PL_PORT_STALLED_0 79U
#define XAIEML_EVENTS_PL_PORT_TLAST_0 80U
#define XAIEML_EVENTS_PL_PORT_IDLE_1 81U
#define XAIEML_EVENTS_PL_PORT_RUNNING_1 82U
#define XAIEML_EVENTS_PL_PORT_STALLED_1 83U
#define XAIEML_EVENTS_PL_PORT_TLAST_1 84U
#define XAIEML_EVENTS_PL_PORT_IDLE_2 85U
#define XAIEML_EVENTS_PL_PORT_RUNNING_2 86U
#define XAIEML_EVENTS_PL_PORT_STALLED_2 87U
#define XAIEML_EVENTS_PL_PORT_TLAST_2 88U
#define XAIEML_EVENTS_PL_PORT_IDLE_3 89U
#define XAIEML_EVENTS_PL_PORT_RUNNING_3 90U
#define XAIEML_EVENTS_PL_PORT_STALLED_3 91U
#define XAIEML_EVENTS_PL_PORT_TLAST_3 92U
#define XAIEML_EVENTS_PL_PORT_IDLE_4 93U
#define XAIEML_EVENTS_PL_PORT_RUNNING_4 94U
#define XAIEML_EVENTS_PL_PORT_STALLED_4 95U
#define XAIEML_EVENTS_PL_PORT_TLAST_4 96U
#define XAIEML_EVENTS_PL_PORT_IDLE_5 97U
#define XAIEML_EVENTS_PL_PORT_RUNNING_5 98U
#define XAIEML_EVENTS_PL_PORT_STALLED_5 99U
#define XAIEML_EVENTS_PL_PORT_TLAST_5 100U
#define XAIEML_EVENTS_PL_PORT_IDLE_6 101U
#define XAIEML_EVENTS_PL_PORT_RUNNING_6 102U
#define XAIEML_EVENTS_PL_PORT_STALLED_6 103U
#define XAIEML_EVENTS_PL_PORT_TLAST_6 104U
#define XAIEML_EVENTS_PL_PORT_IDLE_7 105U
#define XAIEML_EVENTS_PL_PORT_RUNNING_7 106U
#define XAIEML_EVENTS_PL_PORT_STALLED_7 107U
#define XAIEML_EVENTS_PL_PORT_TLAST_7 108U
#define XAIEML_EVENTS_PL_GROUP_BROADCAST_A 109U
#define XAIEML_EVENTS_PL_BROADCAST_A_0 110U
#define XAIEML_EVENTS_PL_BROADCAST_A_1 111U
#define XAIEML_EVENTS_PL_BROADCAST_A_2 112U
#define XAIEML_EVENTS_PL_BROADCAST_A_3 113U
#define XAIEML_EVENTS_PL_BROADCAST_A_4 114U
#define XAIEML_EVENTS_PL_BROADCAST_A_5 115U
#define XAIEML_EVENTS_PL_BROADCAST_A_6 116U
#define XAIEML_EVENTS_PL_BROADCAST_A_7 117U
#define XAIEML_EVENTS_PL_BROADCAST_A_8 118U
#define XAIEML_EVENTS_PL_BROADCAST_A_9 119U
#define XAIEML_EVENTS_PL_BROADCAST_A_10 120U
#define XAIEML_EVENTS_PL_BROADCAST_A_11 121U
#define XAIEML_EVENTS_PL_BROADCAST_A_12 122U
#define XAIEML_EVENTS_PL_BROADCAST_A_13 123U
#define XAIEML_EVENTS_PL_BROADCAST_A_14 124U
#define XAIEML_EVENTS_PL_BROADCAST_A_15 125U
#define XAIEML_EVENTS_PL_USER_EVENT_0 126U
#define XAIEML_EVENTS_PL_USER_EVENT_1 127U
/*Declaration of events for Mem Tile module */
#define XAIEML_EVENTS_MEM_TILE_NONE 0U
#define XAIEML_EVENTS_MEM_TILE_TRUE 1U
#define XAIEML_EVENTS_MEM_TILE_GROUP_0 2U
#define XAIEML_EVENTS_MEM_TILE_TIMER_SYNC 3U
#define XAIEML_EVENTS_MEM_TILE_TIMER_VALUE_REACHED 4U
#define XAIEML_EVENTS_MEM_TILE_PERF_CNT0_EVENT 5U
#define XAIEML_EVENTS_MEM_TILE_PERF_CNT1_EVENT 6U
#define XAIEML_EVENTS_MEM_TILE_PERF_CNT2_EVENT 7U
#define XAIEML_EVENTS_MEM_TILE_PERF_CNT3_EVENT 8U
#define XAIEML_EVENTS_MEM_TILE_COMBO_EVENT_0 9U
#define XAIEML_EVENTS_MEM_TILE_COMBO_EVENT_1 10U
#define XAIEML_EVENTS_MEM_TILE_COMBO_EVENT_2 11U
#define XAIEML_EVENTS_MEM_TILE_COMBO_EVENT_3 12U
#define XAIEML_EVENTS_MEM_TILE_EDGE_DETECTION_EVENT_0 13U
#define XAIEML_EVENTS_MEM_TILE_EDGE_DETECTION_EVENT_1 14U
#define XAIEML_EVENTS_MEM_TILE_GROUP_WATCHPOINT 15U
#define XAIEML_EVENTS_MEM_TILE_WATCHPOINT_0 16U
#define XAIEML_EVENTS_MEM_TILE_WATCHPOINT_1 17U
#define XAIEML_EVENTS_MEM_TILE_WATCHPOINT_2 18U
#define XAIEML_EVENTS_MEM_TILE_WATCHPOINT_3 19U
#define XAIEML_EVENTS_MEM_TILE_GROUP_DMA_ACTIVITY 20U
#define XAIEML_EVENTS_MEM_TILE_DMA_S2MM_SEL0_START_TASK 21U
#define XAIEML_EVENTS_MEM_TILE_DMA_S2MM_SEL1_START_TASK 22U
#define XAIEML_EVENTS_MEM_TILE_DMA_MM2S_SEL0_START_TASK 23U
#define XAIEML_EVENTS_MEM_TILE_DMA_MM2S_SEL1_START_TASK 24U
#define XAIEML_EVENTS_MEM_TILE_DMA_S2MM_SEL0_FINISHED_BD 25U
#define XAIEML_EVENTS_MEM_TILE_DMA_S2MM_SEL1_FINISHED_BD 26U
#define XAIEML_EVENTS_MEM_TILE_DMA_MM2S_SEL0_FINISHED_BD 27U
#define XAIEML_EVENTS_MEM_TILE_DMA_MM2S_SEL1_FINISHED_BD 28U
#define XAIEML_EVENTS_MEM_TILE_DMA_S2MM_SEL0_FINISHED_TASK 29U
#define XAIEML_EVENTS_MEM_TILE_DMA_S2MM_SEL1_FINISHED_TASK 30U
#define XAIEML_EVENTS_MEM_TILE_DMA_MM2S_SEL0_FINISHED_TASK 31U
#define XAIEML_EVENTS_MEM_TILE_DMA_MM2S_SEL1_FINISHED_TASK 32U
#define XAIEML_EVENTS_MEM_TILE_DMA_S2MM_SEL0_STALLED_LOCK 33U
#define XAIEML_EVENTS_MEM_TILE_DMA_S2MM_SEL1_STALLED_LOCK 34U
#define XAIEML_EVENTS_MEM_TILE_DMA_MM2S_SEL0_STALLED_LOCK 35U
#define XAIEML_EVENTS_MEM_TILE_DMA_MM2S_SEL1_STALLED_LOCK 36U
#define XAIEML_EVENTS_MEM_TILE_DMA_S2MM_SEL0_STREAM_STARVATION 37U
#define XAIEML_EVENTS_MEM_TILE_DMA_S2MM_SEL1_STREAM_STARVATION 38U
#define XAIEML_EVENTS_MEM_TILE_DMA_MM2S_SEL0_STREAM_BACKPRESSURE 39U
#define XAIEML_EVENTS_MEM_TILE_DMA_MM2S_SEL1_STREAM_BACKPRESSURE 40U
#define XAIEML_EVENTS_MEM_TILE_DMA_S2MM_SEL0_MEMORY_BACKPRESSURE 41U
#define XAIEML_EVENTS_MEM_TILE_DMA_S2MM_SEL1_MEMORY_BACKPRESSURE 42U
#define XAIEML_EVENTS_MEM_TILE_DMA_MM2S_SEL0_MEMORY_STARVATION 43U
#define XAIEML_EVENTS_MEM_TILE_DMA_MM2S_SEL1_MEMORY_STARVATION 44U
#define XAIEML_EVENTS_MEM_TILE_GROUP_LOCK 45U
#define XAIEML_EVENTS_MEM_TILE_LOCK_SEL0_ACQ_EQ 46U
#define XAIEML_EVENTS_MEM_TILE_LOCK_SEL0_ACQ_GE 47U
#define XAIEML_EVENTS_MEM_TILE_LOCK_SEL0_REL 48U
#define XAIEML_EVENTS_MEM_TILE_LOCK_SEL0_EQUAL_TO_VALUE 49U
#define XAIEML_EVENTS_MEM_TILE_LOCK_SEL1_ACQ_EQ 50U
#define XAIEML_EVENTS_MEM_TILE_LOCK_SEL1_ACQ_GE 51U
#define XAIEML_EVENTS_MEM_TILE_LOCK_SEL1_REL 52U
#define XAIEML_EVENTS_MEM_TILE_LOCK_SEL1_EQUAL_TO_VALUE 53U
#define XAIEML_EVENTS_MEM_TILE_LOCK_SEL2_ACQ_EQ 54U
#define XAIEML_EVENTS_MEM_TILE_LOCK_SEL2_ACQ_GE 55U
#define XAIEML_EVENTS_MEM_TILE_LOCK_SEL2_REL 56U
#define XAIEML_EVENTS_MEM_TILE_LOCK_SEL2_EQUAL_TO_VALUE 57U
#define XAIEML_EVENTS_MEM_TILE_LOCK_SEL3_ACQ_EQ 58U
#define XAIEML_EVENTS_MEM_TILE_LOCK_SEL3_ACQ_GE 59U
#define XAIEML_EVENTS_MEM_TILE_LOCK_SEL3_REL 60U
#define XAIEML_EVENTS_MEM_TILE_LOCK_SEL3_EQUAL_TO_VALUE 61U
#define XAIEML_EVENTS_MEM_TILE_LOCK_SEL4_ACQ_EQ 62U
#define XAIEML_EVENTS_MEM_TILE_LOCK_SEL4_ACQ_GE 63U
#define XAIEML_EVENTS_MEM_TILE_LOCK_SEL4_REL 64U
#define XAIEML_EVENTS_MEM_TILE_LOCK_SEL4_EQUAL_TO_VALUE 65U
#define XAIEML_EVENTS_MEM_TILE_LOCK_SEL5_ACQ_EQ 66U
#define XAIEML_EVENTS_MEM_TILE_LOCK_SEL5_ACQ_GE 67U
#define XAIEML_EVENTS_MEM_TILE_LOCK_SEL5_REL 68U
#define XAIEML_EVENTS_MEM_TILE_LOCK_SEL5_EQUAL_TO_VALUE 69U
#define XAIEML_EVENTS_MEM_TILE_LOCK_SEL6_ACQ_EQ 70U
#define XAIEML_EVENTS_MEM_TILE_LOCK_SEL6_ACQ_GE 71U
#define XAIEML_EVENTS_MEM_TILE_LOCK_SEL6_REL 72U
#define XAIEML_EVENTS_MEM_TILE_LOCK_SEL6_EQUAL_TO_VALUE 73U
#define XAIEML_EVENTS_MEM_TILE_LOCK_SEL7_ACQ_EQ 74U
#define XAIEML_EVENTS_MEM_TILE_LOCK_SEL7_ACQ_GE 75U
#define XAIEML_EVENTS_MEM_TILE_LOCK_SEL7_REL 76U
#define XAIEML_EVENTS_MEM_TILE_LOCK_SEL7_EQUAL_TO_VALUE 77U
#define XAIEML_EVENTS_MEM_TILE_GROUP_STREAM_SWITCH 78U
#define XAIEML_EVENTS_MEM_TILE_PORT_IDLE_0 79U
#define XAIEML_EVENTS_MEM_TILE_PORT_RUNNING_0 80U
#define XAIEML_EVENTS_MEM_TILE_PORT_STALLED_0 81U
#define XAIEML_EVENTS_MEM_TILE_PORT_TLAST_0 82U
#define XAIEML_EVENTS_MEM_TILE_PORT_IDLE_1 83U
#define XAIEML_EVENTS_MEM_TILE_PORT_RUNNING_1 84U
#define XAIEML_EVENTS_MEM_TILE_PORT_STALLED_1 85U
#define XAIEML_EVENTS_MEM_TILE_PORT_TLAST_1 86U
#define XAIEML_EVENTS_MEM_TILE_PORT_IDLE_2 87U
#define XAIEML_EVENTS_MEM_TILE_PORT_RUNNING_2 88U
#define XAIEML_EVENTS_MEM_TILE_PORT_STALLED_2 89U
#define XAIEML_EVENTS_MEM_TILE_PORT_TLAST_2 90U
#define XAIEML_EVENTS_MEM_TILE_PORT_IDLE_3 91U
#define XAIEML_EVENTS_MEM_TILE_PORT_RUNNING_3 92U
#define XAIEML_EVENTS_MEM_TILE_PORT_STALLED_3 93U
#define XAIEML_EVENTS_MEM_TILE_PORT_TLAST_3 94U
#define XAIEML_EVENTS_MEM_TILE_PORT_IDLE_4 95U
#define XAIEML_EVENTS_MEM_TILE_PORT_RUNNING_4 96U
#define XAIEML_EVENTS_MEM_TILE_PORT_STALLED_4 97U
#define XAIEML_EVENTS_MEM_TILE_PORT_TLAST_4 98U
#define XAIEML_EVENTS_MEM_TILE_PORT_IDLE_5 99U
#define XAIEML_EVENTS_MEM_TILE_PORT_RUNNING_5 100U
#define XAIEML_EVENTS_MEM_TILE_PORT_STALLED_5 101U
#define XAIEML_EVENTS_MEM_TILE_PORT_TLAST_5 102U
#define XAIEML_EVENTS_MEM_TILE_PORT_IDLE_6 103U
#define XAIEML_EVENTS_MEM_TILE_PORT_RUNNING_6 104U
#define XAIEML_EVENTS_MEM_TILE_PORT_STALLED_6 105U
#define XAIEML_EVENTS_MEM_TILE_PORT_TLAST_6 106U
#define XAIEML_EVENTS_MEM_TILE_PORT_IDLE_7 107U
#define XAIEML_EVENTS_MEM_TILE_PORT_RUNNING_7 108U
#define XAIEML_EVENTS_MEM_TILE_PORT_STALLED_7 109U
#define XAIEML_EVENTS_MEM_TILE_PORT_TLAST_7 110U
#define XAIEML_EVENTS_MEM_TILE_GROUP_MEMORY_CONFLICT 111U
#define XAIEML_EVENTS_MEM_TILE_CONFLICT_DM_BANK_0 112U
#define XAIEML_EVENTS_MEM_TILE_CONFLICT_DM_BANK_1 113U
#define XAIEML_EVENTS_MEM_TILE_CONFLICT_DM_BANK_2 114U
#define XAIEML_EVENTS_MEM_TILE_CONFLICT_DM_BANK_3 115U
#define XAIEML_EVENTS_MEM_TILE_CONFLICT_DM_BANK_4 116U
#define XAIEML_EVENTS_MEM_TILE_CONFLICT_DM_BANK_5 117U
#define XAIEML_EVENTS_MEM_TILE_CONFLICT_DM_BANK_6 118U
#define XAIEML_EVENTS_MEM_TILE_CONFLICT_DM_BANK_7 119U
#define XAIEML_EVENTS_MEM_TILE_CONFLICT_DM_BANK_8 120U
#define XAIEML_EVENTS_MEM_TILE_CONFLICT_DM_BANK_9 121U
#define XAIEML_EVENTS_MEM_TILE_CONFLICT_DM_BANK_10 122U
#define XAIEML_EVENTS_MEM_TILE_CONFLICT_DM_BANK_11 123U
#define XAIEML_EVENTS_MEM_TILE_CONFLICT_DM_BANK_12 124U
#define XAIEML_EVENTS_MEM_TILE_CONFLICT_DM_BANK_13 125U
#define XAIEML_EVENTS_MEM_TILE_CONFLICT_DM_BANK_14 126U
#define XAIEML_EVENTS_MEM_TILE_CONFLICT_DM_BANK_15 127U
#define XAIEML_EVENTS_MEM_TILE_GROUP_ERRORS 128U
#define XAIEML_EVENTS_MEM_TILE_DM_ECC_ERROR_SCRUB_CORRECTED 129U
#define XAIEML_EVENTS_MEM_TILE_DM_ECC_ERROR_SCRUB_2BIT 130U
#define XAIEML_EVENTS_MEM_TILE_DM_ECC_ERROR_1BIT 131U
#define XAIEML_EVENTS_MEM_TILE_DM_ECC_ERROR_2BIT 132U
#define XAIEML_EVENTS_MEM_TILE_DMA_S2MM_ERROR 133U
#define XAIEML_EVENTS_MEM_TILE_DMA_MM2S_ERROR 134U
#define XAIEML_EVENTS_MEM_TILE_STREAM_SWITCH_PARITY_ERROR 135U
#define XAIEML_EVENTS_MEM_TILE_STREAM_PKT_ERROR 136U
#define XAIEML_EVENTS_MEM_TILE_CONTROL_PKT_ERROR 137U
#define XAIEML_EVENTS_MEM_TILE_AXI_MM_SLAVE_ERROR 138U
#define XAIEML_EVENTS_MEM_TILE_LOCK_ERROR 139U
#define XAIEML_EVENTS_MEM_TILE_DMA_TASK_TOKEN_STALL 140U
#define XAIEML_EVENTS_MEM_TILE_GROUP_BROADCAST 141U
#define XAIEML_EVENTS_MEM_TILE_BROADCAST_0 142U
#define XAIEML_EVENTS_MEM_TILE_BROADCAST_1 143U
#define XAIEML_EVENTS_MEM_TILE_BROADCAST_2 144U
#define XAIEML_EVENTS_MEM_TILE_BROADCAST_3 145U
#define XAIEML_EVENTS_MEM_TILE_BROADCAST_4 146U
#define XAIEML_EVENTS_MEM_TILE_BROADCAST_5 147U
#define XAIEML_EVENTS_MEM_TILE_BROADCAST_6 148U
#define XAIEML_EVENTS_MEM_TILE_BROADCAST_7 149U
#define XAIEML_EVENTS_MEM_TILE_BROADCAST_8 150U
#define XAIEML_EVENTS_MEM_TILE_BROADCAST_9 151U
#define XAIEML_EVENTS_MEM_TILE_BROADCAST_10 152U
#define XAIEML_EVENTS_MEM_TILE_BROADCAST_11 153U
#define XAIEML_EVENTS_MEM_TILE_BROADCAST_12 154U
#define XAIEML_EVENTS_MEM_TILE_BROADCAST_13 155U
#define XAIEML_EVENTS_MEM_TILE_BROADCAST_14 156U
#define XAIEML_EVENTS_MEM_TILE_BROADCAST_15 157U
#define XAIEML_EVENTS_MEM_TILE_GROUP_USER_EVENT 158U
#define XAIEML_EVENTS_MEM_TILE_USER_EVENT_0 159U
#define XAIEML_EVENTS_MEM_TILE_USER_EVENT_1 160U
/** @} */