

# 3 Verilog

## 1. Verilog HDL

是一种硬件描述语言，用于从算法级、RTL 级、门级到开关级的多种抽象设计层次的数字系统建模。

✧ 行为级描述：数据结构和过程类似 C；用于描述算法级和 RTL 级的 Verilog 模型。

✧ 结构级描述：用于描述门级和开关级电路；特点：支持门级延时信息和驱动能力等的描述。

VHDL 侧重于系统级描述，从而更多的为系统级设计人员所采用；

Verilog 侧重于电路级描述，从而更多的为电路级设计人员所采用。

## 2. Verilog HDL 设计入门

### 模块 (module)

模块是 Verilog 的基本描述单位

模块的定义从关键词 **module** 开始，到关键词 **endmodule** 结束

每条 Verilog HDL 语句以分号 “;” 作为结束

### 模块的基本结构

#### (1)、模块定义行

以 **module** 开头

接着给出所定义模块的模块名

括号内给出端口名列表（端口名等价于硬件中的外接引脚，模块通过这些端口与外界发生联系）

以分号结束

#### (2)、端口类型说明

端口类型只有 **input**、**output**、**inout** 三种

#### (3)、数据类型说明

支持的数据类型有连线类 (**wire**) 和寄存器 (**reg**) 类两个大类

一位宽的 **wire** 类可被缺省外，其它凡将在后面的描述中出现的变量都应给出相应的数据类型说明

#### (4)、描述体部

具体展开对模块的描述

#### (5)、结束行

用关键词 **endmodule** 标志模块定义的结束

它的后面没有分号

### 行为描述与结构描述

✧ 行为描述 (Behavior) 描述行为或功能特性

✧ 结构描述 (Structure) 描述通过什么样的结构方式将不同的实体连接起来用以实现所要求的行为或功能。

### 测试与仿真

✧ 测试平台 (Test Bench)：在输入端口加入测试信号，从输出端口检测其输出结果是否正确。

✧ 通常将需要测试的对象称之为 DUT (Device Under Test)。

✧ 测试模块：要调用 DUT；包含用于测试的激励信号源；能够实施对输出信号的检测，并报告检测的结果。

### 过程语句

✧ **Initial**：只顺序地执行一次；没有触发条件。

✧ **Always**：

当顺序执行到最后一条语句后，会自动返回到第一条语句重新开始执行，是一条没有穷尽的循环语句

往往带有触发条件

## 3. Verilog HDL 基础知识

### 基本词法定义

✧ 空白符

⋈ 空白符是以下几种字符与控制符的总称：①空格、②TAB 键、③换行符、④换页符。

⋈ 空白符起分隔符的作用：允许在一行内写多条 Verilog HDL 语句

✧ 注释行

⋈ 单行注释：以 “//” 开始到行末结束，不允许续行

⋈ 多行注释：以 “/\*” 开始，到 “\*/” 结束，可以跨越多行，但不允许嵌套

- 人 注释行中的内容只是为了便于阅读理解
- 人 在必要的地方增加适当的注释说明，在 HDL 编程中尤为重要
- 人 有些操作控制命令以注释行的方式出现在 HDL 描述中，它不影响 HDL 的仿真，但其它工具可以识别这些控制命令

#### ◇ 四种逻辑状态

- 人 Verilog HDL 需要用数字或字符去表达在数字电路中存储与传送的逻辑状态。

0	逻辑零、逻辑非、低电平	x 或 X	不确定的逻辑状态
1	逻辑 1、逻辑真、高电平	z 或 Z	高阻态

#### ◇ 整数及其表示

- 人 整数可以表示成：十进制、十六进制、八进制、二进制等
- 人 表示方法有两种：

① 直接由 0~9 的数字串组成的十进制数

② +/-<位宽> ‘<基数符号><按基数表示的数值>

位宽是指所要表示的整数用二进制展开时所需的二进制位的个数（bit 数），其值用十进制数表示  
位宽在表示中可以被缺省

#### ◇ 基数符号

数制	基数符号	合法的表示值	数制	基数符号	合法的表示值
二进制	b or B	0, 1, x, X, z, Z, ?, _	十进制	d or D	0~9, _
八进制	o or O	0~7, x, X, z, Z, ?, _	十六进制	h or H	0~9, a~f, A~F, x, X, z, Z, ?, _

- 人 问号“?”是高阻态 z 的另一种表示
- 人 下划线“\_”的引入只是为了增加可读性
- 人 在数值表示中，左边为最高有效位（MSB），右边为最低有效位（LSB）
- 人 在二进制表示中，x, z 只代表相应位的逻辑状态；在八进制表示中，一位的 x, z 代表的是三个二进制位都处于 x 或 z 态，在十六进制中则对应代表四个二进制位都处于 x 或 z 态
- 人 对于带符号的整数，正、负号的表示应在最左边

#### 基数表示实例

数值表示	位宽	数制	等效二进制值及其解释	数值表示	位宽	数制	等效二进制值及其解释
10	缺省	十进制	0...0_1010(32位或以上)	6'hf3	6 位	十六进制	11_0011,高位部分被舍去
4ac	缺省	十进制	非法	6'hf	6 位	十六进制	00_1111,高位部分由0补足
'h4ac	缺省	十六进制	0...0_0100_1010_1100(32位或以上)	3'b10x	3 位	二进制	10x
9'o671	9 位	八进制	110_111_001	12'h2x6	12 位	十六进制	0010_xxxx_0110
9'o-671	9 位	八进制	非法	6'hx	6 位	十六进制	xx_xxxx,高位部分由x补足

#### ◇ 实数及其表示

- 人 实数可以用十进制数表示，也可用指数表示。
- 人 在 verilog HDL 中，实数可以参与的运算是受限制的。
- 人 当实数被转换为整数时，是按四舍五入的方式进行的。

#### ◇ 字符串

- 人 定义：为两个双引号“”之间的字符；字符串不允许跨行。
- 人 可通过前导的控制键（反斜杠及百分号）引入一些特殊字符

特殊字符表示	意义
\n	换行
\t	Tab键
\\	反斜杠\
\"	引号"
\ddd	由三位八进制数表示的ASCII值
%%	%

#### ◇ 取名规则

- 人 必须是由字母（a~z, A~Z）或下划线开头，长度小于 1024 字符的一串字符序列
- 人 后续部分可以是字母（a~z, A~Z）、数字（0~9）、下划线、\$
- 人 还可以是反斜杠“\”开头，并以空白符结尾的任何字符序列。但反斜杠本身及空白符都不属标识符组成部分

#### ◇ 系统命令

人 以\$开头的标识符用以代表系统命令（系统任务与系统函数）

人 \$display

人 \$monitor

人 \$finish

#### ◇ 关键词

人 Verilog HDL 语言内部已经使用的词称为关键词或保留词，应避免使用

人 所有的关键词都是小写

人 **always, and, assign, attribute, begin, buf, case, default, else……**

### 数据类型

#### ◇ 连线类型和寄存器类型

人 驱动方式（或赋值方式）不同

人 保持方式不同

人 对应硬件实现不同

#### ◇ wire 连线类型

人 对应硬件电路中的物理信号连接

人 驱动有两种方式：

在结构描述中把它连接到一个门或模块的输出端

用连续赋值语句 **assign** 对其进行赋值

人 没有电荷保持作用，当没有被驱动时，将处于高阻态 **z**

人 连线主要出现在模块的结构描述中，对应硬件电路中物理信号连接。

人 在对连线进行描述时，必须用连线类型定义语句进行说明，当说明被缺省时，表示的是位宽为 **1bit** 的 **wire** 型连线。**Wire** 是标准的，不附带其它逻辑功能的连线。

人 **Tri** 与 **wire** 的功能是完全一致的。

人 **Wire** 与 **wor** 以及 **wand** 三者之间的差别体现在有多重驱动时连线所具有的不同逻辑特性

连线类型	连线功能
wire, tri	标准连线（缺省）
wor, trior	多重驱动时，具有线或特性的连线
wand, triand	多重驱动时，具有线与特性的连线
trireg	具有电荷保持特性的连线
tri1	上拉电阻（pullup）
tri0	下拉电阻（pulldown）
supply1	电源线，逻辑1
supply0	电源线，逻辑0

补充

#### ◇ reg 寄存器类型

人 对应的是具有状态保持作用的硬件电路元件，如触发器、锁存器等

人 驱动可以通过过程赋值语句实现

人 过程赋值在接受下一次的过程赋值之前，将保持原值不变

人 当寄存器类型没有被赋值前，将处于不定态 **X**

人 所有寄存器类的量，都有“寄存”性，即在接受下一次赋值前，将保持原值不变。

人 所有寄存器类都必须给出类型说明（无缺省状态）。

人 寄存器类的量，必须通过过程赋值语句进行赋值。

人 **Integer、real、time** 都是纯数学的抽象描述，不对应于任何具体的硬件电路实现。

寄存器类型	功能说明
reg	用于行为描述中对寄存器类的说明，由过程赋值语句赋值
integer	32位带符号整型变量
real	64位浮点、双精度、带符号实型变量
time	64位无符号时间变量

#### ◇ 标量与矢量

人 线宽只有一条的连线，以及位数只有一位的寄存器称之为标量。

人 线宽大于一条的连线，或位数大于一位的寄存器称之为矢量。

人 矢量的说明：矢量的范围由括在方括号中的一对数字表示，中间一个冒号相隔。形式为：[msb:lsb]。

### 参数定义语句 parameter

◇ 用于对延时、线宽、寄存器位数等物理量的定义

◇ 用一个文字参数来代替一个数字量

◇ 优点：增加描述的可读性；为以后的修改带来方便。

◇ 形式描述：参数定义表项给出具体的各个参数与数字量之间所谓对应关系，相互间用逗号“,”相隔

### 宏替换 `define

◇ 宏替换的形式描述：`define<宏名><进行宏替换的文本内容>

◇ 宏替换是在编译时告知编译器，用宏替换定义中的文本内容来直接替代模块描述文件中出现的宏名。

◇ 一条宏定义语句只能定义一个宏替换，且定义结束时无分号。

◇ 宏替换定义本身以及用到宏替换的地方必须有撇号“`”作开头

### 模拟时间定标

◇ 对模拟器的时间单位及时间计算的精度进行定标

◇ 定义：`timescale<计时单位>/<计时精度>

└ 计时单位与计时精度都由整数及相应的时间单位两部分组成

└ 时间单位：S、ms（毫秒）、us（微秒）、Ns(纳秒)、ps（微微秒）、Fs（毫微微秒）

└ 时间精度：延迟时间的**最小分辨率**

◇ 计时单位必须大于等于精度单位

◇ 对 timescale 的定义必须在模块描述的外部进行

◇ 模拟器允许对不同模块定义不同的时标，但以最小的精度进行模拟计算

### 运算符

◇ 运算符的分类

└ 单目运算符：只有一个操作数，且运算符位于操作数的左边

└ 双目运算符：有两个操作数，各位于运算符的两边

└ 三目运算符：属于这一类的只有条件运算符（?:）一个

◇ 运算符的优先级顺序

运算符优先级顺序		运算符分类	所含运算符
! ~ + - (unary)		算术运算符	+, -, *, /, %
* / %		位运算符	~, &,  , ^, ^~ or ~^
+ - (binary)		缩位运算符	&, ~&,  , ~ , ^, ^~ or ~^
<< >>		逻辑运算符	!, &&,
< <= > >=		关系运算符	<, >, <=, >=
== != === !==		相等与全等运算符	==, !=, ===, !==
& ~&		逻辑移位运算符	<<, >>
^ ~^		连接运算符	{ }
~		条件运算符	? :
&&			
? :			

◇ 算术运算符：

1、加法运算符：+，实现加法运算

4、除法运算符：/，实现除法运算

2、减法运算符：-，实现减法运算

5、取模运算符：%，实现取模运算

3、乘法运算符：×，实现乘法运算

└ 在算术运算操作中，操作数是作为一个整体参与运算的，因而，如果某个操作数的某一位为不定态（x 值），则整个表达式的运算结果也为不定态。

◇ 位运算符：

└ 按位取反运算符：~

└ 按位异或运算符：^

└ 按位与运算符：&

└ 按位同或运算符：^~或~^

└ 按位或运算符：|

◇ 缩位运算符：

└ 单目运算符，按位进行逻辑运算，最后结果为一位的二进制数

└ 缩位运算符包括：

⊙ &	AND	⊙ ^	XOR（异或）	⊙ ~	NOR
⊙	OR	⊙ ~&	NAND	⊙ ~^ or ^~	XNOR（同或）

◇ 逻辑运算符：

└ 逻辑与运算符：&&（双目运算符）

└ 逻辑或运算符：||（双目运算符）

└ 逻辑非运算符：！（单目运算符）

A = 6;	A && B →	1 && 0 →	0
B = 0;	A    !B →	1    1 →	1
C = x;	C    B →	x    0 →	x

◇ 关系运算符：

1、小于：<

2、大于：>

3、小于等于：<=

4、大于等于：>=

└ 结果是一位值：0, 1 或 x

◇ 相等与全等运算符：

☺ 块语句结束标识符

- ⋈ 斜体表示的是可缺省的部分
- ⋈ 过程语句是指 **Initial** 或 **always**
- ⋈ 事件控制敏感表只在 **always** 过程语句中出现，用于激活过程语句的执行
- ⋈ 块语句标识符分 **begin-end**（串行块）与 **fork-join**（并行块）两类
- ⋈ 块名和块内局部变量说明均为可选项

#### ◇ 过程语句 **Initial** 与 **always**

- 1、都是从模拟的 0 时刻开始执行，但 **initial** 过程语句后面的块语句沿时间轴只执行一次，而 **always** 则循环地重复执行其后的块语句。
- 2、**initial** 过程语句不带触发条件，因而必定从模拟的 0 时刻开始执行它后面的块语句；**always** 过程语句则通常带有触发（激活）条件，只有当触发条件被满足时，其后的块语句才真正开始执行。如果触发条件被缺省，则认为触发条件始终被满足。
- 3、一个模块的行为描述中可以有多个 **initial** 与 **always** 语句，代表多个过程块的存在，它们之间相互独立，并行运行。

##### ⋈ **Initial** 过程语句

- ☺ 在实际的描述过程中，最经常地应用于测试模块中对激励向量的描述。
- ☺ 在对硬件功能模块的行为描述中，仅在必要时给寄存器变量赋以初值。
- ☺ 是一条主要面向模拟的过程语句，通常不为逻辑综合工具接受。

##### ⋈ **Always** 过程语句

- ☺ 在测试模块中一般用于对时钟的描述，但更多地用于对硬件功能模块的行为描述。
- ☺ 功能模块的行为描述是由过程块构成的，每个过程块都要由过程语句所引导，因而每个功能模块的行为描述中，至少存在一个 **always** 过程语句。

#### 块语句

- ◆ 由块标识符 **begin-end** 或 **fork-join** 界定的一组行为描述语言。
- ◆ 过程块所要完成的具体操作内容，都是通过块语句中所包含的描述语句的执行而得以实现的。

#### ◇ 串行块 **begin-end**

- ⋈ 位于串行块中的各条语句按串行方式顺序执行

##### ⋈ 特点：

- 1、串行块中的每条语句依据块中的排列次序，先后逐条顺序执行。块中每条语句给出的延时都是相对于前一条语句执行结束的相对时间。
- 2、串行块的起始执行时间就是串行块中第一条语句开始执行的时间。串行块的结束时间就是块中最后一条语句执行结束的时间。
- 3、串行块的行为描述可以形象地理解为硬件电路中，数据在时钟及控制信号作用下，沿数据通道的各级寄存器之间的传送过程。

#### ◇ 并行块 **fork-join**

- ⋈ 位于并行块中的各条语句按并行方式同时执行

##### ⋈ 特点：

- 1、并行块中的每条语句都是同时开始并行执行的，各条语句的执行过程与语句在块中的先后排列顺序无关。块中每条语句给出的延时都是相对于并行块开始执行时的绝对时间。
- 2、并行块的起始执行时间就是流程控制转入并行块的时间，并行块中的每条语句都是相对于这一时间同时开始执行的。并行块的结束时间就是并行块中按执行时间排序最后执行的一条语句结束的时间。
- 3、并行块的行为描述可以形象地理解为硬件电路上电后，各电路模块同时开始工作的过程。

#### ◇ 有名块 **Named-block**

- ⋈ 块是可以取名的，方法是在块语句开始标识符后面加上一个冒号，之后给出一个名字。
- ⋈ 作用：①、便于实现对块语句执行过程的有效控制；②、允许在块语句内部引入局部变量。

#### 赋值语句

- ◆ 位于过程块中的赋值语句称之为过程赋值语句
- ◆ 过程赋值语句只能对寄存器类的量进行赋值



#### ◇ 过程赋值语句的两种延时模式

- ◆ 依据定时控制在过程赋值语句中的不同位置，分为外部模式和内部模式两类

##### ● 外部模式

- ⋈  $\langle \text{定时控制} \rangle \langle \text{寄存器变量} \rangle = \langle \text{表达式} \rangle$ ;
- ⋈ 经“定时控制”所确定的延时后，再计算右端表达式的值，并把结果赋给左端的寄存器变量
- ⋈ 定时控制
  - 1、延时控制：就是直接给出所需延时的时间，如：`#delay a=b`;
  - 2、事件控制：以符号“@”开头，后面紧跟的是事件控制敏感表
    - ①@（信号名）：

信号名所指定的信号通常是一位，但也可以是多位的，并且对数据类型没有限制；只有等到检测到信号名所确定的信号发生变化（一般是指上升沿或下降沿）时，后面的赋值语句才被执行。
    - ②@（posedge 信号名）

只关心信号发生上升沿跳变情况的出现（Positive Edge）
    - ③@（negedge 信号名）

只关心信号发生下降沿跳变情况的出现（negative edge）
    - ④@（敏感事件 1 or 敏感事件 2 or 敏感事件 3……）

敏感事件是指上面三类事件控制中的任一种事件

##### ● 内部模式

- ⋈  $\langle \text{寄存器变量} \rangle = \langle \text{定时控制} \rangle \langle \text{表达式} \rangle$ ;
- ⋈ “定时控制”的表现形式与外部模式中的完全一致。
- ⋈ 差别：

在外部模式中，定时控制位于过程赋值语句之前，直接体现为对过程赋值语句执行时间的延期上，只有当延时时间被满足，或其它类型的激发条件被满足后，过程赋值语句才能被计算和赋值。

在内部模式中，先完成对表达式的求值过程，再等待延时的到期，等到条件满足时，再把前面求得的结果赋给左边的寄存器变量。

#### ◇ 阻塞型过程赋值

- ⋈ 阻塞过程赋值算符：`=`
- ⋈ 在串行块的执行过程中，前一条语句没有完成赋值过程之前，后面的语句不可能被执行。也可以解释为，由于前一条赋值语句的执行，使得后面的赋值语句都被阻塞住了。这样的赋值过程称之为阻塞型赋值过程，相应的赋值语句被称为阻塞型赋值语句（Blocking Assignment Statement）

#### ◇ 非阻塞型过程赋值

- ⋈ 非阻塞型过程赋值算符：`<=`
- ⋈ 在一个串行块中，一条非阻塞型赋值语句的执行，并不影响块中其它语句的执行。
- ⋈ 当一个串行块中的语句全部由非阻塞型赋值语句构成时，对这个串行块的执行构成的解释与对并行块的解释完全是一样的。

#### ◇ 本质区别在于：

- ⋈ 非阻塞赋值语句右端表达式计算完后并不立即赋值给左端，而是同时启动下一条语句继续执行，所有的右端表达式在进程开始时同时计算，计算完后，等进程结束时同时分别赋给左端变量。
- ⋈ 阻塞赋值语句在每个右端表达式计算完后立即赋给左端变量。前一条语句的执行结果直接影响到后面语句的执行结果。
- ⋈ 非阻塞赋值不能用于“assign”持续赋值中。阻塞赋值则既能用于“assign”连续赋值，也能用于“initial”和“always”等过程赋值中。
- ⋈ 对于时序逻辑描述和建模，应尽量使用非阻塞赋值方式。

说明：串行块中非阻塞型赋值语句的执行过程与并行块中阻塞型赋值语句的执行过程是完全一致的。

作为一种可综合化设计，通常一个块语句中不允许同时出现阻塞型过程赋值语句与非阻塞型过程赋值语句。

#### ◇ 连续赋值语句与过程赋值语句的差别：

- ①、赋值对象不同：连续赋值语句用于对连线类变量赋值；过程赋值语句完成对寄存器类变量的赋值。

## ②、赋值过程实现方式不同：

连续变量一旦被连续赋值语句赋值后，赋值语句右端表达式中的信号有任何变化，都将随时反映到左端的连线变量中。

过程赋值语句只要在语句被执行到时，赋值过程才进行一次，且赋值过程的具体执行时刻还受到定时控制及延时模式等多方面的影响

## ③、语句出现的位置不同：

连续赋值语句不能出现在任何一个过程块中；过程赋值语句则只能出现在过程块中。

## ④、语句结构不同：

连续赋值语句以关键词 **assign** 为先导，语句中的赋值算符只要阻塞型一种形式；

过程赋值语句不需要相应的先导关键词，语句中的赋值算符分阻塞型和非阻塞型两类。

## ⑤、冲突处理方式不同：

一条连线可被多条连续赋值语句同时驱动，最后的结果依据连线类型的不同有相应的冲突处理方式；寄存器变量在同一时刻只允许一条过程赋值语句对其进行赋值。

### 高级程序语句

- ◆ 所谓高级程序语句，就是直接借用高级语言中的程序设计语句对模块进行描述
- ◆ 高级程序语句只能出现在对模块进行行为描述的过程块中。

#### ◇ 分成三类：

- ✧ **If-else** 条件语句
- ✧ **Case** 语句
- ✧ 循环语句：**Forever** 循环语句；**Repeat** 循环语句；**While** 循环语句；**For** 循环语句。

#### ◇ **If（条件表达式）块语句**

- ✧ 当条件表达式成立时，执行后面的块语句，当条件表达式不成立时后面的块语句不被执行；
- ✧ 一条没有 **else** 选项的 if 语句映射到硬件上，形成的是一个锁存器。
- ✧ **If（条件表达式 1） 块语句 1**  
**Else if（条件表达式 1） 块语句 2**  
.....  
**Else if（条件表达式 n） 块语句 n**  
**Else**
- ✧ 表示多路选择控制
- ✧ 条件判断有先后次序，隐含着一种优先级关系

#### ◇ **Case 语句**

- ✧ 当多路选择的控制条件集中在某个变量的变化上时，用 case 语句加以表达显得更为方便与直观；
- ✧ Case 语句最适宜于对 CPU 的译码等部件的描述以及对有限状态机的描述
- ✧ Case 语句分为 **case**、**casez**、**casex** 共三种表示方式
- ✧ **Casez** 与 **casex** 语句
  - 在 case 语句中，敏感表达式与值项之间的比较是一种全等比较；
  - 在 casez 语句中，如果比较的双方有一边的某一位的值是 **z**，那么这一位的比较就不予考虑；
  - 在 casex 语句中，如果比较的双方有一边的某一位的值是 **z** 或 **x**，那么这一位的比较就不予考虑。

**Case（敏感表达式）**  
值1：块语句1  
值2：块语句2  
.....  
值n：块语句n  
Default:块语句n+1  
endcase

#### ◇ **Forever 循环语句**

- ✧ Forever 循环语句的形式定义：Forever 块语句；
- ✧ Forever 循环语句是一个永无止境的循环语句，即执行完块语句后，接下来再重新执行，永不停止。

```
initial
begin
    clock=0;
    forever #50 clock=~clock;
end
```

#### ◇ **Repeat 循环语句**

- ✧ Repeat 循环语句的形式定义：Repeat（循环次数计算表达式）块语句；
- ✧ 先计算出循环次数表达式的值，并将它作为循环过程重复执行次数的基值被保存起来，接着执行后面的块语句，再接着重新执行下一次的块语句操作，直到循环执行次数被减为 0 时，结束整个循环过程。

#### ◇ **While 循环语句**



- While 循环语句的形式定义：While（循环执行条件表达式）块语句；
- 先判断循环执行条件表达式是否为真，如果是，执行后面的块语句，接着再判断循环执行条件表达式是否仍为真，直到表达式的值为非真时，结束循环过程。

#### ◇ For 循环语句

- For 循环语句的形式定义：For（表达式 1；表达式 2；表达式 3）块语句
- 表达式 1 只在第一次循环开始前计算一次，通常是为了给循环控制变量赋初值。
- 表达式 2 是一个循环结束控制的条件表达式。
- 表达式 3 往往是给循环变量增值（或减值），然后再对循环结束控制的条件表达式 2 重新计算和判断，若条件表达式的值仍为真，则继续执行上述循环过程，直到表达式 2 不成立时，循环过程被终止。
- For 循环语句可以看作是 while 循环语句的一种简约表示形式。

```
begin
    表达式1;
    while(表达式2)
        begin
            循环体语句;
            表达式3;
        end
    end
```

#### ◇ Disable 循环中断控制语句

- Disable 语句的形式定义：Disable 块名或任务名
- Disable 语句的引入，是为了中止正在进行中的循环或任务。

#### ◇ Wait 语句

- Wait 语句的形式定义：Wait（条件表达式）块语句或空语句
- 代表一种等待状态，当条件表达式非真时，过程处于等待状态，直到等到条件表达式为真时，等待状态才告结束。

### Verilog 任务与函数

#### ◇ 任务（task）的形式定义

- |  |   |
|--|---|
| <ul style="list-style-type: none"> <li>task 任务名;</li> <li>· 端口与类型说明;</li> <li>· 局部变量说明;</li> <li>· 块语句</li> <li>endtask</li> </ul> | <ol style="list-style-type: none"> <li>1、任务的定义与引用都在一个 module 模块内部</li> <li>2、任务的定义与 module 的定义有些类似，同样需要进行端口说明与数据类型说明。另外，任务定义的内部没有过程块，但在块语句中可以包含定时控制部分。</li> <li>3、当任务被引用时，任务被激活。</li> <li>4、一个任务可以调用别的任务或函数。</li> </ol> |
|--|---|

#### ◇ 函数（function）的形式定义

- function<位宽说明>函数名;
- 输入端口与类型说明;
- 局部变量说明;
- 块语句
- endfunction

#### ◇ 任务与函数的异同

- 1、任务和函数的定义和引用都位于模块的内部，而不是一个独立的模块。
- 2、函数不能调用任务，而任务可以调用任何其它的任务或函数。
- 3、任务可以没有输入变量或有任何类型的 I/O 变量，而函数允许有输入变量且至少有一个，输出则由函数名自身担当。
- 4、函数通过函数名返回一个值，任务名本身没有值的意义，只是实现某种操作，传值通过 I/O 端口实现。
- 5、任务和函数的定义中，内部都没有过程块。
- 6、函数还可以出现在连续赋值语句 assign 的右端表达式中。

### Verilog 模块调用

- 模块调用是 Verilog HDL 结构描述的基本构成方式
- 一个硬件系统的描述中，必定有而且只能有一个顶层模块。
- 有两类：
  - 1、基本门调用（Primitive Instantiation）;
  - 2、通常的 module 模块调用（Module Instantiation）。
- 模块调用的最基本形式：模块名 调用名（端口名表项）
- 说明：
  - 1、位置对应调用法
 

按照定义时确定的端口顺序，结合设计中实际的连接关系，将模块定义时的端口名对应地用与之相连

的信号线名称所替代。

## 2、端口名对应调用法

模块定义时的端口名和调用时的实际连接信号名之间一一对应关系被显式的表示出来。调用时端口名的排列顺序可以随意改变。

定义时的端口名（调用时与之相连的信号名）

## 3、允许出现不连接的端口

允许调用时在不连接的端口名的相应位置不提供相连的信号名，但为保证端口名之间的对应关系，逗号不能省略。

# 5. Verilog 系统函数与编译向导

## Verilog 系统任务与系统函数

系统任务和系统函数是面向模拟的、嵌入到 Verilog HDL 语句中的模拟系统功能调用。

调用系统函数时会返回一个值，而调用系统任务则只完成某项任务，没有值的返回。

依据实现功能的不同，可分成以下几类：

1、输出控制类系统任务：完成对输出量的格式控制，\$display，\$write，\$monitor

2、模拟时标类系统函数：\$time，\$realtime

3、进程控制类系统任务：用于对模拟进程的控制，\$finish，\$stop

4、文件读写类系统任务：用于控制对数据文件的读写方式

5、其它类

## 系统任务\$display 与\$write

\$display 与\$write 属输出控制类系统任务

调用形式

☺ \$display（“格式控制字符串”，输出变量名表项）

☺ \$write（“格式控制字符串”，输出变量名表项）

☺ 输出变量名表项就是指要输出的变量，各变量名之间以逗号相隔。

☺ 格式控制字符串的内容包括两部分：

- 需要与输出变量一起在输出时一并显示的普通字符；
- 对输出变量显示形式进行控制的格式说明符。

\$display 在输出结束后会自动换行，而\$write 不会。

## 系统任务\$monitor

属于输出控制类系统任务

调用形式：

\$monitor（“格式控制字符串”，输出变量名表项）

\$monitoron；

\$monitoroff；

\$display 是每调用一次就执行一次，而\$monitor 一旦被调用后，就相当于启动了一个后台进程，将随时对输出变量名表项中列出的各个变量进行检测，如发现其中的任何一个变量在模拟过程中的某一时刻发生了任何形式的改变，则系统将按照调用\$monitor 时所规定的格式，输出一次变量的结果。

## 系统函数\$time 与\$realtime

属模拟时标类系统函数

调用形式：

\$time

\$realtime

都返回从模拟程序开始执行到被调用时刻的时间，\$time 返回的是 64 位的整数，\$realtime 返回的是一个实型数。

## 系统任务\$finish 与\$stop

用于控制模拟进程的系统任务

格式说明符	输出格式
%h 或 %H	以十六进制的格式输出
%d 或 %D	以十进制的格式输出
%o 或 %O	以八进制的格式输出
%b 或 %B	以二进制的格式输出
%c 或 %C	以ASCII字符形式输出
%s 或 %S	以字符串方式输出
%v 或 %V	输出连线型数据的驱动强度
%t 或 %T	输出模拟系统所使用的时间单位
%m 或 %M	输出所在模块的分级名（Hierarchical Name）
%e 或 %E	将实型量以指数方式显示
%f 或 %F	将实型量以浮点方式显示
%g 或 %G	将实型量以上面两种中较短的方式显示

- ⋈ 调用形式:  
`$finish;`            `$stop;`  
`$finish(n);`        `$stop(n);`
- ⋈ **\$finish** 的作用就是终止仿真器的运行, 结束仿真过程。**\$stop** 的作用只相当于一个 **pause** 暂停语句。
- ⋈ **n** 只能取以下三个值:
  - 0: 不输出任何信息。
  - 1: 输出结束仿真的时间及模拟文件的位置
  - 2: 在 1 的基础上增加对 CPU 时间、机器内存占有情况等统计结果的输出。
- ⋈ 当 **\$finish** 不带参数时, 对应于缺省值 1.

#### 编译向导

##### ◇ 文件包含 ``include`

- ⋈ 把语句中指定的源文件全部包含到当前的文件中
- ⋈ 形式定义: ``include` “文件名”
- ⋈ 几点说明:
  - 1、 每条 ``include` 语句只能用于对一个文件的包含, 多个文件的包含只需要多条语句分别注明即可。
  - 2、 文件包含允许嵌套。
  - 3、 必要时, ``include` 文件包含语句中的文件名表项中应指明包含文件的目录路径。

##### ◇ 取消编译向导 ``resetall`

- ⋈ 编译系统碰到这条编译向导语句后, 将取消前面所有由编译向导引入的定义, 并恢复其原始的缺省态。
- ⋈ 这条语句通常被放在一个 **Verilog HDL** 源文件的最开始, 取消可能的由于与别的文件一起编译而带来的一些不必要的编译控制。

## 6. 非 verilog 表达式

- ⋈ 非法的自增算符 “`i++`”, 自减算符 “`--`”;
- ⋈ Verilog HDL 以分号作为语句的结束符, 设计时会不经意中用逗号代替, 从而产生错误。
- ⋈ 在 verilog HDL 模块描述内部, 如果一个量被过程赋值语句所赋值, 那么在模块的数据类型说明部分, 必须能够找到它的寄存器类的类型说明语句。
- ⋈ 如果一个量被 **assign** 连续赋值语句所赋值, 则这个量必须是连线型的。
- ⋈ 在 verilog HDL 的结构描述中, 对 **wire** 型的连线可以缺省其连线类型说明, 但线宽说明不能被缺省。
- ⋈ 如果连线的位宽不是一位, 而又不能以其它方式说明线宽特征, 则必须用显式说明语句指明连线的宽度。