


O trabalho consiste na implementação de uma versão simplificada do caminho de dados do RISC-V. O caminho de dados é apresentado abaixo. Trata-se da Figura 4.17 da edição RISC-V do livro.



**Forma de entrega:** Github para o código, Classroom para a documentação em PDF e para o vídeo em formato MP4.

O que deve ser entregue:

- Documentação simplificada do trabalho prático em formato SBC;
- Vídeo de apresentação de no máximo 3 minutos;
- Arquivos fonte SystemVerilog/Verilog e arquivos de simulação através do GitHub, como no trabalho anterior.

Será atribuída pontuação extra para os trabalhos que implementarem caminhos de dados que suportem outras instruções.

Cr terios de avalia  o:

- A documenta  o dever  conter, pelo menos, introdu  o, desenvolvimento e considera  es finais. Al m disso, o texto da mesma deve ser justificado e com refer ncias, todo no formato SBC, caso existam;
- O trabalho dever  ser apresentado em um v deo de no m ximo 3 minutos;
- O caminho de dados do aluno ir  passar por casos de testes previamente selecionados pelo professor, de modo que a nota ir  sofrer altera  o dependendo do resultado obtido;
- C pias de trabalhos pr ticos s o exemplarmente punidas. A puni  o ser  a mesma para quem copiou e para quem forneceu o trabalho pr tico.

Na simula  o, pelo menos as primeiras 32 posi  es da mem ria devem ser exibidas na tela.

Instru  es a serem implementadas:

ADD, SUB, AND, OR, LD, SD, BEQ

**Exemplo:** Use o simulador RISC-V Interpreter:

<https://www.cs.cornell.edu/courses/cs3410/2019sp/riscv/interpreter/#>

(O simulador apenas suporta instru  es para 1 palavra. Para uso no TP, troque para double, ou seja, lw vira ld, e sw vira sd).

C digo:

```
# Colocando valor base na mem ria
```

```
# addi x2, x0, 7
```

```
# sw x2, 4(x0)
```

```
lw x1, 4(x0)
```

```
add x2, x1, x0
```

```
add x1, x1, x2
```

```
add x1, x1, x2
```

```
sub x1, x1, x2
```

```
sub x1, x1, x2
```

```
beq x1, x2, SAIDA
```

```
# Caso o fluxo venha para c , seu processador est  errado
```

```
add x1, x1, x1
```

```
sw x1, 0(x0)
```

SAIDA:

```
and x1, x1, x2  
or x1, x1, x0  
sw x1, 0(x0)
```

**Memória:**

Endereço 32 (4 bytes) = 7

**Resultado previsto:**

A posição 0 da memória deve ser preenchida com 7.

Observação: podem ser cobrados outros testes parecidos com este na análise do trabalho. Utilize o seu montador (TP 2) para conversão para binário antes de executar no seu RISC-V.