Home

Este curso está refenciado en el índice de materiales educativos de la Fundación RISCV

Información

La asignatura de arquitectura de computadores de la ETSIT-URJC se imparte en diferentes grados. El material es común para todas ellas

• Grados:
  • Ingeniería de Sistemas Audiovisuales y Multimedia. 4º curso. 1er cuatrimestre (Q1). 6 créditos. Laboratorio: L3.207
  • Ingeniería en Tecnologías de la Telecomunicación. 3er curso. 1er cuatrimestre (Q1). 6 créditos. L3.210
  • Ingeniería en Sistemas de Telecomunicación. 3er curso. 1er cuatrimestre (Q1). 6 créditos. L3.210
  • Ingeniería Telemática. 3er curso. 1er cuatrimestre (Q1). 6 créditos. L3.210
  • Ingeniería de Robótica Software. 1er curso. 2º cuatrimestre (Q2). 6 créditos. L3.207
• Doble grados:
  • Ingeniería de Telecomunicación + Administración y Dirección de Empresas. 4º curso. 1er cuatrimestre (Q1). 6 créditos. L3.210
  • Ingeniería en Tecnologías de la Telecomunicación + Ingeniería Aeroespacial en Aeronavegación
• Descripción: Comprender la estructura, funcionamiento y diseño de los computadores, así como su programación a nivel de sistemas. Utilizaremos la arquitectura más moderna: RISC-V
• Vídeos: 53
• Ejercicios propuestos y resueltos: 120

Cómo hacer este curso

Este es un curso totalmente práctico. Para realizarlo necesitarás un ordenador (con cualquier sistema operativo) y el simulador RARs

El curso lo debes seguir de manera secuencial, empezando por la sesión 1. Los conceptos se introducen de forma práctica, uno tras otro. En cada nueva sesión aparecen conceptos que se apoyan en los anteriores

Antes de pasar a la siguiente sesión, intenta hacer los ejercicios propuestos. En el apartado de soluciones encuentrarás las soluciones, comentadas. Pero recuerda, para dominar algo y comprenderlo perfectamente hay que practicarlo. Y mucho. Haz los ejercicios

Para los estudiantes de la URJC las clases serán en vivo y en directo, y este material lo usaremos de apoyo

Pero el curso está pensado para que cualquier persona de habla hispana lo pueda seguir, desde cualquier parte del mundo, a su propio ritmo

VIDEOS

Además de los contenidos en la wiki, hay una colección de 53 vídeos de apoyo en Youtube

Este es el primero. Haz click en la imagen para verlo

Vídeo 1/53: Simulando el "Hola Mundo" con el RARs

Vídeo 53/53: Despedida. Motivaciones del curso. Se puede usar como vídeo de introducción 😀️

Contenidos

• Práctica 1: El simulador RARS. Ensamblador. Segmento de código. Segmento de dato. Variables
  • Sesión L1: Toma de contacto con el simulador RARs. Programa Hola mundo. Instrucción addi
    • Vídeo 1. Hola Mundo
    • Vídeo 2. Nuestro primer programa. Instrucción addi
  • Sesión L2: Comprender cómo funciona el procesador. Toma de contacto con el Mapa de memoria. Programas para evaluar expresiones
    • Vídeo 3. Funcionamiento del procesador. Código máquina. Lenguaje ensamblador
    • Vídeo 4. Mapa de memoria. Segmento de código
    • Vídeo 5. Etiquetas. Instrucción add
    • Vídeo 6. Instrucción sub. Evaluación de expresiones
  • Sesión L3: Manejo de variables. Segmento de datos. pseudoinstrucciones. Acceso a memoria
    • Vídeo 7. Pseudo-instrucciones
    • Vídeo 8. Segmento de datos
    • Vídeo 9. Accediendo a una variable: Instrucciones load y store
    • Vídeo 10. Accediendo a varias variables
• Práctica 2: Entrada/Salida. Llamadas al sistema.
  • Sesión L4: Definición de constantes. E/S mapeada y display de 7 segmentos
    • Vídeo 11. E/S Mapeada en memoria
    • Vídeo 12. Puerto de salida en un sistema Real
    • Vídeo 13. Display de 7 segmentos
  • Sesión L5: Llamadas al sistema. ABI. Registros temporales (tx) y de argumento (ax). Ejemplos: PrintInt, ReadInt, Princhar
    • Vídeo 14. Registros de la ABI RISC-V
    • Vídeo 15. Instrucción ECALL
    • Vídeo 16. llamadas al sistema PrintInt, ReadInt y PrintChar
  • Sesión L6. Definir y almacenar cadenas. Servicios PrintString y ReadString. Instrucciones lb, sb, lh, sh. Usando el display de 7 segmentos y el teclado. Directiva .include
    • Vídeo 17. Cadenas definidas en tiempo de compilación
    • Vídeo 18. Cadenas definidas en tiempo de EJECUCIÓN
    • Vídeo 19. Manipulando cadenas. Instrucciones lb y sb
    • Vídeo 20. Accediendo a los displays y al teclado hexadecimal
    • Vídeo 21. Medias palabras. Alineamiento. Directiva Include
• Práctica 3: Bucles. Saltos condicionales
  • Sesión L7. Saltos. Toma de decisiones. Bucles. Comparaciones
    • Vídeo 22. Toma de decisiones en procesadores
    • Vídeo 23. Saltos incondicionales hacia adelante
    • Vídeo 24. Instrucción b / jal
    • Vídeo 25. Saltos incondicionales hacia atrás
    • Vídeo 26. Saltos condicionales. Decisiones
    • Vídeo 27. Bucles (FOR)
  • Sesión L8. Instrucción mul. Manipulación de cadenas. Practicar
    • Vídeo 28. Interpretación como caracteres ASCII
    • Vídeo 29. Conversión de cadenas a números
    • Vídeo 30. Manipulación de cadenas
    • Vídeo 31. Detectando palíndromos
• Práctica 4: Llamada a subrutinas. Pila. Recursividad
  • Sesión 9. Programa principal/subrutinas. Mecanismo jal/ret. Separación en ficheros. Paso de parámetros. Convenio uso de registros
    • Vídeo 32. Subrutinas. Instrucciones JAL y RET
    • Vídeo 33. Registro ra: Dirección de retorno
    • Vídeo 34. Instrucciones jal y jalr
    • Vídeo 35. Paso de parámetros
    • Vídeo 36. Separación de las subrutinas en ficheros independientes
    • Vídeo 37. Convenio de uso de registros
  • Sesión 10. Niveles de profundidad. Encadenamiento de llamadas a subrutinas. ABI RISC-V. Registros preservados y NO preservados. Uso de la pila
    • Vídeo 38. Subrutinas multinivel
    • Vídeo 39. Preservando registros
    • Vídeo 40. La pila
    • Vídeo 41. Usando la pila
    • Vídeo 42. Otro ejemplo de uso de la pila
  • Sesión 11. Recursividad. Funciones recursivas. Mecanismos de implementación de funciones recursivas
    • Vídeo 43. Algoritmos y recursividad
    • Vídeo 44. Factorial, mediante subrutinas anidadas
    • Vídeo 45. Factorial, mediante subrutinas anidadas
    • Vídeo 46. Recursividad en cadenas
    • Vídeo 47. Ejercicio recursivo resuelto: longitud de una cadena
• Práctica 5: Memoria dinámica. Listas
  • Sesión 12. Reseva de memoria. Estructuras de datos. Listas enlazadas
    • Vídeo 48. Montículo y reserva de memoria
    • Vídeo 49. Estructuras de datos
    • Vídeo 50. Listas enlazadas
    • Vídeo 51. Recorriendo una lista de manera iterativa
    • Vídeo 52. Recorriendo una lista de manera recursiva
• Vídeo 53: DESPEDIDA

Profesores

• Katia Leal Algara
• Juan Ignacio Pérez
• Miguel Ángel de Miguel Paraíso
• Juan González-Gómez

Bibliografía

• "Computer organization and design. The hardware/software Interface. RISC-V Edition". David A. Patteron, John L. Hennessy. Ed. Morgan Kaufmann. 2018

• "The RISC-V Reader: An Open Architecture Atlas", David Patterson and Andrew Waterman. 2017. Disponible para descarga on-line: Descarga libro

Curso libre, hecho con herramientas libres

Todo el contenido de este curso: programas, imágenes, texto... está publicado con una licencia libre. En el repositorio encontrarás los ficheros fuente de todas las figuras (formato SVG), así como todos los ficheros con el código de los ejemplos y los ejercicios

Este material lo puedes usar con cualquier propósito, sin necesidad de pedir permiso

Estas son las herramientas que se han usado para la preparación del curso. Todas ellas son libres:

• Sistema Operativo Ubuntu 18.04
• Creación de figuras: Inkscape 0.92
• Retoque y procesamientos de imágenes: Gimp 2.8
• Capturas de pantalla: Flameshot 0.5.1
• Gifs animados: Peek 1.4.0
• Captura de vídeo del escritorio: Kazam 1.4.5
• Captura de vídeo con la webcam: Guvcview 2.0.5
• Simulador para RISCV: RARS 1.3-1.4
• Herramientas visual de síntesis en FPGAs Lires: Icestudio 0.5.1
• Placa FPGA para sintetizar el RISCv: Alhambra II
• PicoRISC-v para sintetizar en FPGAs libres: RISCV-FPGA

Autores

• Katia Leal Algara
• Juan González-Gómez (Obijuan)

Licencia

Enlaces

• Universidad Rey Juan Carlos de Madrid
• Escuela Técnica Superior de Ingeniería de Telecomunicaciones (URJC)