# Sistemas Digitales

Semestre 2020-2 Profesor Kalun José Lau Gan Sesión de Teoría Semana 5

1

## Preguntas previas:

• EL41:

• Semana 5: LB2, Semana 6: PC1


• EL42:

# Agenda:


- Retardos en circuitos digitales
- Máquinas de Estado
- La MEF Moore y la MEF Mealy
- Modelo en VHDL de una MEF
- Ejemplos de MEF

3

# Analice lo siguiente:



- En combinacional (repuesta sin retardo) representa un cortocircuito
- En la vida real no hay circuitos ni conexiones sin retardo




Dos tipos de retardos presentes en circuitos lógicos digitales:


• Retardo Inercial: Modelado de retardo para aproximar el comportamiento real de las compuertas.





• Retardo de Transporte:











### Máquinas de estado

- Son modelos para representar el comportamiento de un sistema secuencial.
- Son finitos (no pueden crear nuevos estados)
- La representación de una máquina de estados finita (MEF) se realiza mediante un diagrama de estados.
- La implementación de las MEFs es en base a FFs y al desarrollo de contadores síncronos.
- Dos tipos:
  - Mealy: Salidas cambian por un cambio de estado o por cambio en el valor de las entradas.
  - Moore: Salidas cambian cuando cambia el estado


11

### Máquinas de estado


- Información adicional:
  - Ayudas visuales en AV: Unidad 2 / Semana 5 / VHDL Parte 4
  - James O. Hamblen y Michael D. Furman. Rapid Prototyping of Digital Systems: Capítulos 6.11 y 7.
  - Meher Krishna Patel. FPGA Designs with VHDL (<a href="https://vhdlguide.readthedocs.io/en/latest/">https://vhdlguide.readthedocs.io/en/latest/</a>): Capítulo 9

#### MEF Moore

- Ejemplo: Modelo de un XOR con entrada de reloj (síncrono)
- La salida X se actualizará con el pulso de reloj




13



### MEF Moore


• Ejemplo: Simulación



15


# MEF Mealy

- Modelo de XOR con entrada de reloj (asíncrono)
- La señal X se esta actualizando antes del reloj!



### MEF Mealy

- Modelo de con entrada de reloj (asíncrono)
- La señal X se esta actualizando antes del reloj!



17

#### Cuestionario

- Averiguar el retardo presente en los dispositivos de la familia 74LS
- Averiguar cuál es la familia de dispositivos lógicos con el menor retardo (mas veloz)
- ¿Cuáles son los niveles de voltaje en LVTTL?
- ¿Cuáles son los niveles de voltaje en EIA/TIA232?
- Desarrollar un circuito en VHDL que permita realizar una cuenta 00-99 con visualización en dos displays de siete segmentos del tipo cátodo común y en forma multiplexada.

Fin de la sesión		