Sistemas Digitales Laboratorio


Semestre 2020-2 Sesión 2

Profesor: Kalun José Lau Gan

1

Agenda:

- Modelos de circuitos lógicos digitales en VHDL
 - Estilos de descripción en VHDL
- Modelo de decodificador binario en VHDL
- Modelo de decodificador BCD-7SEG en VHDL




¿Concatenación?


• Unión de señales independientes en un vector


si apral interno: std-logic-vector (1 dounts);


interno = INALINB;


operador de concatenación












_

Pendientes:

- Verificar en simulación el funcionamiento del decodificador binario DEC2x4
- Cambiar el estilo de descripción del DEC2x4 hacia estilo de descripción condicional
- Verificar en simulación el funcionamiento del decodificador BCD-7SEG visto anteriormente.
- Agregarle al decodificador anterior una entrada adicional para que se puede cambiar entre display de cátodo común y ánodo común.

Cuestionario:

- Cuando se escoge el dispositivo EP2C5T144C8, ¿"C8" qué significado tiene?
- Desarrollar y simular un codificador binario de prioridad 8x3 en VHDL
- Desarrollar un decodificador en VHDL para el siguiente circuito (Solo para las letras mayúsculas del mapa de caracteres mostrado)



11

Fin de la sesión