# EL253 - Sistemas Digitales

Semestre 2020-2 Profesor Kalun José Lau Gan Sesión de Teoría Semana 3

1

# Agenda


- Modelo de decodificador en VHDL
- Revisión teórica del multiplexor
- Lógica basada en multiplexores
- Modelo de multiplexor en VHDL
- Modelo de sumador binario en VHDL
- Modelo de comparador de magnitud VHDL
- Ejercicios

# Preguntas previas


- ¿Hay evaluación de laboratorio mañana?
  - Según sílabo si, está programado el LB1, lleguen puntuales, el que llegue tarde trabajará individualmente.
  - Los grupos son asignados de manera aleatoria para cada evaluación de laboratorio.
  - No se puede entregar la evaluación un día antes para garantizar la probidad de la evaluación según reglamento
- El process es como un algoritmo?
  - El process es el estilo de descripción algorítmico


3

#### Modelo de decodificador en VHDL



Л







LIBRARY IEEE;
USE IEEE.std\_logic\_1164.all;
USE IEEE.std\_logic\_arith.all;
USE IEEE.std\_logic\_unsigned.all; Implementando DECBIN7S con OE 6 =ENTITY decbin7s IS 7 = PORT ( PORT (
I: IN std\_logic\_vector (3 downto 0);
OE: IN std\_logic;
O: OUT std\_logic\_vector (6 downto 0) 11 END decbin7s; DECBIN7S-OF DECBINAS TRI-STATE 17 14 BARCHITECTURE Behavioral OF decbin7s IS 15 'signal interno: std\_logic\_vector(6 downto 0); ୦ with OE select
 0 <= interno when '1', (others => 'Z') when others; Tz Tz decode: PROCESS(I) Í, Oy CODE: PROCESS(I)


GIN


CASE I IS


WHEN "0000" => interno <= "1000000";
WHEN "0010" => interno <= "1111001";
WHEN "0010" => interno <= "1111001";
WHEN "0010" => interno <= "01001000";
WHEN "0010" => interno <= "0101000";
WHEN "0110" => interno <= "0011001";
WHEN "0110" => interno <= "00100101";
WHEN "0111" => interno <= "0000010";
WHEN "0111" => interno <= "0000010";
WHEN "1011" => interno <= "00000000";
WHEN "1001" => interno <= "00100000";
WHEN "1001" => interno <= "00100000";
WHEN "1001" => interno <= "00010000";
WHEN "1101" => interno <= "00010001";
WHEN "11100" => interno <= "000101001";
WHEN "11100" => interno <= "00010101";
WHEN "11101" => interno <= "00011011";
WHEN "1111" => interno <= "00011101";
WHEN "1111" => interno <= "00011101";
WHEN "1111" => interno <= "00011101";
WHEN others => interno <= "11111111";
END CASE;
DE DEPOCTES decode; 03 02 0,00 OE Constino END CASE; END PROCESS decode;












# Demultiplexor: función inversa del MUX



```
entity dmux1a4
port(x: in std_logic;
    s: in std_logic_vector(1 downto 0);
     y: out std_logic_vector(3 downto 0));
end dmux1a4;
architecture flujazo2 of dmux1a4 is
begin
          with s select
           y(3) \le x when "11", '0' when others;
          with s select
           y(2) \le x when "10", '0' when others;
          with s select
           y(1) \le x when "01", '0' when others;
          with s select
           y(0) \le x when "00", '0' when others;
end flujazo2;
```

### Ejercicio:

- Desarrollar un demultiplexor 1 a 8 donde la entrada de datos tenga un ancho de 8 bits al igual que las salidas de distribución, contemplar una entrada OE para controlar la habilitación de las salidas ('1' habilitadas las salidas, '0' las salidas se mantendrán en 'Z')
- Desarrollar un decodificador binario-palabra con conexión a un display de siete segmentos del tipo cátodo común. El decodificador tendrá una tabla con las letras de la palabra "INGENIERIA" de manera ordenada. De tal manera que cuando se ingrese una cuenta de manera secuencia a la entrada de datos del decodificador, se mostrará la referida palabra a razón de una letra a la vez.