
EL253 - Sistemas Digitales

Semestre 2020-2 Profesor Kalun José Lau Gan Sesión de Teoría Semana 4

1

Preguntas previas:

• ¿Cómo sería un modelo de comparador de magnitud en VHDL?



```
USE ieee.std_logic_1164.ALL;
                                       -- 8-bit Comparator using -- IF-THEN-ELSE and ELSIF
ENTITY Lab6 IS
    PORT(a, b
                              : IN std_logic_vector(7 DOWNTO 0);
: OUT std_logic);
 agb, aeb, alb
MARCHITECTURE arc OF Lab6 IS
                                  : std_logic_vector(2 DOWNTO 0);
SIGNAL result
      PROCESS (a,b)
BEGIN
                  a<b THEN
                                  <= "001";
                      result
          ELSIF a=b THEN
                                  <= "010";
                       result
                                      "100":
                      result
                      result
                                  <= "0000";
           agb <= result(2);
aeb <= result(1);
      alb <= result(0);
END PROCESS;</pre>
```

	•
Preguntas	nrallac:
PIPUIIIA	111011111
I I CE UIILUS	DICVIUS.

?خ •


3

Agenda


- Sistemas secuenciales
- Flanco vs Nivel
- Modelo de contador binario en VHDL
- Módulo divisor de frecuencia en VHDL
- Descripción estructural en VHDL

Sistemas Secuenciales

- Un nuevo escenario: el tiempo
- Flip-flops como unidad mínima de un sistema secuencial (SR, JK, T, D)




5



Flanco vs nivel lógico


- Flanco es la transición de un nivel a otro nivel lógico
- Transición positiva (paso de nivel 0 a nivel 1)
- Transición negativa (paso de nivel 1 a nivel 0)



7

Contadores binarios

- Circuitos secuenciales
- Tienen un registro interno donde se almacena la cuenta





Sobre contadores:


- Los contadores pueden tener uno no mas entradas de reloj
- Las entradas de reloj pueden ser positivas o negativas
- Hay contadores de cuenta ascendente y de cuenta descendente
- Pueden tener entradas adicionales de control (Enable, Reset, Load, etc)
- Pueden tener un puerto de entrada de datos para precargar la cuenta.
- Pueden contar de uno en uno o de manera personalizada.
- En VHDL no se especifica si va a ser asíncrono o síncrono


9

Contador síncrono vs asíncrono:










Código en VHDL del contador básico binario: entity CONT_4b is port(clk, RST: in std_logic; CTA: out std_logic_vector(3 downto 0) end CONT_4b; architecture Oyuco of CONT_4b is signal cta_interno: std_logic_vecto(3 downto 0); CONT_45 begin CTA <= cta_interno; process(clk, RST) begin CTA if RST = '1' then cta_interno <= (others => '0'); if rising_edge(clk) then if cta_interno = "1111" then cta_interno <= cta_interno + 1; end if; end if; end if; end process; end Oyuco;

13



Divisor de frecuencia

- Se emplea para disminuir la frecuencia de una señal de reloj
- En nuestro caso tenemos que usar un divisor de frecuencia para disminuir el reloj de 50MHz que hay a la entrada del FPGA de la tarjeta EP2C5T144
- Usualmente es un contador binario (f/2, f/4, f/8, etc)





15

Modelo del divisor de frecuencia en VHDL use IEEE.std_logic_1164.all; use TEEE std_logic_arith all;

```
Divisor de frecuencia
50 MHz 2Hz

DIV_FREQ

inclk

SONH?

out-UK

Contador de 26 lists
```

```
use IEEE.std_logic_arith.all;
use IEEE.std_logic_unsigned.all;
entity DIV_FREQ is
 port(in_clk: in std_logic;
       out_clk: out std_logic);
end DIV_FREQ;
architecture PEPINO of DIV_FREQ is
signal registron: std_logic_vector(25 downto 0);
signal pre_out_clk: std_logic;
      process(in_clk)
      begin
           if rising_edge(in_clk) then
               registron <= registron + 1;
               if registron = 25000000 then
                   registron <= (others => '0');
                   pre_out_clk <= not pre_out_clk;
               end if;
           end if;
      end process;
      out_clk <= pre_out_clk;
end PEPINO;
```

Fin de la sesión de teoría