EL253 - Sistemas Digitales

Semestre 2020-2 Profesor Kalun José Lau Gan Sesión de Laboratorio Semana 4

1


Preguntas Previas

- ¿El weekend lab de implementación?
 - Se dará a conocer hoy por la tarde la hora y el enlace

Agenda

- Contadores en VHDL
- Divisor de frecuencia
- Estilo de descripción estructural en VHDL (conexión de componentes)
- Implementación de prototipo en el FPGA EP2C5T144

3



Desarrollo en el Altera Quartus

- · Crear el proyecto.
- Crear los archivos *.vhd para los circuitos DIV_FREQ, CONT4B y DECBIN7SAC, tener en cuenta que el nombre del archivo debe de coincidir con el nombre de la entidad.

```
library IEEE,
use IEEE.std_logic_1164.all;
use IEEE.std_logic_arith.all;
use IEEE.std_logic_unsigned.all;
mentity div_freq is
mentity div_freq is
mentity div_freq is
earchitecture flujo of div_freq is
|signal internaso: std_logic_vector(25 downto 0);
| signal salidasa: std_logic;
    end process;
outclk <= salidasa;</pre>
```

```
library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.std_logic_arith.all;
use IEEE.std_logic_unsigned.all;
interno <= (others => v ,, else
if rising edge(inclk) then
if interno = "llll" then
interno <= (others => '0');
else
interno <= interno + 1;
end if;
end if;
end if;
end process;
q <= interno;
(lujo;
```

```
1 library IEEE;
2 use IEEE.std logic 1164.all;
3 use IEEE.std logic arith.all;
4 use IEEE.std logic unsigned.all;
3 use IEEE.std logic arith.all;
4 use IEEE.std logic unsigned.all;
5
8 entity decbin/sac is
7 p port (e: in std_logic_vector(3 downto 0);
8 sa, sb, sc, sd, se, sf, sg: out std_logic);
9 end decbin/sac;
10
11 earchitecture flujo of decbin/sac is
12 signal salida: std_logic_vector(6 downto 0);
13 ebeqin|
14 with e select
15 salida <= "0111111" when "0000",
16 "0000110" when "0001",
17 "1011011" when "0010",
18 "100111" when "0101",
19 "1011011" when "0101",
20 "1111101" when "0101",
21 "1111101" when "0101",
22 "0000111" when "0101",
23 "1111111" when "0101",
24 "110111" when "1001",
25 "1111101" when "1001",
26 "1111101" when "1101",
27 "100100" when "1101",
28 "1011110" when "1101",
29 "1111011" when "1101",
31 sa <= not salida(0);
32 sa <= not salida(1);
33 sd <= not salida(2);
34 sq <= not salida(3);
35 sq <= not salida(6);
36 sq <= not salida(6);
37 sq <= not salida(6);
38 end flujo;
```

5

Desarrollo en el Altera Quartus

 Crear el archivo ejemplo1.vhd que llamará a DIV_FREQ, CONT4B y DECBIN7SAC como componentes y establecerá las conexiones entre l library IEEE;
use IEEE.std_logic_l164.all;
use IEEE.std_logic_arith.all;
use IEEE.std_logic_unsigned.a


ellos.

```
6 sentity ejemplol is
7 s port (inclk, rst: in std_logic;
8 buzz, sa, sb, sc, sd, se, sf, sg, sdp: out std_logic
9 hab: out std_logic_vector(7 downto 0));
10 end ejemplol;
11
architecture flujomon of ejemplol is

architecture flujomon of ejemplo
```

Desarrollo en el Altera Quartus


- Al realizar una primera compilación se actualizará la jerarquía de archivos en el proyecto
- Tener en cuenta que debido al DIV_FREQ no se podrá obtener una simulación satisfactoria debido al tiempo prolongado que tendría dicha simulación.
- Para verificar el diseño se empleará la tarjeta de desarrollo A-C2FB que posee un FPGA Altera Cyclone II EP2C5T144C8N y diversos perféricos.





7


Desarrollo en el Altera Quartus


 Según la hoja técnica de la tarjeta A-C2FB, se tienen las siguientes configuraciones de periféricos:


















Desarrollo en el Altera Quartus

• Verificar el funcionamiento de ejemplo1 en la tarjeta A-C2FB



13

Cuestionario:

• Desarrollar un contador binario de 8 bits con opción de cuenta ascendente/descente a través de un pin UD (U=0/D=1). Tener en cuenta una señal de salida adicional de nombre 'M' para que sea '1' cuando la cuenta sea mayor a 123.



• Desarrollar un divisor de frecuencia con opciones de división f/2, f/8, f/64 y f/256.



14

Fin de la sesión	