

MINF Programmation des PIC32MX

Chapitre 3

Jeu d'instructions




Christian HUBER (CHR) Serge CASTOLDI (SCA) Version 1.9 novembre 2017



CONTENU

3.	istructions du PIC32	3-1
3.1. Str	ructure des instructions	3-1
3.1.1. In	nstructions d'opération	3-1
3.1.2. In	nstructions d'opération	3-2
3.1.2.1.	Opérations arithmétiques	3-2
3.1.2.2.	Opérations de décalage et rotation	3-2
3.1.2.3.	Opérations logiques	3-3
3.1.2.4.	Opérations d'action conditionnelle	3-3
3.1.2.5.	Opérations de multiplication et division	
3.1.2.6.	Opérations d'accès à l'accumulateur	3-4
	nstructions de saut et branchements	
3.1.3.1.	Instructions de saut conditionnel	3-4
3.1.3.2.	Instruction J (Jump)	3-4
3.1.3.3.	Instruction JAL (Jump And Link)	
3.1.3.4.	Instruction JALR (Jump And Link Register)	3-5
3.1.3.5. 3.1.3.6.	Instruction JR (Jump Register)	3-3 2 6
	Liste des instructions de saut et branchementnstructions load/store	
3.1.4. 11	Instructions de load & Store	
3.1.4.1.		
3.2. Les	s registres du PIC32	
3.3. MI	IPS32 Quick Reference	3-10
3.4. Co	nclusion	3-12
3.5. His	storique des versions	3-12
3.5.1. V	Version 1.0 janvier 2014	3-12
	Version 1.5 novembre 2014	
	Version 1.7 novembre 2015	
3.5.4. V	Version 1.8 novembre 2016	3-12
3.5.5. V	Version 1.9 novembre 2017	3-12



3. JEU D'INSTRUCTIONS DU PIC32

Ce chapitre traite du jeu d'instructions du PIC32.

Le concept du jeu d'instructions du PIC32 s'appuie sur le standard MIPS32. C'est pour cela que l'on ne trouve pas de description du jeu d'instructions dans la documentation spécifique au PIC32.


Le document intitulé "MIPS Architecture for Programmers, Volume II-A: The MIPS32 Instruction Set Manual", que l'on trouve sur le réseau sous ...\PROJETS\SLO\1102x_SK32MX775F512L\Data_sheets\PIC32 Family Reference Manual, décrit en détail le jeu d'instructions.

3.1. STRUCTURE DES INSTRUCTIONS

Les instructions du PIC32 sont codées sur 32 bits. L'organisation des 32 bits de l'instruction varie s'il s'agit d'une instruction réalisant une opération, un accès à la mémoire ou un branchement (saut).

3.1.1. Instructions d'operation

Pour comprendre l'organisation des instructions effectuant une opération arithmétique ou logique, voici l'exemple d'une instruction d'addition :




Le code de l'opération tient sur 6 bits. Au niveau des opérandes, 3 registres sont impliqués.

Le format de l'instruction est ADD rd, rs, rt

rd, rs et rt indiquent le numéro du GPR (General Purpose Register) impliqué dans l'opération, avec rd registre destination, rs registre source et rt registre temporaire.

L'action d'addition correspond à : $rd \leftarrow rs + rt$




3.1.2. Instructions d'operation

3.1.2.1. OPERATIONS ARITHMETIQUES

	ARITHMETIC OPERATIONS		
ADD	RD, Rs, RT	$R_D = R_S + R_T$ (overflow trap)	
ADDI	RD, Rs, const16	$R_D = R_S + const16^{\pm}$ (overflow trap)	
ADDIU	RD, Rs, const16	$R_D = R_S + const16^{\pm}$	
ADDU	RD, Rs, RT	$R_D = R_S + R_T$	
CLO	RD, Rs	RD = COUNTLEADINGONES(RS)	
CLZ	RD, Rs	Rd = CountLeadingZeros(Rs)	
<u>LA</u>	Rd, label	RD = Address(label)	
LI	Rd, imm32	$R_D = IMM32$	
LUI	Rd, const16	RD = const16 << 16	
MOVE	RD, Rs	$R_D = R_S$	
<u>NEGU</u>	RD, Rs	$R_D = -R_S$	
SEB ^{R2}	RD, Rs	$R_D = R_{S_{7:0}}^{\pm}$	
SEH ^{R2}	RD, Rs	$R_D = R_{S_{15:0}}^{\pm}$	
SUB	RD, Rs, RT	RD = Rs - Rt (overflow trap)	
SUBU	RD, Rs, RT	$R_D = R_S - R_T$	

3.1.2.2. OPERATIONS DE DECALAGE ET ROTATION

	SHIFT AND ROTATE OPERATIONS		
ROTR ^{R2}	Rd, Rs, bits5	$RD = Rs_{BITS5-1:0} :: Rs_{31:BITS5}$	
ROTRV ^{R2}	RD, Rs, RT	$R_D = Rs_{RT4:0-1:0} :: Rs_{31:RT4:0}$	
SLL	RD, Rs, shift5	RD = Rs << shift 5	
SLLV	Rd, Rs, Rt	$R_D = R_S << R_{T_{4:0}}$	
SRA	RD, Rs, shift5	$R_D = Rs^{\pm} >> shift 5$	
SRAV	RD, Rs, RT	$R_D = R_S^{\pm} >> R_{T4:0}$	
SRL	RD, Rs, shift5	$R_D = Rs^{\varnothing} >> shift 5$	
SRLV	RD, Rs, RT	$R_D = R_S^{\varnothing} >> R_{T4:0}$	



3.1.2.3. **OPERATIONS LOGIQUES**

	LOGICAL AND BIT-FIELD OPERATIONS		
AND	RD, Rs, RT	$R_D = R_S \& R_T$	
ANDI	Rd, Rs, const16	$R_D = Rs \& const16^{\emptyset}$	
EXT ^{R2}	RD, Rs, P, S	$R_S = R_{S_{P+S-1:P}}^{\varnothing}$	
INS ^{R2}	RD, Rs, P, S	$R_{D_{P+S-1:P}} = R_{S_{S-1:0}}$	
NOP		No-op	
NOR	RD, Rs, RT	$R_D = \sim (R_S \mid R_T)$	
<u>NOT</u>	RD, Rs	$R_D = \sim R_S$	
OR	Rd, Rs, Rt	$R_D = R_S \mid R_T$	
ORI	Rd, Rs, const16	$R_D = R_S \mid const16^{\varnothing}$	
WSBH ^{R2}	RD, Rs	$R_D = Rs_{23:16} :: Rs_{31:24} :: Rs_{7:0} :: Rs_{15:8}$	
XOR	Rd, Rs, Rt	$R_D = R_S \oplus R_T$	
XORI	Rd, Rs, const16	$R_D = R_S \oplus const16^{\varnothing}$	

3.1.2.4. **OPERATIONS D'ACTION CONDITIONNELLE**

CONDITION TESTING AND CONDITIONAL MOVE OPERATIONS		
MOVN	RD, Rs, RT	IF $R_T \neq 0$, $R_D = R_S$
MOVZ	RD, Rs, RT	$_{\mathbb{F}} R_{\mathbb{T}} = 0, R_{\mathbb{D}} = R_{\mathbb{S}}$
SLT	RD, Rs, RT	$R_D = (Rs^{\pm} \le R_T^{\pm}) ? 1 : 0$
SLTI	RD, Rs, const16	$R_D = (Rs^{\pm} < const16^{\pm}) ? 1 : 0$
SLTIU	RD, Rs, const16	$R_D = (Rs^{\varnothing} < const16^{\varnothing}) ? 1 : 0$
SLTU	Rd, Rs, Rt	$R_D = (Rs^{\varnothing} < R_T^{\varnothing}) ? 1 : 0$

3.1.2.5. OPERATIONS DE MULTIPLICATION ET DIVISION

MULTIPLY AND DIVIDE OPERATIONS		
DIV	Rs, Rt	$Lo = Rs^{\pm} / RT^{\pm}; H_I = Rs^{\pm} \text{ mod } RT^{\pm}$
DIVU	Rs, Rt	$Lo = Rs^{\emptyset} / Rt^{\emptyset}; Hi = Rs^{\emptyset} \text{ mod } Rt^{\emptyset}$
MADD	Rs, Rt	$Acc += Rs^{\pm} \times Rt^{\pm}$
MADDU	Rs, Rt	$Acc += Rs^{\varnothing} \times Rt^{\varnothing}$
MSUB	Rs, Rt	$Acc = Rs^{\pm} \times RT^{\pm}$
MSUBU	Rs, Rt	$Acc = Rs^{\varnothing} \times Rt^{\varnothing}$
MUL	RD, Rs, Rt	$R_D = Rs^{\pm} \times RT^{\pm}$
MULT	Rs, Rt	$Acc = Rs^{\pm} \times RT^{\pm}$
MULTU	Rs, Rt	$Acc = Rs^{\varnothing} \times Rt^{\varnothing}$




3.1.2.6. OPERATIONS D'ACCES A L'ACCUMULATEUR

ACCUMULATOR ACCESS OPERATIONS		
MFHI	Rd	RD = HI
MFLO	RD	RD = Lo
MTHI	Rs	$H_{I} = R_{S}$
MTLO	Rs	Lo = Rs

3.1.3. Instructions de saut et branchements

3.1.3.1. INSTRUCTIONS DE SAUT CONDITIONNEL

L'instruction BEQ (Branch on EQual) illustre bien ce type d'instruction :




Son mnémonique est: BEQ rs, rt, offset et son action est:

rs et rt spécifient un no de registre.

Les détails de l'exécution sont les suivants :

3.1.3.2. Instruction J (Jump)


Voici le format de l'instruction J (jump)



Mnémonique: J target

La valeur de instr_index est décalée à gauche de 2 pour former une valeur 28 bits.

Détails exécution : $I+1:PC \leftarrow PC_{GPRLEN...28} \mid | instr_index \mid | 0^2$



3.1.3.3. Instruction JAL (Jump And Link)

Voici le format de l'instruction JAL (jump and link), cette instruction correspond à un CALL (appel de routine).




JAL target

Mnémonique:

La valeur de instr_index est décalée à gauche de 2 pour former une valeur 28 bits.

3.1.3.4. INSTRUCTION JALR (JUMP AND LINK REGISTER)

Voici le format de l'instruction JALR (Jump And Link Register) :



JALR rs (rd = 31 implied)


Mnémoniques: JALR rd, rs

Principe exécution : rd ← return_addr, PC ← rs

Cette instruction effectue un CALL, l'adresse de destination est fournie par rs, tandis que l'adresse de retour est mémorisée dans rd.

3.1.3.5. Instruction JR (Jump Register)

Voici le format de l'instruction JR (Jump Register) :



Mnémoniques: JR rs

Principe exécution : PC ← rs




3.1.3.6. LISTE DES INSTRUCTIONS DE SAUT ET BRANCHEMENT

	JUMPS AND BRANCHES (NOTE: ONE DELAY SLOT)		
<u>B</u>	off18	PC += off18 [±]	
BAL	off18	$R_A = PC + 8$, $PC += off18^{\pm}$	
BEQ	Rs, Rt, off18	IF $Rs = RT$, $PC += off18^{\pm}$	
BEQZ	Rs, off18	IF $Rs = 0$, $PC += off18^{\pm}$	
BGEZ	Rs, off18	If $Rs \ge 0$, $PC += off18^{\pm}$	
BGEZAL	Rs, off18	$RA = PC + 8$; if $RS \ge 0$, $PC += off18^{\pm}$	
BGTZ	Rs, off18	IF Rs > 0, PC += off18 $^{\pm}$	
BLEZ	Rs, off18	IF Rs \leq 0, PC += off18 $^{\pm}$	
BLTZ	Rs, off18	IF Rs $<$ 0, PC $+=$ off18 $^{\pm}$	
BLTZAL	Rs, off18	$RA = PC + 8$; IF $RS < 0$, $PC += OFF18^{\pm}$	
BNE	Rs, Rt, off18	IF Rs \neq Rt, PC += off18 $^{\pm}$	
BNEZ	Rs, off18	If Rs \neq 0, PC += off18 $^{\pm}$	
J	ADDR28	$PC = PC_{31:28} :: ADDR28^{\emptyset}$	
JAL	ADDR28	$R_A = PC + 8$; $PC = PC_{31:28} :: ADDR28^{\emptyset}$	
JALR	RD, Rs	$R_D = PC + 8$; $PC = R_S$	
JR	Rs	PC = Rs	



3.1.4. Instructions Load/store


Voici le format de l'instruction LW (Load Word) pour illustrer l'organisation de ce type d'instructions :



L'instruction s'écrit LW rt, offset (base), et son action est la suivante :

base correspond au no du registre contenant l'adresse de base. Pour atteindre la mémoire, il y a combinaison de l'adresse de base et de l'offset. La valeur lue est stockée dans le registre spécifié par *rt*.

Pour comparaison, voici l'instruction SW (Store Word) :



L'instruction s'écrit SW rt, offset (base) et son action est la suivante :

La valeur du registre spécifié par *rt* est transférée dans la mémoire à l'adresse obtenue par la combinaison de la valeur du registre spécifié par *base* et de l'*offset*.




3.1.4.1. INSTRUCTIONS DE LOAD & STORE

	Load and Store Operations		
LB	RD, off16(Rs)	$RD = MEM8(Rs + off16^{\pm})^{\pm}$	
LBU	Rd, off16(Rs)	$R_D = MEM8(Rs + off16^{\pm})^{\varnothing}$	
LH	RD, off16(Rs)	$RD = MEM16(Rs + off16^{\pm})^{\pm}$	
LHU	Rd, off16(Rs)	$R_D = MEM16(Rs + off16^{\pm})^{\varnothing}$	
LW	RD, off16(Rs)	$RD = MEM32(Rs + OFF16^{\pm})$	
LWL	Rd, off16(Rs)	$R_D = LoadWordLeft(Rs + off16^{\pm})$	
LWR	RD, off16(Rs)	$RD = LoadWordRight(Rs + off16^{\pm})$	
SB	Rs, off16(Rt)	$MEM8(RT + OFF16^{\pm}) = Rs_{7:0}$	
SH	Rs, off16(Rt)	$MEM16(RT + OFF16^{\pm}) = Rs_{15:0}$	
sw	Rs, off16(Rt)	$MEM32(RT + OFF16^{\pm}) = Rs$	
SWL	Rs, off16(Rt)	STOREWORDLEFT(RT + OFF16 [±] , Rs)	
SWR	Rs, off16(Rt)	$STOREWORDRIGHT(RT + off16^{\pm}, Rs)$	
<u>ULW</u>	Rd, off16(Rs)	RD = UNALIGNED_MEM32(Rs + off16 [±])	
<u>USW</u>	Rs, off16(Rt)	UNALIGNED_MEM $32(R_T + off16^{\pm}) = R_S$	

3.1.4.2. Instructions de RMW atomique

Ces 2 instructions sont appairées. Utilisées judicieusement ensemble, elles permettent des opérations, de lecture-modification-écriture (RMW : Read-Modifiy-Write) atomiques :


	Atomic Read-Modify-Write Operations		
LL	Rd, off16(Rs)	$RD = MEM32(Rs + OFF16^{\pm}); LINK$	
SC	KD OFFICIRS)	If Atomic, mem32(Rs + off16 $^{\pm}$) = Rd; Rd = Atomic ? 1 : 0	



3.2. LES REGISTRES DU PIC32

Pour comprendre les choix possibles, voici le principe d'utilisation des 32 GPR (General Purpose Registers) :

		REGISTERS
0	zero	Always equal to zero
1	at	Assembler temporary; used by the assembler
2-3	v0-v1	Return value from a function call
4-7	a0-a3	First four parameters for a function call
8-15	t0-t7	Temporary variables; need not be preserved
16-23	s0-s7	Function variables; must be preserved
24-25	t8-t9	Two more temporary variables
26-27	k0-k1	Kernel use registers; may change unexpectedly
28	gp	Global pointer
29	sp	Stack pointer
30	fp/s8	Stack frame pointer or subroutine variable
31	ra	Return address of the last subroutine call



3.3. MIPS32 OUICK REFERENCE

	JUMPS AND BRANC	JUMPS AND BRANCHES (NOTE: ONE DELAY SLOT)	
B	OFF18	$PC = OFF18^{\pm}$	
BAL	OFF18	$R_A = PC + 8, PC += OFF18^{\pm}$	•
BEQ	Rs, RT, orr18	IF RS = RT, PC += OFF18 [±]	J.,
BEQZ	Rs, off18	IF $R_S = 0$, $PC += OFF18^{\pm}$).
BGEZ	Rs, off18	If $R_S \ge 0$, $PC += off18^{\pm}$	IVI
BGEZAL	Rs, off18	$R_A = PC + 8; \text{ if } R_S \ge 0, PC + = \text{ off } 18^{\pm}$	11
BGTZ	Rs, off18	IF $R_S > 0$, $PC += OFF18^{\pm}$	3
BLEZ	Rs, off18	If $R_S \le 0$, PC += off18 [±]	32
BLTZ	Rs, off18	IF $R_S < 0$, $PC += OFF18^{\pm}$	V
BLTZAL	Rs, off18	$R_A = PC + 8; \; \text{if} \; R_S < 0, \; PC \; += \; \text{off} \; 18^{\pm}$	ĮU.
BNE	Rs, Rt, off18	IF $R_S \neq R_T$, $PC += off18^{\pm}$	IC
BNEZ	Rs, off18	IF Rs \neq 0, PC += off18 [±]	K
'n	ADDR28	PC = PC3128 :: ADDR28	N.
JAL	ADDR28	$R_A = PC + 8$; $PC = PC_{31:28} :: ADDR28^{\varnothing}$	LF
JALR	RD, Rs	$R_D = PC + 8$; $PC = R_S$	Ŀ
Æ	Rs	$PC = R_S$	KĽ
			Ι

	I CAD AN	Loan ann Crope Openations
	LOND AND	DIONE OFENSIONS
LB	RD, OFF16(RS)	$R_D = \text{mem} 8 (R_S + \text{off} 16^{\pm})^{\pm}$
LBU	RD, OFF16(RS)	$R_D = \text{mem} 8 (R_S + \text{off} 16^{\pm})^\varnothing$
ГН	RD, OFF16(RS)	$R_D = \text{mem16}(R_S + \text{OFF16}^{\pm})^{\pm}$
LHU	RD, OFF16(RS)	$R_D = \text{mem16}(R_S + \text{off16}^{\pm})^\varnothing$
ΓM	$R_{\rm D}, { m orr} 16 (R_{\rm S})$	$R_D = \text{mem32}(R_S + \text{off16}^{\pm})$
LWL	$R_{\rm D}, { m orr} 16 (R_{\rm S})$	$R_D = L_{OAD}WordL\text{eft}(R_S + \text{off}16^{\pm})$
LWR	RD, OFF16(RS)	$R_D = L_{OAD}WordRight(Rs + off16^{\ddagger})$
SB	Rs, off16(Rt)	$\text{mem8}(R_T + \text{off1}6^\pm) = R_{S_{7,0}}$
$^{ m RH}$	$R_{\rm S,\ OFF}16(R_{\rm T})$	$\text{mem}16(R_T + \text{off}16^{\pm}) = R_{\text{S15.0}}$
SW	Rs, off16(Rt)	$\text{mem32}(R_T + \text{off16}^\pm) = R_S$
SWL	Rs, off16(Rt)	StoreWordLeft(Rt + off16 [±] , Rs)
SWR	Rs, off16(Rt)	StoreWordRight(Rt + off16 $^{\pm}$, Rs)
<u>ULW</u>	$R_{\rm D}, { m or} { m I} 6 (R_{\rm S})$	$R_{\rm D} = \text{unaligned_mem32}(R_{\rm S} + \text{off16}^{\pm})$
USW	Rs, off $16(Rt)$	UNALIGNED_MEM32(RT + OFF16^±) = Rs

	Aronic Read-	Atomic Read-Modify-Write Operations
TT	RD, off16(Rs)	$R_{\rm D} = \text{mem32}(R_{\rm S} + \text{off16}^{\pm}); \text{ link}$
SC	RD, OFF16(RS)	If Atomic, mem32(Rs + off16*) = Rd; $R_D = \operatorname{Atomic} ?\ 1:0$
		MD00565 Revision 01.01

	LOGICAL AND	L ogical and $oldsymbol{B}$ it-Field Operations
AND	RD, RS, RT	$R_D = R_S \ \& \ R_T$
ANDI	RD, RS, CONST16	$R_D = R_S \ \& \ \text{const16}^\varnothing$
EXT ^{R2}	RD, RS, P, S	$R_S = R_{Sp+g-1P}^{\varnothing}$
INS ^{R2}	RD, RS, P, S	$R_{D^{p+S,1,p}}=R_{S_{S,1,0}}$
NOP		No-op
NOR	Rd, Rs, Rt	$R_D = \sim\!\!(R_S \mid R_T)$
NOT	RD, Rs	$R_D = \sim R_S$
OR	RD, RS, RT	$R_D = R_S \mid R_T$
ORI	RD, RS, CONST16	$R_D = R_S \mid \text{const} 16^\varnothing$
WSBHR2	Rd, Rs	$R_{D} = R_{S_{23:16}} :: R_{S_{31:24}} :: R_{S_{7:0}} :: R_{S_{15:8}}$
XOR	RD, Rs, RT	$R_D = R_S \oplus R_T$
XORI	RD, RS, CONST16	$R_{\text{D}} = R_{\text{S}} \oplus \text{const16}^\varnothing$

CONDITION TESTING AND CONDITIONAL MOVE OPERATIONS	IF $RT \neq 0$, $RD = Rs$	IF $R_T = 0$, $R_D = R_S$	$R_D = (R_S^{\pm} < R_T^{\pm}) ? 1 : 0$	$R_D = (R_S^{\pm} < \text{const16}^{\pm}) ? 1:0$	$R_D = (R_S^\varnothing < const16^\varnothing) ? 1 : 0$	$R_D = (R_S^\varnothing < R_T^\varnothing) \ ? \ 1 : 0$	MULTIPLY AND DIVIDE OPERATIONS	$L_{\rm O}=R_{\rm S}^\pm/R_{\rm T}^\pm;H_{\rm I}=R_{\rm S}^\pm\text{mod}R_{\rm T}^\pm$	$Lo=R_{\rm S}^{\varnothing}/R_{\rm T}^{\varnothing};H_{\rm I}=R_{\rm S}^{\varnothing}{\rm Mod}R_{\rm T}^{\varnothing}$	$A_{\rm CC} += R_{\rm S}^\pm \times R_{\rm T}^\pm$	$A_{CC} += R_S^{\varnothing} \times R_T^{\varnothing}$	$Acc -= Rs^{\pm} \times RT^{\pm}$	$Acc -= Rs^{\varnothing} \times RT^{\varnothing}$	$R_D = R_S^\pm \times R_{T^\pm}$	$A_{\rm CC} = R_{\rm S}^\pm \times R_{\rm T}^\pm$	$A_{CC} = R_S^\varnothing \times R_T^\varnothing$
Condition Testing A	RD, RS, RT	RD, RS, RT	R_D , R_S , R_T	RD, RS, CONST16	RD, RS, CONST16	R_D , R_S , R_T	Милприх	Rs, RT	Rs, RT	Rs, RT	J Rs, RT	Rs, RT	I Rs, RT	RD, RS, RT	Rs, RT	I Rs, RT
	MOVN	MOVZ	SLT	SLTI	SLTIU	SLTU		DIV	DIAU	MADD	MADDU	MSUB	MSUBU	MUL	MULT	MULTU

Please refer to "MIPS32 Architecture t on t on t incremental The MIPS32 Instruction Set information.

	Аватн	Arithmetic Operations
ADD	RD, RS, RT	$R_D = R_S + R_T$ (overflow trap)
ADDI	RD, RS, CONST16	$R_{\rm D} = R_{\rm S} + \text{const1}6^{\pm} \text{(overflow trap)}$
ADDIU	RD, Rs, const16	$R_{\rm D} = R_{\rm S} + {\rm const16}^{\pm}$
ADDU	RD, RS, RT	$R_{\rm D} = R_{\rm S} + R_{\rm T}$
CLO	RD, Rs	$R_D = CountLeadingOnes(Rs)$
CLZ	RD, Rs	$R_D = C_{OUNT}L_{EADING}Z_{EROS}(R_S)$
LA	RD, LABEL	$R_D = A_{DDRESS}(L_{ABEL})$
ĪĪ	RD, IMM32	$R_{\rm D}=\text{imm32}$
Int	RD, const16	$R_{\rm D}=\text{const}16<<16$
MOVE	$R_{\rm D}, R_{\rm S}$	$R_D = R_S$
NEGU	$R_{\rm D}, R_{\rm S}$	$R_D = -R_S$
zaHHS	Rp, Rs	$R_{\text{D}}=R_{S_{7:0}}{}^{\pm}$
SEH _{E3}	RD, Rs	$R_{\text{D}} = R_{\text{S}_{150}}{}^{\pm}$
SUB	$R_{\rm D}, R_{\rm S}, R_{\rm T}$	$R_D = R_S - R_T$ (overflow trap)
nans	$R_{\rm D}, R_{\rm S}, R_{\rm T}$	$R_{\mathbb{D}} = R_{\mathbb{S}} - R_{T}$

	SHIFT ANI	Shift and Rotate Operations
$\mathbf{ROTR}^{\mathbb{R}^2}$	ROTR ^{R2} RD, RS, BITS5	$R_{\mathbb{D}} = R_{SBITSS \to 10} :: R_{S31:BITSS}$
ROTRVR	ROTRV ^{R2} RD, RS, RT	$R_D=R_{SRT40+10}::R_{S31:RT40}$
TTS	RD, RS, SHIFT5	$R_D = R_S << \text{shift5}$
ATTS	R_D , R_S , R_T	$R_D=R_S << R_{T40}$
SRA	RD, Rs, sнігт5	$R_D = R_S^\pm >> \text{shift5}$
SRAV	SRAV RD, RS, RT	$R_D=R_{\mathbb{S}^\pm}>>R_{T40}$
SRL	RD, RS, SHIFT5	$R_D = R_S{}^{\varnothing} >> \text{shift5}$
SRLV	R_D , R_S , R_T	$R_D=R_S^\varnothing>>R_{T4,0}$

Copyright © 2008 MIPS Technologies, Inc. All rights reserved.

MIPS32® Instruction Set Quick Reference

MIPS ISA Revision (= 2 for MIPS32 R2)

rev

mips isa

mips

mips dsp

DSP ASE extensions enabled

MIPS ISA (= 32 for MIPS 32)

MIPS SDE-GCC COMPLER DEFINES

unaligned *uptr = (unaligned *)ptr;

return uptr->u;

unaligned_load(void *ptr)

int

attribute ((packed)) unaligned;

typedef struct 'n

int

Pipeline tuning selected by -mtune=CPU

CPU

CPU

MIPS ARCH MIPS TUNE

MIPSEL MIPSEB

Target CPU specified by -march=CPU

Little-endian target CPU

Big-endian target CPU


when passing complex data structures as function parameters. The examples illustrate syntax used by GCC compilers. Most MIPS processors increment the cycle counter every other cycle. Please check your processor documentation.

The C calling convention is simplified. Additional rules apply

Many assembler pseudo-instructions and some rarely used

machine instructions are omitted.

Nores



ACCESSING UNALIGNED DATA FROM C

		REGISTERS	READING THE CYCLE COUNT REGISTER FROM C		4	Atomic Read-Modify-Write Example	HEY-WRITE	EXAMPLE
0	zero	o Always equal to zero			71			
-	at	Assembler temporary; used by the assembler	unsigned mips_cycle_counter_read()	le l	atomic inc: 11	\$t0, 0(\$a0	0)	# load linked
2-3	v-0v	v0-v1 Return value from a function call	unsigned cc; asm volatile("mfc0 %0, \$9" : "=r" (cc));		addiu sc	\$t1, \$t0, 1 \$t1, 0(\$a0)	0)	<pre># increment # store cond'l</pre>
4-7	a0-a	a0-a3 First four parameters for a function call	return (cc << 1);		begz	\$t1, atom	inc	# loop if failed
8-15		t0-t7 Temporary variables; need not be preserved	-		A .			
16-23		s0-s7 Function variables; must be preserved						
24-25	_	t8-t9 Two more temporary variables	ASSEMBLY-LANGUAGE FUNCTION EXAMPLE		711 111	ACCESSING UNALIGNED DATA	VALIGNED D_{ℓ}	LA
26-27	_	k0-k1 Kernel use registers; may change unexpectedly	# + + + + + + + + + + + + + + + + + + +		NOTE: ULW AN	VD US W AUTOMATI	CALLY GENE	NOTE: ULW AND USW AUTOMATICALLY GENERATE APPROPRIATE CODE
28	gs	Global pointer	* * ***	-	T MID DE	D cm1600	1 1331	Dr. cml (/D)
29	8	Stack pointer	# int r = (a < b) ? b : a; # return r;	<u> </u>		RD, OFF16+3(Rs)	LWR	RD, OFF16(RS)
30	fp/s8	Stack frame pointer or subroutine variable		SI		RD, OFF16(Rs)	SWL	RD, OFF16(Rs)
31	ra	Return address of the last subroutine call	ע	S	SWL RD, OF	RD, OFF16+3(RS)	SWR	RD, OFF16+3(RS)
			.set nomacro					

<pre># int as int int int int iset iset</pre>

Subtract from \$\$\psi\$ to allocate local storage space.
 Restore \$\$\psi\$ by adding the same amount at function exit.
 The stack must be 8-byte aligned.

The stack grows down.

Stack Management

Modify \$sp only in multiples of eight

Function Parameters

DEFAULT C CALLING CONVENTION (032)

Every parameter smaller than 32 bits is promoted to 32 bits. First four parameters are passed in registers \$a0-\$a3.

64-bit parameters are passed in register pairs: Little-endian mode: \$a1:\$a0 or \$a3:\$a2. Big-endian mode: \$a0:\$a1 or \$a2:\$a3. First 16 bytes on the stack are not used.

Every subsequent parameter is passed through the stack.

 The 2nd stack parameter is located at 20(\$sp), etc. Assuming \$sp was not modified at function entry:

64-bit parameters are 8-byte aligned.

The 1st stack parameter is located at 16(\$sp)

32-bit and smaller values are returned in register \$v0. 64-bit values are returned in registers \$v0 and \$v1:
• Little-endian mode: \$v1:\$v0.

Return Values

Big-endian mode: \$v0:\$v1.

	IN ORDER THOSE THAT IN THE INDIVIDUAL I NOW
ini	int dp(int a[], int b[], int n)
,	<pre>int i; long long acc = (long long) a[0] * b[0]; for (i = 1: i < n: i++)</pre>
	ac + 1 long long) a[i] * b[i]; return (acc >> 31);
<u>~</u>	

<u> </u>						
	Cached	Cached	Uncached	Cached	Cached	
MIPS32 VIRTUAL ADDRESS SPACE	Mapped	Mapped	Unmapped	Unmapped	Mapped	
	OXFFFF FFFF	0xDFFF.FFFF	0xBFFF.FFFF		0x7FFF.FFFF	
	kseg3 0xE000.0000 0xFFFFFFF	ksseg 0xC000.0000 0xDFFFFFF	kseg1 0xA000.0000 0xBFFF.FFFF	kseg0 0x8000.0000 0x9FFF.FFFF	0x0000.0000 0x7FFF.FFF	
	kseg3	ksseg	ksegl	kseg0	nsed	

Copyright © 2008 MIPS Technologies, Inc. All rights reserved.



3.4. CONCLUSION

Ce chapitre offre un bref aperçu de l'organisation du jeu d'instructions du PIC32. Il doit permettre à l'étudiant de pouvoir observer le code assembleur produit par le compilateur et parvenir à le comprendre dans les grandes lignes.

3.5. HISTORIQUE DES VERSIONS

3.5.1. **VERSION 1.0 JANVIER 2014**

Création du document et découverte du jeu d'instructions MIPS32.

3.5.2. **VERSION 1.5 NOVEMBRE 2014**

Passage à la version 1.5 pour cohérence avec l'ensemble des chapitres. Pas de modifications liées à Harmony. Quelques retouches.

3.5.3. **VERSION 1.7 NOVEMBRE 2015**

Saut à la version 1.7 pour cohérence avec l'ensemble des chapitres. Pas de modifications liées à Harmony. Correction de la numérotation des titres.

3.5.4. **VERSION 1.8 NOVEMBRE 2016**

Saut à la version 1.8 pour cohérence avec l'ensemble des chapitres. Pas de modifications liées à Harmony. Modification du chemin de la documentation liée au Kit PIC32.

3.5.5. **VERSION 1.9 NOVEMBRE 2017**

Reprise et relecture par SCA.