#### Logika cyfrowa

Wykład 13: jednocyklowa implementacja RISC V

Marek Materzok

27 maja 2024

Implementacja jednocyklowa


#### Implementacja jednocyklowa – idea

- Podział na ścieżkę sterowania i danych
- Każda instrukcja wykonywana w jednym cyklu zegara
- Bezstanowa ścieżka sterowania
- Architektura harwardzka (niezależna pamięć kodu i danych)


#### Stan architekturalny

- Licznik instrukcji (PC program counter)
- Plik rejestrów
  - 32 rejestry po 32 bity
  - Dwa porty do odczytu
  - Jeden port do zapisu
- Pamięć kodu (ROM)
- Pamięć danych (jednoportowa)


#### Elementy stanu architekturalnego









Adres następnej instrukcji




Pobranie instrukcji




Wybór rejestrów




Instrukcja OP add rd, rs1, rs2




Instrukcja OP add rd, rs1, rs2




Instrukcja OP-IMM addi rd, rs1, imm




Instrukcja OP-IMM addi rd, rs1, imm




Instrukcja OP-IMM addi rd, rs1, imm




Instrukcja STORE
sw rs2, imm(rs1)




Instrukcja STORE
sw rs2, imm(rs1)




Instrukcja STORE
sw rs2, imm(rs1)




Instrukcja LOAD
lw rd, imm(rs1)




Instrukcja LOAD
lw rd, imm(rs1)





Instrukcja BRANCH
beq rs1, rs2, imm




Instrukcja BRANCH
beq rs1, rs2, imm










Instrukcja JALR (Jump and Link Register) jalr rd, rs1, imm




Instrukcja JALR (Jump and Link Register) jalr rd, rs1, imm









Instrukcja AUIPC (Add Upper Immediate to Program Counter) auipc rd, imm



Instrukcja AUIPC (Add Upper Immediate to Program Counter) auipc rd, imm




#### Gotowe!



Sygnały sterujące i statusu

#### Ścieżka sterowania



#### Kontroler skoków

alu_zero	funct3	take_br
Z	xx0 (beq,blt,bltu)	$\neg z$
Z	xx1 (bne,bge,bgeu)	Z

#### Kontroler ALU

alu_op	funct3	funct7	alu_func
ADD	XXX	XXXXXXX	ADD
BRANCH	00x	XXXXXXX	SEQ
BRANCH	10×	XXXXXXX	SLT
BRANCH	11x	XXXXXXX	SLTU
OP	000	x0xxxxx	ADD
OP	000	x1xxxxx	SUB
OP-IMM	000	XXXXXXX	ADD
OP, OP-IMM	001	XXXXXXX	SLL
OP, OP-IMM	010	XXXXXXX	SLT
OP, OP-IMM	011	XXXXXXX	SLTU
OP, OP-IMM	100	XXXXXXX	XOR
OP, OP-IMM	101	x0xxxxx	SRL
OP, OP-IMM	101	x1xxxxx	SRA
OP, OP-IMM	110	XXXXXXX	OR
OP, OP-IMM	111	XXXXXXX	AND

## Kontroler główny

instr	opcode	take_br	pc_sel	rd_sel	rd_we	alu_asel	alu_bsel	alu_op	mem_we
OP	0110011	×	+4	ALU	1	RS1	RS2	OP	0
OP-IMM	0010011	X	+4	ALU	1	RS1	IMM	OP-IMM	0
BRANCH	1100011	0	+4	x	0	RS1	RS2	BRANCH	0
BRANCH	1100011	1	+IMM	×	0	RS1	RS2	BRANCH	0
JAL	1101111	X	+IMM	PC+4	1	X	X	Х	0
JALR	1100111	х	ALU	PC+4	1	RS1	IMM	ADD	0
LOAD	0000011	X	+4	MEM	1	RS1	IMM	ADD	0
STORE	0100011	х	+4	x	0	RS1	IMM	ADD	1
LUI	0110111	х	+4	IMM	1	X	X	Х	0
AUIPC	0010111	X	+4	ALU	1	PC	IMM	ADD	0

# Implementacja w SystemVerilogu

#### riscv-simple-sv

https://github.com/tilk/riscv-simple-sv

- Prosta implementacja RV32I
- Zaimplementowanych kilka mikroarchitektur:
  - singlecycle jednocyklowa (patrz: ten wykład)
  - multicycle wielocyklowa
  - pipeline potokowa
- Przetestowana przy użyciu oficjalnych testów (katalog tests)

#### Zestaw narzędzi dla RISC V

- Zawiera: narzędzia binutils (asembler as, linker ld, itd.), kompilator gcc i inne
- Pakiety Debiana (wersja 11 "Bullseye"):
  - binutils-riscv64-unknown-elf
  - gcc-riscv64-unknown-elf
- Znajomość narzędzi nie jest wymagana więcej na przedmiocie ASK

#### Symulacja procesora w DigitalJS

- Utworzyć nowy katalog:
  - \$ mkdir sim
- Skopiować tam pliki wspólne i mikroarchitektury jednocyklowej:
  - \$ cp core/common/\* sim
  - \$ cp core/singlecycle/\* sim
- Dostosować plik konfiguracyjny config.sv
- Załadować wszystkie pliki z katalogu sim do DigitalJS (włącznie z plikami z kodem i danymi, jeśli użyte)

#### Kompilacja programów na riscv-simple-sv

#### Dla zainteresowanych!

- Plik riscv-compile.tar (na Canvasie) zawiera Makefile, skrypt linkera link.ld i plik crt0.S inicjalizujący wskaźnik stosu
- Poza narzędziami dla RISC V wymagany pakiet srecord
- Kompilacja generuje pliki obrazu pamięci kodu i danych, test.text.vh i test.data.vh
- Pliki obrazu można wgrać do katalogu sim z poprzedniego slajdu, wprowadzić nazwy plików obrazu do config.sv, i wysłać wszystko na DigitalJS