Práctica 02 Minimización Algebraica

ALUMNO: MEZA VARGAS BRANDON DAVID

GRUPO: 2CM5

BOLETA: 2020630288

1) Objetivo general

Al terminar de la sesión, los integrantes del equipo contaran con la habilidad de diseñar circuitos combinatorios a partir de un enunciado.

2) Introducción Teórica

Minimización algebraica.

Minimizar una función F (X1, X2, X3, …, Xn) es encontrar una función equivalente G (X1, X2, X3, …, Xn) que tenga el mínimo número de términos y literales, en otras palabas es básicamente la simplificación de una función, obteniendo una expresión que contenga menos términos o menos variables que la función original. Esto se refleja en la obtención de circuitos mas sencillos por tener un menor numero de compuertas, de esta manera se pueden economizar gastos.

La minimización con algebra de Boole tiene dos inconvenientes:

- No existe un algoritmo que nos garantice encontrar la forma mas simple de la expresión.
- Dado un determinado resultado intermedio no hay forma de saber si realmente hemos llegado a la forma mínima.

El algebra de Boole, resuelve problemas que dependiendo del número de términos que tenía la función canónica, siendo el número de compuertas lógicas utilizadas igual al número de términos obtenidos mas uno; por lo tanto, los circuitos obtenidos son de dos niveles de conmutación con un tiempo mínimo de retardo, pero que de ninguna manera es el más sencillo ni el más económico.

Algunas reglas que podemos usar para la minimización son:

Reglas básicas de simplificación	
1.- $A+0=A$	7.-$A*A=A$
2.-$A+1=1$	8.-$A*\overline{A}=0$
3.-$A*0=0$	9.-$\overline{A}=A$
4.-$A*1=A$	10.-$A+AB=A$
5.-$A+A=A$	11.-$A+\overline{A}B=A+B$
6.-$A+\overline{A}=1$	12.-$(A+B)(A+C)=A+BC$

3) Materiales empleados

- ✓ 1 Circuito Integrado 74LS00
- ✓ 1 Circuito Integrado 74LS02
- ✓ 1 Circuito Integrado 74LS04
- ✓ 1 Circuito Integrado 74LS08
- ✓ 1 Circuito Integrado 74LS32
- ✓ 1 Circuito Integrado 74LS86
- ✓ 10 LEDS de colores
- ✓ 10 Resistores de 330Ω
- ✓ 10 Resistores de 1KΩ
- ✓ 1 Dip switch de 8
- ✓ Alambre telefónico
- ✓ 1 Tablilla de Prueba (Protoboard)
- ✓ 1 Pinzas de punta
- ✓ 1 Pinzas de corte
- ✓ Cables Banana-Caimán (para alimentar el circuito)

4) Equipo empleado

- ✓ Multímetro
- ✓ Fuente de Alimentación de 5 Volts
- ✓ Manual de MOTOROLA, "FAST and LS TTL"

5) Desarrollo Experimental

1. Diseñe un comparador de magnitud de dos bits partiendo de la tabla funcional. Recuerde que tiene dos entradas y tres salidas.

#	A	B	F1= A<B	F2= A=B	F3= A>B	F1 A<B (Volts)	F2 A=B (Volts)	F3 A>B (Volts)
0	0	0	0	1	0			
1	0	1	1	0	0			
2	1	0	0	0	1			
3	1	1	0	1	0			

2. Obtenga las ecuaciones F1, F2 y F3 usando álgebra de Boole.

Usando mini términos tenemos:

PARA F1:

$F1(A,B) = \sum(1)$

$F1(A,B) = \bar{A}B$

PARA F2:

$F2(A,B) = \sum(0,3)$

$F2(A,B) = \bar{A}\bar{B} + AB$

$F2(A,B) = \overline{A \oplus B}$

PARA F3:

$F3(A,B) = \sum(2)$

$F3(A,B) = A\bar{B}$

3. Obtenga el circuito lógico equivalente para generar las salidas F1, F2 y F3.





- F1
- F2
- F3

1. Diseñe un generador de Código Gray de 4 bits, y arme su circuito para verificar su funcionamiento.

CÓDIGO GRAY

#	A	B	C	D	F1	F2	F3	F4
0	0	0	0	0	0	0	0	0
1	0	0	0	1	0	0	0	1
2	0	0	1	0	0	0	1	1
3	0	0	1	1	0	0	1	0
4	0	1	0	0	0	1	1	0
5	0	1	0	1	0	1	1	1
6	0	1	1	0	0	1	0	1
7	0	1	1	1	0	1	0	0
8	1	0	0	0	1	1	0	0
9	1	0	0	1	1	1	0	1
10	1	0	1	0	1	1	1	1
11	1	0	1	1	1	1	1	0
12	1	1	0	0	1	0	1	0
13	1	1	0	1	1	0	1	1
14	1	1	1	0	1	0	0	1
15	1	1	1	1	1	0	0	0

2. Obtengas las funciones F1, F2, F3 y F4 usando álgebra de Boole.

· Para F_1

$$F_1(A,B,C,D) = \sum(8-15)$$

$$F_1(A,B,C,D) = A\bar{B}\bar{C}\bar{D} + A\bar{B}\bar{C}D + A\bar{B}C\bar{D} + A\bar{B}CD + AB\bar{C}\bar{D} + AB\bar{C}D + ABC\bar{D} + ABCD$$

$$= A\bar{B}(\bar{C}\bar{D} + \bar{C}D + C\bar{D} + CD) + AB(\bar{C}\bar{D} + \bar{C}D + C\bar{D} + CD)$$

$$= A\bar{B}[\bar{C}(\bar{D}+D) + C(\bar{D}+D)] + AB[\bar{C}(\bar{D}+D) + C(\bar{D}+D)]$$

$$= A\bar{B}(\bar{C}+C) + AB(\bar{C}+C)$$

$$= A\bar{B} + AB$$

$$= A(\bar{B}+B$$

$$\boxed{= A}$$

· Para F_2

$$F_2(A,B,C,D) = \sum(4-11)$$

$$F_2(A,B,C,D) = \bar{A}B\bar{C}\bar{D} + \bar{A}B\bar{C}D + \bar{A}BC\bar{D} + \bar{A}BCD + A\bar{B}\bar{C}\bar{D} + A\bar{B}\bar{C}D + A\bar{B}C\bar{D} + A\bar{B}CD$$

$$= \bar{A}B(\bar{C}\bar{D} + \bar{C}D + C\bar{D} + CD) + A\bar{B}(\bar{C}\bar{D} + \bar{C}D + C\bar{D} + CD)$$

$$= \bar{A}B[\bar{C}(\bar{D}+D) + C(\bar{D}+D)] + A\bar{B}[\bar{C}(\bar{D}+D) + C(\bar{D}+D)]$$

$$= \bar{A}B(\bar{C}+C) + A\bar{B}(\bar{C}+C)$$

$$= \bar{A}B + A\bar{B}$$

$$\boxed{= A \oplus B}$$

• Para F_3:

$$F_3(A,B,C,D) = \Sigma(2-5,\ 10-13)$$

$$\begin{aligned}
F_3(A,B,C,D) &= \bar{A}\bar{B}C\bar{D} + \bar{A}\bar{B}CD + \bar{A}B\bar{C}\bar{D} + \bar{A}B\bar{C}D \\
&\quad + A\bar{B}C\bar{D} + A\bar{B}CD + AB\bar{C}\bar{D} + AB\bar{C}D \\
&= \bar{A}\bar{B}(C\bar{D} + CD) + \bar{A}B(\bar{C}\bar{D} + \bar{C}D) + A\bar{B}(C\bar{D} + CD) \\
&\quad + AB(\bar{C}\bar{D} + \bar{C}D) \\
&= \bar{A}\bar{B}[C(\bar{D}+D)] + \bar{A}B[\bar{C}(\bar{D}+D)] + A\bar{B}[C(\bar{D}+D)] \\
&\quad + AB[\bar{C}(\bar{D}+D)] \\
&= \bar{A}\bar{B}C + \bar{A}B\bar{C} + A\bar{B}C + AB\bar{C} \\
&= C(\bar{A}\bar{B} + A\bar{B}) + \bar{C}(\bar{A}B + AB) \\
&= C[\bar{B}(A+\bar{A})] + \bar{C}[B(\bar{A}+A)] \\
&\boxed{= \bar{B}C + B\bar{C}} \quad \boxed{= B \oplus C}
\end{aligned}$$

Para F_4:

$$F_4(A,B,C,D) = \Sigma(1,2,5,6,9,10,13,14)$$

$$\begin{aligned}
F_4(A,B,C,D) &= \bar{A}\bar{B}\bar{C}D + \bar{A}\bar{B}C\bar{D} + \bar{A}B\bar{C}D + \bar{A}BC\bar{D} \\
&\quad + A\bar{B}\bar{C}D + A\bar{B}C\bar{D} + AB\bar{C}D + ABC\bar{D} \\
&= \bar{A}\bar{B}(\bar{C}D + C\bar{D}) + \bar{A}B(\bar{C}D + C\bar{D}) + A\bar{B}(\bar{C}D + C\bar{D}) + AB(\bar{C}D + C\bar{D}) \\
&= \bar{A}\bar{B}(C\oplus D) + \bar{A}B(C\oplus D) + A\bar{B}(C\oplus D) + AB(C\oplus D) \\
&= (C\oplus D)(\bar{A}\bar{B} + \bar{A}B + A\bar{B} + AB) \\
&= (C\oplus D)[\bar{A}(B+\bar{B}) + A(\bar{B}+B)] \\
&= (C\oplus D)[\bar{A}+A] \\
&\boxed{= C\oplus D}
\end{aligned}$$

3. Con las ecuaciones obtenidas coloque el diagrama lógico de su solución.





- F1
- F2
- F3
- F4

6) Conclusiones Individuales.

A partir de los ejercicios realizados sobre minimización algebraica puedo concluir que la algebra de Boole nos es de mucha utilidad al momento de contar con la tabla funcional de un circuito “complejo” o muy grande para reducirlo a algo mas sencillo que nos ahorrara materiales y tiempo de elaboración. Como se vio en el código gray de 4 bits, pasamos de tener salidas muy grandes a solo tener un xor.
De igual forma, a partir del mismo ejercicio de código de gray comprendí y adquirí el conocimiento para armar la tabla funcional de un código de gray de 1 bit hasta 4 bits, este ultimo fue el ejercicio de esta práctica.

7) Bibliografía.

-Valle, C. (2011). “Minimización de funciones”. Obtenido de: https://prezi.com/qylvcmaqx7so/minimizacion-de-funciones/
-Araya, R. (2018). “Algebra de Boole”. Obtenido de: https://users.dcc.uchile.cl/~clgutier/Capitulo_3.pdf

8) ANEXOS.

LIGAS DE INTERÉS:

Hojas de especificaciones de las compuertas lógicas

http://maven.smith.edu/~thiebaut/270/datasheets/sn74ls00rev5.pdf
http://maven.smith.edu/~thiebaut/270/datasheets/sn74ls02rev5.pdf
http://maven.smith.edu/~thiebaut/270/datasheets/sn74ls04rev5.pdf
http://maven.smith.edu/~thiebaut/270/datasheets/sn74ls08rev5.pdf
http://maven.smith.edu/~thiebaut/270/datasheets/sn74ls32rev5.pdf
http://maven.smith.edu/~thiebaut/270/datasheets/sn74ls86rev5.pdf

Manual Completo de compuertas digitales de Motorola "FAZ AND LS TTL DATA"
https://docs.google.com/viewer?a=v&pid=sites&srcid=ZGVmYXVsdGRvbWFpbnxmYXNpcG58Z3g6Mzg0OTUyYzkyODU2NjBmMg

5400/7400
Quad NAND gate



5402/7402
Quad NOR gate



5408/7408
Quad AND gate



5432/7432
Quad OR gate



5486/7486
Quad XOR gate



5404/7404
Hex inverter