

## به نام خدا



دانشگاه تهران پردیس دانشکدههای فنی دانشکده مهندسی برق و کامپیوتر


سیستمهای دیجیتال 1 استاد: دکتر نوابی


6 تمرین کامپیوتری شماره

فربد سیاه کلی شماره دانشجویی: 810198510


فروردين 1400

### شكل Datapath و Controller و Controller






### شکل Controller برای Controller




### شکل Datapath برای Datapath

### شکل Datapath برای Output Wrapper:



#### شکل Controller برای Controller



#### کد وریلاگ Sequential Multiplier

#### کد وریلاگ Input Wrapper:

```
module Input_wrapper(input clk, rst, inReady, inAccept, output reg enA, enB);
integer Counter = 0;
always @(posedge clk, posedge rst) begin
    if(rst) begin
        enA <= l'bl;
    enB <= 1'b0;
    counter = 0;
end
else if(inReady & ~inAccept & ~counter) begin
    enA <= ~enA;
    enB <= ~enB;
    counter = 1;
end
end
end
end
end
end
else if(graput [31:0] Farallel_in, input clk, rst, enable, output reg [31:0] parallel_out, input Ready, output reg Accepted);
always @(posedge clk, posedge rst) begin
    if(rst) begin
    parallel_out <= 32'd0;
    Accepted <= 0;
end
else if(Ready & enable) begin
    parallel_out <= Parallel_in;
    Accepted <= 0;
end
else Accepted <= 0;
end
endmodule</pre>
```

#### کد وریلاگ Output Wrapper:


### کد وریلاگ Top Level:

#### تست بنچ مربوطه:

```
module Multiplier_32bit_TB();
    reg clk=1'b0, rst = 0, start = 0, inReady = 0, resultAccepted = 0, inReady2 = 0, resultAccepted2 = 0;
    wire inAccept, resultReady, inAccept2, resultReady2;
       reg [31:0] inBus, outBus_pre, outBus_post;
wire [31:0] outl, out2;
Wire [31:0] outl, out2;
Multiplier_32bit_TOF_PRE_UUT1(clk, rst, start, inBus, out1, inReady, inAccept, resultAccepted, resultReady);
Multiplier_32bit_TOF_UUT2(clk, rst, start, inBus, out2, inReady2, inAccept2, resultAccepted2, resultReady2);
always #5 clk <= ~clk;
initial begin

#30 vsr1.
               #20 rst=1;
#20 rst=0;
                         inBus = 32'b10111110100110011001100110011010;
inReady = 1; inReady2 = 1;
#20 if(inAccept) begin inReady = 0; end
                         if(inAccept2) begin inReady2 = 0; end
inBus = 32'b01000011111110100010000000000000;
                #20 inBus = 32'b0
               #20 inReady = 1; inReady2 = 1;
#20 if(inAccept) inReady = 0;
                         if(inAccept2) inReady2 = 0;
                        start=1;
start=0;
                               #20 if(resultReady) begin
                       outBus_pre = out1;
resultAccepted = 1;
                end
                       if(resultReady2) begin
                       outBus_post = out2;
resultAccepted2 = 1;
                       #30 if(~resultReady) resultAccepted = 0;
if(~resultReady2) resultAccepted2 = 0;
                #0 $stop;
```


برای تست کردن ماژول ضرب Sequential، تست بنچی درست کردیم که درستی خروجی تایید شود:




حال با استفاده از کوارتز، کد سنتز شده و خروجیهای vo. و sdo. که شامل دیلیهای ماژول است دریافت شده و در پایان کد اولیه و کد سنتز شده در کنار هم اجرا شدهاند تا تفاوت قابل مشاهده باشد.

(از آنجا که در این شبیهسازی، مقادیر ورودی و خروجی رپرهای input و output همگی مشخص هستند، دیگر تست بنچی جدا برایشان نوشته نشد و همینجا کارکرد آنها را میتوان بررسی کرد)


### شکل موج خروجی:




رسم RTL view ماژول:



# بلاک دیاگرام Sequential Multiplier:



### بلاک دیاگرام Top Level:



### بلاک دیاگرام Wrappers:

