

به نام خدا

مدار منطقی ۱ – پروژه اول

دانشکده مهندسی برق و کامپیوتر



تاريخ: 99/12/25

دکتر نوابی

فربد سياه كلى: 810198510

1) با چهار ترانزیستور به شکل روبهرو یک nand 2x1 ساختیم:

تحلیل delayهای مدار در عکس انجام شده است.


to 1 worst delay: one of the pmos, should send 1
& both nmos should send $Z \rightarrow 5+5=10 \text{ ns}$ to 0 worst delay: both nmos should send $Z \rightarrow 5+5=10 \text{ ns}$ & both pmos should send $Z \rightarrow (4+4=8 \text{ ns})$

حال کد وریلاگ و تست بنچ برای مدار بالا را مشاهده می کنید:

1	`timescale lns/lns
2	module NAND_TB();
3	reg aa = 1, bb = 1;
4 5	wire ww;
	NAND_Gate UUT (aa,bb,ww);
6	initial begin
7	//examing To 1 worst case senario:
8	#20 aa = 1;
9	#0 bb = 0;
0	#20 aa = 1;
1	#0 bb = 1;
2	#20 aa = 0;
3	#0 bb = 0;
4	#20 aa = 1; bb = 1;
5	#20 \$stop;
6	end
.7	endmodule


а	b	W
0	0	1
0	1	1
1	1	0
1	0	1

هر دو delay برای to0, t01 در موج زیر قابل مشاهده است.



2) مدار ساخته شده برای ایفای نقش Tri-state Buffer، به صورت زیر است.

همچنین تحلیل delayهای مدار در عکس انجام شده است که با شبیهسازی انجام شده نیز همخوانی دارد.




حال کد وریلاگ و تست بنچ برای مدار بالا را مشاهده می کنید:


```
timescale lns/lns
                                                                module TriState_TB();
     module Tri_State(input A, EN, output Y);
                                                                   reg aa = 0, enable = 0;
        wire w1, w2, w3;
                                                                   wire yy;
        supplyl Vdd;
                                                                  integer i;
        supply0 Gnd;
                                                                   Tri_State UUT (aa, enable, yy);
        //main of the gate
 6
                                                                initial begin
        pmos # (5,6,7) T1(w1,Vdd,A), T2(Y,w1,w2);
                                                                    //examing To 1 worst case senario:
8
        nmos # (3,4,5) T3 (Y, w3, EN), T4 (w3, Gnd, A);
                                                                    #20 enable = 1;
                                                           10
                                                                    #20 aa = 1;
        pmos # (5,6,7) T5 (w2, Vdd, EN);
10
                                                           11
                                                                    #20 aa = 0;
11
        nmos # (3,4,5) T6 (w2, Gnd, EN);
                                                           12
                                                                    #20 enable = 0;
       endmodule
                                                           13
                                                                    #25 $stop;
                                                           14
                                                                   end
                                                           15
                                                                  endmodule
```

Α	EN	Output		
0	0	Hi-z		
1	0	Hi-z		
0	1	1		
1	1	0		

هر سه delay برای to0, t01,t0z در موج زیر قابل مشاهده است.



3) مدار بسته شده برای 4x1 MUX، به شکل زیر میباشد که شامل 11 گیت NAND میباشد (برای ساخت Inverter، از گیت NAND با وروی بهم بسته شده استفاده میکنیم):




حال کد وریلاگ و تست بنچ برای مدار بالا را مشاهده می کنید:

```
'timescale lns/lns
2
     module MUX4xl_NAND(input a, b, c, d, s0, s1, output out);
3
        wire lnl, ln2, ln3, ln4, ln5 , ln6, ln7, ln8, s0p, slp;
        NAND_Gate nandl(s0, s0, s0p);
5
        NAND_Gate nand2(s1, s1, s1p);
        NAND_Gate nand3(s0p, a, ln2);
8
        NAND_Gate nand4(b, s0, ln1);
        NAND_Gate nand5(c, s0p, ln4);
NAND_Gate nand6(d, s0, ln3);
9
10
11
12
        NAND_Gate nand7(ln1, ln2, ln5);
13
        NAND_Gate nand8 (ln3, ln4, ln6);
14
15
        NAND_Gate nand9(ln5, slp, ln7);
16
        NAND Gate nand10(s1, ln6, ln8);
17
       NAND_Gate nandll(ln7, ln8, out);
18
       endmodule
```


```
'timescale lns/lns
2
   pmodule MUX_4x1_NAND_TB();
3
        reg aa, bb, cc, dd, S0, S1;
4
         wire outt;
5
         integer i=0;
 6
        MUX4x1_NAND UUT (aa, bb, cc, dd, S0, S1, outt);
7
        initial begin
8
        for(i=0; i<64; i=i+1) begin
         #100; {aa,bb,cc,dd,S0,S1} = 64-i;
10
         #100; {aa,bb,cc,dd,S0,S1} = i;
11
        end
12
         #100 $stop;
13
        end
14
       endmodule
```

و شکل موج برای بدترین حالات بدین گونه است: (همچنین در تست بنچ با استفاده از حلقه، حالات بسیار زیادی بررسی شدند)

Worst delay to 0: 35ns




Worst delay to 1: 41ns



4x1 MUX Truth Table:

а	b	U	đ	SO	S1	Output
0	X	X	X	0	0	0
1	X	X	X	0	0	1
Х	0	X	X	1	0	0
Х	1	X	X	1	0	1
Х	Х	0	Х	0	1	0
Х	X	1	X	0	1	1
Х	X	X	0	1	1	0
Х	Х	Х	1	1	1	1

4) مدار بسته شده برای 4x1 MUX، به شکل زیر میباشد که شامل 8 گیت Tri-State Buffer میباشد (برای ساخت Iri-State Buffer با Enable متصل به Vdd استفاده می کنیم):




حال کد وریلاگ و تست بنچ برای مدار بالا را مشاهده می کنید:


```
timescale lns/lns
     module MUX4xl_Tri(input a, b, c, d, s0, s1, output out);
          wire ln1, ln2, s0p, slp;
          supplyl Vdd;
4
5
         //inverters:
          Tri_State tri_1(s0, Vdd, s0p);
          Tri_State tri_2(sl, Vdd, slp);
8
         //main part of the circuit:
          Tri_State tri_3(a, s0p, lnl);
9
10
          Tri_State tri_4(b, s0, lnl);
          Tri_State tri_5(c, s0p, ln2);
Tri_State tri_6(d, s0, ln2);
11
12
         Tri_State tri_7(lnl, slp, out);
Tri_State tri_8(ln2, sl, out);
13
14
        endmodule
15
```

```
timescale lns/lns
     module MUX4xl_Tri_TB();
         reg aa, bb, cc, dd, S0, S1;
 4
         wire outt;
5
         integer i;
         MUX4x1_Tri UUT(aa, bb, cc, dd, S0, S1, outt);
 6
         initial begin
8
           for(i=0; i<64; i=i+1) begin
            #100; {aa,bb,cc,dd,S0,S1} = 64-i;
10
            #100; {aa,bb,cc,dd,S0,S1} = i;
11
           end
12
          #100 $stop;
13
         end
14
      endmodule
```

Worst delay to 1: 36ns




Worst delay to 0: 36ns




5) مدار ساخته شده با گیت بافر، مجموعا 48 ترانزیستور و مدار ساخته شده با گیت NAND، مجموعا دارای 44 ترانزیستور میباشد. بنابراین از لحاظ مصرف انرژی، مدار ساخته شده با NAND توان کمتری مصرف می کند اما دیلی بیشتری نسبت به مدار دیگری دارد.

حال به هر دو مولتی پلکسر، تستبنچی یکسان میدهیم:

برای MUX ساخته شده با NAND داریم:



برای MUX ساخته شده با Tri-State Buffer داریم:



بعنوان مثال می توان مشاهده کرد که در سوییچی که Arrow روی آن است، مولتی پلکسر ساخته شده از 24ns ،Tri-State Buffer دارد.

در نتیجه مولتی پلکسر ساخته شده از Tri-State Buffer، در مقایسه با مولتی پلکسر ساخته شده از گیتهای NAND، از delay به نسبت کمتری برخوردار است.