

# به نام خدا



دانشگاه تهران پردیس دانشکدههای فنی دانشکده مهندسی برق و کامپیوتر


سیستمهای دیجیتال 1 استاد: دکتر نوابی

# تمرین کامپیوتری شماره 2

فربد سیاه کلی شماره دانشجویی: 810198510

فروردين 1400

1) شكل مدار شبيهسازى شده:



کد سیستم وریلاگ توصیف کننده مدار:


(دیلیهای to1 و to1 را از پروژهی شماره یک نوشتیم که به ترتیب 36ns و 38ns هستند):

```
`timescale lns/lns
//Part 1:
module MUX_4x1(input a,b,c,d, input [1:0] S, output f);
assign #(36,38) f = S[1] ? (S[0] ? d : c) : (S[0] ? b : a);
endmodule
```


تست بنچ مربوطه:

```
`timescale lns/lns
module Partl_TB();
  reg [3:0] a = 4'bl010;
  reg [1:0] s = 2'b00;
  wire out;
  integer i;
  MUX_4xl UUT(a[0],a[1],a[2],a[3], s, out);
  initial begin
    for(i=0; i < 3; i=i+1) begin
    #70; s = s + 1'bl;
  end
#70 $stop;
end
endmodule</pre>
```

شکل موج خروجی به صورت زیر است که در آن با استفاده از یک حلقه، سوییچها تغییر میکنند: (در اینجا ورودی به صورت 1010 داده شده تا با استفاده از یک حلقه، سوییچها را تغییر دهیم و خروجی هر بار تغییر کند)



# 2) شكل مدار شبيه سازى شده براى barrel shifter كه شامل 4 مولتى پلكسر 4to1 است:



میان هر ورودی و هر خروجی، یک مولتی پلکسر 4to1 وجود دارد. بنابراین توقع داریم که 4to2 میان هر ورودی و هر خروجی برابر دیلی یک مولتی پلکسر باشند. در نتیجه اگر یکی از مولتی پلکسرها هم صفر بدهد، دیلیای که می بینیم 38ns خواهد بود و 4 میتوان گفت بدترین دیلی برای پاسخدهی این سیستم 36ns باشند، دیلی 36ns می شود. پس به طور کل میتوان گفت بدترین دیلی برای پاسخدهی این سیستم 36ns است:

To 0 delay: 38ns
To 1 delay: 36ns

کد سیستم وریلاگ توصیف کننده مدار بالا:


تست بنچ مربوطه که در آن با یک حلقه، N را افزایش میدهیم:

#### شكل موج خروجي:

همانطور که در شکل با استفاده از Arrow نشان داده شده، دیلی آن سوییچ برابر 38ns است که دیلی در مولتی پلکسر 4to1 میباشد. از آنجا که ممکن است در برخی اوقات مانند حالت مورد بررسی، خروجی برخی از مولتی پلکسرها یک باشد و دیلی آنها 36ns بشود، بنابراین زودتر از دیگر مولتی پلکسرها خروجی شان معلوم می شود و تا رسیدن خروجی بقیه مولتی پلکسرها به خروجی نهایی سیستم، کم hazard به مدت 2ns خواهیم داشت.



#### 3) شكل مدار شبيهسازى شده براى مولتى پلكسر 16to1:




عملا دو مولتی پلکسر 4to1 به طور متوالی بهم بسته شدهاند. بنابراین توقع داریم که worst delayها برابر دیلی دو عدد مولتی پلکسر باشند. لازم به ذکر است که حالت صفر شدن مولتی پلکسر اول و یک شدن مولتی پلکسر دوم در کنار هم نمیتواند رخ دهد زیرا در مسیر خروجی هر آنچه که از مولتی پلکسر اول خارج شده باشد، همان مقدار از مولتی پلکسر دوم نیز میگذرد. پس امکان رخداد حالت ذکر شده وجود ندارد و در نتیجه خواهیم داشت:

To 0 delay: 2\*38 = 76ns To 1 delay: 2\*36 = 72ns

## کد سیستم وریلاگ توصیف کننده مدار ترسیم شده در بالا:

تست بنچ مربوطه که در آن با یک حلقه، N از صفر تا پانزده تغییر می کند:


شکل موج خروجی که در این تست بنچ وروی A به صورت یکی در میان صفر و یک داده شده تا با افزایش عدد N، افتادن ورودیهای متفاوت روی خروجی به خوبی نشان داده شود:




یک مثال از worst delay to0:



یک مثال از worst delay to1:



#### 4) شكل مدار شبيهسازى شده:



مولتی پلکسرهای 16to1 به طور موازی بهم بسته شدهاند. بنابراین دیلی آنها همزمان رخ میدهد. توقع داریم که worst delay برای هر خروجی برابر دیلی یک مولتی پلکسر باشند:

To 0 delay: 76ns To 1 delay: 72ns

## کد سیستم وریلاگ توصیف کننده مدار:

```
module Barrel_shifter_16x1(input [15:0] I, input [3:0] S, output [15:0] SHO);
MUX_16x1 MUX1({[15], I[14], I[13], I[12], I[11], I[10], I[9], I[8], I[7], I[6], I[5], I[4], I[3], I[2], I[1], I[0]}, S, SHO[0]),
          MUX2({[[0],I[15],I[14],I[13],I[12],I[11],I[10],I[9],I[8],I[7],I[6],I[5],I[4],I[3],I[2],I[1]},S,SHO[1]),
          MUX3({I[1],I[0],I[15],I[14],I[13],I[12],I[11],I[10],I[9],I[8],I[7],I[6],I[5],I[4],I[3],I[2]},S,SHO[2]),
          \texttt{MUX4} ( \{ \texttt{I}[2], \texttt{I}[1], \texttt{I}[0], \texttt{I}[15], \texttt{I}[14], \texttt{I}[13], \texttt{I}[12], \texttt{I}[11], \texttt{I}[10], \texttt{I}[9], \texttt{I}[8], \texttt{I}[7], \texttt{I}[6], \texttt{I}[5], \texttt{I}[4], \texttt{I}[3] \}, \texttt{S}, \texttt{SHO}(3]), 
          MUX5({[[3],I[2],I[1],I[0],I[15],I[14],I[13],I[12],I[11],I[10],I[9],I[8],I[7],I[6],I[5],I[4]},S,SHO[4]),
          MUX6({[[4],I[3],I[2],I[1],I[0],I[15],I[14],I[13],I[12],I[11],I[10],I[9],I[8],I[7],I[6],I[5]},S,SHO[5]),
          MUX7({[[5],I[4],I[3],I[2],I[1],I[0],I[15],I[14],I[13],I[12],I[11],I[10],I[9],I[8],I[7],I[6]},S,SHO[6]),
          MUX8({I[6],I[5],I[4],I[3],I[2],I[1],I[0],I[15],I[14],I[13],I[12],I[11],I[10],I[9],I[8],I[7]},S,SHO[7]),
         MUX9({[[7],I[6],I[5],I[4],I[3],I[2],I[1],I[0],I[15],I[14],I[13],I[12],I[11],I[10],I[9],I[8]},S,SHO[8]),
          MUX10({[[8],I[7],I[6],I[5],I[4],I[3],I[2],I[1],I[0],I[15],I[14],I[13],I[12],I[11],I[10],I[9]},S,SHO[9]),
          MUX11({[19],I[8],I[7],I[6],I[5],I[4],I[3],I[2],I[1],I[0],I[15],I[14],I[13],I[12],I[11],I[10]},S,SHO[10]),
         MUX12({I[10],I[9],I[8],I[7],I[6],I[5],I[4],I[3],I[2],I[1],I[0],I[15],I[14],I[13],I[12],I[11]},S,SHO[11]),
          MUX13({[[1]],I[10],I[9],I[8],I[7],I[6],I[5],I[4],I[3],I[2],I[1],I[0],I[15],I[14],I[13],I[12]},S,SHO[12]),
          MUX14({[12],I[11],I[10],I[9],I[8],I[7],I[6],I[5],I[4],I[3],I[2],I[1],I[0],I[15],I[14],I[13]},S,SHO[13]),
          MUX15({[[13],I[12],I[11],I[10],I[9],I[8],I[7],I[6],I[5],I[4],I[3],I[2],I[1],I[0],I[15],I[14]},S,SHO[14]),
          MUX16({[[14],I[13],I[12],I[11],I[10],I[9],I[8],I[7],I[6],I[5],I[4],I[3],I[2],I[1],I[0],I[15]},S,SHO[15]);
endmodule
```

#### تست بنچ مربوطه:


#### شكل موج خروجي:



#### یک مثال از worst delay to0:



## یک مثال از worst delay to1:



نکته مهم آنست که اگر حتی یکی از خروجیهای سیستم صفر شود، دیلی یک 2ns hazard دارد و درنهایت دیلی یک 2ns hazard درنهایت دیلی 76ns باید تمامی 16 ورودی یک باشند تا هیچ صفری روی هیچکدام از خروجیها نرود.