

به نام خدا



دانشگاه تهران پردیس دانشکدههای فنی دانشکده مهندسی برق و کامپیوتر


سیستمهای دیجیتال 1 استاد: دکتر نوابی

تمرین کامپیوتری شماره 3


فربد سیاه کلی شماره دانشجویی: 810198510

فروردين 1400

1) شکل مدار یک Full Adder:



دیلیها با توجه به پروژه اول، (3,4,5)# nmos و (5,6,7)# pmos و pmos #(5,6,7) هستند. که در نتیجه با توجه به xor دیلیها با توجه به structure



to0 inverter + 2*to1 pmos = 7 + 2*5 = 17ns

گیت دیلی to1 xor:

to 1 inverter + 2*toz pmos = 5 + 2*7 = 19ns

گیت دیلی to0 xor:

در نتیجه دیلی سیم S (19 | 17) + 19 می باشد که یعنی (36,38)# است.

همچنین به جای استفاده از and و or، از سه عدد nand استفاده شد که دیلی (10,8)# دارند

در نتیجه دیلی Co که از مسیر یک xor و دو nand می گذرد، برابر با (35,37)# می شود.


کد سیستم وریلاگ مدار Full Adder:

```
'timescale lns/lns
module FullAdder(input A, B, Cin, output Co, S);
wire [2:0] w;
assign #(17,19) w[0] = A ^ B;
assign #(17,19) S = w[0] ^ Cin;
assign #(10,8) w[1] = ~(Cin & w[0]);
assign #(10,8) w[2] = ~(A & B);
assign #(10,8) Co = ~(W[1] & w[2]);
endmodule
```


تست بنچ مربوطه:

```
`timescale lns/lns
module Partl_TB();
reg A = 1;
reg B = 0;
reg Cin = 0;
FullAdder UUT(A, B, Cin, Co, S);
initial begin
#50; A = 0;
#50; Cin = 1;
#50; B = 1;
#50; B = 0;
#50; Cin = 1;
#50; Cin = 1;
#50; Cin = 1;
#50 $stop;
end
endmodule
```

شکل موج خروجی به صورت زیر است که در آن worst delayهای هر دو سیم خروجی دیده میشوند.



2) با cascade كردن FAها به شكل زير، مى توان يک n bit adder ساخت:



با استفاده از یک حلقه، n بار بیتهای A و B را با ورودی Cin خودشان جمع می کنیم و سپس Co هر فول ادر را به فول ادر بعدی می دهیم. همچنین از بخش قبل دریافتیم که دیلی S (36,38) و دیلی S و دیلی S (37,35) می باشد.


کد سیستم وریلاگ این n bit adder به شرح زیر می شود:

```
module n_bit_adder #(parameter n = 4) (output [n - 1 : 0] S, output Co, input [n - 1 : 0] A, B, input Cin);
wire [n : 0] #(37,35) Ci;
wire [n - 1 : 0] #(36,38) s;
assign Ci[0] = Cin;
genvar i;
for(i = 0 ; i < n ; i = i + 1) begin
    assign {Ci[i+1], s[i]} = A[i] + B[i] + Ci[i];
end
    assign S = s;
assign Co = Ci[n];
endmodule</pre>
```


a repeat و random و repeat و random و با استفاده از a می گذاریم و با استفاده از a می ازیم:

```
'timescale lns/lns
module Part2_TB();
 logic [3:0] A = 4'b1001;
logic [3:0] B = 4'b1100;
 wire Co;
 wire [3:0] S;
 reg Cin = 0;
 integer seed;
 n_bit_adder #4 UUT(S, Co, A, B, Cin);
 initial begin
repeat (20) begin
  #0 A = $random(seed);
  #0 B = $random(seed);
  #200;
  end
 $stop;
 end
endmodule
```

شکل موج خروجی که چند مثال را نشان می دهد:



one's counter مدار




کد سیستم وریلاگ توصیف کننده مدار که در آن با حلقههای متفاوت لایههای مدار را طراحی میکنیم:


```
module onescounterl27bit \# (parameter n = 6) (input [2^{**}(n+1) : 0] I, output [n : 0] out);
    wire [65 : 0] wl;
    wire [47 : 0] w2;
    wire [31 : 0] w3;
   wire [19 : 0] w4;
    wire [11 : 0] w5;
   wire [6 : 0] w6;
   generate
   genvar i;
       for(i = 0; i < 32; i = i + 1) begin
            n_{\text{bit\_adder } \neq 1} n_{\text{bit\_adder } (I[3*i], I[3*i+1], I[3*i+2], wl[2*i], wl[2*i+1]);
       for(i = 0; i < 16; i = i + 1) begin
              n\_bit\_adder \ \ \#2 \ nbitadder \ (wl[4*i+1 : 4*i], \ wl[4*i+3 : 4*i+2], \ I[96+i], \ \ w2[3*i+1 : 3*i], \ w2[3*i+2]); 
       end
       for(i = 0; i < 8; i = i + 1) begin
             \texttt{n\_bit\_adder} \ \# 3 \ \texttt{nbitadder} \ ( \texttt{w2} \ [ 6^* \texttt{i} + 2 \ : \ 6^* \texttt{i} ] \ , \ \texttt{w2} \ [ 6^* \texttt{i} + 5 \ : \ 6^* \texttt{i} + 3 ] \ , \ \texttt{I} \ [ 112 + \texttt{i} ] \ , \ \ \texttt{w3} \ [ 4^* \texttt{i} + 2 \ : \ 4^* \texttt{i} ] \ , \ \texttt{w3} \ [ 4^* \texttt{i} + 3 ] \ ) \ ; \ \texttt{v3} \ [ 4^* \texttt{i} + 2 \ : \ 4^* \texttt{i} ] \ , \ \texttt{w3} \ [ 4^* \texttt{i} + 3 ] \ ) \ ; \ \texttt{v3} \ [ 4^* \texttt{i} + 2 \ : \ 4^* \texttt{i} ] \ , \ \texttt{w3} \ [ 4^* \texttt{i} + 3 ] \ ) \ ; \ \texttt{v3} \ [ 4^* \texttt{i} + 2 \ : \ 4^* \texttt{i} ] \ , \ \texttt{w3} \ [ 4^* \texttt{i} + 3 ] \ ) \ ; \ \texttt{v3} \ [ 4^* \texttt{i} + 2 \ : \ 4^* \texttt{i} ] \ , \ \texttt{v3} \ [ 4^* \texttt{i} + 3 ] \ ) \ ; \ \texttt{v3} \ [ 4^* \texttt{i} + 2 \ : \ 4^* \texttt{i} ] \ , \ \texttt{v3} \ [ 4^* \texttt{i} + 3 ] \ ) \ ; \ \texttt{v3} \ [ 4^* \texttt{i} + 3 \ ] \ ; \ \texttt{v3} \ [ 4^* \texttt{i} + 3 \ ] \ ; \ \texttt{v3} \ [ 4^* \texttt{i} + 3 \ ] \ ; \ \texttt{v3} \ [ 4^* \texttt{i} + 3 \ ] \ ; \ \texttt{v3} \ [ 4^* \texttt{i} + 3 \ ] \ ; \ \texttt{v3} \ [ 4^* \texttt{i} + 3 \ ] \ ; \ \texttt{v3} \ [ 4^* \texttt{i} + 3 \ ] \ ; \ \texttt{v3} \ [ 4^* \texttt{i} + 3 \ ] \ ; \ \texttt{v3} \ [ 4^* \texttt{i} + 3 \ ] \ ; \ \texttt{v3} \ [ 4^* \texttt{i} + 3 \ ] \ ; \ \texttt{v4} \ [ 4^* \texttt{i} + 3 \ ] \ ; \ \texttt{v4} \ [ 4^* \texttt{i} + 3 \ ] \ ; \ \texttt{v4} \ [ 4^* \texttt{i} + 3 \ ] \ ; \ \texttt{v4} \ [ 4^* \texttt{i} + 3 \ ] \ ; \ \texttt{v4} \ [ 4^* \texttt{i} + 3 \ ] \ ; \ \texttt{v4} \ [ 4^* \texttt{i} + 3 \ ] \ ; \ \texttt{v4} \ [ 4^* \texttt{i} + 3 \ ] \ ; \ \texttt{v4} \ [ 4^* \texttt{i} + 3 \ ] \ ; \ \texttt{v4} \ [ 4^* \texttt{i} + 3 \ ] \ ; \ \texttt{v4} \ [ 4^* \texttt{i} + 3 \ ] \ ; \ \texttt{v4} \ [ 4^* \texttt{i} + 3 \ ] \ ; \ \texttt{v4} \ [ 4^* \texttt{i} + 3 \ ] \ ; \ \texttt{v4} \ [ 4^* \texttt{i} + 3 \ ] \ ; \ \texttt{v4} \ [ 4^* \texttt{i} + 3 \ ] \ ; \ \texttt{v4} \ [ 4^* \texttt{i} + 3 \ ] \ ; \ \texttt{v4} \ [ 4^* \texttt{i} + 3 \ ] \ ; \ \texttt{v4} \ [ 4^* \texttt{i} + 3 \ ] \ ; \ \texttt{v4} \ [ 4^* \texttt{i} + 3 \ ] \ ; \ \texttt{v4} \ [ 4^* \texttt{i} + 3 \ ] \ ; \ \texttt{v4} \ [ 4^* \texttt{i} + 3 \ ] \ ; \ \texttt{v4} \ [ 4^* \texttt{i} + 3 \ ] \ ; \ \texttt{v4} \ [ 4^* \texttt{i} + 3 \ ] \ ; \ \texttt{v4} \ [ 4^* \texttt{i} + 3 \ ] \ ; \ \texttt{v4} \ [ 4^* \texttt{i} + 3 \ ] \ ; \ \texttt{v4} \ [ 4^* \texttt{i} + 3 \ ] \ ; \ \texttt{v4} \ [ 4^* \texttt{i} + 3 \ ] \ ; \ \texttt{v4} \ [ 4^* \texttt{i} + 3 \ ] \ ; \ \texttt{v4} \ [ 4^* \texttt{i} + 3 \ ] \ ; \ \texttt{v4} \ [ 4^* \texttt{i} + 3 \ ] \ ; \ \texttt{v4} \ [ 4^* \texttt{i} + 3 \ ] \ ; \ \texttt{v4} \ [ 4^* \texttt{i} + 3 \ ] \ ; \ \texttt{v4} \ [ 4^* \texttt{i} + 3 \ ] \ ; \ \texttt{v4}
       end
       for (i = 0; i < 4; i = i + 1) begin
            n bit adder #4 nbitadder(w3[8*i+3: 8*i], w3[8*i+7: 8*i+4], I[120+i], w4[5*i+3: 5*i], w4[5*i+4]);
       for(i = 0; i < 2; i = i + 1) begin
            n_bit_adder #5 nbitadder(w4[10*i+4 : 10*i], w4[10*i+9 : 10*i+5], I[124+i], w5[6*i+4 : 6*i], w5[6*i+5]);
      n_bit_adder #6 nbitadder(w5[5:0], w5[11:6], I[126], w6[5:0], w6[6]);
    endgenerate
  assign out = w6;
endmodule
```

5) تست بنچ مربوطه که در آن ابتدا 20 بار مقادیر رندوم گرفتیم و پس از آن marching را شروع کردیم:

بخشی از شکل موج one's counter در حالت marching 1



بیشترین دیلی دیده شده در marching:



وریلاگ توصیف کننده one's counter با استفاده از always که دیلی آن نیز با توجه وریلاگ توصیف کننده استنم وریلاگ توصیف کننده وریلاگ توصیف کننده است ماره لایه، همان تعداد FA دارد) برابر اevel 6 دارد) برابر FA دارد) برابر FA دارد) با توجه به شماره لایه، همان تعداد FA دارد) برابر برا

```
module onescount127bit_always # (parameter n = 6) (input [126 : 0] in, output [n : 0] out);
    integer i, temp = 0;
    always@(in) begin
        temp = 0;
    for(i = 0; i < 127; i = i + 1) begin
        temp = temp + in[i];
    end
    end
    assign #798 out = temp;
endmodule</pre>
```

تست بنچ مربوطه که در آن n را برابر 6 می گذاریم:

```
'timescale lns/lns
module Part4_TB();
reg [126 : 0] in;
wire [6 : 0] out;
integer seed, 1;
onescounter127bit #6 onecounter(out, in);
initial begin
repeat (20) begin
#1000 in = $\partial \text{candom(seed)};
end
#1000 in = $\partial \text{candom(seed)};
end
#1000 in = {-in[0], in[126 : 1]};
end
#1000;
$\partial \text{candom(seed)};
end
end
endmodule
```

خروجی تست بنچ:



7) تعداد گیتهای به کار رفته در سنتز بخش 4:

ABC RESULTS:	NAND cells:	30
ABC RESULTS:	NOR cells:	41
ABC RESULTS:	NOT cells:	13
ABC RESULTS:	internal signals:	23
ABC RESULTS:	input signals:	13
ABC RESULTS:	output signals:	7

تعداد گیتهای به کار رفته در سنتز بخش 6:

ABC RESULTS:	NAND cells:	643
ABC RESULTS:	NOR cells:	830
ABC RESULTS:	NOT cells:	272
ABC RESULTS:	internal signals:	704
ABC RESULTS:	input signals:	134
ABC RESULTS:	output signals:	7

همانطور که مشاهده می شود نتیجه بخش 4 به مراتب بسیار بهینه تر از سنتز بخش 6 شده است. که با توجه به اینکه در بخش 4 ما عملا levelهای مدار را طراحی کرده بودیم و اما در بخش 6 طراحی مدار را به برنامه سپرده بودیم، این تفاوت محسوس در نتایج، قابل پیش بینی بود.