			试		题	i net	1 11	
题号	-	=	三	四	五	六	七	总分
分数		ROB	<b>共和立</b>		2288	g atop?	73/5	The state of

1. 考试形式: 闭卷回 开卷口; 2. 本试卷共七大题, 满分 100 分; 3. 考试日期: 2019年 9 月 6 日; (答题内容请写在装订线外)

请将所有答案写在试卷上,写在答题纸或草稿纸上的答案无效。

一、(30分)单项选择题(在每小题的四个备选答案中选出一个正确的 答案,将其序号填写在下面表格中。每小题 2 分,共 30 分)

1.	2.	3.	4.	5.
6.	7.	8.	9.	10.
11.	12.	13.	14.	15.

1. 根据摩尔定律预测,集成电路芯片内可集成的晶体管数量每 18~24个月翻一 番。在摩尔定律提出的1965年,可将50个晶体管集成在一块芯片中。如果5 片可集成的晶体管数量按照每24个月翻一番计算,根据摩尔的预测,在2019 年,一块芯片中可集成(答案填表中)个晶体管。

A. 50×224

- B. 50×227
- C. 50×236
- D. 50×254

2. 若计算机系统有三个部件 a、b、c 是可改进的,各部件改进后的加速比分别为 15、15、20, 它们在总执行时间中所占的比例分别是 30%、30%、20%。 题 这三个部件同时改进后系统的加速比为(答案填表中)。

A. 2

- B. 4
- C. 8
- D. 16

3. 一个 C语言程序在一台 32 位机器上运行。程序中定义了三个变量 xx J 和 2 其中 x 和 z 为 int 型, y 为 short 型。当 x=125, y=-17 时, 执行赋值语句 ==== 后, x、y和z的值分别是(答案填表中)。

- A. x=0000007DH, y=FF11H, z=0000006CH
- B. x=0000007DH, y=FF11H, z=FFFF006CH
- C. x=0000007DH, y=FFEFH, z=FFFF006CH
- D. x=0000007DH, y=FFEFH, z=0000006CH

**新工程 超多型** 

- 4. 下灣说法中正确的是(苔案填表中)。 A. 采用变形补码进行加减运算,可以判断运算结果是否溢出
  - B. 只有定点数运算才有可能溢出,浮点数运算不会产生溢出
  - C. 只有带符号数的运算才有可能产生溢出,无符号数运算不可能溢出
  - D. 上述说法都不正确
- 5. SRAM、DDR4 SDRAM、3D NAND Flash 三种类型的半导体存储器。例分别指集 实现计算机系统中的(答案填表中)
  - A. 内存(主存)、高速缓存(Cache)、辅存(外存)
  - B. 高速缓存 (Cache)、辅存 (外存)、内存 (主存)
  - C. 内存 (主存)、辅存 (外存)、高速缓存 (Cache)
  - D. 高速缓存 (Cache)、内存 (主存)、辅存 (外存)
- 6. 在一个按字节编址的 32 位计算机中,数据在存储器中以小瑙方式存储。假定 ass 类型(32 位整数)变量 i 的地址为 08000000H, i 的机器数为 01234567H。 地址 08000001H 单元的内容是(答案填表中)。

A. 01H

- B. 23H
- C. 45H
- D. 67H

7. 堆栈寻址方式中,设A为累加器,SP为堆栈指针寄存器,Mm为SP 指向的内容 单元。如果进栈操作的动作是: $(SP)-1\rightarrow SP$ , $(A)\rightarrow M_{SP}$ ,那么出栈操作的动作应 该为(答案填表中)。 A.  $(M_{SP}) \rightarrow A$ ,  $(SP)+1 \rightarrow SP$  B.  $(SP)+1 \rightarrow SP$ ,  $(M_{SP}) \rightarrow A$ 

- C. (SP)-1 $\rightarrow$ SP, (M<sub>SP</sub>) $\rightarrow$ A D. (M<sub>SP</sub>) $\rightarrow$ A, (SP)-1 $\rightarrow$ SP
- 8. 某指令系统指令长为8位,每一地址码长3位,用扩展操作码技术。若指令系统具 有 2 条二地址指令、14 条一地址指令,则最多有(答案填表中)条零地址指令。 C. 32 A. 8 B. 16
- 9. 下列微处理器中, 具有"指令系统简单"、"Load/Store 结构"、"强调优化编译技术" 特点的是 (答案填表中)。
  - A. Intel Core i7

- B. AMD 锐龙 (RYZEN) 7 2700X
- C. 兆芯 开胜 KH-20000 (x86 SOC) D. 华为鲲鹏 920 (ARMv8 指令集)
- 10. 下列哪些因素不会影响 CPU 运行某程序的实际 CPI ? (答案填表中)
  - A. CPU 时钟频率
- B. Cache 行为发生变化
- C. 指令混合发生变化
- D. 分支预测发生变化
- 11. 下列不修改 PC 寄存器的指令是(答案填表中)。
  - A. JUMP指令
- B. POP 指令

C. CALL 指令

- D. RET 指令
- 12. 某 CPU 主频为 1.03 GHz, 采用 4 级指令流水线, 每个段的执行需要 1 个时钟周期。 假定 CPU 执行了 100 条指令,在其执行过程中没有发生任何流水线阻塞,此时流 水线的吞吐率为(答案填表中)。
  - A. 0.25×10°条指令序
- B. 0.97×10°条指令/秒
- C. 1.0×10°条指令/秒
- D. 1.03×10°条指令/秒

13. 在某计算机系统中,各设备得到总线使用权的机会不相等(优先级固定),则该系 续采用的集中式总线仲裁策略可能是(答案填表中)。(注: I-链式查询方式, II--计数器定时轮询方式, III--独立请求方式)

A. 只能 I, 其余都不可能 B. II 和 III 都有可能, I 不可能

C. 只能 II, 其余都不可能 D. I、II、III 都有可能

14. 占用 CPU 资源最高的 I/O 控制技术是 (答案填表中)。

A. 程序查询方式

B. 中断方式

C. DMA 方式

D. I/O 通道方式

15. 不属于对称多处理器系统 (SMP) 特点的是 (答案填表中)。

A. 由两个以上相同的处理器构成,通过总线或其他互连方式连接在-

B. 多个处理器共享主存储器和 I/O 设备。


C. 每个处理器的体系结构、功能各不相同。

D. 在一个集中的操作系统统一管理下工作,为每一处理器安排进程或线程。

- 二、(10 分)已知两个 IEEE754 标准单精度浮点数的十六进制表示为 Fx=3F00 0000 和 Fy=3EC0 0000,解决以下问题:
- 1. 将这两个数转换为十进制表示的实数真值 X 和 Y。
- 2. 按照浮点数加法流程, 完成 IEEE754 单精度浮点数 X+Y 操作。要求给出对阶、 数求和、规格化步骤(含入采用截断法),其中尾数求和可以使用二进制直( 最终结果以 8 位十六进制的 IEEE754 单精度编码形式表示。

THE PARTY NAMED IN COLUMN	TEN ZKB,	以 128B 分块:	主存容量	为1MB, 按
	che 地址转换采用直接 —块,Cache 块号为	<b></b>		
	主存地址区号为			
为位。	1213	31	-	
在上一步的基础上	二,读写主存地址 0404E	H 时是否命中?	此时区号	、块号和块内
址分别是多少? (	二,读写主存地址 0404E (分别用 16 进制表示)		此时区号	、块号和块户
<b>业分别是多少</b> ?(	(分别用 16 进制表示)			
<b>业分别是多少</b> ?(	(分别用 16 进制表示)			
<b>业分别是多少</b> ?(	(分别用 16 进制表示)			
<b>业分别是多少</b> ?(	(分别用 16 进制表示)			
<b>业分别是多少</b> ?(	(分别用 16 进制表示)			

五、(15 分) 某计算机框图如下,包括 CPU、主存、外设、总线等。CPU 的客存器有输入锁存控制信号 AXin、BXin、CXin、DXin、SPin、BPin、SIin、DIin、PCin、有输入锁存控制信号 AXout、BXout、CXout、IRin、DRIin、DRSin、ARin、Sin、PSWin; 输出允许控制信号 AXout、BXout、CXout、DXout、SPout、BPout、SIout、DIout、PCout、IRout、DRIout、DRSout、ARout、DXout、SPout、BPout、SIout、DIout、PCout、IRout、DRSout、ARout、DXout、SPout、BPout、SIout、DIout、PCout、IRout、DRSout、ARout、DXout、SPOut、AROUt、SPOut、SPOut、SIOUT、SIOUT、SIOUT SIOUT S



1. 减法指令 SUB AX,1000H[DI]的功能是将寄存器 AX 中的操作数减去地址 (DI)+1000H 所指向的内存单元中的操作数,并将结果存入寄存器 AX。其中 DI 为变址寄存器,1000H[DI]为变址寻址方式。该指令取指令阶段和执行指令阶段的微操作与微命令序列如下表所示,请将该表补充完整。


节拍	微操作	微命令
T1	AR←PC	PCout, ARin
T2	DR←Memory[AR]	ARout , Mread , DRSin
Т3	PC←PC+I, IR←DR	PC+1 , DRIout , IRin
T4	S←IR (地址字段)	IRout, Sin
T5		
T6	AR←T	Tout, ARin
T7		
T8		
T9	T←AX-S	AXout, SUB
10		

1. 下海 19年 基地学的 返走 三下市、 資本 选 正 連 作業。
4.37以、4.97以 (相等、三下)
3.7以 1942 (194

五、五書表示事法等在「6位」AN 基件等中值是 即即用,DE 基件等中值为 1206日,如 美工学是正真元中的存储中学址下图所示(采用小端存储),执行 SUB AX 1000日(DI) 毛学证 AN 中的信息各位》


> 五年 78日 56日 2200日 34日 121日

六、(14分)某计算机系统的 CPU 内部指令流水线为 5级,每级运行时间如图所示, 1—1ns。



- 1、该流水线的最大加速比 Spmax 和最大吞吐率 Tpmax 分别为多少?
- 2. 若有 1000 条指令在该流水线上顺序执行,且未出现相关问题,则此时流水线的实际加速比 Sp 为多少?
- 3. S3 为该流水线上的性能瓶颈段,若要改进该流水线,使得在流水线满负荷时每间隔 有一条指令执行完成。问如何改进?改进后的最大加速比 Spmax 可以达到多少?

於: 《14 \$57 张州黄州系统的《中门有他指与张林璇行》》是: 《中华北州中部的北部市》 中国14:



- 1. 被离水线的最大加速比 Span 和最大存近率(pan 分别为多少)
- 2. 若有 1000 条指与在该流水线上顺序执行。主关由资用关闭题。则此进基本等是受证 加速比 Sp 为多少?
- 3. S. 为资源水线上的性能和须收。有要改进该液水线。资源在非元类量资本证明。 有一条指令执行完成。问如何改进》改进后的漫文加速比较。可以也到多少

七、(6分)请简述外设与计算机系统进行数据交换时,什么情况下输入输出方式应该选择中断方式?什么情况下应该选择 DMA (直接存储器存取)方式?

天才小蓝蓝 2019/9/6 16:50:55

选1-5 BBDBD

选6-10 CDBAB

天才小蓝蓝 2019/9/6 16:50:59

选择 11-15 BBBAC

三.4.组号 8H 块号 5H 块内地址 4BH 协阪 04-04BH时,命中

7·根据正正754协铂的稳 Fx= -0.5 Fy= 0.375 2. Tanomas 为TEH Fy的断码为7DH 放下y为何下x阶码对条,对阶之后 FX的包数为(图式的写写)隐藏性) Fy而是效为(图示品写出隐藏信) 极亮数排布为1.11 极器经常效的3FC0000H

I. TS T < DI+S, DI out, ADD

The AREA | ARout, Mread, DRSin

TO DR Memory[AP], ARout, Sin

Tout, Axin

六1、最大加度的数量3 最大各吐事为 2、良时、加速化为 2005 = 401 马可以分离新疆海岛新疆分战 两个下的子的小腿,双地后的最大 力理te为 6

七

DMA直接靠硬件来实现,中断方式需要CPU响应中断,并在中断里面完成数据IO。当CPU需要与外设频繁进行数据交换时可以先先将外设数据存入高速缓存然后使用DMA,这个时候DMA只占用一个存储周期。当CPU与外设的数据交换不频繁时,使用中断。