

专业 战 相 (价低 优质 速取)地址:老综合楼南方造型内爆旗出店)

14. 题
《计算机组成与结构Ⅱ》
《计编

		١:
总分		
t		1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
∤ <		36.44
甲		1
图		
11]		1
11		
1		24.5
题号	分数	777
	*	4

班级	•
一. 填空题(每空1分, 答对30空即可, 本题共30分)	
1. 在主存利 CPU 之间增加 Cache 存储器的目的是	•
计算机中设置 Cache 的依据是	
2. Cache 工作中,常用的数据一致性方法有	· 、 、
3. 计算机中, 内存与按口地址编址有和和	因都方共。
4. 若要使多个中断源具有相同的优先级, 可采用	一的方法米实现。
5. RAID2 磁盘阵列的含义是	٥
6. 磁盘的道密度的定义为	, 位密
度的定义为	
7. 计算机系统中,磁盘接口总线有	泰
8. 在构成多机系信的互连网络时,所用到的的2×2 开关有	
、、	
9. 流水线中,数据相关主要包括:写后读(RAW)、和	11
种情况。	٠
10. 内总线的标准有多种,其中常见的有	华
11. 8086CPU 响应 INTR 请求需同时满足多个条件,其中有	
12. 异步串行通信,每传送一个字符,总是首先发送1位低电平的。	位、接着发
送数据位,并且总是	, W.
13. 可编程定时/计数器 8253 有	都是位

种工作方式, C 口的技位操作是通过将按位操作控		信号、	•	4.构。
7式, C口的按位操		它们分别是	•	
.	**************************************	及之间有三类信号,		的多核处理器是属于
14. 可编程并行接口 8255 有		15. 计算机中,接口与外设之间有三类信号,它们分别是	信 中 。	现在市场上所见到的多核处理器是属于
14. III	制字写入	15. 対	信号和	. 16.

- 二. 简答题 (每小题5分,本题共20分)
- 1、简述在 8088CPU 上,外部非屏蔽中断 NMI 的响应过程。
- 道密度为 10000 道/mm, 某便磁盘有5个记录面,其外半径4cm, 内半径1cm。 密度为 10000bit/mm。试计算该硬磁盘的非格式化容量。
- 产生周期为 说明如何利用一片可编程定时器 8253, 岩外部计数时钟为 1MHz, 秒的对称方波。
- 4. 说明中断控制器 8259 一股全嵌套(固定优先级)的含义。
- 三. Cache-MM 两级存储器采用组相联映像(组间直接,组内全相联)。岩 Cache 容量为 512B 64 个字 市为一块,且共分为 2 个纸。 主存容量是 Cache 容量 2048 倍。
- MM--Cache 的地址变换时,需要参与相联比较的位数是 纸内块号 区内组号 每次进行 1. 土存区号
- 当 CPU 访问主存的地址分别为 91118H 和 (每小题5分, 指出相应的 Cache 地址。 问是否能命中 Cache, 岩能命中, 2.岩 Cache-MM 地址变换表的内容如下表, 0EDCBAH 时,

组内块号 10B 00B 01B118 10B 10B 80B 00B 主存区号 0C9H 574H 244H 76EH 76EH 373H 0C9H 488H 010 90 110 90 00 3 101


四. 画出对称多处理机系统的结构框图并说明其中的三个特点。(本题 10分)

传送单位。对应的中断服务程序包含 18 条指令,中断服务过程中的其他开销相当于 2 条指 某计算和 CPU 的主频为 500MHz, CPI 为 约即平均每条指令的执行周期为 5 个时钟周 以32位为 期)。若某外设的数据传输速率为 0.5MB/s,采用中断方式与主机进行数据传送,

本题共 10 分) 回答下列问题并给出计算过程。(每小题5分, 令的执行时间。

- 1. 在中断方式下, CPU 用于该外设 I/O 时间小整个 CPU 时间的百分比是多少?
- 传送的数据块为 5000B,且 DMA 预处理及后处理的总开销为 500 个时钟周期。则 CPU 用 当该外设的数据传送速率达到 SMB/s 时,改用 DMA 方式传送数据。假定每次 DMA 于该外设 I/O 时间占整个 CPU 时间的百分比是多少?


六. 某流水线分为 4 段,如下图所示。(每小题 5 分,本题共 10 分)



连续提供 4 个。画出该流水线处理过程的时 个数据, (1)岩每隔 3厶t 向该流水线提供-

(2)计算此流水线的加速比和效率。

七,某外设如下图所示,其中 D0~D7 可输出二进制编码的温度值,CTL 为控制输入端 可控制其温度上升或下降。(每小题 5 分, 本题共 10 分) (1) 岩接口地址, 8000H 到 800FH 可随意使用, 试利用 8255 将该外设接到系统总线上 出近按图。



23 利用上题的连接图, 若外设输出小于 96 度则使 CTL 为 1; 若不小于 96 度, 则使 CTL 试编写此控制程序。(编程时 8255 不需要初始化,就认为 8255 己初始化好)

专业整有(价低优质速取)

地址:老综合楼南方造型内(秦琼书店旁)

参考答案及评分标准


- 一. (意见对即可给分)
- 1. 使计算机既具有低的价格又发挥出了 CPU 的高速度;程序执行及数据访问的局部性 原理。
- 2. 写问法 全写法
- 3. 内存与接口统一编址、内存与接口独立(隔离)编址
- 4. 白动循环优先级
- . RAID2 为依交叉海明编码阵列
- 沿磁盘半径方向,单位长度内磁道的数日:最靠近盘中心的磁道上单位长度内存储 :进制价的个数 é
 - - 8. 直通、上播、下播、交叉
- . 寫后寫 (WAW), 寫后读 (WAR)
- CPCI、VESA(任意三个均可) PC/XT, ISA, EISA, PCI, STD, Ö.
- 条特殊指令 STI 一条指令执行结束, IF=1, 没有比它优先级更高的请求存在; 不是 (任憲二个均可) 製 IRET ≓
- 12. 启动; 低; 高; 竹止
- 13. =: 16: 65535
- 14. 三: 控制资存器
- 数据、状态, 控制
 对称多处理(器)机SMP
- 格中断向量码 02H 乘 4 得到中断向量表地址(到此 3 分),从该地址开始的顺序两个单元 I. CPU 在一条指令执行结束时,检测 NMI 发生。CPU 内部硬件电路自动产生该中断的 围瓶, (到此1分)接着就将 F、CS 和 IP 压入堆栈保护起米, 并关中断。 (到此5分) 下两个单元的内容送 CS。这就转向了中断服务程序。当然, 服务程序的入口地址早已填入中断向量表 0008H 到 000BH 中。 中断向量码 02H。 的内容送 IP,
- 容量=5×30×10000×2π×10×10000=942Gbit (注此处K=1000)*
- -个计数器的最大 计数时间只有 65. 5mS 左右, 无法满足要求。但 8253 有三个计数器, 可以串联使用以 因为计数时钟为 IMHZ, 而每个计数器的计数值是 16 位的。 因此, 解决问题。(到此1分)

例如,将时钟接到 CLKo上,使 GATE0 有效(高电平)并将 OUT0 输出接到 CLK1 上做为计数器 1 的计数时钟, 并使 GATE1 为高电平。这就将计数器 0 和计数器 1 串 作在方式 3。且使两计数器的总计数值为 1000×1000, 可以使计数器 0 的计数值均为 使计数器 1 汇 1000,则 OUT0 的输出就是周期为 1ms 的对称方波或窄脉冲。使计数器 1 的计数值为 可使计数器 0 工作在方式 2 或方式 3, 使其输出连续的脉冲。 (到此5分) 1000,则 OUT!的输出即为周期 1 秒的对称方波。 中断控制器 8259 的固定优先级规定 8259 所管理的个中断源(JR0~JR7)的 JR0 的优 并且,这一 优先级依次降低, 直至 IR7 优先级最低。 先级最高, IR1 次之, 4.

顺序陆定不变。

- 三(每小题5分。若结果错,有分析,分析对为3分。)
 - 1. 11位, 1位, 2位, 6位, 13×2=52位(对一至1分)
- 对应的 Cache 地址 ID8H; OEDCBAH 地址未命中(对5分) 91118H 命中,

(回对框图即可给5分) 四. 对称多处理机系统的结构框图如图下所示。



对称多处理机系统结构


构成的 SMP 中包含多个处理机。SMP 最常见到的实例就是目前1.为使 四核等多核计算机。 由图可以看到,

对称多处理机系统具有如下特点: (答对下面三个特点即可给5分)

- 1. 这样的系统是由两个以上的多个相同的处理机构成。
- 上图中, 是利用系统总线将这些 多个处理机通过总线或其他互连方式连接在一起。 处理机连在-
 - -个处理机访问主存储器的时间是相同的 3. 多个处理机共享同一主存储器。并且, 每一 致的。 也就是
- . 所有的处理机通过相同的通道或不同的通道共享 10 设备。
- -处理机都能完成相同的功能,这或许是对称多处理机中对称的由来
- 操作系统能够为 整个对称多处理机系统是在一个集中的操作系统统一管理下工作。 处理机按排进程或线程,对各处理机的工作进行统一地调度与控制。 ဖ

ł


- 传送 4B 用宏 20 条指令的执行时间,即每个字节为 5 条指令的执行时 间。则传送 1B 需 25 个时钟周期, 即 50ns。 每中断一次,
 - CPU 迅 (年小题5分) 外设要求每秒 500kB 的传送速率,则利用中断方式所用时间约为 25ms。 于该外设 1/0 时间占整个 CPU 时间的百分比是 25/1000=2.5%
- 利用 DMA 传送 5000B 只需 500 个时钟周期即 1000ns, 平均每 1B 只需 0.2ns。同时, 外设的传送速率为 SMB/s,则需时间为 1ms,故此种方式下 CPU 用于该外设 1/0 时间占整个 (每小题5分) CPU 时间的百分比是 1/1000=1%。
- 六. (1) 画出时空图如下: (画对图即可给5分)



(2) 顺序计算的时间为 4×7△t=28△t 利用流水线为 16△t

故加速比 Sp=28/16=1.75 (此小题3分)

效率为: n = (4×7△t) / (4×16△t) =28 / 64=44% (以上全对 5分) (1) 画出连接图如下: (译码对2分, 其他连线对3分, 共5分)



4. 程序如下: (程序思路对 4 分,指令错扣 1 分) CONTL: MOV DX,8000H

IN AL, DX
CMP AL, 96
INC THIGH

MOV DX, 8002H MOV AL, 01H (

OUT DX, AL

JMP CONTL

-

8002H 00H MOV MOV

DX, AI CONTL OUT JMP

偨 X 芨 杂 中 型 揪 田

120 考试时间

闘 拟

	ֆ.
	满分100分。
•	大魔,
	3. 本试卷共7 大题,
	3. 本证
	2. 考试日期:
	式: 闭卷;
	1. 考试形式:
分数	.
	分数

写在答题纸或草稿纸上的答案无效。 任课教师 体和 请将所有答案写在试卷上, 小 班级

答案写在下表中) 每小题 2分, (共30分, 单项选择题

1.	2.	3.	4.	ž.
	.7.	8.	9.	10.
11.	12.	13.	14.	15.

下列选项中不属于冯.诺依曼计算机特点是

二班制

程序和数据存储在 æ.

程序控制 ä 程序和数据分开存储

IEEE754 浮点数的尾数用

移码 外码 ن 反码 原码

9位尾数(包含 尾数用补码表示,则浮点数所能表示数的范围是(个符号位), 某浮点数格式如下: 7位阶码(包含-若阶码用移码、

A. $-2^{63} \sim (1-2^{-8}) \times 2^{63}$

B. $-2^{64} \sim (1-2^{-8}) \times 2^{64}$

C. $-(1-2^{-8})\times 2^{63} \sim 2^{63}$

D. $-(1-2^{-8})\times 2^{64} \sim (1-2^{-8})\times 2^{64}$

对于大多数计算机来说,()是最小的可寻址存储器单位。

D. 闵孕 ن 华 **m t**

行波进位加法器的最大缺点在于()。

无法判断溢出 ä 门电路的级延迟 ن B. 进位传递延迟 无法实现减法

下列选项中不能用于描述计算机主存的是()。

易失性存储器 C. 随机读写存储器 D. B. 半导体存储器 顺序读写存储器

Cache 的地址映像方式中块冲突最小的是

无法确定 Ä. 组相联映像 ن 直接映像 В. 全相联映像

程序计数器 PC 的位数决定于

9. 10. 11.	B.A.L.A.L.A.C.A.
12.	C. 当乘数中有连续的 1 或连续的 0 时,进行移位运算。D. 当乘数中连续两位是 01 或 10 时,进行加法和移位运算。为了实现多级中断,保存现场最有效的方法是采用()。 A. 存储器 B. 堆 C. 寄存器 D. 堆栈总线位宽为 16 位,时钟频率为 100MHz,若总线上每 5 个时钟周期传位的字,则该总线的带宽为()。
14.	A: 20 MB/S
15.	 当前设计高性能计算机的重要技术途径是()。 A. 提高 CPU 主频 B. 扩大主存容量 C. 采用并行处理技术 D. 采用更先进的硅加工制造技术、填空题(共20分,每空1分)
1. 2.	若 80H 分别表示整数原码、整数补码、整数反码和整数移码时,则其对应的十进制真值分别为,,,,,,,,
က်	¦器,地址从 0000H 开始。
4.	计算机存储系统中,采用高速缓冲存储器的目的是

Ŕ	RAID 主要使用三种技术实现数据的存储,分别
	。、、、
9	互连网络是指由
7	计算机流水线数据相关指:和和 三种情况。
∞.	某 Web 服务器系统, 采用新的 CPU 以提高其性能, 新的 CPU 处理 Web 计算的
	运行速度是原来处理器的 10 倍,同时假定此 CPU 有 40%的时间用于计算,另外
	60%的时间用于 I/O 操作,则根据 Amdahl 定律,增强性能后总的加速比
	是。
6	CPU 响应中断请求发生在
10.	某计算机指令字长 16 位,有单地址和双地址指令两类,用扩展操作码技术。若每
	个地址字段均为6位,且双地址指令有12条,则单地址指令最多有条。
ท์	三、(8分)设一直接映像方式的 Cache 容量为 8KB,以 16B分块。主存储器容量为 512KB。
_	主存储器和 Cache 地址应如何划分,每部分各需多少位?
73	分析主存中顺序排列的第 1024 块(即若主存不分区,以第 0 块开始顺序排列时)
	应调入到 Cache 的哪一块中?
. e.	在上一步的基础上,试说明读写主存地址为 02001H 时是否命中? 为什么?

麗	3,	
用移码表示;	\times (+0. 101100	
阶码4位(含1位符号),	0 × (-0.101100), y = 2^{-101}	
J、(10分) 某规格化浮点数字长 11位,阶码 4位(含 1位符号),用移码表示;	枚7位(含1位符号),补码表示。x=2⁻¹º ×(-0.101100), y=2⁻┅ ×(+0.101100	" 名尽陌坐 四苯苯四甲二苯型制力
1	# = X	

t、y的阶码和尾数均已用二进制表示。

况学点数,填入下表。	尾数(含1位符号)		
Y 表示为符合上述格式的规格化学点数,	阶码(含1位符号)		
X、Y 表示为	浮点数	X	Ϋ́
本 ×			

- Y. 计算X+Y和X 在X和Y均已是规格化浮点数的基础上, જાં

K 这样对阶的原 的阶码 的阶码对外 下本 . 经区

对阶后的 X 和 Y 为:

		3
尾数(含1位符号)		
阶码(含1位符号)		
浮点数	X	Ā

2) 尾数求和差。

| |-| |

3) 规格化及舍入。

(。 (屉) X + Y 的结果是否应进行规格化?


₩. .. - Y 的结果是否应进行规格化?

最终的结果为:

	r	
		-
尾数(含1位符号)	:	
阶码(含1位符号)	,	
浮点数	X + Y	X - X

外部控制信号有存储器 总线等。CPU 的寄存器有输 DRIin、DRSin、ARin、Sin、PSWin; 输出允许控制信号 AXout、BXout、CXout、DXout、 SPout, BPout, SIout, DIout, PCout, IRout, DRIout, DRSout, ARout, Tout, PSWout; 读信号(Mread)、存储器写信号(Mwrite)、I/0读信号(IOread)、I/0写信号(IOwrite)。 Slin, Dlin, Pcin, IRin, 还有 PC 自增信号 PC+1, SP 自增信号 SP+1 和 SP 自减信号 SP-1。CPU 的 ALU 有加(ADD)、 等运算控制信号; 入锁存控制信号 AXin、BXin、CXin、DXin、SPin、BPin、 主存、外设、 包括 CPU、 非 (NOT) 五、(12分)某计算机框图如下, 政 (OR), (AND), Ή (SUB),

- 试用微操作和对应的微命令表示以下计算机指令的执行流程:
- 个16 位数放入AX 寄存器。 弹出指令, 从堆栈栈顶弹出-(1) POP AX
- (X)表示间接寻址,相加结果放入 :加法指令, X 是内存地址, ADD AX, (X) AX 寄存器。 (2)



节拍	微操作	() () () () () () () () () ()
取指令公操作:	、操作:	
T1	T1 AR←PC	PCout, ARin
T2	DR Memory [AR]	AR _{ort} , Mread , DRS _{in}
T3	PC←PC+I, IR←DR	PC+1 , DRI _{out} , IR _{in}

第5页 共9页

POP AX 指令:	指令:	
T4		
T5		
T6		
ADD AX,	ADD AX, (X) 指令:	
.T4		
T5		
T6		
Т7		
Т8		
T9		
T10		

控制域按字段编码进行设计 华段: (可以/不可)安排在同-(微操作) 微指令 假设要设计微程序控制器, ARin 和 SPout

华殹。 (可以/不可)安排在同-IRout 和 PCout

字节。若要读取磁盘上一个 1.25MB 大小的文件。磁头从一个磁道移动到紧相邻的另 **梅** 题 区 每道512个扇区, 个磁道的时间(道间寻道时间)忽略不计, B、KB 和 MB 间按 1024 换算 平均寻道时间 4ms, (8分) 磁盘转速为 15000rpm,


请计算该文件的平均访问时间。 若文件数据连续分布在磁盘上,

请计算该文件的平均访问时间 若文件数据随机分布在磁盘上,

. 通过本题你能得到什么结论?

静态双功能流水线,S1、S2、S3、S4各段时间分别为△t、△t、2△t、△t,其中S1→S3→S4 七、(12分) 向量 A 和 B 各有 4 个元素,计算 A B=a1×b1+a2×b2+a3×b3+a4×b4。有 组成乘法流水线; S1→S2→S4组成加法流水线。假定流水线输出可直接回送到输入端 或暂存于缓冲寄存器中,它们的延迟时间及功能切换时间均可忽略。

并在横坐标轴下添加 \boxtimes 1. 画出吞吐率最高的流水线时空图。(将需要的方框涂成 必要的字母标注)。



2. 计算其加速比和效率。

计算细分后加速比和效率。 若流水线瓶颈段可再细分,

参考答案及评分标准

错无分。 (共30分)每小题选对2分,

1.	၁	2.	A	က	Ą	4	В	က်	В
.9	Ą	.7	A	8.	В	9.	2	10.	
11.	ပ	12.	D	13.	В	14.	D	15.	C

- 错无分。 每空答对1分, (共20分)
- -127, 0-128,ဝှ
 - 阶码(指数), 尾数
- H0080
- 解决主存与CPU之间的速度匹配问题,扩大内部存储器的寻址空间
 - 校验 条带化,镜像,
 - 高速开关元件 ဖ
- 远后写:(WVM) (WAR), 读后写 写后读 (RAW),
 - 或 25/16) 1.5625 (或1/0.64, ထံ
- (或总线周期) 指令周期,CPU周期

(共10分)

尾数(含1位符号)	1.010100 (1分)	0.101100 (1 分)
阶码(含1位符号)	0010	0011
浮点数	×	À

(1) 对阶。应将 X 的阶码对齐 Y 的阶码 (1分),这样对阶的原因是 减少精度损失 (1分)。 ď

	错扣1分)	尾数(含1位符号) 1.101010(1分) 0.101100(对不给分,	阶码 (含 1 位符号) 0011 0011	呼点数 X Y
--	-------	---	------------------------------	---------------

(2) 尾数求和差。

(分) 11, 101010 00.101100 00.010110

11, 101010 11.010100 +

х - У

10.111110 (4分)

(3) 规格化及舍入。

(0.5分) 咽 - Y 的结果是否应进行规格化? (0.5分) X 軍 + Y 的结果是否应进行规格化? 最终的结果为:

浮点数	阶码(含1位符号)	尾数 (含1位符号)	(符号)	
X + Y	0010	0. 101100 C	電数左移 1位, 图	(尾数左移1位,阶码减1)(1分)
X - Y	0100	1.011111 (暑数右移 1 位, P	(尾数右移1位, 阶码加1) (1分)

(共8分)

(1分); 块内地址号为4位(1分)。 Cache 块号为9位 Cache 分为 8KB/16B=512 块; 主存地址划分为:

3 0	块内地址 4位
12	区内块号 9 位
13	号6位(1分)
82	主存区号(

按直接映象, 应装入 Cache 的第 0 块中。(3 分)

对应于 Cache 的第 0 块, 但与第 1024 块不同区, 故不命中。(2分) 主存第 1024 块为第 02H 区第 0 块, 按 主存地址 02001H 是第 01H 区第 0 块, 0, 0,


节拍	微操作	微命令
取指令公操作:	; ;	
ΤΊ	AR-PC	PCoult, ARin
T2	DR Memory [AR]	AR _{out} , Mread , DRS _{in}
13	PC+-PC+I, IR+-DR	PC+1 , DRI _{out} , IR _{in}
POP AX 指令:	:	
14(1分)	AR*-SP.	SPout , ARia
T5(1 🛠)	DR Memory [AR]	ARout , Mread , DRSin
T6(1 A)	AX ← DR, SP ← SP+n	DRI _{out} , AX _{in} , SP+1
ADD AX, (X) 指令:	指令:	
T4(1分)	AR←IR(地址字段 X)	IRout, ARin
T5(1 🛠)	DR-Memory[AR]	AR _{out} , Mread , DRS;,
T6(1 分)	AR ← DR	DRIcut, ARia
T7(1 分)	DRMemory[AR]	ARout , Mread , DRSin
T8(1 分)	S-AX	AXout, Sin
T9(1分)	T←S + DR	DRIout, ADD
T10(1分)	AX←T	Tout, AXin

(1分)安排在同一字段。 (1分)安排在同一字段; IRout 和 PCout 可以 ARin 和 SPout <u>不可</u>

(共8分)

- = 10ms (2分) 平均寻道十平均旋转延迟+512 个扇区数据传输时间= 4ms+2ms+4ms 访问其余每磁道:平均旋转延迟+512 个扇区数据传输时间= 2ms + 4ms = 6ms(1 分) 访问第1个磁道:
 - 6ms × 4 癈道 = 0.034s (1分) 总时间: 10ms +
- 2. 访问每个扇区:平均寻道十平均旋转延迟十1个扇区数据传输时间= 4ms+2ms+0.008ms = 6.008ms (2分) × 2560 扇区= 15.38048s(1分) 总时间: 6.008ms
- 3. 数据在磁盘上扇区的分布情况对 1/0 读取的性能有很大的影响。(1分)

(共12分) 4



が野回(1分) 先乘后加(1分)

17∆t

(按16△t 算≈ 1.56) $(4 * 4\Delta t + 3 * 3\Delta t) / T = 25\Delta t / 17\Delta t \approx 1.47(2 \text{ Å})$ (按16△t 算≈ 39.06 %) ≈ 36.76%(2分) = 17△t 或16△t (17 * 4)25 /

(元 (元 = 14△t 或 13△t က်

(按13△t 算≈ 1.92) $(4*4\Delta t + 3*3\Delta t) / T = 25\Delta t / 14\Delta t \approx 1.78(2 \frac{A}{2})$ (按13△t算≈ 38.46%) ≈ 35.7%(1分) (14 * 5)



西安电子科技大学

考试时间_120_分单

颲

拉

总分		华
海		8
<		题,满分1
4		3. 本试卷八大题,
K		3.本注
五		
囮	,	
111		2. 考试日期:
11	4	闭卷
		考试形式:
题号	分数	1. 考试

*X**!			D. 硬磁盘
	5分)	芰最快的是。	C. CPU 中的通用寄存器
7	(每小题1分,本题共5分)	CPU对其访问速度最快的是	B. Cache
	一、选择题(每	1. 在计算机中,	A. 主存

则该浮点数所能表示的数值范围 数符1位、尾数8位。 其中阶符1位、阶码6位, 尾数用补码表示。 3. 浮点数字长16位, 阶码用移码表示,

-128

定点纯整数的 8 位二进制原码 80H 所表示的真值为

2

-127

 $(1-2^{-8})\times 2^{64}$

4. 若 Cache 的存取时间为 10ns, 主存的存取时间为 100ns, 时间为14.5ns,则 Cache 的命中率为

 $(1-2^{-8})\times 2^{63}$

 $-(1-2^{-8})\times 2^{63}$ ~

 $(1-2^{-8})\times 2^{64}$

 $-2^{-8}) \times 2^{64}$

D. 92% C. 94% B. 95% A. 96%

5. 程序计数器 PC 的位数决定了

A. 机器字长C. 指令字长

B. 可寻址的最大内存空间

D. 数据总线的宽度

,计算机中设置 Cache 的依据是。
.岩有效信源信息 M(x)=1011010, 若要构成具有纠正1位错能力的校验码, 对该信源信息应加位冗余码。
来用多体交叉存储器的目的是为了。
RAID 的中文称为。
多机系统互连网络中用到的 2×2 开关有、、、
在内存中,我们要设计一个存放启动程序的存储区,实现该存储区的存储器类型应选择为。
在 Cache-MM 两级存储体系中,提高 Cache 的命中率,可以使该存储体系的
一个慢速外设在满足一定条件时可与计算机系统进行信息交换,如果希望 CPU 既有高的工作效率又能及时响应外设的输入输出要求, I/O 方法应选择为。
EPROM 芯片擦除干净的标志为。
1. 计算机流水线中, 数据相关主要包括: 写后读(RAW)、读后写(WAR)和
. 浮点数中, n 位(包括1位符号位)补码表示的规格化负尾数的数值范 固是。
若 80H 分别表示整数原码、整数补码和整数移码时,则其对应的十进制 真值分别为、、、、、
. 构成 32K×8bit 的内存,选用容量分别为 1K×4bit、4K×8bit 的内存芯片,则分别需要
. 一个汉字的内码是由位二进制位表示。
.8位整数原码的取值范围是。


二、填空题 (每小题 1.分,本题共 15分)

- 三、简答题(每小题5分,本题共30分)
- 并说明其工作原理。 画出集中式独立请求总线仲裁方式示意框图,
- 则该磁盘的容量为多少 若某磁盘有两个记录面,外径为10cm,内径2cm。道密度为100 道/mm。 每磁道为 32 个扇区, 而每个扇区存放 512 字节, 4
- CPU 执行一段程序, 共完成对内存的存取 25000 次, 其中对 Cache 的存 取为 24200 次, 对主存的存取为 800 次。已知 Cache 存取时间为 30ns, 存的存取时间为300ns。试求 Cache 的命中率及平均存取时间 3
- 位,尾数8位。若阶码、尾数均用双符号补码表示,计算中采用0合 设浮点数 X=0.110101×2²和 Y=-0.101010×2¹, 其字长 12 位, 请按浮点运算步骤计算 X+X。
- 5. 简述 RISC (精简指令集计算机) 的主要特点。
- 并说明这种多处理机系统的特点。 -种对称多处理机系统框图, 6.
- 速缓存的容量为 4KB, 分为 4 块每块 1KB, 主存容量为 1MB。若地址变 (本题 10 分) 高速缓存 Cache 与主存间采用全相联地址映像方式, 试根据主存地址确定变换后的高速缓存地址。 巨

地址交換表0367H1222H2195H3388H

- 土存地址 Ë 主存地址为 654E2H 时,高速缓存地址为 高速缓存地址为 为D9D9DH时,
- 该地址变换表的 2. 如何完善该地址变换表?该地址变换表用什么器件实现? 容量应为多大?
- D7、MEMR、MEMW可以利用,试利用这样的芯片构成88000H到97FFFH (本题 10 分)某 SRAM 芯片如下图所示。若总线信号 A0~A19、D0~ Ħ


的可用内存,请画出与8位机系统总线的连接图。



各段运行时间均为 1ns。 (本题10分)5级(段)指令流水线, K

- 加速 若流水线连续执行 100 条无分支指令, 试求该流水线的实际吞吐率
- 且流水线未采取解决 试求该流水线执行这 100 条指令的实际加速比。 若流水线执行的 100 条指令中有 10%的分支指令, 控制相关的策略, ä





右移一位(K)的功能,1→∑是加法器最低进位设置 或(OR)的功能, C 部件具有直送(V) 图中, 寄存器用 XXin 锁存数据或用 XXout 控制数据输出, 与 (AND) 为1的控制信号 左移一位(L) 描 (ADD)

- 1. 选择以下小题括号中的正确答案
- ① PCout, Dout, MARin (相容/互斥)
- 2 Roout, R2out
- (相容/互斥)
- ③ IB→A, IB→A, SB→A (相容/互斥)
- D MDRout, IRin
- (相容 / 互斥)
- ⑤ Xin, Yin, AND
- (相容/互斥)
- addr 为主存地 addr 中的内容并 写出在该计算机系统中取得并执行减法指令 SUB R1,mem 寄存器 R1 中内容减去地址单元 mem 该指令中 R1 为寄存器, 流程及相应的微命令流程。 将结果存入 R1 中。 址, 实现功能为: 7
- 传送类指令 使用频度为15%; 其余指令使用频度为10%。 使用频度为50%;运算类指令占10%,使用频度为25%; (本题 10 分) 某指令系统共有 200 条指令,统计结果表明, 跳转类指令占20%, 占5%,
- 若用固定长度操作码编码方法为各类指令设计操作码编码, 给出每类指令 操作码的最短长度;
- 试用扩展长度操作码编码方法为各类指令设计操作码编码, 操作码的最短长度;
- 3. 计算两种编码情况下的平均操作码长度。

罗老答案

- (对则给分)

5.B 3. B 2. C 1.C

(意思对即可给分)

2 程序执行的局部性原理

廉价的冗余磁盘阵列

上播、 交交 直送、 5.

3. 提高存取(访问/访存)速度

 $-(1/2+2^{-(n-1)})$ 平均读写时间(速度)

10. 9.FFH

 ∞ 13.64

-128

0

中断方式

∞; 2


写后写 (WAW)

6. ROM

14, 16

 $-127 \sim +127$ 15.

(绘图正确3分,说明2分) 1. 绘图如下:



中央仲裁器中有优先级排队电路,用以决定各设备请求的优先级。各设备利用 BRi 向仲 裁器提出总线请求, 仲裁器根据优先级用 BGi 输出信号为设备授权, 从而实现总线仲裁。

- 全对5分) 2×40×100×32×0.5KB= 128000KB(若有式子,式子对4分, 5
- Γ =300×0.03+0.97×30=9+29.1=38.1ns 或=30×0.968+300×0.032=38.64ns 或=30+(1-96.8%)×300=39.6ns h=24200/25000=96.8% 3

(3分)

(2分)

4. 已知 X=0.110101×2⁻² Y=

 -0.101010×2^{-1}

① $[X]_{R}=1110; 00.110101$

[Y]#=1111; 11.010110

② 对欧

11.010110 $[Y]_{\mathbb{R}}=1111;$ 00.011011 (0 含 1 入) $[X]_{\#}=1111;$

③ 抽加


尾数求和:

$$+\frac{00.011011}{11.110001}$$

④ 规格化

得到两数相加结果为: [X+X]=1101; 11.000100。 (错一步扣1分, 全对5分)

- 答対5条即可) -条即可得1分, (答出下列-RISC 特点如下: 'n
 - D 只设置使用频度高的一些简单指令。
- ② 指令长度固定,
- ③ 指令种类少,
- ④ 寻址方式种类少。
- ·般有几十个甚至几百个 CPU 中设置大量的通用寄存器, 6
 - ⑥ 控制器用硬件实现,采用组合逻辑控制器。
- 大多数指令1个时钟周期即可完成。 采用流水线技术,
- 访存指令很少。多数指令的操作在速度快的内部通用寄存器间进行
- ⑨ 有利于优化编译程序。
- ⑩ 可简化硬件设计,降低设计成本。
- 5. (画出框图2分, 特点只需答对2条即得3分)



特点:

- 1. 由两个以上性能相同的处理器构成。
- 2. 各处理器通过总线共享主存和 I/O。
- 3. 所有处理器均能完成同样的功能。
- 4. 用一个操作系统来统一指挥调度各处理器的工作。

四、1.8E2H 19DH


(4分)

2. 完善:增加有效位和修改位 (6分)

器件: 用相联存储器

容量: (10+2)×4 bit

五. (画一片者3分, 画两片译码错5分. 全对10分) 画连接图如下:



六、1. 顺序执行=100×5ns=500ns

流水线执行=5ns+(100-1)×1ns=104ns

实际吞吐率为=100÷104=961MIPS

(3分)

加速比=500/104=4.8

有停顿的流水线执行=5ns+(100-1)×1ns+10×(5-1)×1ns=144ns d

加速比=500/144=3.47

(4分)

金对5分) (对一条1分, نډ

(相容) ① PCout, Dout, MARin

2 Roout, R2out

(瓦斤)

(互斥) SB→A $\textcircled{3} \ \mathbb{B} \rightarrow A, \ \overline{IB} \rightarrow A,$

@ MDRout, IRin

(相容)

Xin, Yin, AND (c)

(相容)

(5分)

PC-MAR .I.I

PCout, Dout, MARin

M[MAR]→MDR

MDRout, IRin RD MDR→IR DISPout, MARin IR[DISP]→MAR 7

 \mathfrak{D} M[MAR] -- MDR MDRout, SB-MDR→A 9I

Rlout, IB→B Xin, Yin A→X, B→Y R1→B <u>2</u>

 $1 \rightarrow \Sigma$, ADD, X+Y+1→C

3

Cout, Rlin C+R1 T10

(2分)8位

6、10、13 位 (6分) 每举:

				···	l
	操作码编码(参考)	1001~0000	101000~111011	1111000000~1111100111	1111101000000~11111111000001
į	操作码长度	4	9	10	13
	使用频度	%05	25%	15%	10%
	指令数	10	20	40	130
	指令类	传送	运算	分支	其余

(2分) 定长, 平均操作码长度=8位

平均操作码长度=4×50%+6×25%+10×15%+13×10%=6.3 位

地址:老综合楼南方造型内(秦琼书店旁)



		Š
		女 级
安心		大福.
		ボ
K		3. 本记券井
五		6.
		111
囝		яĘ
úl.		£ 11
111		2010年
11	٠,	期:20
١		考试日
1		2
題号	分数	検皮
٠.		学试形式:

·		
每空1.5分,只要答对30空即可,本题共45分)	通常有三种类型的相关,它们是	
填空题(每空	指令流水线中,	
.,*		

方式	. 1
H,是因为中断方式较其他 I/O 方式	
是因为中国	
前入输出 ,	*
现数据的	
中断方式实	
统中采用中	11.
计算机系统中采用中断方式实现数据的输入输出,	有两大优点
· 😽	

	1
	1
四爻	}
11	Ì
母於	(·
4	į
指标化	۱ :
技术指标价密度的定义是	
技	
-	٠.
輔	•
硬磁盘中	
4;	

- 1	
	•
	٠.
	П
	١.
	1
	ı
	ſ
	t
	ı
	1
	ı
	ı
•	ı
•	ı
٠.	ı
. 14	J.
Щ,	٠.
Niz	
Ш	٠.
Acc	•
37	,
77	
111	٠.
ተጥ	
-	
Ю	
-	•
14	
₩	
⋍.	٠
中日	
741	
-83	٠.
-	
ŲΚ,	
. ' '	
.=	
-	
æ	
二	
4	
Mile.	
廉价的冗余磁盘阵列的英文缩写是	
. 4	
เก๋	

•	算法。	
	算法和	
	其中有	
	替换算法有多种,	
	Cache 工作中,	

. 假设一个有 2 个盘片的硬盘, 共有 4 个记录面, 转速为 7200 转/分, 盘面有效记录	区域的外直径为30cm,内直径为10cm ,记录位密度为250位/mim, 磁道密度为	100 道/mm, 每个磁道分 16 个扇区,每个扇区 512 字节,则该硬盘的格式化容量	约为	冬睡 班上存款之子工口子
---	---	---	----	--------------

8、在计算机系统中, 1/0 技术可分为: 通道控制方式、外围处理机方式、
方式、方式和方式。
9. 利用 8253 产生连续的对称方数,应用其工作方式。
10. 系统总线中地址线的功能是
11. 并行处理技术已成为计算机技术发展的主流。它可贯穿于信息加工的各个步骤和盼
段。概括起来,主要有三种形式
•
12. 在 8086 中, IF=1 是中断能够得到响应的必要条件。中断响应过程中,
8086CPU 硬件会自动保护、、、这三个寄存器。
13. 可编程并行接口 8255 工作在方式 0 时, 其 A、B、C 三个口均被定义为
1/0 口。三个口的 1/0 方向可有
14. 可编程并行接口 8255 的 C 口按位操作方式,是利用程序将 C 口的按位操作控制字
写入 8255 的
15. 采用先写入
值总是正确的。(参看本试题四)
16. USB 2.0 以下的标准规定 4 条传输线, 其中 2 条用于, 另外 2 条用
17. 多机系统中, 2×2 开关有、、、、、、
种控制状态。
18. 可编程定时/计数器 8253 有
都是

- 1、 简答题 (每小题5分,选做其中三个小题即可,本题共15分)
 - 、 简述在 8088CPU 上, 外部中断 INTR 的响应过程。
- 某异步串行通信接口的数据格式为: 7位数据位, 奇校验, 1位停止位, 若要求传送 1个 ASCII 码大写英文字母'B'(42H), 画出该串口数据传送的波形图。
- 叙述利用 DMA 方式,在外设需要时将内存中的一批数据连续传送到外设的一般过程。
- 4. 说明对称多处理机系统多个主要特点中的三个特点。


三. (本题 10 分) 高速缓存 Cache 与主存问采用组相联地址映像方式(即组同直接,

主存容量为 1/18。 每块为 1KB。 每组包含4块, 内全相联), 高速缓存分为两组,


- ① 说明主存区号、区内组号、组内块号、块内地址号各用多少位表示?
- ②已知地址变换表如下, 若主存地址为 ABCDEH, 试确定变换后的高速缓存的地址

	_		15056	_) ASTER)		
地址变换表	Н850	112H	Н.290	H151	188Н	022Н	H251	167H	
	0	1	7	က	0	~	2	ဗ	

四. (本題 10 分)可编程定时/计数器 8253 的控制字如下图所示



- 若规定该 8253 所用的接口地址可在 Fr00H~FF0FH 内自由选用,试画出该芯片与 系统总线连接图。
- 试说明当外部计数时钟频率为 2MHz 时,只用该 8253 如何产生周期为 1s 的对称方 汝,并编写相应的初始化程序。
- (本题 10分) 开关 K1、K2 和发光二极管 D1、D2 如下图所示。若限定接口地址 试利用 8255 接口将开关 K1、K2 和发光二极管 D1、D2 接到系统总线上,画出连接图。 8000H 到 8003H 可使用,




~

在下图所示的静态双功能流水线上计 (本题 10分)设向量A和B各有4个元案, $\mathbf{A} \cdot \mathbf{B} = \sum_{i=1}^{l} a_i \mathbf{b}_i$

其中1--4-5组成乘法流水线,1-2-3-5组成加法流水线。假定流水线各段所经过的 时间均为△t,流水线输出可直接回送到输入端或暂存于缓冲寄存器中,它们的延迟时间 及功能切换时间均可忽略。求

(1)画此流水线的时空图

(2)计算加速比 SP 及郊率 11。



参考答案及评分标准

- (答对一至 1 分对 30 空即可)
- . 结构相关、数据相关、控制相关
- 2. CPU 效率高、对突发事件实时响应
- 3. 256, 8位, 中断类型码
- L记录的二进制位数 单位长度(mm 或英寸) 最内图磁道上,
 - 5. RAID
- 随机替换算法(RAND)、先进先出算法(FIFO)、近期最少使用算法(LRU) (这五种方法中的任意二种) 经常使用算法 (LFU)、最优替换算法 (OTP)
- 320MB, 1MB/S, 同一柱面的另一磁道上
- 8. 直接程序控制(查询)、中断、DMA
- ...6
- 10. 用于指定主存和 1/0 设备接口电路的地址
- 11. 时间重迭、资源重复、资源共享
- 12. 可屏蔽中断 INTR, F (PSW)、CS、IP
- 13. 数据 16 种
- 14. 控制寄存器
- 15. 写入 bit4、bit5 为 00 的控制字到 8253 的控制寄存器
- 16. 用于数据传送 用于提供 5V500MA 电源
- 17. 直送 上播 下播 交叉
- 3. 六 16

先由 CPU 内部硬件从中断响应端 INTA 送出两个负脉冲,并在第二个负脉冲期 (到此加1分) 向CPU提出可屏蔽中断请求 且满足 IF=1 等条件,对该中断请求作出响应: 上获得提出请求外设所提供的中断向量(类型)码。 比2分)接着CPU将断点信息F、CS和IP的内容压入堆栈。 外设在 CPU 的 INTR 输入端加上高电平, 一条指令执行结束, 间从数据线 D0~D7 CPU 在-

表的地址, 由此开始的顺序 4 个地址中分别读出事先已放在中断向量表中的 个总线周期开始, CPU =0、IF=0)。将中断向量码乘 4 形成中断向量 传到 INTR 中断服务程序的入口地址 CS×16+IP,开始执行 INTR 中断处理。 INTR的中断向量,放入 IP 和 CS 中(到此加 1 分)。从下-关中断 (即使 TF:

2. 画出汝形图如下

0,0[1]0,0,0,0[1]1]		+
0,0[1]0,0,0,0,1]1		
0,0[1]0,0,0,0 1]1		
0,0 1 0,0 0 0 1		1
0,0[1]0,0	٠.	O
0,0[1]0,0		0
		0
0,0		0
0 0		
, O		0
₹		0
	•	

数据顺序


- 3. DMA 传送的一般过程如下:
- (1) 外设向 DMAC 提出 DMA 请求。
- (2) DWAC 通过 CPU 上的 HOLD 向 CPU 提出请求。
- 使 CPU 上的三态值 号置高阻,即放弃了对总线的控制权。同时送出 HLDA 高电平加到 DMAC (3) CPU 在一个总线周期结束时对该请求作出响应: 让 DMAC 知道其请求已获得响应。
 - (4) DMAC 向外设发响应信号,告诉外设其请求已获得响应。
- (5) DWAC 获得总线的控制权开始进行 DMA 传送: DMAC 送出内存地址 内存地址自动修改, 内存读及接口的写,将数据直到传送到外设。同时, -批数据传送完。 送数自动减 1。重复上述过程直至-
- (6) 当传送结束时,DMAC 使请求信号无效。CPU 重新获得总线的控制权 -少1分) 继续执行指令。(答对-
- . 4

对称多处理机系统具有如下特点:

- ① 这样的系统是由两个以上的多个相同的处理机构成。
- ② 多个处理机通过总线或某他互连方式连接在一起。
- -个处理机访问主存储器的时 多个处理机共享同一主存储器。并且,每-可是相同的, 也就是一致的。
- (1) 所有的处理机通过相同的通道或不同的通道共享 10 设备。
- -处理机都能进程或线程,对各处理机的工作进行统-
 - 这或许是对称多处理机中对称的由来 处理机都能完成相同的功能, (只要给对上还三种即可)

- **全对 10 分)** 5分; 盛令 皮 各部分分布如下:
- 10 位 块内地址号: 2位: 组内块号: 1位. 区内组号: 主存区号:7位; Θ
 - 18DEH 1110 1101 1000 (157H) 0111 0101

若用8位机的总线信 其他连接2分。 (译码器对3分, 只要逻辑对也可以) 四. ①画连接图如下: ф,



但8253有三个计数 而要求产生的方数 周期为 1S,因而可求得要求的总计数值为: 1000×1000 μ S÷0.5 μ S= ②因为计数时钟为 2MHZ, 而每个计数器的计数值只有 16 位。因此, 可以串联使用以解决问题。由于时钟周期为 0.5 µ S, 无法满足要求。 数器的最大计数时间只有 32.75mS 左右, 2000000


且总计数 数器 1 的计数值均为 2000, 将两者串起束,则可以得到 00T1 输出就是周期 将 OUTO 输出接到 CLK1 上作为计数器 1 的计数时钟,并使 GATE1 为高电平。 (高电平) 个计数器 0 的计数值均为 1000, 另-可使它们都工作在方式3, 例如, 将计数时钟接到计数器 0 的 CLK0 上, 使 GATE0 有效 (到此1分) 程序如下: 电 连接可见上题, 值为 2000×1000, 即可以使其中-这就将计数器 0 和计数器 1 串到-为15的对称方波。 START: MOV DX, 0FF06H
MOV AL, 00110111B
OUT DX, AL
MOV DX, 0FF00H
MOV AL, 10H
OUT DX, AL

MOV DX, OFF02H MOV AL, 00H

OUT DX, AL MOV AL, 20H OUT DX, AL

(程序对4分)


五. 画连接图如下:



(译码器对5分,接口外设连接对3分,其他2分)

¢0

对接口外设连接3分,其他2分) (1)画时空图如下:(时空图对5分,



(2)顺序执行时间为 1×3Δt+3×4Δt=24Λt 流水线执行时间为 15Δt SP=15Δt/24Δt=1.6

效率 n.为:

 $\eta = (12+8+4) / (15\times5) = 32\%$

(对一问 2.5分,全对 5分)

(价低 优质 **#** 专

地址:老综合楼南方造型内(秦琼书店旁)



120 考试时间

題

拉

-算机组成与结构 II 》

*

大题, 滿分 100 分。 日3. 本试卷共 1. 考试形式: 闭卷: 2. 考试日期: 2011 年 月

王课教师

并将其号码	¥ .
一个正确的答案,	
(在每小题的四个备选答案中选出一个正确的答案,	本题共15分)
、在每小题的四个	每小题 1.5 分;
单项选择题(下后面的〇中。

- - 内存需分为〇 8086CPU 构成内存时
- ①不分体
- 22个体
- 若某中断的中断类型码为 0AH,则其中断向量表的首地址为〇 ④4个体
- D0000H

200028H

- **40004AH**
- 8086CPU 不响应的中断请求是O F=0,若 PSW 中的 30002AH
- @INTO (DINT nnH
 - 内存从 A4000H 到 DBFFFH, @NMI

DINTR

- @198K
- **@288K** ①160K **3224K**
- 不可能传输的信 在系统总线的数据线上,

 - 4中断类型码 ②操作数 ③握手信号
- 中断屏蔽字为 M, M, M, M, M。 其中 M, 若要求中断响应的优先级顺序为 L。 的中断处理程序中设置的中断屏蔽字为口 某计算机有五级中断 Li~Lo。 对应的中断 Li 加以屏蔽,
 - 201101 ①11110
- **401010** 300011
- BHE和 A0 的状 字(16位)时, -个规则(对准) 读写内存的-当 8086CPU
 - 态必须是口

8

®11

8

- 用于寄存器间接寻址输入输出指令的寄存器是〇 @BX 在8088CPU中, @ 10
 - **OAX**

: 简单回答题(每小题 4分, 本题共 24分)

在计算机与外设的数据传输中,查询方式不能保证数据的

速度最高的方式是

- 1. 说明通用串行总线 USB 诸多特点中的三个特点。
- ·批数据连续传送到外设的· 叙述利用 DMA 方式,在外设需要时将内存中的一 过程。
 - 一个周期为1秒的连 说明当 8253 的外部时钟为 1MHZ 时,只用该 8253 如何产生 读对称方波?
- 4. 试说明在 8088CPU 执行 INT 40H 指令的过程?
- 加1。分计数单元加到60时,分计数单元清0小时计数单元加1。小时计数单元加到24 在内存中定义四个单元分别对 次计数单元清 0, 秒计数单元加 1。秒计数单元加到 60 时, 秒计数单元清 0 分计数单元 当加到 50 时, 即每中断一次对50次计数单元加1。 20ms 产生一次中断, 利用中断可实现电子时钟。 8088 系统中,利用定时器每 分、小时进行计数。 时清 0。这样, 50 次、

试分析在什么情况下,由主程序读出的时间误差会接近 1 小时? 如何避免这种误 举?

-段程序, 共完成对内存的存取 25000 次, 其中对 Cache 的存取为 24200 次, 对主存的存取为 800 次。已知 Cache 的存取时间为 30ns, 主存的存取时间为 300ns。 CPU 执行-

试求 Cache 的命中率及平均存取时间。

试画出 NRZ1、FM、MFM 的写电流形 (本题共6分) 若写入代码为101011001, 分析它们的同步能力。 (假设初始电流为低),

本题共 10 分)Cache-MM 两级存储器采用组相联 且共分为2 立, 组内全相联)。若 Cache 容量为 512B, 64 个字节为 主存容量是 Cache 容量 2048 倍。 2分, 3分、 (三小题分别5分、 (组间直接, 个组。 承额

位。每次进行 MM--Cache 的地址变换时,需要参与相联比较的位数是 组内块号 ₽, 区内组号 \exists 地址 ₹j

領内块号 90B 01B 10B 11B 10B 10B SOB 计存区形 0C9H 244H. 76EH **76EH** 574H 373H 0C9H 8 8 010 011 90 101 110 若 Cache-MM 地址变换表的内容如下表, 当 CPU 访问主存的地址分别为 91118H 和 0EDCBAH 时, 问是 若能命中, 指出相应的 Cache 地址。 (3) 若主存以 Cache 的 64 个字节为一块,从 0 块开 试决定 515 块应放在 Cache 的哪 其中部分电 (本题共10分)设计存储器电路, 始顺序分块并编号, 否能命中 Cache, 细中? (3)


与非门或非门等)完成对 3-8 译码器Gza的控制和对 2732 的CE的控制。 到FEFFFH。利用基本的门电路(与门、或门、非门、

规定该 2732 所占的内存地为 FE000H

路如下图所示,

488H

111



其中发光 按键队和红绿发光二极管如下图所示。 极管通过 10mA 左右的电流便可发光。电流很小时熄灭。 本题共10分) 七. (每小题5分,




- (锁存器、8255 均可) 将按键和发 画出连接图。 光二极管接到 8088 八位机的最大模式下的总线上, 若规定接口地址为 0000H, 试自选输出接口
- 试编程序,检测按键K的状态,当K闭合时使红发光二极管亮、 当 K 断开时使红发光二极管灭、绿色发光二极管亮。 ç,


系统总线为 8088CPU 构成的 8 本题共 10 分) 读下面 SRAM 连接图, (每小题5分, 位机总线。

①现欲将此 SRAM 构成内存地址 E0000H 到 FFFFFH, 试决定为获得此内存地址应预先 向锁存器输出接口写入什么样的数据?

②若将此 SRAM 构成内存地址 80000H 到 9FFFFH, 此时为获得此内存地址应预先向锁



- 题完成 SRAM 芯片与 8088 系统总线连接图如下: 九. (本题 10 分)本题与第八题可任选-存器输出接口写入什么样的数据?



- 试分析该 SRAM 占用的内存地址范围。
- 试画出与8088系统总线的连接图 39FFFH 的可用内存, 若用这样芯片构成地址范围为 38000H 4: 4

参考答案及评分标准

- 错则无分) (对则2分,
- 4. **⊕ €** 2. ⊗ ⊃.⊖ . (S)

5. ©

- 10.4 9. 6.3
- 错则无分) 每空1分, (意思对即可给分,
 - 腐鸡 (治立)
- 中断类型码或中断向量码
- 对称多处理机系统 SMP
- 1920KB/S 1600MB
- 上的磁道数: 单位长度(毫米或英寸) 道密度为磁盘沿半径方向上,
- 上记录的 单位长度(毫米或英寸) 立密度为磁盘最内磁道上,
 - 电谷
- 高电压 聚外光
- 全写法
- DMA 本語
- (对一条1.5分, 对2条3分, 对3条4分)
 - USB 具备许多优异的性能与特点;
- 口指在那 良好·的扩展性 ③ 支持执插拔 ② 支持即插即用 传输速率高
- (2)(3)(4)(4)(5)(6)(7)(7)(7)(8)(9)(6)(7)(7)(7)(8)(8)(9)< ® 传送距离 ② 总线供电
- 2. DMA 的工作过程人致如下:
- (1) 外设向 DMAC 发出 DMA 传送请求。
- ② DMAC 通过连接到 CPU 的保持请求 HOLD 信号向 CPU 提出 DMA 请求。(到此1分)
- (3) CPU 在完成当前总线周期后会立即对 DMA 请求作出响应。
- CPU 将有效的保持响应 HLDA 信号加到 DMAC 上,以此来通知 一方面,CPU将控制总线、数据总线和地址总线置高阻,即CPU DMAC, CPU 已经放弃了总线的控制权。(到此2分) 一方画, CPU 的响应包括两个方面: 放弃对总线的控制权;另-
- -放弃总线控制权,DMAC 向外设送出 DMAC 的应答信号并立即 (4) 待 CPU 将总线置高阻-开始对总线实施控制。
 - (5) DMAC 送出地址信号和控制信号,实现内存向外设的数据传送。(到此3分)
- (6) DMAC 将规定的数据字节传送完之后,通过向 CPU 发 HOLD 无效信号,撤消对 CPU 的 DMA --方面使 HLDA 无效,另一方面又重新开始控制总线,实现正常的运行。 请求。CPU 收到此信号, (到此4分)
- 但8253有三个计数器,可以串联使用以解决问题。(到此2 而每个计数器的计数值是 16 位的。因此,一个计数器的最大计数时 无法满足要求。 3. 因为计数时钟为 1MHZ, 间只有 65. 5mS 左右,

器1的计数时钟, 并使GATE1为高电平。这就将计数器0利计数器1串到一起。可使计数器0工作 例如,将时钟接到 CLK0 上,使 GATE0 有效 (高电平) / 件将 OUT0 输出接到 CLK1 上做为计数 在方式2或方式3,使其输出连续的脉冲。使计数器1工作在方式0。且使两计数器的总计数值为 可以计数器 0 的计数值均为 1000,则 OUT0 的输出就是周期为 1ms 的对称方被或卒脉 冲。使计数器 1.1.作在方式 3,并使其计数值为 1000,则 OUT! 的输出即为周期 1 秒的对称方波。 1000×1000, (到此4分) 并且得到 40H 就是该软件中 龂的中断向量码。(到此2分)梭着就将 F、CS 剂 IP 压入堆栈保护起来,并茓中断。而后,将中断 两个单元的内容送 CS。这就转向了中断服务程序。当然,在此之前,中断服务程序的入口地址早已 向量码 40H 乘 4 得到中断向量表地址,(到此 3 分)从该地址开始的顺序两个单元的内容送 IP, 经指令译码获知这是一条中断指令。 40H 指令, 填入中断向量表中。(到此4分) CPU 坂出 INT

根据题意可知,这是利用定时器和中断软件实现电子时钟。当发生在某时59分59秒 150次 计数计到 49 时,即电子时钟计数如下:

XX: 59: 59: 49

好在读出 59 分、59 秒(或在先读出时)时产生中断,在中断处理程序中会使内存中的时间计数变 分、秒读出。(到此1分) 并且, 这时利用程序从内存读出当前时间,必须用多条指令才能将时、


XX+1: 00: 00: 00

(到出4分) 中陆返回后再去读小时(或再去读分秒)必定产生近1小时的误差。

6. 命中率 H=24200/25000=96.8

平均存取时间 T=(24200×30+800×300)÷25000=38.64

四. 画图如下(对一种2分)




H

- 乞 组号1位; 块号2位; 块内地址6位; 相联比较13位。 (1) 区号为11位; 分, 共5分)
 - (2) 主存地址 91118H 命中,其 Cache 地址为 1D8H (此对空 2分)
- (3) 515 块应放在 Cache 的 0 组中(此对空2分)

主存地址 0EDCBAH 未命中(此对空1分)


六.1.画出连接图如作:

八. ①面图如下(画对左侧译码部分4分;右侧部分1分)



②编程序如下: (编程对 5 分)
DIPM: MOV DX, 8000H
IN AL, DX
AND AL, 01H
JZ CLOSE
JMP OPEN

			•		T 2		
	*				*	, I	
	,				T	1.0	
		•					
					•		
	•						
		•		•	•	•	
,		•.			•		
	•					: ·	
	•				· 10		
	e e					•	
·							
					:		
				and the second	•		
						•	
		•			1		
					•		
						·	
						· · · · · · · · · · · · · · · · · · ·	
						•	
			:		A contract of the contract of		
	•				•	•	
		,				•	
				•			
	•	•		• •		•	
		• *			•	~	
					•	•	
	•					•	
						ı ·	-
				•			



2.编程序如下

DX,0000H AL,DX START: MOV

Z

AL,80H AND

AL,80H NEXT MOV 22


DX,AL OUT


START JMP

AL,01H MOV NEXT:

DX,AL OUT

JMP START (程序逻辑上对即得 5 分)






(校) ₹

(対一小题 5分)。 ×××××001B ×××××111B Θ

全对5分) C0000H-C0FFFH; C2000H-C2FFFH(对-电路图如下:(构码逻辑对一个3分,

一个3分,全对5分 其他部分对2分) -个3分,





西安电子科技大学

考试时间 120 分钟

避

尨

-算机组成与结构Ⅱ》

題号 一二三回面面 工品 分数		
号 一 三 回 五	总分	
号 一 三 回 五	¥	
号 一 三 回 五	t	
8 日 二 日 日	K	
III	Ŧ	
m 数	缸	
中 数	11[
₩ 数	11	
题 公 数	1	
	题号	分数

大题, 满分100分. 日3. 本试卷共 1. 考试形式; 闭卷; 2. 考试日期; 20 11 年6 月

任课教师

班级

一. 单项选择题(在每小题的四个备选答案中选出一个正确的答案,并	并将其号码填写
题干后面的〇中。每小题 2 分, 本题共 20 分)	
1. 8088CFU 上 NMI 信号为下面哪种信号有效? O	
①上升边	
③高电平 ④低电平	٠
2. 若某中断的中断类型码为 0AH,则其中断向量表的首地址为O	
(I)0000AH (2)00028H	

③0002AH ④0004AH 3. 若 PSW 中的 IF=0,8086CPU 不响应的中断请求是O

①INT nnil ②INTO ③NMI ④INTR 4. 内存从 B8000H 到 DBFFFH, 共有〇

(D)144K (D)38K (D)24K (D)2 5. 采用中断方式来实现输入输出是因为它O (D速度最快 (D)20kg 不参与操作

④能对突发事件做出实时响应 主存与 CPU 之间增加高速缓存 Cache 的目的是 ③实现起来比较容易

② 扩大主存的存储容量

③ 扩大外存储器的寻址空间④ 提高外部存储器的速度

 ③3 个体 ④4 个体 8. 在计算机中, CPU 对其访问速度最快的是

③CPU 中的通用寄存器 ④ 硬磁盘 9. 掉电后,下面说法中正确的是____。

② Cache

① 主存


① RAM 的数据不会丢失 ② ROM 的数据不会丢失

ROM 的数据会员 AM 的数据不会 插即用、热插拨		
(UISA (QIRS-232C) (QUSB)		
臺. 填空题 (每空 1分, 本题共 10分) 1. 8086CPU 的中断系统最多可以容纳	个中断源,	个中断源,每个中断源用
长度为	0	
2. 相联存储器不按地址访问存储器, 而是按		访问存储
3. 在市场上所见到的多核处理器是属于		结构。
4. Cache 工作中,替换算法有多种,其中有	算法和	展
※		
5. 在主存采用多体存储器的目的是		· •
6. 磁盘的道密度的定义为		
密度的定义为	0	

器

- 并写出正确的内 本题共 10 分) 每小题2分, 否则不得分。
 - 1. EEPROM 的内容可以利用紫外线照射擦除干净。O
- 在可编程并行接口 8255 中, 利用将 C 口的按位操作控制字写入 C 口, 可实现对 C口的按位操作。
- -个总线周期结束的时候检测有 总是在-8086 (88) CPU 在执行指令过程中, 无中断请求发生。〇
- 4. 在8086微机系统中,可用多个主控中断控制器8259和多个从属中断控制器8259 构成可管理多个外部中断源的中断系统。 相连接,
- 个总线周期就能将 因花, 8086CPU 是 16 位的微处理器。
- 四. 简单回答题(每小题4分,本题共20分)
- 1. 说明在数据 Cache 中, 保证数据一致性的方法。
 - 2. 试叙述可编程定时器 8253 工作方式 3 的特点。
 - 3. 说明 PCI 总线诸多特点中的三个特点。
- -磁道上分为64个扇区, 磁盘旋转速度为 10000 转 / 分。则该硬磁盘的非格式化容量、 外径为 12cm。 某硬磁盘有5个记录面,记录面上有效记录区域的内径为2cm, 道上记录的位密度为 2600B / mm, 道密度为 1000 道 / mm, 每-式化容量各为多少?该硬磁盘的数据传输速率约为多少? 每个扇区记录 2.4KB,
- -段程序, 共完成对内存的存取 25000 次, 其中对 Cache 的存取为 24200 对主存的存取为 800 次。已知 Cache 存取时间为 30ns,主存的存取时间为 300ns。 Cache 的命中率及平均存取时间。 5. CPU 故作-K K

试判断 存储器连接图如下图所示。 在8086最大模式的系统总线上, 该连接图所构成的内存地址。 (本题 10 分) 며.




直接映像方式的 Cache, (三个小题分别为5分、3分、2分,本题共10分)设 主存储器容量为512KB, 求; 以16B分块。 量为 8KB,

- 块号及块内地址各为多少位? 为实现地址映像, 主存地址应 (1) Cache 分为多少块, 如何划分。
- 以第0块开始顺序排列时)内容 513块(即若主存不分区, (2) 主存中顺序排列的第 -块中? 调入到 Cache 的哪-
- 试说明主存地址为 04011H 时是 若第513块的内容已调入。 步的基础上, 否命中? (3) 在上:

可编程定时计数器 8253 连接如下图所示; (本题 10分)

计数器 1 初始化为方式 1, 计数值为 500; 计数器 2 初始化为方式 3, 计数值为 2000; 计数器2外接时钟频率为2,5MHz,其输出OUT2经反相器用作计数器1的外部计数时钟。 (两计数器门控信号 GATE 接地)的情况下,将两计数器初始化。 在开关 K 闭合

时刻将开关 K 断开,试画出开关 K 断开之后 OUT2 的波形和 OUT1 反相器 并标出被形的宽度 后的输出被形, 此后, 某



拾起时 拉下时两接点短路, 本题共10分) 按钮开关如下图所示:

1. 定接口地址 8000H~800FH 可随意选用, 试自选接口芯片, 将该按组开关接在 8088CPU 的最大模式下的系统总线上, 画连捧图。

若按钮抬起,程序转向 OPEN。 程序转向 CLOSE; 读此按钮, 若按钮按下,

参考答案及评分标准

- . (对则2分,错无分)
- 1. 0 2. 2 3. 3 4. 0

5.4

- 6.(1) 7.(2) 8.(3) 9.(2) 10.(4)
- 二. (意思对即可给分,每空1分,错则无分)
 - 1. 256 8 中断类型码或中断向量码
- 2、 4科
- i. 对称多处理机系统 SMP
- 4. (答出下面2种即可)

①随机替换算法(RAND)②先进先出算法(FIFO)③近期最少使用算法(LRU)④最不经常 使用算法 (LFU) ⑤最优替换算法 (OTP)

- 上记录的二进制位数。 上的磁道数; 道密度为磁盘沿半径方向上, 单位长度(毫米或英寸) 单位长度(毫米或英寸) 位密度为磁盘最内磁道上,
- 6. 提高速度
- 三. (对则4分,错无分)
- 1. XEBPROM 是用高电压来熔除其存储的内容。
- XC口的按位操作是将按位操作控制字与入8255的控制寄存器来实现的。
- 3, 4
- -个或多个从属中断 ×在 8086 徽机系统中,只能用 1 个主控中断控制器 8259 和-控制器 8259 相连接,构成可管理多个外部中断源的中断系统。
 - -个 16 位的字写 个16位的字 必须用两个总线周期才能将 × 8086CPU 对于一个规则字或对准字,用一个总线周期就能将一 一个不规则字或未对准字, | 上女|| 写入内存。 入内存; Ċ

E

- 为了保证主存与 Cache 内容的一致性, 可采取下面所描述的写策略:(答出 下面 1 种即 可)
 - (D) 包回来

只将数据写入 Cache 而不立即写入主存。只有当被 CPU 写 修改的块被替换出去时才写回到主存中。 写回法是当 CPU 写 Cache 命中时,

(2) 全国》

在将数据写入修改 Cache 的同时写入修改主存,较好地保证 全写法是当 CPU写 Cache 命中时, 致性。 了主存与 Cache 内容的-

方式 3(方被发生器)

数过程中,OUT 为高;后 N2 计数过程中,OUT 为低,如此这般一直进行下去。若 N 为奇数,则(N+1)/2 生这种方式下,可以从 OUT 得到对称的方波输出。当装入的计数值 N 为偶数时,则前 N/2 计 计数过程中,OUT 保持高电平;而(N-1)/2 计数期间,OUT 为低电平。(到此 3 分)

当 GATE 为高电平时,OUT 输 生此方式下,GATE 信号为低电平时,强迫 QUT 输出高电平。 出对称方被。(到此4分)

- 3. PCI的一些特点: (答出下面3种即可)
- ② 总线设备工作与 CPU 相对独立 ③ 即插即用 ④ 支持设备多主控 ② 两种兼容卡槽 两种电压坏境 6 高传输性能 误检测及报告 Θ

4. (近似下列数值即可,对一项 1.5分,全对 4分) 非格式化容量=50×1000×3.14×2×10×2600=8.16GB 格式化容量=50×1000×64×2.4=7.68GB 传输速率=120×64×2.4=18.4MB/S

5. (答出下面 1 项 2 分) H=24200÷25000=0.968

 $SP = (24200 \times 30 + 800 \times 300) \div 25000 = 38.64$

(头对或尾对给3分, (头对或尾对给3分 内存地址为 18000H~1BFFFH S8000H~SBFFFH 4

1<

块内地址 4位; 块内地址号为.4位。 Cache 块号 9位, (1) Cache 分为 8KB/16B=512 块, 主存区号6位,区内块号为9位; 主存地址分为

18 13 12 43 0 K 均·財 写 块内地肚

(对一问1分, 全对4分)

(2) 513 对 512 取模得 1, 则主存第 513 块应装入 Cache 的第 1 块中。(本小题 3 分)

(本小题3分) 它应当是第 1025 块, 故未命中。 (3)主存地址 04011H, 对应的区号为 02, 区内块号为 001H, 但与第513 块不是同一区的第1块, 应于 Cache 的第 1 块,

②OUT1 反相后波形如下:

单个正脉冲, 脉冲宽度为周期为800 u s x 500=400ms (对单个脉冲给2分, 宽度错扣3分)