软硬协同的用户态中断机制研究 综合论文训练 中期检查

尤予阳

系内导师: 马洪兵 交叉导师: 陈渝

清华大学电子工程系

2022年3月31日



- 2 研究现状
- 3 项目进展
- 4 后续计划

- 1 课题背景 中断与特权级架构 驱动与跨进程通信
- 2 研究现状


000


- 3 项目进展
- 4 后续计划

中断与特权级架构

- 处理器通过划分特权级限制软件行为,提供安全保护和隔离
- 中断提示处理器某个特殊事件的产生,通常由较高特权的软件处理,如操作系统内核
- 内核可以通过软件方式为用户程序 模拟中断,但效率较低








- 硬件驱动需要使用中断来提高响应速度,降低处理器占用
- IPC 需要同步/通知机制,这种机制通常由内核提供
- 更高效的驱动和 IPC 需要绕过内核直达用户的通知机制 ——用户态中断



课颢背景

- 2 研究现状 RISC-V 用户态中断扩展 x86 用户态中断扩展
- 3 项目进展
- 4 后续计划


- 也被称作"N扩展", v1.11 规范 中为草案, v1.12 规范中被废弃
- 中断控制寄存器和指令规范
- 未定义软件的跨核中断和外设的 中断行为
- 已知有 shakti-c 和 StarFive 天枢 CPU IP 实现了 N 扩展



课题背暑

x86 用户态中断扩展

- 在英特尔即将发布的 Sapphire Rapids 处理器中 支持
- 已在 Linux 内核中实现了软件接口
- 目前只能用于线程间通信, 尚未实现外设到软件的 中断





项目进展

•00000000


课颢背景

- 2 研究现状
- 3 项目进展 N扩展的完善与实现 用户态外部中断 用户任务间中断

4 后续计划

项目架构

课颢背景



已实现的模块或功能



部分实现的模块



未来要完善的模块或功能

4 D > 4 D > 4 E > 4 E > 9 Q C


- ustatus, utvec 等寄存器的功能
- uret 指令
- 与中断控制器的连接
- 在模拟器与 FPGA 上实现

```
read mapping += CSRs.mideleg -> reg mideleg
550
        read mapping += CSRs.medeleg -> reg medeleg
        val read uie = reg mie & reg sideleg
        val read uip = read mip & reg sideleg
        val read ustatus = Wire init = 0.U.asTypeOf(new
        read ustatus.upie := io.status.upie
        read ustatus.uie := io.status.uie
        read mapping += CSRs.ustatus -> read ustatus.asUInt
            xLen-1.0
        read mapping += CSRs.uip -> read uip.asUInt
        read mapping += CSRs.uie -> read uie.asUInt
        read mapping += CSRs.uscratch -> reg uscratch
        read mapping += CSRs.ucause -> reg ucause
        read mapping += CSRs.utval -> reg utval.sextTo xLen
        read mapping += CSRs.uepc -> readEPC reg uepc .
        sextTo xLen
        read mapping += CSRs.utvec -> read utvec
        read mapping += CSRs.sideleg -> reg sideleg
        read mapping += CSRs.sedeleg -> reg sedeleg
```



用户态外部中断

- 在平台级中断控制器 (PLIC) 中加入用户态的上 下文
- 内核对外部中断的管理
- 基于用户态外部中断的设 备驱动






课题背景

用户任务间中断


- 设计 UINTC 中断控制器
- 由内核向 UINTC 中写入接收和发送 方的使能信息
- CPU 根据 UIID 寄存器的值从 UINTC 接收中断
- 模拟器中实现



课题背景

13 / 20

- Rocket Core RV64IMACN @ 100MHz x4
- 2MB L2 Cache, 2GB DRAM
- AXI UART 16550 x4
- PLIC, UINTC(WIP)



驱动吞吐率测试

- 所用串口理论吞吐率 625KB/s
- 裸机 (无操作系统) 环境下的 驱动性能优于有操作系统的 情形
- 内核态中断模式的驱动性能远 低干用户态驱动的性能
- 用户态轮询模式驱动性能最 好,但CPU占用率高

驱动模式	裸机	rCore-N
内核,中断	396	78
用户,轮询	542	410
用户,中断	438	260

表 1: 吞吐率 (KB/s)



课题背暑

驱动延时测试

课题背暑

- 内核态驱动经系统调用的延时 非常大
- 仅计算驱动逻辑部分,用户态驱动延时在均值和散布上也优于内核态
- 可能的原因:用户态驱动的访 存和代码局域性更好




图 1: read 系统调用延时分布



驱动延时测试




图 2: 内核态驱动延时分布




图 3: 用户态驱动延时分布



课颢背景

- 2 研究现状
- 3 项目进展
- 4 后续计划

尤予阳

- 4.4 4.24: 完成 UINTC 的 FPGA 版本实现
- 4.25 5.8: 实现基于 UINTC 的 IPC 机制,评估性能
- 5.9 5.18: 在 zCore 系统上进行移植
- 5.19 6.1: 论文撰写



Thanks!

尤予阳