

UNIVERSIDADE FEDERAL DA PARAÍBA CENTRO DE INFORMÁTICA

INTRODUÇÃO À MICROELETRÔNICA 2023.1

GERADOR DE NÚMEROS PSEUDO-ALEATÓRIOS COM LFSR

Giovanni Bruno Travassos de Carvalho - 11506849 Rafael de Melo Oliveira - 20200013481

Professor: Hugo Leonardo Davi de Souza Cavalcanti

Sumário:

1.	Introdução	.2
2.	Metodologia	2
3.	Resultado	. 5
4.	Referencias:	.8

1. Introdução

O objetivo desse relatório é mostrar o processo de desenvolvimento do projeto final da disciplina de Introdução à Microeletrônica no semestre 2023.1, que busca construir um gerador de números pseudo-aleatórios (RNG, *random number generator*) de 8 bits com realimentação linear. O trabalho começou com uma descrição comportamental em alto nível e uma geração de padrões de teste e passou por vários passos, que serão especificados, até chegar em um layout físico e uma simulação precisa da operação de geração dos números aleatórios. Todos os arquivos obtidos estarão anexados a esse relatório.

2. Metodologia

Para criação do gerador de números pseudo-aleatórios precisamos construir um registrador de deslocamento com realimentação linear (LFSR, linear feedback shift register), utilizando a função XOR. O LFSR é um registrador de deslocamento cujo bit de entrada é uma função linear de seu estado anterior. O valor inicial do LFSR é chamado de seed (semente) e, como a operação do registrador é determinística, o fluxo de valores produzido pelo registrador é completamente determinado pelo seu estado atual (ou anterior). Da mesma forma, como o registrador possui um número finito de estados possíveis, ele deverá eventualmente entrar em um ciclo de repetição. No entanto, um LFSR com uma função de feedback bem escolhida pode produzir uma sequência de bits que parece aleatória e tem um ciclo muito longo.

O polinômio de realimentação usado para um registrador de 8 bits é definido por:

$$x^{8} + x^{6} + x^{5} + x^{4} + 1$$

Esse polinômio é utilizado para máxima realimentação linear possível com 8 bits. Seu período é definido por $(2^n - 1)$, onde n é o número de bits, portanto o período é igual à 255, ou seja, o gerador irá criar 255 números pseudo-aleatórios antes de repetir algum número. Esse resultado será provado no final.

O gerador NPA construído funciona basicamente pegando um número binário de 8 bits como entrada e aplicando a função XOR em alguns de seus bits levando em consideração o polinômio escolhido, de maneira que o número não irá se repetir. Esse novo número gerado é usado como entrada de realimentação do mesmo circuito.




Figura 1: Ilustração do funcionamento do LFSR

Com o método de construção para o gerador estabelecido, antes de passar para o desenvolvimento de uma de linguagem de descrição de hardware, primeiro será obtido um padrão de testes para confirmar uma sequência de saídas esperadas pelo circuito. Por meio da biblioteca "genpat.h" é possível obter uma simulação de forma menos complexa para conseguir ter um parâmetro comparativo ao se criar o layout físico.

```
1 #include <stdio.h>
2 #include <stdint.h>
3 #include "genpat.h"
9 #define LFSR_TAP_BIT4 5
10
11 void updateLFSR(uint8 t*state){
           13
14
15
16
17
18
            if(feedback){
                     *state^=(1<<7);//Bit mais significativo(MSB)
19
20
21
22
                     *state^=(0<<7);//Bit mais significativo(MSB)
23 }
24 char *inttostr(int inteiro) {
       char *str = (char *)malloc(32 * sizeof(char));
if (str != NULL) {
    sprintf(str, "%d", inteiro);
}
25
26
27
28
29
30 }
       return str:
31
32 int main(){
33 uin
            uint8_t lfsr state=0xB8;
34
            int tempo = \overline{0};
35
           DEF_GENPAT("lfsr_sim");
DECLAR("lfsr_state",":2","B",IN,"7 down to 0","");
36
37
38
39
40
            for(i = 0:i<256:i++){
41
42
43
44
                     updateLFSR(&lfsr_state);
                     AFFECT(inttostr(tempo), "lfsr_state", inttostr(lfsr_state));
                     tempo++;
45
46
            SAV GENPAT():
            return 0;
47 }
```

Figura 2: Código que gera o padrão de testes utilizando o 'genpat.h"

Após compilar o código por meio do comando "alliance-genpat -v {nome do arquivo}" é gerado o arquivo .pat com as saídas processadas sendo possível agora utilizá-las para visualização e método de comparação.

Utilizamos a abordagem *Top-Down* para concepção do circuito, então começamos com uma descrição em VHDL comportamental de alto nível, sem muita preocupação com a implementação, que será convertida para um circuito implementável em VHDL comportamental, e finalmente, criado o layout físico das células padrão.

```
1 library IEEE;
 2 use IEEE.STD_LOGIC_1164.ALL;
3 use IEEE.STD_LOGIC_ARITH.ALL;
 4 use IEEE.STD LOGIC UNSIGNED.ALL;
 6 entity LFSR is
            Port ( clk : in STD_LOGIC;
 8
                    rst : in STD_LOGIC;
                    lfsr state : in STD_LOGIC_VECTOR(7 downto 0) := "01111111";
                    lfsr_out : out STD_LOGIC_VECTOR(7 downto 0);
                    vdd : in STD_LOGIC;
vss : in STD_LOGIC );
11
12
13 end LFSR;
14
15
16 architecture Behavioral of LFSR is
            signal XOR_result : STD_LOGIC;
signal clk_borda : bit;
17
18
19 begin
20
21
            process (clk, rst)
            begin
                     if rising_edge(clk) then
23
24
25
                               clk_borda <= NOT clk_borda; -- detecta a borda
                              xor lfsr_state(4) xor lfsr_state(3);
lfsr_out <= XOR_result & lfsr_state(7 downto 1);</pre>
26
27
                              end if;
29
                     end if:
            end process:
30
31 end Behavioral;
```

Figura 2: geradorNPA.vhdl

Com essa descrição comportamental do circuito feita, utilizamos a ferramenta *vasy* para convertê-la para um conjunto de VHDL implementável pelas demais ferramentas que serão utilizadas (".vbe").

O arquivo .vbe obtido foi otimizado através da ferramenta boom, que otimiza uma descrição comportamental usando uma representação RBDD (Reduced Ordered Binary Decision Diagram) de sua função lógica. Além disso, provamos a equivalência entre os arquivos obtidos com a ferramenta proof.

Figura 3: Otimização e prova de equivalência

Após, usamos a ferramenta **boog** (Binding and Optimizing on Gates) para mapear uma descrição comportamental em uma biblioteca de células padrão predefinidas. Essa ferramenta constrói uma rede booleana equivalente à descrição otimizada obtida com **boom**. Então, para cada função booleana de cada nó da rede ele tenta encontrar uma célula ou conjunto de células que implemente aquela função. O resultado é um arquivo ".vst" que será uma descrição estrutural baseada nas células da biblioteca sxlib da Alliance. Em seguida otimizamos esse arquivo utilizando a ferramenta **loon** (Light Optimizing On Nets).

```
50% delay optimization
eading file 'gerador_t.vst'..
Reading lib '/usr/alliance/cells/sxlib'...
Capacitances on file 'gerador_t.vst'...
Delays on file 'gerador_t.vst'...914 ps
Area on file 'gerador_t.vst'...74000 lamda (with over-cell routing)
         sff2_x4: 9 (72%)
         buf_x2: 8 (10%)
xr2_x1: 3 (9%)
         sff1_x4: 1 (6%)
         inv_x2: 1 (1%)
Total: 22
Jorst RC on file 'gerador_t.vst'...274 ps
Inserting buffers on critical path for file 'gerator_to.vst'...None inserted Improving RC on critical path for file 'gerator_to.vst'...910 ps
improving all RC for file 'gerator_to.vst'...
Worst RC on file 'gerator_to.vst'...66 ps
Area on file 'gerator_to.vst'...75000 lamda (with over-cell routing)
etails...
         sff2_x4: 9 (72%)
         xr2_x1: 3 (9%)
         sff1_x4: 1 (6%)
         Total: 22
aving critical path in xsch color file 'gerator_to.xsc'...
```

Figuras 4: Resultados da otimização do atraso crítico

Podemos observar que a otimização aumentou a área, o não otimizado tem área de 74 mil lambda, já o otimizado tem área de 75 mil lambda, e o número de nós continua o mesmo. Porém o caminho crítico de dados diminui, de 274 ps no não otimizado passa para 66 ps no otimizado, ou seja, o atraso máximo é menor no otimizado. Isso acontece pois os componentes no caminho crítico são bufferizados ao aumentar a largura desses componentes.

3. Resultado

Agora utilizamos a ferramenta *alliance-ocp* para posicionar as células padrão no circuito que será criado, e a ferramenta *nero* para rotear essas células, com isso obtemos um arquivo ".ap" e conseguimos visualizar o circuito gerado através da descrição comportamental utilizando o comando *xsch*.




Figura 5: Circuito obtido.

Uma vez descrito o comportamento procedural e gerado o arquivo de padrão de testes com a biblioteca *genpat.h*, podemos visualizar esse padrão de testes gerado. O arquivo de padrão *.pat* é um arquivo de texto, mas com um formato rígido que pode ser usado para simulação e que pode ser visualizado graficamente com a ferramenta *xpat*.




Figura 6: Visualização dos padrões de teste.

```
ps>
                             01011100
            1
              ps>
                             10101110
            2
                             01010111
              ps>
            3
              ps>
                             10101011
              ps>
                             01010101
<
            5
              ps>
                             10101010
            6
                             11010101
              ps>
            7
              ps>
                             11101010
            8
              ps>
                             11110101
            9
                             11111010
              ps>
           10
              ps>
                             01111101
           11
              ps>
                             00111110
           12
              ps>
                             10011111
           13
              ps>
                             01001111
                             10100111
           14
              ps>
           15
              ps>
                             01010011
           16
                             00101001
              ps>
           17
              ps>
                             00010100
           18
              ps>
                             00001010
           19
                             10000101
              ps>
           20
              ps>
                             01000010
           21
              ps>
                             00100001
           22
              ps>
                             10010000
           23
                             11001000
              ps>
           24
              ps>
                             11100100
           25
              ps>
                             11110010
           26
              ps>
                             11111001
           27
                             11111100
              ps>
           28 ps>
                             11111110
```

Figura 7: 'lfsr_sim.pat' gerado pelo *genpat.h*.

O arquivo é uma série temporal, em que cada linha corresponde a um instante de tempo, e cada coluna contém os valores em cada instante de uma variável. Ao observarmos os padrões de teste gerados, podemos ver que o primeiro número se repete apenas após 255 números gerados, e nenhum outro número gerado se repete antes. Ou seja, o programa gerou 255 números aleatórios sem repetição.

O arquivo com o padrão de testes pode ser usado para testar o funcionamento do circuito descrito em VHDL. Essa simulação é feita com a ferramenta *asimut* que faz uma comparação, lendo os valores dos dados de entrada e comparando com as saídas produzidas pelo circuito com aquelas prescritas no arquivo de padrão.

O *asimut* produz um arquivo de padrão de teste com o resultado da comparação e indica a presença de erros. Porém precisamos tratar o atraso de propagação das portas lógicas, o mais preciso é simular com um atraso correto, tabelado nas células padrão. Para isso, ao invés de usar a descrição em VHDL criada no início, iremos usar o resultado do roteiro de obtenção do layout físico para extrair um modelo de descrição estrutural (.vst) com os atrasos realistas listados nos arquivos .vbe das instâncias componentes.

Utilizamos a ferramenta *cougar* para extrair o modelo .vst do layout físico .ap que foi obtido após o *asimut/nero*. Esse modelo extraído é usado na simulação junto ao arquivo de padrões gerado pelo *genpat*.




Figura 8: Execução da simulação com asimut.

Por fim, foi gerado um arquivo de padrões de teste final, que nos mostra que nenhum erro foi observado durante a simulação com atraso real tabelado. Conclui-se então que o layout físico gerado foi bem sucedido.

4. Referencias:

https://citeseerx.ist.psu.edu/document?repid=rep1&type=pdf&doi=76b0445329d967a5c564642232433203fe8357e8

https://en.wikipedia.org/wiki/Linear-feedback_shift_register

https://edisciplinas.usp.br/pluginfile.php/5400280/mod_resource/content/1/SLIDES-Aula23-Parte-II-LinearFeedbackShiftRegisters-LFSRs-2020S1.pdf

 $\frac{https://edisciplinas.usp.br/pluginfile.php/5391242/mod_resource/content/1/SLIDES-Aula23-Registradores\%20\%2B\%20Contadores-2020.pdf$

 $\frac{https://www.eng.auburn.edu/\sim nelson/courses/elec4200/Slides/VHDL\%203\%20Sequential.pd}{\underline{f}}$

 $\underline{https://dcc.ufrj.br/\sim}gabriel/circlog/VHDL-2.pdf$