README

Beschreibung

Zusammenfassung für Computer Engineering 2 auf Grundlage der Vorlesung FS 16 von Erwin Brändle Bei Korrekturen oder Ergänzungen wendet euch an einen der Mitwirkenden.

Modulschlussprüfung

Kompletter Stoff aus Skript, Vorlesung, Übungen und Praktikum

- Vorlesungsskript CompEng2 V1.2 komplett (die Kapitel 2 und 7 sind im Selbststudium individuell aufzuarbeiten)
- Korrigenda zum Skript, falls eine solche vorliegt
- Übungen im Vorlesungsskript
- Inhalt aller Praktika (inkl. Pre-/Post-Lab Übungen)
- in Vorlesungen und Praktika zusätzlich vermittelte Informationen
- Inhalt und Umgang mit dem Quick-Reference/Summary V1.2

Die Prüfung besteht aus 2 Teilen:

1.Teil closed Book Theoretische Fragen zum ganzen Prüfungsinhalt

2.Teil semi-open book Aufgaben im Stil der Übungen, Praktika und der in den

Vorlesungen gelösten Aufgaben

Plan und Lerninhalte

Fokus: ARM Cortex-M Architektur

- RISC-Architektur, Core-Components, Register Model, Memory Model, Exception Model, Instruction Set Architecture
- Konzept und Umsetzung der vektorisierten Interrupt Verarbeitung
- Abbildung von typischen C Programmstrukturen und Speicherklassen in das Programmiermodell der CPU
- Systembus: Address-, Daten-, Control-Bus, Adressdekodierung, Memory- und I/O-Mapping
- Speicher- und ausgesuchte Peripherieschnittstellen

Contributors

Luca Mazzoleni luca.mazzoleni@hsr.ch

Stefan Reinli stefan.reinli@hsr.ch

License

Creative Commons BY-NC-SA 3.0

Sie dürfen:

- Das Werk bzw. den Inhalt vervielfältigen, verbreiten und öffentlich zugänglich machen.
- Abwandlungen und Bearbeitungen des Werkes bzw. Inhaltes anfertigen.

Zu den folgenden Bedingungen:

- Namensnennung: Sie müssen den Namen des Autors/Rechteinhabers in der von ihm festgelegten Weise nennen.
- Keine kommerzielle Nutzung: Dieses Werk bzw. dieser Inhalt darf nicht für kommerzielle Zwecke verwendet werden.
- Weitergabe unter gleichen Bedingungen: Wenn Sie das lizenzierte Werk bzw. den lizenzierten Inhalt bearbeiten oder in anderer Weise erkennbar
 als Grundlage für eigenes Schaffen verwenden, dürfen Sie die daraufhin neu entstandenen Werke bzw. Inhalte nur unter Verwendung von
 Lizenzbedingungen weitergeben, die mit denen dieses Lizenzvertrages identisch oder vergleichbar sind.

Weitere Details: http://creativecommons.org/licenses/by-nc-sa/3.0/ch/

ComEng2 Zusammenfassung

L. Mazzoleni S. Reinli

5. Oktober 2019

Inhaltsverzeichnis

1	V1		4
	1.1	Anwendung und Grundlage der uP-Technik	4
	1.2		4
		1.2.1 Anwendungen	4
		1.2.2 Aufbau von uP-basierten Systemen	4
		1.2.3 Havard vs Von Neumann Architektur	4
		1.2.4 Programmierung eins uP	5
		1.2.5 Befehlsformate	5
	1.3	RISC vs CISC	5
		1.3.1 RISC-Rechner	5
		1.3.2 u Architektur	5
	1.4	Hardware	6
		1.4.1 Registersatz	6
		1.4.2 Hardware-/Software-Schnitsttelle	6
		1.4.3 Taktfrequenz	6
		1.4.4 Leistungsaufnahme	6
	1.5	Software	6
		1.5.1 Ablauf	6
2	V2		7
	2.1	Compiler-Schritte	7
	2.2	Busorientierte Systeme	7
		2.2.1 Speicher	7
		•	8
	2.3	Befehlszyklus	8
3	V 3		9
	3.1	Halbleiter Speicher	9
			9
		*	9
	3.2		9
		3.2.1 Little/Big Endian	9
			9
4	V4	1	0
	4.1	Cortex M Varianten	0
			0
	4.2		1
	4.3	·	1
			1
			1
			1

	4.4 4.5	4.3.4 MPU 11 4.3.5 SYSTICK 11 GNU-Tool-Chain Entwicklungsablauf 12 4.4.1 SP-zugriffe (Assembler) 12 Programm Status Register 12
	4.6	4.5.1 Q-Flag 12 Stack 13 4.6.1 Main-Stack-Pointer (MSP) 13 4.6.2 Prozessor-Stack-Pointer (PSP) 13
5	V5 5.1	14 Data Alignment 14 5.1.1 Aligned-Unaligned Data 14 5.1.2 Bit-Banding 14
6	V6 6.1 6.2 6.3	Exceptions and Interrupts 16 Exceptions and Interrupts 16 Reset und Reset-Sequenzen 16 6.2.1 Reset 16 6.2.2 Reset Sequenz 16 Spezial-Register 16 6.3.1 PRIMASK 16 6.3.2 FAULTMASK 16 6.3.3 BASEPRI 16 6.3.4 Control-Register 17
7	V7 7.1	18 Cortex M3 Instruction Set 18 7.1.1 Thumb-2 Instruction Set 18
	7.2 7.3	Logikstruktur des Cortex-M Prozessor
	7.4	Anwendungen 18 7.4.1 Cortex-M0/M0+ / M1 18 7.4.2 Cortex-M3 18
	7.5 7.6	7.4.3 Cortex-M418Assembly-Language Syntax18Unified Assembler Language (UAL)18
	7.7	7.6.1 Register List
		7.7.1 Immediate Adressing197.7.2 Indirect Addressing197.7.3 Register Addressing with Displacment197.7.4 Register Indirect with Index19
		7.7.5Register Indirect with shifted Index197.7.6Register Indirect with Pre-index197.7.7Register Indirect with Post-index197.7.8PC-relativ19
8	V8	7.7.9 Speicher- und I/O-Zugriffe
J	8.1	Stack Push und Pop218.1.1 Generelle Regeln bei der Verwendung des Stacks21
	8.2	Shift and Rotate

9	V9 9.1	C/C++ Strukturen Umsetzen	
10	V10		22
11		Subroutinen	22
12			2323
13	V13 13.1	Allgemeiner Ablauf von Exceptions und Interrupts	23 23
14	V14 14.1	Spezielle Eigenschaften des NVIC 14.1.1 Tail Chaining 14.1.2 Late arrival 14.1.3 POP Preemption	24

1.1 Anwendung und Grundlage der uP-Technik

1.2 Aufbau

Verstehe die wesentlichen Systemkomponetnen des Rechnersystems auf einem IC (Integrated Circuit)

Mikrocontroller (µC) PRAM ROM Oszillator Systembus Serielle Schnittstelle Parallele Schnittstelle Zeitgeber / Zähler


1.2.1 Anwendungen

- Supercomputer
- Arbeits und Server-Rechnern
- Smartphones
- Navigationssysteme
- Digitalkameras
- Drucker
- ... TEst

Zentraleinheit CPU mit

Aufbau von uP-basierten Systemen

- Rechenwerk ALU
 - Steuerwerk CU
 - Registersatz
- Speicher
- Eingabe-/Ausgabe-Schnittsellen








Figure 1-7 Der Speicher ist in eindeutig adressierbaren Speicherplätzen organisiert

1.2.3 Havard vs Von Neumann Architektur

Harvard Rechnermodell



von Neumann Rechnermodell



1.2.4 Programmierung eins uP

Ein μ P kann durch individuelle Programmierung auf ganz unterschiedliche Art angepasst werden.

→ entscheidend für die Durchdringung im Markt.

Ein Programm enthält in aufeinanderfolgender Anordnung die Maschinen-Befehle oder -Instruktionen für den μ P. Diese Maschiene-Befehle teilen der CPU mit, welche Operationen in welcher Reihenfolge und auf welche Daten angewendet werden sollen.

Die Befehlsfolge des Programms wird innerhalb der CPU vom Steuerwerk gesteuert und schrittweise ausgeführt. Dazu wird der aktuell zur bearbeitende Befehl durch einen Programmzähler (PC) im Speicher adressiert.

Der PC enthält laufend die Adresse der Speicherzelle des jeweiligen Befehls im Speicher.




Figure 1-9 Der PC adressiert den aktuellen Maschinenbefehl

1.2.5 Befehlsformate

Die Art und Wirkung eines Befehls wird im Befehlswort (**OpCode**) codiert. Darin sind neben der Operation auch die Operanden spezifiziert. Die Codierung des Befehlswortes erfolgt abhängig vom μ P. Der Maschinencode setzt sich aus einem OpCode und einem oder mehreren Operanden zusammen.




Figure 1-10 Befehlsformate

1.3 RISC vs CISC

CISC

Complex Instruction Set Computer

RISC

Reduced Instruction Set Computer

1.3.1 RISC-Rechner

effizienter als CISC-Rechner

- besteht aus einer kleinen Anz. von Befehlen mit wenigen Adressierungsarten
- Registersatz enthält eine grosse Anzahl von allg. verwendbaren Registern General Purpose Register (GPR)
- Speicherzugriff erfolgt über spezielle Lade- und Speicher-Befehle
 - Arithmetisch-logische Operationen arbeiten auf Registeroperanden
- Pipeline-Architecture ← Leistungssteigernde Architektur
- Eine grosse semantische Lücke entsteht bei der Übersetzung aus der Hochsprache

1.3.2 u Architektur

Beschreibt die architektonischen Details bei der Implementierung der μ P aus Sicht der Programmierer. Dies umfasst die Beschreibung der Zentraleinheit (CPU), des Rechenwerks (ALU) und des Steuerwerks (CU).

1.4 Hardware

1.4.1 Registersatz

Register sind schnelle Zwischenspeicher für temporäre Daten im μ P.

1.4.3 Taktfrequenz

Das Taktsignal steuert die zeitliche Abfolge im μ P

$$f_{Takt} = \frac{1}{T_{takt}}$$

1.4.4 Leistungsaufnahme

$$P_{Gate} = \frac{1}{2} \cdot C_{Last} \cdot V_{DD}^2 \cdot f_{Takt}$$

1.5 Software

1.5.1 Ablauf

- Der Präprozessor bereitet das Quellprogramm für den Compiler vor
- Der Compiler übersetzt das Programm von einer Hochsprache in ein Assembly-Programm
- Der **Binder** fasst verschiedene Dateien, die verschiebbaren Maschinencode enthalten, zu einem Programm zusammen.
- Der Loader wandelt die verschiebbaren Adressen in absolute Adressen um und lädt sie in den Speicher des Systems.

1.4.2 Hardware-/Software-Schnitsttelle



Figure 1-11 Vereinfachte HW/SW-Hierarchieebenen

↑ Taktrate ⇔↑Leistungsaufnahme Um Energie zu sparen ist es sinnvoll die Taktrate laufend anzupassen.

 P_{Gate} Leistung pro CMOS Gate

*C*_{Last} Lastkapazität

 V_{DD} Versorgungsspannung

 f_{Takt} Taktfrequenz




Figure 1-13 Compilier/Assemblier-Workflow am Beispiel Cortex-M3

Zielprogramm

2 V2

2.1 Compiler-Schritte

1. Lexikalische Analyse (Scanning):

Die Symbole der Sprache werden erkannt und Gruppiert. Leerzeichen werden eliminiert

2. Syntaxanalyse (Parsing):

Die erkannten Symbole werden in Sätzen zusammengefasst und in einem Parsbaum dargestellt

3. Semantische Analyse:

Das Quellprogramm wird auf Fehler überprüft (zBsp. Typfehler) und der Parsbaum erhält Informationen über die verwendeten Bezeichner

4. Zwischencode-Erzeugung:

Einige Compiler erzeugen Code in einer Zwischensprache (abstrakte Maschinen)

5. Code-Erzeugung:

Erzeugen von verschiebbarem Maschinencode.

2.2 Busorientierte Systeme

2.2.1 Speicher

RAM

Adressbus

- Random Access Memory
- Schreibe-/Lese-Speicher
- Spannungsversorgung erforderlich
- für temporäre Daten

Databus

- bidirektional
- bestimmt Grösse des Adressraums

unidirektional

ROM

Quellprogramn

- Read Only Memory
- Festwert Speicher
- auch ohne Spg. bleiben Daten erhalten

lexikalische Analyse

Syntaxanalyse

semantische Analyse

Zwischencode-Erzeugung

Code-Optimierung

Code-Erzeugung

Figure 1-14 Transformation eines Programms in Maschinencode

Steuerbus

- kontrolliert Buszugriffe
- zeitlicher Ablauf der Signale
- * Die gesammte Menge der über den Adressbus adressierbaren Speicherzellen wird Adressraum genannt
- * Die Anzahl parallel geführten Datenleitungen entspricht der maximal zu übertragenden Datenbreite
- * Kontrollsignale werden über den **Steuerbus** übertragen




Figure 1-15 Einfaches µP-System mit Speicher und I/O-Schnittstellen [Neu07]




Figure 1-20 Architektur eines einfachen Mikroprozessors [Neu07]

Flags

N	Negative Das von der ALU berechnete Ergebniss ist negativ		
Z	Z Zero Das von der ALU berechnete Ergenis ist gleich 0		
С	C Carry Die Berechnung der ALU hat zu einem Übertrag gef		
V	Overflow	Die Berechnung der ALU hat zu einem Overflow geführt	

2.3 Befehlszyklus




Figure 1-21 Befehlszyklus - Infinite Loop [Neu07, TI1_05]

3.1 Halbleiter Speicher

Zentraler Speicher

• direkt am Bussystem angeschlossen

Peripherer Speicher

• über I/O-Schnittstelle angeschlossen

3.1.1 ROM-Festwertspeicher





Figure 1-23 Grundaufbau ROM Festwertspeicher [Neu07]

3.2 Speicherorganisation

3.2.1 Little/Big Endian



Festwertspeicher (Nur-Lese-Speicher, ROM) irreversibel reversibel Flash EEPROM RAM Figure 1-22 Übersicht der Halbleiter-Speicher Familien Schreib-/Lese-Speicher (RAM) (RAM) Illüchtig nicht-flüchtig nicht-flüchtig

3.1.2 RAM-Speicher-/Lese-Speicher




Figure 1-24 Grundaufbau RAM-Speicher mit kombinierter R/W-Leitung

3.2.2 I/O - Schnittstelle






Figure 1-26 Allgemeine Struktur einer I/O-Schnittstelle [Neu07]





4.1 Cortex M Varianten

Cortex M0 und M0+

- kleinster Vertreter der CortexFam
- Ersatz von 8Bit- uC

Cortex M3

- erster Vertreter der CortexFam
- 32 Bit Architektur
- ersetzt 8 & 16 Bit uC
- Thumb ISA (Instruction Set Architecure) Mix aus 16 und 32Bit langen anweisungen





Figure 3-3 Vertreter der Cortex-M Familie [Martin]

Cortex M1

- als Softcore Implementiert
- Vergleichbar mit Cortex-M0

Cortex M4

- vergleichbar mit M3 jedoch mit:
 - Digital Signal Processing (DSP)
 - Floating Point Unit (FPU)



Cortex-A

- HighEnd Anwendungen und Betriebssysteme
- hohe Rechenleistung
- Chache Memory

Cortex-R

- Echtzeitfähigkeit
- hohe Zuverlässigkeit
- System on Chip (SOC)

Cortex-M

- Speziell für *μ* C-Markt
- Low Cost, Low Energy
- System on Chip (SOC)

4.1.1 Vorteile der Cortex-M-Prozessoren

- Low Power
 - $< 200 \mu$ A / MHz
- Performance
 - >1.25 DMIPS / MHz
- Energy Efficiency
 - low Power, high performance
- Code Density
 - Thumb 2 Befehlssatz

- Interrupts240 Interrupts
- Easy of Use, C Friedly
- Scalability
- Debug Features
- Software portability and Reusebility
- OS Support
- Choices (Derivers, Tools, OS,..)

4.2 Cortex-M3/M4

- Harvard Architecture
 - → Zugriffe auf Instruktionen und Daten können gleichzeitig stattfinden
- Internal Bus Interconnect
 - → mehrere Bus-Interface

4.3 System-Komponenten

4.3.1 NVIC

- Non-Maskable Interrupt (NMI)
- Bis zu 240 externe Interrupts
- 8 bis 256 Prioritätslevel
- → ISR benötigt 12 Taktzyklen Siehe auch:Spezielle Eigenschaften des NVIC S24

4.3.2 WIC (Wakeup Interrupt Controller)

Für die Umsetzung von Low-Power-Modes. Dadruch kann 99% der Cortex M3-Prozessoren im Low-Power-Bereich arbeiten.

Ist mit dem NVIC verknüpft und holt den Prozessor aus diesem Modus heraus, um auf einen Interrupt reagieren zu können

4.3.5 SYSTICK

- 24-Bit Countdown-Timer mit automatischer Relaod-Funktion
- Wird für einen periodischen Interrupt verwendet

Wenn der Zähler den Wert 0x000000, wird dies dem NVIC signalisiert und der Reload-Wert wird aus dem Reload-Register gelesen.

- Nested Interrupt Controller (NVIC)
- Standart Timer (SYSTICK) Optional:
- Memory Protection Unit (MPU)
- Floating Point Unit (FPU)

4.3.3 FPU - (nur Cortex M4!)

Mit der FPU lassen sich IEEE754 Signal Precision Floating-Point Operationen in sehr wenigen Takten ausführen

4.3.4 MPU

- ermöglicht Zugriffsregel für den Privilieged Access und User Programm Access zu definieren
- Wird eine Zugriffsrege verletzt erfolgt eine Exception-Regelung wodurch der Exceptrion Handler das Problem analysiert und ggf. beheben kann
- → Ausserdem ist es möglich gewisse Bereiche als read-only zu deklarieren





Figure 4-5 SYSTICK - Standard Timer

4.4 GNU-Tool-Chain Entwicklungsablauf



4.5 Programm Status Register

N	Negativ
Z Zero	
C Carry/borrow	
V Overflow	
Q Sticky saturation flag	
ICI/IT	Interrupt-Continauble Instruction(ICE) bits
	IF-THEN instruction status bit
T	Thumb state, always 1; Trying to clear this bit will caus a fault exception
Exception number	Indicates which exception the processor is handling

4.5.1 Q-Flag

This flag is set to 1 if any of the following occurs:

- Saturation of the addition result in a QADD or QDADD instruction
- Saturation of the subtraction result in a QSUB or QDSUB instruction
- Saturation of the doubling intermediate result in a QDADD or QDSUB instruction
- Signed overflow during an *SMLA*<*x*><*y*> *or SMLAW*<*y*> instruction

The Q flag is sticky in that once it has been set to 1, it is not affected by whether subsequent calculations saturate and/or overflow.

An example:




Figure 4-13 Program Status Register (oben: einzeln / unten: kombiniert)

4.6 Stack

- Temporäre Zwischenspeicherung von Daten während der ausführung einer Funktion
- Übergabe von Informationen an Funktionen oder Subroutinen
- Speichern von lokalen Variabeln
- Erhalten von Prozessor-Status und Register-Werten, während Exceptions oder Interrupts ausgefüht werden
- PUSH-POP-Instruktionen werden ausgeführt
- LIFO-Prinzip(Last In, First Out)

4.6.1 Main-Stack-Pointer (MSP)

- Standard Stack Pointer nach einem Reset
- Innerhalb von Exception-Interrupt-Handler wird immer der MSP benutzt!


4.6.2 Prozessor-Stack-Pointer (PSP)

- Alternativer Stackpointer
- Wird nur im Thread-Mode verwendet
 - → bei embedded OS-System


5 V_5

5.1 Data Alignment

Aligned-Unaligned Data




1 Byte	8 Bit	Byte
2 Byte	16 Bit	Half-Word
4 Byte	32 Bit	Word
8 Byte	64 Bit	Double-Word



Byte

Byte



Unaligned transfers

5.1.2 Bit-Banding

BitBandAliasAddress = BitBandAliasBase + (MemoryAddres - BitbandRegionBase)* 32 + 4*BitNumber

$$BNr = [mod_{32}(BBAA - BBAB)] \cdot 2^{-2} \rightarrow mod_{32} = 5$$
 Stellen von LSB in binr

$$MA = (BBAA - BBAB) \cdot 2^{-5} + BBRB$$




Figure 4-36 Bit-Band Alias WRITE




Figure 4-37 Bit-Band Alias READ

6.1 Exceptions and Interrupts

Der NVIC verarbeitet bis 240 IRQ und einen NMI normaler Programmablauf → Background Exception-Handler → Foreground




Figure 4-38 Unterschiedliche Quellen für Exception [Yiu3]

Exception-Handler für Interrupts werden als Interrupt Service Routine (ISR) bezeichnet.

6.2 Reset und Reset-Sequenzen

6.2.1 Reset

Es gibt 3 Arten von Reset:


Power-on Reset Resettet den gesammten μ C, auch alle Peripherien und Debug-Komponenten

System Reset

Resettet nur den Prozessor und die Peripherien, aber nicht die Debug-Komponenten

Processer Reset Resettet nur den Prozessor

6.2.2 Reset Sequenz



6.3 Spezial-Register

Register um Exceptions ein oder auszuschalten:

→ PRIMASK,FAULTMASK,BASEPRI

6.3.1 PRIMASK

- 1-bit Register
- Wenn das aktiv ist, werden NMI-Interrupts erlaubt
 - → alle anderen Interrupts werden überdeckt
 - → Default-Wert= 0, also deaktiviert

6.3.2 FAULTMASK

- 1-bit Register
- Wenn das aktiv ist, werden nur noch NMI-Interrups akzeptiert.

Alle anderen Interrupts und Exceptioln-Handlings werden deaktiviert

 \rightarrow Default-Wert = 0

6.3.3 BASEPRI

- Register das bis zu 8 Bits enthalten kann
- definiert eine Prioritätsstufe
- Hohe Stufe = Hohe Priorität
- Wenn das gesetzt wird, werden alle Interrupts mit gleicher oder tieferer Stufe deaktiviert

6.3.4 Control-Register

Das Kontroll-Register definiert:

- 1. Die Auswahl zwischen MSP (Main-SP) und PSP (Process-SP)
- Die Zugriffsstufe und Thread-Mode (Ob Privilegd oder unprivilegd)






Figure 4-15 CONTROL Register beim Cortex-M3

Figure 4-16 Stack Pointer Auswahl [Yiu3]

7.1 Cortex M3 Instruction Set

7.1.1 Thumb-2 Instruction Set


Ziel -Erhöht die Code-Dichte

-Mehr Leistung

Cortex M3 Processor 1.25 DMIPS / MHz

7.3 Instruction Pipelining

MAC = Memory Access Calculator Load Store Architektur



7.2 Logikstruktur des Cortex-M Prozessor

Sourceoperanden: Rn, Rm Destinationsoperand: Rd

Ein Barrel-Shifter vereinfacht Berechnungen,

da Multiplikationen einfacher realisiert werden können.




Figure 5-2 Logik-Struktur des Cortex-M Prozessors

7.4 Anwendungen

7.4.1 Cortex-M0/M0+ / M1 7.4.2 Cortex-M3 7.4.3 Cortex-M4

- einfaches I/O Handling - Komplexe Datenverarbeitung

- anspruchsvolle Applikationenen -

- DSP-Funktionalität

- Floating Point Support

7.5 Assembly-Language Syntax

Lable	OpCode	Operand	Comment	Lable	optional
L1	ADD	R0,R1,#5	Replace R0 by sum of R1 and 5	OpCode	spezifiziert den Befehl
FUNC	MOV	R0,#100	this sets R0 to value 100	Operand	Parameter
	BX	LR	this is a function return	Comment	optionale Beschriebung

7.6 Unified Assembler Language (UAL)

Syntax für ARM und Thumb Instructionen.
Die meisten Instruktionen arbeiten mit Registern

BSP

MOV R2,#100 ;R2=100,Direkte Zuweisung

LDR R2,[R1] ;R2= den Wert von R1

ADD R2,R0 ;R2=R2+R0 ADD R2,R0,R ;R2=R0+R1

7.6.1 Register List

Norm. Form	reglist	;R1,R2Rn
PUSH	LR	;save LR on stack
POP	LR	;remove from stack; place in LR
PUSH	R1-R3,LR	;save R1,R2,R3; return address
POP	R1-R3,PC	restore R1,R2,R3 and return

7.7 Addressing

7.7.1 Immediate Adressing

Der Datenwert ist unmittelbar in der Instruktion erhalten. Daher kein zusätzlicher Speicherzugriff erforderlich

Form: # imm

MOV R0,# 100 ;R0=100, immediate addressing

7.7.2 Indirect Addressing

Bei der indirekten Adressierung sind mehrere Speicherzugriffe erforderlich.

Form: [Rn]

LDR R0,[R1] ;R0=value pointed to by R1

Ein Register enthält irgendwie einen Zeiger auf dieses

Register

R1 wird nicht verändert

7.7.3 Register Addressing with Displacment

Dasselbe, nur wird hier dem Wert R0 noch # 4 hinzugefügt

R1 bleibt weiterhin unverändert.

Form: [Rn,# imm]

LDR R0,[R1,#4] ;R0=word pointed to by R1+4




Figure 5-10 Beispiel: Immediate Addressing [Val1]




Figure 5-11 Beispiel: Register Indirect Addressing [Val1]




Figure 5-12 Beispiel: Register Indirect with Displacement [Val1]

7.7.4 Register Indirect with Index

Form: [Rn,Rm]

LDR R0,[R1,R2] ;R0= word pointed to by R1+R2

7.7.5 Register Indirect with shifted Index

Form: [Rn,Rm,LSL # imm]

LDR R0,[R1,R2;LSL #2] ;R0= word pointed to by R1+4*R2

7.7.6 Register Indirect with Pre-index

Form: [Rn,# offset]!

LDR R0,[R1,#4]! ;first R1=R1+4, then R0= word pointed to by R1

7.7.7 Register Indirect with Post-index

Form: [Rn],# offset

LDR R0,[R1],#4 ;R0= word pointed to by R1, then R1=R1+4

7.7.8 PC-relativ

PC wird als Pointer verwendet. Form: lable

B Location ;jump to Location

BL Subroutine ;call Subroutine, Rücksprungadresse wird gespeichert

7.7.9 Speicher- und I/O-Zugriffe

Es benötigt immer zwei Instruktionen um auf Daren im RAM oder I/O zuzugreifen. \rightarrow PC-Relative Addressierung wird verwendet

- 1. Erstellt Zeuger auf das Objekt
- 2. Greift über den Zeiger Indirekt auf den Speicher zu

LDR R1,Count ;R1 points to variable Count LDR R0,[R1] ;R0= value pointed to by R1




Figure 5-13 Indexed Addressing über ein Register für den Zugriff auf eine RAM-Speicherstelle [Val1]

8.1 Stack Push und Pop





Figure 5-15 Push/Pop Stack-Operations [Val1]

8.1.1 Generelle Regeln bei der Verwendung des Stacks

- 1. Funktionen sollten die gleiche Anzahl Push und Pop Befehle aufweisen
- 2. Stackzugriff nur innerhalb des allozierten Bereichs
- 3. Es sollte nicht über den SP auf den Stack geschrieben oder gelesen werden
- 4. Stack sollte zuerst den SP dekrementieren und erst dann die Daten ablegen
- 5. Stack sollte die Daten zuerst lesen und erst dann

den SP inkrementieren



8.2 Shift and Rotate




Figure 5-18 Shift/Rotate Operations

9.1 C/C++ Strukturen Umsetzen

9.1.1 Entscheidung treffen

In Assembler-Sprache ist eine Entscheidung praktisch immer in einem 2-Stufigen Ablauf umgesetzt.

- Benötigte Flags ermitteln
- Zugehörige bedingte Sprünge ausführen

Ablauf

- 1. Vergleich: Zwei Werte werden subtrahiert, dabei wird nur auf die Flags geschaut.
- 2. Anhand der Flags werden dann die bedingten Sprünge ausgeführt

10 V10

11 V11

11.1 Subroutinen




Figure 6-16 Unterprogramm-Aufruf und -Rücksprung

11.2 Architecure Producer Call Standart (AAPCS)

11.2.1 Regeln

- Bei Funktionsaufrufen werden die Register R0-R3 als Parameter an eine C-Funktion verwendet
- Die Funktionen müssen die Inhalte der Register **R4-R11**(falls benutzt) während der Ausführung sichern, um sie am Ende wieder rekonstruieren
- Der **Rückgabewert** einer Subroutine (8-bit, 16-bit,32-bit) wird in den **Registern R0** übertragen. Handelt es sich um einen 64-bit Rückgabewert, so sind die unteren 32-bit im Register R0 und die oberen 32-bit im Register R1 übertragen
- Mit PUSH und POP wird immer eine **gerade Anzahl von Registern auf dem Stack** gelegt bzw. vom Stack eine **8-byte Alignment** auf dem Stack einzuhalten

12.1 Registersatz

12.1.1 Akkumulator

Bei einfachen Prozessor oft das einzige Register

12.1.2 Datenregister

→ General Purpose Register(GPR) bzw Universalregister

12.2 Assemblersprache

Assembling Übersetzung von Assemblersprache in Maschinensprache Übersetzung von Maschinencode in Assemblersprache

13 V13

13.1 Allgemeiner Ablauf von Exceptions und Interrupts

Interrupts werden in der Regel von der umgebenen Peripherie oder externen Input-Pins generiert und als Ereigniss der CPU-Infrastruktur signalisiert, welche dann eine Handler-Routine einschalten.

Siehe Exceptions and Interrupts Seite: 16




Figure 7-1 Allgemeiner Interrupt-Ablauf

Table 7-1 Cortex-M3 Exceptions und Priority-Levels [Martin]

	Exception	Name	Priority	Descriptions
				(Initial Stack Pointer)
(0	1	Reset	-3-(Highest)	Reset
and	2	NMI	-2	Nonmaskable Interrupt
ode :	3	Hard fault	-1	Default fault if other hander not implemented
t Mo	4	Memory manage fault	Programmable	MPU violation or access to illegal locations
Fault Mode and Startup Handlers	5	Bus fault	Programmable	Fault if AHB interface receives error
<i>– ω</i>	6	Usage fault	Programmable	Exceptions due to program errors
"	11	SVCall	Programmable	System service call
tem	12	Debug monitor	Programmable	Breakpoints, watch points, external debug
System Handlers	14	PendSV	Programmable	Pendable service request for System Device
т	15	Systick	Programmable	System Tick Timer
_ s	16	Interrupt #0	Programmable	External interrupt #0
Custom Handlers				
Sus				
OI	255	Interrupt #239	Programmable	External interrupt #239

14.1 Spezielle Eigenschaften des NVIC

14.1.1 Tail Chaining

Wenn eine Exception auftritt während bereits eine ander Exception-Behandlunf mit gleicher oder höherer Priotität läuft, so wird die neue Exception hintenangestellt. Nach Abschluss des laufenden Exception Handlers, kann die CPU sofort den neuen Exception Request behandeln

14.1.2 Late arrival

Wenn der Prozessor einen auftretenden Exceptionrequest akzeptiert, dann startet er die Stacking-Sequenz. Kommt während dem stacking eine weitere Exception mit höherer Priorität hinzu, so kann diese Late-Arrival-Exception noch bevorzugt behandelt werden.

14.1.3 POP Preemption

Diese Funktion stellt gewissermassen eine Umkehrung des Late-Arribals dar. Wenn eine Exception Request während dem Unstacking auftritt, so wird das Unstacking abgebrochen, und sofort VectorFetch und Instruction Fetch für den neuen Request durchgeführt. → Geschwindigkeitsoptimierung

Anhang

Glossar, Abkürzung

µVison ARM Keil™ μVision® IDE

AAPCS ARM Architecture Procedure Call Standard

ALU Arithmetic Logic Unit, Rechenwerk

AMBA® Advanced Microcontroller Bus Architecture

AR Address Register, Adressregister

CCStudio, CCS Texas Instruments Code Composer Studio™ IDE

CISC Complex Instruction Set Computer

CMOS Complementary Metal Oxide Semiconductor

CMSIS Cortex Microcontroller Software Interface Standard

CPU Central Processing Unit, synonym für Prozessor oder Zentraleinheit

CU Control Unit, Steuerwerk

DAP / DWT Debug Access Port, Data Watchpoint and Trace

DSP Digitaler Signal Prozessor

FIFO First-In-First-Out (Buffer, Speicher)
FPGA Field Programmable Gate Array

FPU Floating Point Unit

GPR General-Purpose Register

IDE Integrated Development Environment, Integrierte SW-Entwicklungsumgebung

IR Instruction Register, Instruktionsregister, Befehlsregister

IRQ Interrupt Request

ISA Instruction Set Architecture, Befehlssatz-Architektur

ISR Interrupt Service Routine

ITM Instrumentation Trace Macrocell

LIFO Last-In-First-Out (Buffer, Speicher), Stack

LSB Least Significant Byte

LSBit Least Significant Bit (rechts)

MAC Memory Access Calculator or Multiply Accumulate Instruction

MIPS Million Instructions Per Second
MMU Memory Management Unit
MPU Memory Protection Unit
MSB Most Significant Byte
MSBit Most Significant Bit (links)

NVIC Nested Vectored Interrupt Controller

OpCode Operation Code, Befehlscode

PC Program Counter, Programmzähler

RAM Random Access Memory (Schreib-/Lese-Speicher)

RISC Reduced Instruction Set Computer
ROM Read Only Memory (Festwertspeicher)

SoC, SoPC Systems-on-Chip, System-on-Programmable-Chip SP, MSP, PSP Stack Pointer, Main Stack Pointer, Process Stack Pointer

SR, PSR, xPSR Statusregister, Program Status Register

SYSTICK Standard Timer, SYSTICK

UAL Unified Assembler Language, common syntax for ARM and Thumb instructions

uC, μC Mikrocontroller uP, μP Mikroprozessor

WIC Wakeup Interrupt Controller