开发环境

设计工具


- 1. Vivado 2020. 1
- 2.Petalinux 2020.1
- 3.Vitis2020.1
- 4.VMware + Ubuntu18.04 LTS
- 5.Windows10

环境介绍: Vivado和Vitis安装在Windows下,Petalinux安装在Ubuntu系统中。Vivado完成硬件设计,Petalinux完成ZedBoard_DPU的操作系统设计,Vitis完成应用软件的设计。

开发板介绍: 板载芯片是XC7Z020CLG484 -1, DSP资源220, Block RAM资源4.9Mb


Vivado搭建硬件环境


1.获取DPU IP




2.完成Block Design

- 1) 依次添加ZYNQ7 Processing System,DPU IP,Clock Wizard,AXI Interconnect,Processor System Reset模块;
- 2) 选择PS中的PS-PL Configuration,展开HP Slave AXI Interface,勾选HP0到HP2。这些IO在后面会与DPU的DATA0,DATA1,INSTR接口相连接;
- 3) 配置*DPU IP*,选择*Arch*界面,DPU的大小设置为为B1152,*RAM Usage*的大小为High,关闭 *DepthWiseConv*,*ReLU Type*为*ReLU+LeakyReLU+ReLU6*,与ZYNQ7000使用时,DPU不支持SoftMax的 计算,这个得放在ARM CPU里面算(问题不大)。选择*Advanced*界面,*S-AXI Clock Mode*这里可选 *Common with M-AXI Clock*也可以选*Independent*,这里我们选*Independent*。配置完按OK;**Tips:这么配置后DSP Slice Count = 194, Block-RAM Count = 139.5**。
- 4) 配置*Clock Wizard*输出两路时钟,频率分别为90MHz和180MHz,90MHz的时钟是DPU的系统时钟,180MHz的时钟是DDR-DSP的时钟将这两路时钟依次与DPU相连接。DPU*LS_AXI*的时钟由ZYNQ模块的*FCLK_CLK0*提供。**时钟与复位信号的搭配关系是:相同时间域的复位信号连接到一起。**
- 5) 将DPU0_M_AXI_DATAO-1, DPU0_M_AXI_INSTR与AXI Interconnect连接到一起(可能是起到缓冲的作用,应该是可以直接与HPO-2相连)。








3.生成Bitstream, 导出XSA文件

1) 通过Address Editor分配DPU的内存,貌似自动分配就行了



- 2) 点击Validate Block Design。
- 3) 点击Generate Bitstream

4) 点击Export hardware, 注意勾选include bitstream

到这里Vivado上的工作就做完了