# Прекъсвания и директен достъп до паметта



#### Автор: гл. ас. д-р инж. Любомир Богданов



#### ПРОЕКТ ВG051PO001--4.3.04-0042

"Организационна и технологична инфраструктура за учене през целия живот и развитие на компетенции"

Проектът се осъществява с финансовата подкрепа на Оперативна програма "Развитие на човешките ресурси", съфинансирана от Европейския социален фонд на Европейския съюз Инвестира във вашето бъдеще!



#### Съдържание

- 1. Обслужване на прекъсвания
- 2. Контролер за директен достъп (DMA)
- 3. Методи за понижаване на Е/Р
- 4. Схеми за генериране на тактов сигнал

**Прекъсване** (interrupt) е процес, при който микропроцесорът спира изпълнението на главната програма и започва да изпълнява кода на друга програма, в следствие на хардуерно събитие.

Това събитие може да е синхронно или асинхронно на изпълнението на главната програма.

С помощта на прекъсванията се премахва нуждата от постоянна проверка дали дадено събитие е настъпило (метод "polling"), което е излишно изразходване на изчислителен ресурс.

**Хендлер на прекъсване** (interrupt handler) - допълнителна програма, различна от основната main, която се изпълнява вследствие на прекъсване. Нейната цел е да обслужи прекъсването, т.е. да се извършат дейности в отговор на постъпилото прекъсване.


**Вектор на прекъсване** (interrupt vector) - адресът от паметта, на който се намира кодът, изпълняван при настъпило прекъсване. От софтуерна гледна точка това е указател към функцията (хендлерът), която се извиква при настъпило събитие.

**Векторна таблица** (interrupt vector table) - масив от указатели към функции, който се използва за обслужване прекъсванията. Всеки елемент от този масив е вектор на прекъсване и при настъпване на събитие се извлича един от много хендлери на прекъсване по хардуерен път.

**Приоритет на прекъсване** (interrupt priority) — при настъпването на две или повече събития се налага приоритизиране на извикването на хендлерите, защото микропроцесорът може да изпълнява само една програма в даден момент. Прекъсването с по-висок приоритет ще се обслужи преди прекъсването с по-нисък приоритет.


На фигурата на следващия слайд е демонстриран пример за реализация на прекъсване от един източник. Както се вижда микропроцесорът превключва от изпълнението на главната програма в изпълнение на хендлера на прекъсване. Източник на сигнал IRQ може да е периферно устройство, което след извършване на дадена функция да сигнализира на микропроцесора за събитието чрез прекъсване.

**Броят на IRQ входовете се определя от броя на микропроцесорните ядра.** В многоядрените системи софтуерът трябва да определи кое прекъсване от кое ядро да се обслужи (в частност — това се прави от операционната система).



В практиката по-често срещания вариант е получаване на прекъсване от два или повече източника, както е показано на фигурата. Транзисторите образуват логическата функция жично ИЛИ.


В този случай микропроцесорът се нуждае от допълнителен механизъм за разпознаване на източника.



За да може микропроцесорът да разбере от кой точно източник е получена заявката за прекъсване, сигналите се буферират в един или няколко регистъра, които са част от адресното поле.

След получаване на сигнал за прекъсване микропроцесорът прочита тези регистри и, знаейки тяхната предишна стойност, определя източника.

На фигурата на следващия слайд е демонстриран този метод.



Всеки бит от тези буферни регистри се нарича флаг на прекъсване.

Флаговете на прекъсване са винаги активни и отразяват текущото състояние на събитията в периферията.

Дали определени събития ще се подадат на входа за прекъсване на µPU зависи от още една група битове, поместени в друг регистър, който служи за разрешаване на прекъсванията.

Почти винаги е вярно твърдението:

\*На всеки флаг за прекъсване съответства един бит за разрешаване на прекъсването. Изключение правят важните прекъсвания, които са винаги разрешени.

(виж по-следващия слайд и немаскируеми прекъсвания)

При обслужване на прекъсването флаговете, които са го предизвикали, **трябва да бъдат нулирани**. В противен случай отново ще се генерира прекъсване и фърмуера ще увисне.

Някои μCU имат периферия, която сама чисти прекъсванията си при прочитане на статус регистъра за прекъсванията.

При влизане в прекъсване програмата трябва да извърши следните операции:

- \*трябва да се забранят всички прекъсвания временно;
- \*трябва да прочете статус регистъра на прекъсванията, за да разбере точно от кой източник е дошло прекъсването;
- \*трябва да нулира флага на прекъсването;
- \*трябва да изпълни действие в отговор на това прекъсване;
- \*трябва да се разрешат всички прекъсвания отново;

Първата и последната операция се препоръчват само в критични части от кода, които не трябва да бъдат повлияни от други прекъсвания с по-голям приоритет. Този отрязък от код трябва да е възможно най-кратък или системата ще стане бавнореагираща.

```
void UARTIntHandler(void){
                                  Пример – обслужване на
 uint32 t status;
                                  прекъсвания в ТМ4С1294,
 char ch;
                                  UART модул.
 //Get the interrrupt status.
 status = MAP UARTIntStatus(UARTO BASE, true);
 //Clear the asserted interrupts.
 MAP UARTIntClear(UART0 BASE, status);
 //Echo the characters in the receive FIFO.
 while(MAP UARTCharsAvail(UART0 BASE)){
   ch = MAP UARTCharGetNonBlocking(UART0 BASE);
   MAP UARTCharPutNonBlocking(UART0 BASE, ch);
                                                      16/85
```

Прекъсванията могат да се разделят на два вида според възможността да бъдат контролирани – маскируеми и немаскируеми.

**Маскируеми прекъсвания** — прекъсвания, които могат да бъдат забранявани. Ако дадено прекъсване е забранено, при появата на сигнал от източника няма да се подаде сигнал към микропроцесора.

Пример – приети данни в преместващия регистър на UART модула.


Пример – преобразуването с АЦП е завършило.

**Немаскируеми прекъсвания** — прекъсвания, които винаги трябва да се обслужват.

Пример - RESET сигнала — микропроцесорът ще бъде рестартиран винаги при наличието на активно ниво на този сигнал.

Пример - прекъсване при прегряване на чипа.

На следващия слайд е показан пример с 4 маскируеми прекъсвания.



Пример — UART модула на MSP430FR6989 има двойката регистри UCAxIFG и UCAxIE, които служат съответно за флагове на прекъсванията и разрешаващи битове на прекъсванията.

# Обслужване на прекъсвания Figure 30-22. UCAxIFG Register

15	14	13	12	11	10	9	8
			Res	erved			
r-0	r-0	r-0	r-0	r-0	r-0	r-0	r-0
7	6	5	4	3	2	1	0
Reserved				UCTXCPTIFG	UCSTTIFG	UCTXIFG	UCRXIFG
r-0	r-0	r-0	r-0	rw-0	rw-0	rw-1	rw-0

#### Table 30-18. UCAxIFG Register Description

Bit	Field	Туре	Reset	Description
15-4	Reserved	R	0h	Reserved
3	UCTXCPTIFG	RW	0h	Transmit complete interrupt flag. UCTXCPTIFG is set when the entire byte in the internal shift register got shifted out and UCAxTXBUF is empty.  0b = No interrupt pending 1b = Interrupt pending
2	UCSTTIFG	RW	0h	Start bit interrupt flag. UCSTTIFG is set after a Start bit was received  0b = No interrupt pending  1b = Interrupt pending
1	UCTXIFG	RW	1h	Transmit interrupt flag. UCTXIFG is set when UCAxTXBUF empty.  0b = No interrupt pending 1b = Interrupt pending
0	UCRXIFG	RW	0h	Receive interrupt flag. UCRXIFG is set when UCAxRXBUF has received a complete character.  0b = No interrupt pending 1b = Interrupt pending

eUSCI\_Ax Interrupt Enable Register

#### Figure 30-21. UCAxIE Register

			_				
15	14	13	12	11	10	9	8
			Rese	erved			
r-0	r-0	r-0	r-0	r-0	r-0	r-0	r-0
7	6	5	4	3	2	1	0
Reserved				UCTXCPTIE	UCSTTIE	UCTXIE	UCRXIE
r-0	r-0	r-0	r-0	rw-0	rw-0	rw-0	rw-0

#### Table 30-17. UCAxIE Register Description


Bit	Field	Туре	Reset	Description
15-4	Reserved	R	0h	Reserved
3	UCTXCPTIE	RW	0h	Transmit complete interrupt enable  0b = Interrupt disabled  1b = Interrupt enabled
2	UCSTTIE	RW	0h	Start bit interrupt enable  0b = Interrupt disabled  1b = Interrupt enabled
1	UCTXIE	RW	0h	Transmit interrupt enable  0b = Interrupt disabled  1b = Interrupt enabled
0	UCRXIE	RW	0h	Receive interrupt enable  0b = Interrupt disabled  1b = Interrupt enabled

Прекъсванията могат да се разрешават на различни нива (спрямо главния вход за прекъсване) – глобално, локално и избирателно.


Глобално разрешаване на прекъсванията — входът за прекъсвания на едноядрен μРU се разрешава или забранява. В резултат на това или всички разрешени прекъсвания ще бъдат обслужвани, или нито едно прекъсване няма да бъда обслужено — без значение дали е разрешено или не.

Локално разрешаване на прекъсванията — флаговете за прекъсванията от един периферен модул се разрешават или забраняват селективно. В резултат на това или тези прекъсвания ще бъдат предадени на глобалния вход за прекъсвания на μPU, или не.

Това означава, че с помощта на локалните прекъсвания временно могат да се забранят дадени функции на системата, докато други останат активни, и обратно.



Селективно разрешаване на прекъсванията – всички прекъсвания с приоритет по-нисък от дадена стойност могат да бъдат разрешавани и забранявани.



26/85

Обслужване на прекъсвания Пример – в MSP430 прекъсванията могат да се разрешават локално и глобално. #include <msp430.h>

```
int main(void){
 WDTCTL = WDTPW | WDTHOLD; // Stop WDT
 P1DIR |= 0x01; // P1.0 output
TA0CCTL0 |= CCIE; // CCR0 local interrupt enabled
 TA0CCR0 = 50000;
TA0CTL = TASSEL 2 | MC 1 | TACLR; //SMCLK, upmode, clear TAR
   bis SR register(GIE); //Enable interrupts globally
 while(1){
      bis SR register(LPM0 bits + GIE); // Enter LPM0,
// Timer0 A0 interrupt service routine
void attribute ((interrupt(TIMER0 A0 VECTOR))) timer0 a0 isr (void){
 P1OUT \triangleq 0x01; // Toggle P1.0
```

27/85

Етапите, през които преминава микропроцесорът при поява на заявка за прекъсване са [1] [2] [3]:

\*µРU копира съдържанието на стековата група (stack frame) в стека, т.е. някъде около края на SRAM при намаляващ стек, или някъде около началото на SRAM при растящ стек. Това става хардуерно, т.е. никъде в кода няма да се видят асемблерни инструкции, които да копират регистри.

Пример — на MSP430 стековата група е съставена от PC, SR.

Пример - ARM Cortex-M стековата група е съставена от PSR, PC, R14, R12, R3, R2, R1, R0.

За инструкции с числа с плаваща запетая, виж лекцията за FPU.

- \*паралелно с PUSH-ването на стековата група се **прочита адреса на хендлера** от векторната таблица и се записва в програмния брояч (PC). Това е еквивалентно на влизане в хендлера.
- \*изпълнява се хендлера на прекъсването. Добре-написаният фърмуер има много малко код в хендлерите. В хендлерите трябва да се записват флагове, които да сигнализират на main() функцията, че събитието се е случило. Обработката на събитието е добре да се случи в main().

Времезакъснения (delay) и извеждането на дебъг съобщения (printf) трябва да се избягват в хендлерите.

Ако в хендлера се използват регистри от ядрото, които не са част от стековата група, те трябва да бъдат копирани чрез асемблерни инструкции (PUSH) на стека (SRAM) в началото на хендлера.

\*на излизане от хендлера се изпълнява една последна специална инструкция, която кара µPU да копира обратно стековата група от SRAM в регистрите на ядрото. Това включва РС, в който се зарежда адреса, до който е било стигнало изпълнението на програмата преди прекъсването. Същото важи и за останалите регистри, които са специфични за всеки µPU (при MSP430 – SR, при ARM Cortex - PSR, R14, R12, R3, R2, R1, R0).

Инструкцията за излизане от прекъсване при MSP430 е:

reti

Инструкцията за излизане от прекъсване при ARM Cortex е преход (branch) към адрес, записан в специален регистър (link register, lr = r14):

b r14

Всъщност в r14 има служебен код, който казва на ядрото да възстанови стековата група и да направи преход към стойността на r14, която е РUSH-ната на стека.

Исторически, цифровата cxema, отговорна 3a съхраняване на векторите прекъсване, на приоритизирането максирането им, е била на отделен чип, наречен програмируем контролер прекъсванията (РІС, Programmable Interrupt Controller).

На схемата е показан класическият 8259A, съвместим с 8086, 8088.




Figure 5. 8259A Interface to Standard System Bus

В съвременните вградени системи контролерът на прекъсванията е част от µРU и се интегрира на чипа.

**Източниците на прекъсвания** се свързват към входовете на контролера на прекъсванията от **производителя**. Това означава, че приоритетите на прекъсванията са фиксирани от производителя.

ARM Cortex могат да **препрограмират приоритетите** по време на изпълнението на програмата.

При MSP430 всяка периферия има регистър, който указва точно от **кой източник е дошло прекъсването**, което ускорява обслужването му.

*Пример* – MSP430, UART модул, IV регистър. Прилича на "малка векторна таблица", локално в модула.

#### 30.4.12 UCAxIV Register

eUSCI\_Ax Interrupt Vector Register

#### Figure 30-23. UCAxIV Register

				-			
15	14	13	12	11	10	9	8
			UC	IVx			
r0	r0	rO	r0	r0	r0	r0	r0
7	6	5	4	3	2	1	0
			UC	IVx			
r0	r0	r0	r0	r-(0)	r-(0)	r-(0)	r0

#### Table 30-19. UCAxIV Register Description


Bit	Field	Туре	Reset	Description
15-0	UCIVx	R	0h	eUSCI_A interrupt vector value
				00h = No interrupt pending
				02h = Interrupt Source: Receive buffer full; Interrupt Flag: UCRXIFG; Interrupt Priority: Highest
				04h = Interrupt Source: Transmit buffer empty; Interrupt Flag: UCTXIFG
				06h = Interrupt Source: Start bit received; Interrupt Flag: UCSTTIFG
				08h = Interrupt Source: Transmit complete; Interrupt Flag: UCTXCPTIFG; Interrupt Priority: Lowest

```
(void){
switch(UCA0IV)){
case 0:
  //Vector 0 - no interrupt
  break;
case 2:
  //Vector 2 - RXIFG
  break;
case 4:
  //Vector 4 – TXIFG
  break;
default:
  break;
                                                35/85
```

Прекъсванията изискват специални механизми за обслужване, в случаите когато постъпят два или повече сигнала за прекъсване в един и същ момент.


Внедряване на прекъсванията (interrupt preemption) — изпълнението на хендлера на едно прекъсване може да бъде временно спряно, за да се изпълни хендлера на друго прекъсване. Това може да стане само, ако приоритета на новодошлото прекъсване е по-голям от настоящо-изпълняващото се прекъсване.

Не може да съществуват прекъсвания с един и същ приоритет (освен ако не се въведат суб-приоритети, както е при ARM Cortex).




Верижен механизъм (tail chaining) – при едновременно постъпване на сигнали за прекъсване, преминаването от хендлер 1 в хендлер 2 става без да се записва (PUSH) и възстановява (POP) стека. Резултатът – по-бързо обслужване на прекъсванията спрямо стандартния подход. Методът е демонстриран на следващия слайд[3].

Преминаването от един хендлер в друг не става мигновено, а изисква няколко системни такта, обусловени от вътрешната структура на µPU.




Прекъсване на стековото възстановяване (рор pre-emption) – при постъпване на сигнал за прекъсване, докато μРU излиза от друго прекъсване, се прекратява възстановяването на стека (РОР) и се преминава към изпълняване на следващия хендлер. Методът е демонстриран на следващия слайд.

Прекратяването на процеса по възстановяване на стека не може да стане мигновено и са необходими няколко системни такта за целите на микропроцесорната логика.



**Късно-пристигнал** (late arriving) – изпълнение на хендлер с висок приоритет във времевия слот на хендлер с нисък приоритет, ако първият е пристигнал по време на PUSH операцията на втория.



**Контролерът за директен достъп до паметта** (**D**irect **M**emory **A**ccess controller - DMA) служи за автоматично прехвърляне на данни от един адрес на друг без намесата на микропроцесора.

Това се прави с цел повишаване производителността на микропроцесорната система. Възможно е също да се понижи консумираната енергия.

Използват се трансфери от периферни модули и/или RAM паметта.

Съществуват три вида реализации на DMA[4]:

- \*DMA със спиране на µPU
- \*DMA с отнемане на цикли (interleaving)
- \*DMА с паралелни трансфери

**DMA със спиране на μPU** – DMA е свързан към магистралата/магистралите на μPU. Докато трае директния трансфер, μPU е блокиран и не изпълнява инструкции. Когато приключи трансфера, μPU продължава изпълнението на програмата.


**DMA с отнемане на цикли** (interleaving) – DMA е свързан към магистралата/магистралите на μPU. Докато DMA извършва трансфер, μPU е блокиран и не изпълнява инструкции. След даден брой трансфери (определен от програмиста) DMA се блокира и се пуска отново μPU. След няколко такта μPU се блокира отново и се дава времеви прозорец на DMA и т.н.

Така μРU и DMA никога не достъпват системната магистрала/и едновременно. Когато DMA трансфера приключи, μРU продължава да работи на 100 %.

Изброените методи са показани на по-следващия слайд.

Пример – Intel 8080 може да използва външната DMA ИС 8257 и да работи в режим със спиране. За целта 8080 има сигнал HOLD.

Пример — MSP430 може да работи с вграденият си DMA контролер режим със спиране (single & block transfer) или в режим с отнемане на цикли (burst-block mode).



Защо ни е DMA, ако трансферите блокират µPU?

При MSP430 DMA копира данни от кой-да-е адрес към друг адрес за **2 такта** [5]. Броят байтове/думи може да се задава.

Аналогична програма на Асемблер би изглеждала така:

mov.w #0x1c00, r8 mov.w #0x1c40, r9 mov.w #0x1c50, r7


 сору: mov.w
 @r8+, 0(r9)
 ;4 такта

 add.w
 #2, r9
 ;2 такта

 cmp
 r7, r9
 ;1 такт

 jnz
 сору
 ;2 такта


Паралелен DMA – DMA е свързан към мултиплексор на магистрали (switch matrix). В системата има няколко магистрали, всяка от които се свързва само с определена периферия. Ако µPU и DMA достъпват периферия по магистрали, които не се застъпват, DMA трансферите са изцяло паралелни [3]. Ако се застъпват – използва се режим с отнемане на цикли.




52/85

# Контролер за директен достъп (DMA) Figure 1. System architecture for STM32F76xxx and STM32F77xxx devices

Пример STM32F769 разполага магистрален мултиплексор И набора OT магистрали.



Активност на μPU и DMA в трите режима на работа. DMA със спиране на μPU



54/85

DMA контролерите може да имат повече от един канал за директно прехвърляне на данни. Всеки канал се реализира с FIFO буфер с поне един регистър.


При първите два режима (със спиране на µPU и отнемане на цикли) наборът от магистрали е един и се налага каналите да поделят достъпа до него помежду си. Те трябва да използват схема за приоритизиране на трансферите:

\*фиксирано разпределяне — последователността е предварително известна и не се променя. Каналите с по-висок приоритет са с предимство, но не прекъсват текущи трансфери, дори да са с по-малък приоритет. Чак след завършване на първия трансфер започва втория.

55/85


- \*разпределяне с инверсия на приоритета трансферите с висок приоритет се извършват, след което приоритетът им се свежда до минимум. Това гарантира, че всички канали ще получат време за трансфер.
- \*софтуерно зададен приоритет фърмуерът задава приоритетите при инициализацията на модула. Това става чрез запис на съответните стойности в регистри, специално направени за целта.

При третият режим (DMA с паралелни трансфери) се използват няколко набора от магистрали, които може да прехвърлят данни едновременно и **приоритизиране не се налага**. Ако два или повече канала достъпват един набор от магистрали, може да се използва фиксирано, инверсно или софтуерно приоритизиране.



Пример — STM32 има DMA с осем канала, използващи софтуерна приоритизация с 4 нива.

FIFO = 4 peгистъра



58/85

За да се конфигурира DMA контролера, µРU записва съответните стойности в контролните му регистри. След това трансферите се стартират еднократно или периодично, и в повечето случаи конфигурацията не се применя.

В зависимост от броя на регистрите-източници и регистрите-приемници, има 4 режима на прехвърляне:

# Контролер за директен достъп (DMA) \*от фиксиран адрес към фиксиран адрес – прехвърля се само една дума от един регистъризточник в друг регистър-приемник.

Пример – измерената стойност от АЦП се записва в ЦАП (passthrough).

\*от фиксиран адрес към блок от адреси — прехвърля се повече от една дума от един регистър-източник към няколко последователни регистри-приемници.

Пример – при измерване с АЦП може няколко отчета да се запишат в RAM паметта на последоватедни адреси ("осцилограма").

\*блок от адреси към фиксиран адрес — прехвърля се повече от една дума от няколко последователни регистри-източници към един регистър-приемник.

Пример – данните от масив в RAM се записват в регистъра на ЦАП ("аудио изход", DDS синтез на сигнали).

\*блок от адреси към блок от адреси — прехвърлят се повече от една дума от няколко последователни регистри-източници към няколко последователни регистри-приемници.

Пример – копиране на кръгови буфери от един регион на RAM в друг. Първият регион се използва като работен от някаква периферия (UART, USB, Ethernet), а вторият се използва от софтуера за обработка на данните (двойно буфериране).

Контролер за директен достъп (DMA) 0x2000 0003 0x2000 0003 0x2000 0002 0x2000 0002 0x2000 0001 0x2000 0001 0x2000 0000 0x2000 0000 **DMA DMA** controller controller 0x0000 0003 0x0000 0003 0x0000 0002 0x0000 0002 0x0000 0001 0x0000 0001 0x0000 0000 0x0000 0000 0x2000 0003 0x2000 0003 0x2000 0002 0x2000 0002 0x2000 0001 0x2000 0001 0x2000 0000 0x2000 0000 **DMA DMA** controller controller 0x0000 0003 0x0000 0003 0x0000 0002 0x0000 0002  $0 \times 00000 \times 0001 = 62/85$ 0x0000 0001 0x0000 0000 0x0000 0000

В зависимост от вида на стартиращия сигнал на трансфера, контролерите могат да работят в следните режими [6]:

\*еднократен (single transfer) — всяка една дума се прехвърля само при постъпване на стартиращ (trigger) сигнал. При достигане на последния адрес от трансфера DMA каналът се забранява.

\*кръгово-еднократен (repeated single transfer) – всяка една дума се прехвърля само при постъпване на стартиращ (trigger) сигнал. При достигане на последния адрес от трансфера DMA каналът се връща в началния адрес и е готов за следващ трансфер.

\*блоков (block transfer) - при постъпване на един стартиращ (trigger) сигнал се прехвърлят всички думи от първия до последния адрес. При достигане на последния адрес от трансфера DMA канала се забранява.

\*кръгово-блоков (repeated block transfer) - при постъпване на един стартиращ (trigger) сигнал се прехвърлят всички думи от първия до последния адрес. При достигане на последния адрес от трансфера DMA каналът се връща в началния адрес и е готов за следващ трансфер.

При DMA трансферите **адресите** на източниците и приемниците **може да се променят по три начина**:

\*да се инкрементират (+1 за байт, +2 за 16-битови думи, +4 за 32-битови думи)

\*да се декрементират (-1 за байт, -2 за 16-битови думи, -4 за 32-битови думи)

<sup>\*</sup>да са постоянни.

**Източниците на стартиращи сигнали** в DMA са два вида:

\*софтуерни — потребителският фърмуер стартира трансферите чрез запис на бит в контролен регистър

\*хардуерни – трансферите се стартират от периферни модули на μCU – напр. аналогов компаратор, АЦП, UART, SPI и др.

Във вградените системи се използват различни методи за намаляване на консумираната енергия. Най-често реализираните са:

- \*динамично включване и изключване на периферните модули на µCU.
- \*софтуерни методи оптимизация на код, оптимизация достъпа до паметта, оптимизация на междупроцесната комуникация (при OS), оптимизация на диспечера на операционната системи и др.

<sup>\*</sup>използване на sleep режими.


<sup>\*</sup>динамично изменение на системната честота.


<sup>\*</sup>динамично изменение захранващото напрежение на µPU.

Реализират се специални режими за намаляване на консумацията, наречени sleep режими. Ако приложението го позволява, може µСU да е в нормален режим на работа (run mode), когато трябва да се извършват изчисления и да е в sleep режим през останалото време. В резултат на това **средната стойност** на консумираната енергия ще намалее. Този метод е показан на следващия слайд.

Различните фирми-производители имплементират sleep режимите по различен начин.

Най-често срещаната схема представлява спиране на тактовата честота на микропроцесора, докато периферните модули остават активни.






Изменяне на системната честота (Dynamic Frequency Scaling, DFS) също може да се използва за намаляване на консумацията. При непрекъснато използване на μPU и при линейна зависимост на консумирания ток от честотата (винаги вярно за CMOS технологията) следва, че:

$$P_1(f_1) > P_2(f_2)$$
, ако  $f_1 > f_2$ 

т.е. с увеличаване на честотата ще се увеличи моментната мощност Р, а оттам - консумираната енергия. Тази зависимост е показана на следващия слайд.




При **прекъснато използване** на µPU и при линейна зависимост на консумирания ток от честотата:

$$E_1(f_1) \le E_2(f_2)$$
, ако  $f_1 \ge f_2$ 

**т.е.** с увеличаване на честотата ще се намали консумираната енергия. Тази зависимост идва от факта, че честотата зависи нелинейно от периода или още времето на един процесорен такт, което от своя страна оказва влияние на енергията. Тя може да се изрази с формулата:


$$E = P.t = P(f_{clk}).t = P(f_{clk}).n.T_{clk},$$

където п е броя на процесорните тактове, които са необходими за изпълнението на дадена част от кода (в частен случай – броя на асемблерните инструкции),  $f_{clk} = 1/T_{clk}$  – системната честота. На следващия слайд е показана тази зависимост.



Съществуват методи за намаляване на консумацията чрез изменяне на захранващото напрежение (Dynamic Voltage Scaling, DVS). Намаляването на напрежението обаче трябва да се прави до една определена граница, защото шумоустойчивостта на логически елементи намалява и утечните токове на транзисторите се увеличават (увеличава се статичната мощност).

На следващия слайд е дадена блокова схема на микропроцесорна система с възможност за промяна на захранващото напрежение. Важен елемент тук е програмируемият захранващ блок, който се управлява от микроконтролера. За целта, няколко извода от микроконтролера трябва да се резервират специално за тази функция.



Консумацията на мощност в един микроконтролер има две компоненти – **динамична** и **статична**.

**Статичната консумация** се предизвиква от вътрешни захранващи схеми, опорни източници, утечни токове и др. Тя не зависи от честотата и се приема за константа.

**Динамичната консумация** се определя от превключванията на транзисторите, товарните капацитети свързани на изходите на логическите елементи и захранващото напрежение. Може да се изрази с формулата:

 $P_{dyn} = Vdd^2 .C_L .f_{clk} .k_{\mu CU},$ 

където  $V_{dd}$  е захранващото напрежение на чипа,  $C_{L}$  е еквивалентия капацитет, които всеки логически елемент има свързан към изходите си,  $f_{clk}$  – тактовата честота на микроконтролера,  $k_{\mu CU}$  – константа, зависеща от конкретния микроконтролер.

Важно е да се отбележи, че зависимостта на  $P_{dyn}$  от  $V_{dd}$  е **квадратична**, т.е. могат да се **получат значителни** оптимизации на  $P_{dyn}$  с малка промяна във  $V_{dd}$ .


Динамично включване и изключване на периферните модули на микроконтролера.

Повечето съвременни микроконтролери са реализирани с периферни модули, чието захранване и такт могат да се включват и изключват от микропроцесора (виж фигурата на следващия слайд). Това е направено с цел намаляване на консумиранта мощност. Понеже микроконтролерите са универсални чипове и могат да се използват в много различни приложения, то почти винаги остават модули, които не се използват. Те обаче са реализирани с логически елементи, които имат статична консумация на ток поради изброените причини. За да се оптимизира дизайна, захранващото напрежение на тези модули се изключва чрез електронен ключ, а такта - чрез логически елемент.

Понякога даден модул може да се използва, но въпреки това µPU да се обръща към него малко пъти на фона на изпълнението на цялата програма.

В такива случай този модул може да се включва само тогава, когато е необходимо. Затова този метод спада към динамичната оптимизация на консумацията.

*Недостатьк* - след всяко включване модульт трябва да се инициализира, което отнема време и забавя програмата.





80/85

Тактовата честота на микроконтролерите може да се задава от външни или вътрешни генератори на правоъгълни сигнали.

Обикновено µСU имат извод, на който може да се подаде тактов сигнал от **външен източник:** 

- \*аналогов генератор
- \*кварцово-стабилизиран интегрален генератор
- \*друга цифрова схема от системата





По-разпространения вариант в практиката е да се използва **вградения генератор** на μCU.

За да може да се реализират няколко честотни обхвата се налага да се интегрират по няколко генератора.

Това изискване произлиза от факта, че използваното усилвателно стъпало е с фиксирана честотна лента, т.е. може да генерира ограничен брой честоти.

Вграждат се следните генератори:

\*основен генератор — кварцово-стабилизиран генератор, използван от повечето периферни модули на μСU, както и самия μРU. Кварцовият резонатор се свързва външно. Най-често използваната схема е генератор на Пиърс [7], показан на по-следващия слайд.

**Товарните кондензатори С1 и С2** трябва са с малка стойност от **порядъка на няколко десетки пикофарада**.

Те се свързват също външно, защото интегрални кондензатори с такава стойност биха заели много голяма площ.

Изключение правят някои  $\mu CU$  от фамилията MSP430, които имат тези кондензатори вградени.

# Литература

- [1]Pedro Dinis Gaspar, Antonio Santo, Bruno Ribeiro, Humberto Santos, "Device Systems and Operating Modes", chapter 5, TI & University of Beira Interior (PT), 2009.
- [2]Н. Кенаров, "РІС Микроконтролери", Част 1, Млад Конструктор, Варна, 2003.
- [3]M. Trevor, "The Designer's Guide to the Cortex-M Processor Family A Tutorial Approach", Elsevier, 2013.
- [4] К. Боянов, В. Кисимов, Л. Бончев, К. Янев, А. Петков, "Сборник приложни схеми с микропроцесори", Техника, 1981.
- [5]Pedro Dinis Gaspar, Antonio Santo, Bruno Ribeiro, Humberto Santos, "Device Systems and Operating Modes", chapter 11, TI & University of Beira Interior (PT), 2009.
- [6] Texas Instruments, MSP430FR57xx Family User's Guide, 2012.
- [7] Barco-Silex, "AHB Multi-Channel DMA Controller BA612A", FactSheet.