#### Дешифрация на адресното поле



#### Автор: гл. ас. д-р инж. Любомир Богданов



#### ПРОЕКТ ВG051PO001--4.3.04-0042

"Организационна и технологична инфраструктура за учене през целия живот и развитие на компетенции"

Проектът се осъществява с финансовата подкрепа на Оперативна програма "Развитие на човешките ресурси", съфинансирана от Европейския социален фонд на Европейския съюз Инвестира във вашето бъдеще!



#### Съдържание

- 1. Обща дешифрация
- 2. Местна дешифрация
- 3. Смесена дешифрация
- 4. Пълна и непълна дешифрация
- 5. Симетрична и несиметрична дешифрация
- 6. Преместване на региони от паметта
- 7. Съпоставяне на С структури към адреси
- 8. Контрол на отделни битове (bit banding)

В презентация №1 беше посочено, че в една микропроцесорна система се използват най-малко три вида магистрали за комуникация между µРU и периферията.

Това са: даннова, адресна и управляваща магистрала.

По адресната магистрала се задава адреса на периферията или паметта, с която искаме да комуникираме.

В презентация №2 беше посочено, че от разредността на адресната магистрала на µРU се формира т.нар. адресно поле. То може да бъде изобразено графично чрез карта на паметта.

Картата на паметта представлява правоъгълник, разделен на области, отбелязани с начален и краен адрес.

Примерна карта на паметта на една микропроцесорна система е дадена на следващия слайд.

<u> </u>	OxFFFF FFFF			
Вектори на прекъсване				
Програмна памет (ROM)	0xFFFF FF00 0xFFFB FF01			
Неизползван регион	0x0010 002E			
АЦП модул	0x0010 001F 0x0010 0019			
I2C модул				
UART модул	0x0010 0010 0x0010 000F 0x0010 000A			
SPI модул	0x0010 0009			
Неизползван регион	0x0010 0000			
EEPROM	00004 0000			
Неизползван регион	0x0004 0000			
Даннова памет (RAM)	0x0000 3FFF			

6/59


В този пример адресното поле се простира от начален адрес 0x0000.0000 до краен адрес 0xFFFF.FFF. Това означава, че могат да се адресират 4 294 967 296 регистъра на периферни модули и памет. В практиката толкова много регистри не са нужни и затова съществуват неизползвани области от картата на паметта.

За да може да се осъществи правилна комуникация между µPU и всеки един периферен модул, **трябва отделните модули да са разположени на различни адреси**. Когато µPU зададе адрес трябва само един единствен модул да отговори на заявката за комуникация. В противен случай, ще се получи объркване на сигналите. На следващия слайд е показано директно свързване на адресните магистрали на µPU и периферните модули/паметта.

На схемата на следващия слайд е показано 16-битово адресиране. Всеки един от модулите притежава 16 адресни входа. Това означава, че всеки дешифратор ще има 65536 изхода.


Такъв вид свързване е излишно, защото всеки модул има група от няколко регистъра, заемащи няколко адреса.

Очевидно сложността на този вид адресиране се увеличава с увеличаване разредността на адресите. Например още посложна схема би се получила при 64-битово адресиране (т.е. адресната магистрала щеше да има 64 отделни адресни сигнала, а всеки дешифратор от периферията - 2<sup>64</sup> изхода).



От курса "Цифрова схемотехника" знаем, че дешифратор (или още — декодер) е комбинационна логическа схема, която активира само един от изходите си в съответствие с двоичното число, подадено на входа си [1].

На следващия слайд е демонстрирана работата на дешифратора.




In <sub>(10)</sub>	In2	In1	In0	Out7	Out6	Out5	Out4	Out3	Out2	Out1	Out0
0	0	0	0	0	0	0	0	0	0	0	1
1	0	0	1	0	0	0	0	0	0	1	0
2	0	1	0	0	0	0	0	0	1	0	0
3	0	1	1	0	0	0	0	1	0	0	0
4	1	0	0	0	0	0	1	0	0	0	0
5	1	0	1	0	0	1	0	0	0	0	0
6	1	1	0	0	1	0	0	0	0	0	0
7	1	1	1	1	0	0	0	0	0	0	0

11/59

В презентация №2 беше посочено, че Фон Ноймановата архитектура притежава едно адресно поле, а Харвард — две. Те са показани на фигурата по-долу. В практиката обаче се използват и Харвард архитектури с повече от две адресни полета. Този пример е демонстриран на следващия слайд.

Харвард 0xFFFF FFFF **OXFFFF FFFF** 0xFFFF FFFF Не се използва Не се използва 0x017D 2C01 0x017D 2C00 0x017D 2C01 **GPIO GPIO** 12C 12C ADC ADC SPI SPI USB USB **UART** UART Не се използва 0x017D 2400 0x017D 23FF 0x017D 2400 Не се използва 0x017D 2000 RAM 0x017D 0000 0x017C FFFF Не се използва Не се използва 0x0001 0000 0x0000 FFFF 0x0001 0000 0x0000 FFFF 0x0000 2001 0x0000 2000 Flash Flash RAM 112/59(ROM) (ROM) 0x0000 0000 0x0000 0000 0x0000 0000


Харвард архитектура с 3 адресни полета. Едното се използва за адресиране на външна RAM памет.



**Обща дешифрация** - разделяне на адресното поле на области чрез дешифратор, свързан към няколко бита от старшата част на адресната магистрала в микропроцесорната система.

Този метод е показан на следващия слайд.

Общата дешифрация се използва, когато няма много входно/изходни модули и памет. Тя е най-доброто съотношение цена/консумирана енергия тогава.



Пример - на схемата се използва 4-изходен дешифратор, с помощта на който паметта е разделена на 4 области от по 256 адреса. Една от областите не се използва, защото има само 3 периферни модула. Ако  $\mu$ PU иска да адресира регистър 127 от модул 2, той трябва да формира адреса: 0x407F, защото младшата част указва адреса на регистъра  $7F_{(16)} = 127_{(10)}$ , а бит 14 и 15 от старшата част контролират дешифратора.

Ако искаме дешифратора да активира първия си изход (свързан към модул 2), трябва на входа му да се подаде In0 = 1, In1 = 0, което отговаря на A14 = 1, A15 = 0. Битове A8 - A13 са без значение. Приемаме, че са нули. Тогава старшата част на адреса става  $0100.0000_{(2)} = 40_{(16)}$ . След обединение на старшата и младшата част се получава числото 0x407F.

#### Местна дешифрация


**Местна дешифрация** - представлява разделяне на адресното поле на области чрез дешифратори, свързани към адресната магистрала на микропроцесорната система и вградени в самите периферни модули. Този метод е показан на следващия слайд.

Да се обърне внимание на изходите на дешифраторите – CS сигналът се взима от различни изходи, за да не се получи конфликт (дублиране) между модулите.

Чрез местна дешифрация CS сигналите може да се вземат от адресите, а не от контролната магистрала => по-проста схема.

Чрез местна дешифрация, ако се добавят нови модули, адресите им може да се програмират в самите модули =>1760-гъвкав метод.

### Местна дешифрация




#### Смесена дешифрация

Смесена дешифрация - представлява комбинация от обща и местна дешифрация - разделя се адресното поле на области чрез дешифратори, глобално в микропроцесорната система и локално при периферните модули.

Този метод е показан на фигурата на следващия слайд.


#### Смесена дешифрация




**Пълно дешифриране** – това е дешифриране, при което част от адресните сигнали отиват към периферен модул/памет, а останалите към дешифратор.

Методът е показан на следващия слайд.

**Непълно** дешифриране – това е дешифриране, при което част от адресните сигнали отиват към периферен модул/памет, друга част към дешифратор, а известен брой от тях са несвързани. Използва се, когато периферията и паметите са по-малко и, тогава, няма да има нужда от пълно дешифриране, т.е. пести се логика. Методът е показан на по-следващия слайд.






Важно е да се обърне внимание, че при непълното дешифриране, поради несвързаните сигнали, в адресното поле на някой от периферните модули ще се получи дублиране, т.е. един и същ регистър ще е достъпен на повече от един адрес.

Пример - 8-битово адресиране и неизползвани адресни изходи е илюстрирано на следващия слайд.

Вижда се, че регистър на Периферен модул 1 ще бъде видим както от адрес 0x05, така и от адреси 0x15, 0x25, 0x35. Адресните битове A4 и A5 не са значещи и каквато и стойност да приемат, винаги ще се адресира регистърът от адрес 0x05.

Микропроцесорна система (непълно дешифриране)




Симетрично дешифриране — дешифриране, при което старшите няколко бита на адресното поле са свързани към входовете на един дешифратор. Към изходите му са свързани входовете за разрешаване (Enable) на отделните периферни модули и адресното поле е разделено да равни области.

#### Симетрична и несиметрична деш.

Пример - на следващия слайд е показано симетрично дешифриране, при което старшите три сигнала от адресната шина са свързани към входовете на тривходов дешифратор. Останалите 13 линии се свързват към периферните модули и адресират регистри от тях (до  $2^{13} = 8192$  регистъра). Изходите на дешифратора служат като сигнал за избор на модул (CS – Chip Select).

По този начин може да се каже, че адресното поле е разделено на 8 равни области от по 8 kB всяка. След последния адрес следва първия адрес на следващата област. Например след последния адрес на RAM паметта 0x1FFF следва начален адрес на незаета област 0x1FFF + 1 = 0x2000.


Симетрично дешифриране



Несиметрично дешифриране - дешифриране, при което старшите няколко бита на адресната магистрала са свързани към входовете на два или повече дешифратора. Дешифраторите трябва да са с вход за разрешаване Е (Enable). Когато изходът на един дешифратор се свърже към входа за разрешаване на друг дешифратор се получава така, че дадени региони от адресното поле се разделят на подрегиони. Затова дешифрирането се казва несиметрично, защото адресното поле съдържа различни по големина области. Това е необходимо, когато едни модули имат повече регистри от други. 29/59


Пример - на следващия слайд е показано 16-битово несиметрично дешифриране. Използват се два двувходови дешифратора, като вторият е разрешаван от първия с извода си Е. Адресното поле е разделено на 16- и 4-килобайтови области, защото свободните адресни линии са съответно 14 и 12 на брой.

Несиметрично дешифриране



A0 ·

В практиката за дешифриране на адресното поле може да се използват интегралните схеми 74хх138 и 74хх139. Схемата '138 е един тривходов, а '139 са два двувходови дешифратора.



От показаните схеми е видно, че конфигурацията на дешифраторите и адресната шина е фиксирана, а оттам следва, че и адресното поле не може да се променя. В практиката обаче понякога се налага адресът на даден модул да бъде променен [2]. Например, ако се свърже външен модул, който е с фиксиран адрес, съвпадащ с адреса на някой от вътрешните модули. Затова е добре дешифрацията да се имплементира по начин, позволяващ промени в адресното поле.

Това най-често става със:


<sup>\*</sup>дешифратор с цифрови компаратори

<sup>\*</sup>памет (ROM, PROM, EPROM, EEPROM, Flash и др.)

<sup>\*</sup>програмируема логика (PAL, GAL, CPLD)


\*Дешифратор с цифрови компаратори - специален дешифратор, входовете на който са свързани към изходите на цифрови компаратори. Входовете на компараторите са свързани към адресната магистрала на µPU. Адресите на µPU се сравняват с потребителски регистри, които определят обхватите от адреси за всяка памет/периферия.

Потребителските регистри на компаратора се записват от µРU при стартиране на фърмуера. Това налага постоянната памет да е на фиксиран адрес.



\*Дешифриране с памет – използва се метод с таблица на съответствието (Look-Up Table). Адресните сигнали на паметта се свързват към старшата част на адресната магистрала на µPU. Данновите сигнали на паметта играят ролята на сигнали за избор на памет/периферия. Числата, които се записват в клетките на паметта са специално подбрани, така че да се активира само един сигнал (т.нар. бягаща нула, или бягаща единица).

Пример — на следващия слайд е даден пример с памет с 256 х 8-битови клетки и несиметрично дешифриране[6].



\*Дешифриране с програмируема логика — използват се PLD и CPLD схеми за реализация на пълни/непълни дешифратори. Повечето такива чипове имат вграден EEPROM/Flash и могат да се преконфигурират по програмен път.

Пример — на по-следващия слайд е показана част от принципната схема на машина за катодно разпрашване на фирмата Quorum Technologies, модел K550X.


С помощта на машината се нанасят нано слоеве за целите на микроелектрониката. Представлява боросиликатна камера с два електрода, в която се създава вакуум и след това се пуска аргон. На електродите се подават 1000 V, което е достатъчно за газов разряд и материал от единия електрод "полепва" върху всички предмети, поставени на другия електрод.


Машината използва PLD интегрална схема, от вида GAL [1], на фирмата Lattice Semiconductor (GAL20V8). Това е базова матрична логика, която се конфигурира от вградената в нея EEPROM памет. Може да бъде препрограмирана.

Чрез тази ИС може да се реализира таблица на съответствието (Look-Up Table, LUT) и при дадена комбинация от адреси на входа да се генерират сигнали за разрешаване на други ИС в системата. Методът е аналогичен на дешифратор, който може да бъде програмиран.

Машината използва несиметрично дешифриране с IC3 и IC7.

Lattice Semiconductor, GAL20V8, част от вътрешната





Пример - микроконтролерът на Motorola M68HC11 има конфигурационни регистри в областта 0х1000 ÷ 0х103F при стартиране на системата [3], [4]. Те могат да се преместват динамично в картата на паметта, с помощта на регистъра INIT (0х103D).

Битове REG0 ÷ REG3 представляват старшите 4 бита от 16-битовия адрес на първия регистър от конфигурационния блок.

Ако REG0  $\div$  REG3 са 1-1-1-1, то регистрите ще се намират на адреси  $0xF000 \div 0xF03F$ , и т.н.

	7	6	5	4	3	2	1	0	
0x103D	RAM3	RAM2	RAM1	RAM0	REG3	REG2	REG1	REG0	43/59

Пример - микроконтролерът на Motorola M68HC11 има SRAM в областта 0x0000 ÷ 0x00FF при стартиране на системата [3], [4]. Те могат да се преместват динамично в картата на паметта, с помощта на регистъра INIT (0x103D).

Битове RAM0 ÷ RAM3 представляват старшите 4 бита от 16-битовия адрес на първия регистър от SRAM паметта.

Ако RAM0  $\div$  RAM3 са 1-0-0-0, то регистрите ще се намират на адреси  $0x8000 \div 0x80FF$ , и т.н.

адреси
В програмите на С периферните модули се описват със структури.

На всеки един регистър съответства по една променлива от структурата (тар).

Компилаторът разполага променливите на С структурите на последователни адреси.

За да се съпостави софтуера към хардуера, трябва да са изпълнени условията:

- \*променливите са еднакви по размер с регистрите, към които ще бъдат съпоставени
- \*броят на променливите от С структурата е равен на броя на регистрите от хардуерния модул
- \*адресът на първата променлива от структурата и първия регистър от хардуерния модул съвпадат
- \*разполагането на данните в паметта (endianess) на μРU и генерираните променливи от компилатора трябва да съвпадат

```
IO CONTROL 0
                                          0x00
typedef struct {
                                          0x04
                                                IO CONTROL 1
   uint32 t IO CONTROL[2];
                              Компилатор
   uint16 t IO STATUS;
                                          0x08
                                               IO STATUS
   uint32 t IO IRQ STATUS;
   uint32 t IO IRQ ENABLE;
                                                IO IRQ STATUS
                                          0x0A
}my io module t;
                                          0x0E
                                                IO IRQ ENABLE
```

Съпоставяне (тар) на структура към адрес

```
#define IO_A ((my_io_module_t *)0x40000000)
#define IO_B ((my_io_module_t *)0x40000100)
```

IO MODULE A

 0x4000.0000
 IO\_CONTROL\_0


 0x4000.0004
 IO\_CONTROL\_1

 0x4000.0008
 IO\_STATUS

 0x4000.000A
 IO\_IRQ\_STATUS

 0x4000.000E
 IO\_IRQ\_ENABLE

IO MODULE B



След съпоставянето достъпът до регистрите става по следния начин:

//Променяне (запис) на всички битове от контролен //регистър 0

 $IO\_A \rightarrow IO\_CONTROL[0] = 0x4350003F;$ 

//Четене на всички битове от статус регистъра uint32\_t io\_stat; io\_stat =  $IO_A \rightarrow IO_STATUS$ ;

```
//Вдигане само на един бит (#4) в логическа 1 от //регистъра за разрешаване на прекъсванията IO_IRQ_ENABLE = IO_IRQ_ENABLE | 0x10;
```

```
//Сваляне само на един бит (#7) в логическа 0 от //регистъра за разрешаване на прекъсванията IO IRQ ENABLE = IO IRQ ENABLE & ~0x80;
```

//Преобръщане само на един бит (#2) от контролен //регистър 1

 $IO_CONTROL[1] = IO_CONTROL[1] ^ 0x04;$ 

### Съпоставяне на С структури към

адреси

Пример — в библиотеката НАL на STM32L011 се използва съпоставяне на адреси.

B technical reference manual на STM32L011 може бъде намерен списък всички регистри на GPIO модулите. Адресите им се дават като отместване спрямо базов адрес, защото регистрите са еднотипни и използват в няколко модула, всеки уникален базов адрес.

<b>'L</b>					
Отместване (спрямо базов адрес)	Име на регистър				
0x00	GPIOA_MODER				
0x04	GPIOx_OTYPER				
0x08	GPIOA_OSPEEDR				
0x0C	GPIOA_PUPDR				
0x10	GPIOx_IDR				
0x14	GPIOx_ODR				
0x18	GPIOx_BSRR				
0x1C	GPIOx_LCKR				
0x20	GPIOx_AFRL				
0x24	GPIOx_AFRH				
0x28	GPIOx_BRR				

### Съпоставяне на С структури към

**адреси**В technical reference manual на STM32L011 може да бъде намерена картата на паметта. По-долу е дадена извадка от Table 3. STM32L0x1 peripheral register boundary addresses<sup>(1)</sup>

DAU

Bus	Boundary address	Size (bytes)	Peripheral	Peripheral register map	
	0X5000 1C00 - 0X5000 1FFF	1K	GPIOH	Section 8.4.12: GPIO registe map	
	0X5000 1400 - 0X5000 1BFF	2 K	Reserved	-	
	0X5000 1000 - 0X5000 13FF	1K	GPIOE	Section 8.4.12: GPIO registe map	
IOPORT	0X5000 0C00 - 0X5000 0FFF	1K	GPIOD	Section 8.4.12: GPIO register map	
	0X5000 0800 - 0X5000 0BFF	1K	GPIO C	Section 8.4.12: GPIO register map	
	0X5000 0400 - 0X5000 07FF	1K	GPIOB	Section 8.4.12: GPIO register map	
	0X5000 0000 - 0X5000 03FF	1K	GPIOA	Section 8.4.12: GPIO register map	
	0X4002 6400 - 0X4002 FFFF	49 K	Reserved	-	
	0X4002 6000 - 0X4002 63FF	1 K	AES (Cat. 1, 2 and 5 with AES only)	Section 15.7.13: AES register map	
	0X4002 5400 - 0X4002 5FFF	3 K	Reserved	-	
	0X4002 4400 - 0X4002 53FF	3 K	Reserved		

52/59

stm32l011xx.h ((**uint32\_t**)0x40000000U) #define PERIPH BASE (PERIPH BASE + 0x10000000U) #define IOPPERIPH BASE (IOPPERIPH BASE + 0x000000000U) #define GPIOA BASE #define GPIOB BASE (IOPPERIPH BASE + 0x00000400U) (IOPPERIPH BASE + 0x00000800U)#define GPIOC BASE ((**GPIO\_TypeDef** \*) GPIOA BASE) #define GPIOA ((**GPIO\_TypeDef** \*) GPIOB BASE) #define GPIOB ((**GPIO TypeDef**\*) GPIOC BASE) #define GPIOC typedef struct{ IO uint32 t MODER; /\*!< GPIO port mode register, Address offset: 0x00 \*/ **IO** uint32 t OTYPER; /\*!< GPIO port output type register, Address offset: 0x04 \*/ **IO** uint32 t OSPEEDR; /\*!< GPIO port output speed register, Address offset: 0x08 \*/ IO uint32 t PUPDR; /\*!< GPIO port pull-up/pull-down register, Address offset: 0x0C \*/ /\*!< GPIO port input data register, IO uint32 t IDR; Address offset: 0x10 \*/ IO uint32 t ODR; /\*!< GPIO port output data register, Address offset: 0x14 \*/ /\*! < GPIO port bit set/reset registerBSRR, IO uint32 t BSRR; Address offset: 0x18 \*/ IO uint32 t LCKR; /\*!< GPIO port configuration lock register, Address offset: 0x1C \*/ Address offset: 0x20-0x24 \*/
53/59 **IO uint32 t** AFR[2]; /\*!< GPIO alternate function register, Address offset: 0x28 \*/ IO uint32 t BRR; /\*!< GPIO bit reset register, }GPIO TypeDef;

### Съпоставяне на С структури към

stm3210xx hal gpio.h адреси HAL GPIO Init(**GPIO TypeDef** \*GPIOx, **GPIO** InitTypeDef \*GPIO Init){ temp = GPIOx->AFR[position >> 3U]; temp &=  $\sim$ ((uint32 t)0xFU << ((uint32 t)(position & (uint32 t)0x07U) \* 4U)); temp |= ((uint32 t)(GPIO Init->Alternate) << (((uint32 t)position) (uint32 t)0x07U)\*4U));GPIOx->AFR[position >> 3U] = temp;

54/59


### Контрол на отделни битове (bitbanding)

В програмирането на микроконтролерите много често се използват операции за промяна състоянието на отделен битов в даден регистър. За да се промени само желания бит, а останалите да са незасегнати, в регистър-към-регистър архитектура (load-store) трябва да се извършат три операции в тази последователност:

- \*четене на регистъра (read)
- \*промяна на желания бит (modify)
- \*запис в регистъра (write)

или т.нар. read-modify-write операция. За да се избегнат всичките тези стъпки, проектантите на микроконтролери са измислили начин за контрол на отделните битове (bit-banding), който става само с една операция запис в регистър (set/clear) [4]. На следващия слайд е илюстриран този метод,

# Контрол на отделни битове (bit-banding) Битово-контролиран



# Контрол на отделни битове (bit-banding)

**Битово-контролиран регион** (bit-band region) — част от адресното поле, която съдържа регистри с възможност за контрол на отделните им битове. Тези регистри може да са части от RAM паметта или регистри със специални функции от периферните модули.

**Псевдонимен регистър** (bit-band alias) — част от адресното поле, в което се намират регистри със само един значещ бит. Този бит отговаря на един единствен бит от друг регистър, разположен в битово-контролирания регион (bit-band region).

Обикновено адреса на псевдонимния регистър (bit-band alias) е **свързан чрез формула** с адреса и позицията на бита от регистъра в битово-контролирания регион (bit-band region), 2000 година в битово-контролирания регион (bit-band region).

### Контрол на отделни битове (bitbanding)

При четене състоянието на отделен бит трябва да се извършат следните три операции:

- \*четене на регистъра (read)
- \*маскиране на останалите битове чрез лог. операция AND
- \*логическо преместване надясно на желания бит (logic shift right)

С помощта на псевдонимните регистри може да се извърши и обратния процес на четене на отделен бит от битовоконтролирания регион, което ще сведе операцията само до едно четене на регистър.

### Литература

- [1]Г. Михов, "Цифрова схемотехника", ТУ-София, 1999
- [2]ARM, Application note 88, DAI0088A, 2001
- [3] Freescale Semiconductor, M68HC11 Reference Manual, 2007
- [4]S. Rizvi, "Microcontroller Programming: An Introduction", pp.117-118, CRC Press, 2021.
- [5]ARM, Application note 179, DAI0179B, 2007
- [6]М. Митев, "Микропроцесорна схемотехника", записки на лекции, 2021