Модули за числа с плаваща запетая



Автор: гл. ас. д-р инж. Любомир Богданов



ПРОЕКТ ВG051PO001--4.3.04-0042

"Организационна и технологична инфраструктура за учене през целия живот и развитие на компетенции"

Проектът се осъществява с финансовата подкрепа на Оперативна програма "Развитие на човешките ресурси", съфинансирана от Европейския социален фонд на Европейския съюз Инвестира във вашето бъдеще!



Съдържание

- 1. Представяне на числа в двоичен вид
- 2. Барабанен премествач (barrel shifter)
- 3. Модули за числа с плаваща запетая (FPU)
- 4. Умножители (МРҮ)
- 5. Модул за защита на паметта (MPU)
- 6. Модул за организация на паметта (MMU)
- 7. Кеш памети

Цифровите схеми могат да обработват само числа, представени с битове, които може да са 0 или 1.

Проблем:

*c 1 бит може да се представят само две числа, но за да върши нещо полезно, μ PU трябва да може да обработва и по-големи числа, например $0 \div 10$, $100 \div 200$, $1000000 \div 3500000$, и т.н.

Решение:

*да се използва група от битове, която представя числата в двоична бройна система. Колкото повече бита включва една група, толкова по-голямо десетично число може да представи тя.

Прав код без знак (straight binary) – групата от битове се съпоставя директно на положителни числа от десетичната бройна система [1].

Decimal number	Binary number			
0	0			
1	1			
2	10			
3	11			
4	100			
5	101			
6	110			
7	111			
8	1000			
9	1001			
10	1010			

Проблем: ВИД

*Как може да се представят целочислени стойности със знак?

Решение:

- *прав код (signed magnitude)
- *обратен код (one's complement)
- *допълнителен код (two's complement)

Проблем:

*Как може да се представят дробни числа (числа със запетая)?

Решение:

- *Числа с фиксирана запетая
- *Числа с плаваща запетая (IEEE 754-1985)

Прав код (signed magnitude) — най-старшият бит (т.е. битът най-вляво) от двоичното число се заделя, за да се указва знак. Когато MSb = 1, значи че знакът е минус, а оставащите младши битове указват отрицателно число. Когато MSb = 0, знакът е плюс и числото е положително.

Проблем:

при такова представяне, в обхвата от всички числа има две нули.

1000.0000 (0-) 0000.0000 (0+)

ВИД

Работата с такива числа ще доведе до усложняване на хардуера, за да се преодолее този проблем.

Decimal number	8-bit binary signed magnitude number		
-127	1 111 1111		
•••			
-3	1000 0011		
-2	1000 0010		
-1	1000 0001		
-0	1000 0000		
+0	0000 0000		
1	0000 0001		
2	0000 0010		
3	0000 0011		
•••	•••		
127	<mark>0</mark> 111 1111		

Обратен код (one's complement) — отрицателните числа се представят с инвертирани битове на техния положителен еквивалент.

При събиране на две такива числа трябва да се следи за пренос (Carry). Ако има, този бит трябва да бъде добавен обратно към резултата, иначе числото ще е грешно.

Проблем:

при такова представяне, също има две нули.

1111.1111 (0-) 0000.0000 (0+)


Decimal number	8-bit binary one's complement number		
-127	1000 0000		
•••			
-3	1111 1100		
-2	1111 1101		
-1	1111 1110		
-0	1111 1111		
+0	0000 0000		
1	0000 0001		
2	0000 0010		
3	0000 0011		
•••	•••		
127	0111 1111		

10/71

ВИДПример – да се съберат числата -5 и +3. Нека те се представят с обратен код.

Пример — да се съберат числата -2 и +6. Нека те се представят с обратен код.

ВНИМАНИЕ! Дължината на целочислените стойности е фиксирана (n = 4, 8, 16, 24, 32 бита). Всеки бит, който се пренесе на позиция n + 1 бива загубен.



Допълнителен код (two's complement) – отрицателните числа се представят с инвертирани битове на техния положителен еквивалент и след това добавяне на числото 1.

При такова представяне има само една нула (0000.0000).

Аритметиката се извършва със същия хардуер, с който се извършва аритметиката на числа, представени с прав код без знак.


Компилаторът е отговорен за преобразуването на числата в допълнителен код, преди да се заредят в паметта.

С 8-битов допълнителен код могат да се представят числата $-128 \div +127$ (докато с обратния код имаме неефективно ползване на битовете: $-127 \div +127$).

Допълнителният код е най-често използвания в цифровите системи.

Decimal number	8-bit binary one's complement number	
-128	1000 0000	
•••	•••	
-3	1111 1101	
-2	1111 1110	
-1	1111 1111	
0	0000 0000	
1	0000 0001	
2	0000 0010	
3	0000 0011	
•••		
127	0111 1111	

Пример — да се изчисли допълнителния код на числото -87.



Пример — да се изчисли сумата на числата в допълнителен код (-87) + (+95).

Забележка: всъщност Carry се съхранява в STATUS регистъра на μPU ядро и може да се използва за аритметика с числа с произволна разредност (софтуерно подсилване на μPU).

Логическо преместване наляво/дясно (Logical Shift Left / Logical Shift Right) — добавяне на 0 към наймладшата/най-старшата част на едно число, която нула премества всички останали битове един индекс наляво/надясно.

```
//0x32 = 50
uint8_t myvar = 0x32;

for(i = 0; i < 8; i++){
    myvar = myvar << 1;
}</pre>
```

```
LSL
(i[-1] 0050) 00110010
(i[0] 0100) 01100100
(i[1] 0200) 11001000
(i[2] 0144) 10010000
(i[3] 0032) 00100000
(i[4] 0064) 01000000
(i[5] 0128) 10000000
(i[6] 0000) 00000000
(i[7] 0000) 00000000
```

```
//0x32 = 50
uint8_t myvar = 0x32;

for(i = 0; i < 8; i++){
    myvar = myvar >> 1;
}
```

```
(i[0] 0025) 00011001
(i[1] 0012) 00001100
(i[2] 0006) 00000110
(i[3] 0003) 00000011
(i[4] 0001) 00000001
(i[5] 0000) 00000000
(i[6] 0000) 00000000
(i[7] 0000) 00000000
```

Аритметично преместване наляво/дясно (**A**rithmetic Shift Left / **A**rithmetic Shift **R**ight) — добавяне на 0 към най-младшата/най-старшата част на едно число, която нула премества всички останали битове един индекс наляво/надясно, **но знакът на числото се запазва при преместване надясно.** Преместването наляво не запазва знака, т.е. ASR = LSR.

Използват се числа в допълнителен код (two's complement).

```
//0x32 = 50
int8_t myvar = 0x32;

for(i = 0; i < 8; i++){
    myvar = myvar << 1;
}</pre>
```

```
(i[-1]\ 0050)\ 00110010
(i[0] 0100) 01100100
(i[1] -056) 11001000
(i[2]-112) 10010000
(i[3] 0032) 00100000
(i[4] 0064) 01000000
(i[5] -128) 10000000
(i[6] 0000) 00000000
(i[7] 0000) 00000000
```

ASL+

```
//0x32 = 50
int8_t myvar = 0x32;

for(i = 0; i < 8; i++){
    myvar = myvar >> 1;
}
```

```
ASR+
(i[-1] 0050) 00110010
(i[0] 0025) 00011001
(i[1] 0012) 00001100
(i[2] 0006) 00000110
(i[3] 0003) 00000011
(i[4] 0001) 00000001
(i[5] 0000) 00000000
(i[6] 0000) 00000000
(i[7] 0000) 00000000
```

Представяне на числа в двоичен вид _{ASL-}

```
int8_t myvar = -50;
for(i = 0; i < 8; i++){
    myvar = myvar << 1;
}</pre>
```

```
(i[0] -100) 10011100
(i[1] 0056) 00111000
(i[2] 0112) 01110000
(i[3] -032) 11100000
(i[4] -064) 11000000
(i[5] -128) 10000000
(i[6] 0000) 00000000
(i[7] 0000) 00000000
```

(i[-1] -050) 11001110

Представяне на числа в двоичен вид _{ASR-}

```
(i[-1] -050) 11001110
int8 t myvar = -50;
                                  (i[0] -025) 11100111
for(i = 0; i < 8; i++){
                                  (i[1] -013) 111110011
    myvar = myvar >> 1;
                                  (i[2] -007) 111111001
                                  (i[3] -004) 111111100
                                  (i[4] -002) 11111110
                                  (i[5] -001) 11111111
                          избира
         компилаторът
                                  (i[6] -001) 111111111
правилните
               инструкции
                               3a
преместващия
                  оператор
                               В
                                  (i[7] -001) 111111111
                              на
Зависимост
               \mathbf{0T}
                     типа
променливата.
```

Изводи:

- *операторът за преместване може да се използва за преобразуване на паралелна в последователна информация
- *операторът за преместване може да се използва за умножение и деление, НО:
- → умножението на числа без знак е валидно, докато не настъпи пренос;
- → умножението на отрицателни числа е валидно, докато не настъпи препълване (т.е. резултат > -128 за 8-битови числа, > -32768 за 16-битови числа, и т.н.);
- \rightarrow делението на отрицателни числа е валидно, докато се стигне -1.

Ротиране наляво/дясно (ROtate Left/Right) — изместване на най-старшия/най-младшия бит на едно число, и добавянето му в началото/края на числото, като всички останали битове се преместват един индекс наляво/надясно.

ROL Първоначално: 1010 0011 uint8 t myvar = 0x53; for(i = 0; i < 8; i++){ 0100 0111 Итерация (0): myvar = rotate left(myvar); 100 011**10** Итерация (1): 0001 1**101** Итерация (2): 0011 **1010** Итерация (3): В С няма оператор за ротиране, :-(Итерация (4): 011**1 0100** Итерация (5): 1110 1000 но има inline Асемблер :-) и intrinsic функции, :-) Итерация (6): 1101 0001 1010 0011 Итерация (7): с който може да се извикат директно

инструкции за ротиране, ако

поддържат от микропроцесора.

ROR Първоначално: 1010 0011 **uint8** t myvar = 0×53 ; for(i = 0; i < 8; i++){ **1**101 0001 Итерация (0): myvar = rotate right(myvar); Итерация (1): 1110 1000 Итерация (2): **011**10 100 **0011**10 10 Итерация (3): Итерация (4): **00011**10 1 Итерация (5): **1000 11**10 Итерация (6): 0100 0111 1010 0011 Итерация (7):

Числа с фиксирана запетая (fixed point number) - двоични числа, които се съпоставят на дробни числа в десетична бройна система, при които разделителната способност (резолюцията) на числото преди и числото след запетаята е фиксирана. Такива числа може да се каже, че са фиксирани целочислени стойности, кратни на някакво малко число (напр. един час се сътои от 6 х 10 минутни части).

Хардуерният модул, който ще извършва изчисленията с тези числа, трябва да знае предварително колко бита са заделени за цялото число и колко за числото след запетаята.

За числа с фиксирана запетая Qn се използва формулата [3]:

$$Qn(x_q) = x_i * 2^{-n}$$

където хі е цяло число, отговарящо на дробното число хq, а n е броя на битовете, заделени за числото, представящо дробната част.

Пример — нека разредността на **цялото число** (битове за целочислена + битове за дробна част) с фиксирана запетая да е **16 бита**. Ако за **дробна част** се заделят **12 бита, остават 4 бита за целочислената част**. Числото се отбелязва като Q12.

Пример — числото 3.625, ако се представи с фиксирана запетая, ще бъде записано в паметта на контролера като $0011.10100000000_{(2)} = 14848_{(10)}$. Това число се получава по следния начин:

$$Q12(3.625) = 14848*10^{-12}$$

откъдето се вижда, че **хардуерът предварително трябва да знае** за 10^{-12}

Числата с фиксирана запетая може да се използват в много приложения, където изискванията за точността на дробните числа не са големи.

Числата с фиксирана запетая са със знак.

Texas Instruments са приготвили таблица с обхватите на всички възможни 16-битови числа с фиксирана запетая и съответните им резолюции (виж следващия слайд).

ВИД

Type	I	Bits	Range		Resolution
Туре	Integer	Fractional	Min	Max	nesolution
_q15	1	15	-1	0.999 970	0.000 030
_q14	2	14	-2	1.999 940	0.000 061
_q13	3	13	-4	3.999 830	0.000 122
_q12	4	12	-8	7.999 760	0.000 244
_q11	5	11	-16	15.999 510	0.000 488
_q10	6	10	-32	31.999 020	0.000 976
_q9	7	9	-64	63.998 050	0.001 953
_d8	8	8	-128	127.996 090	0.003 906
_q7	9	7	-256	255.992 190	0.007 812
_q6	10	6	-512	511.984 380	0.015 625
_q5	11	5	-1,024	1,023.968 750	0.031 250
_q4	12	4	-2,048	2047.937 500	0.062 500
_q3	13	3	-4,096	4,095.875 000	0.125 000
_q2	14	2	-8,192	8,191.750 000	0.250 000
_q1	15	1	-16,384	16,383.500 000	0.500 000

От тази таблица се вижда основния недостатък – максималното и минималното число, което може да се представи е ограничено от разредността на дробната част.

При числата с плаваща запетая, ако дробната част е малка, то целочислената стойност може да е голяма. И обратното — малки целочислени стойности ще позволят представянето на много знаци след запетаята.

Числа с плаваща запетая (floating point numbers) — двоични числа, които се съпоставят на дробни числа в десетична бройна система. Съществуват различни стандарти, но най-често използвания е **IEEE754-1985**, който гласи:

Едно 32-битово дробно число се представя със следните битови полета:


- *1 бит за знак
- *8 бита за експонента
- *23 бита за мантиса (mantissa, significand)

Представяне на числа в двоичен вид

Числото +4.567 може да се представи изцяло с целочислени стойности: +4567 х 10⁻³


```
^{+} \rightarrow знак 4567 \rightarrow мантиса 10^{-3} \rightarrow експонента -3 с основа 10
```

Представяне на числа в двоичен вид



Представяне на числа в двоичен вид

Пример — намерете десетичния еквивалент на числото, представено с IEEE754-1985 дробно число:



- *3Hax: $(-1)^1 = -1$
- *Експонента: $10000011_{(2)} = 131_{(10)} \rightarrow 2^{131-127} = 2^4$
- *Мантиса: $1 + 0x2^{-1} + 0x2^{-2} + 0x2^{-3} + 0x2^{-4} + 0x2^{-5} + 0x2^{-6} + 1x2^{-7} + 1x2^{-8} + \dots = 1 + 1/2^7 + 1/2^8 = 1.01171875$
- *Резултат: -1 х 2^4 х 1.01171875 = -16.1875


*Или използвайте онлайн конвертора [2]:-)

Барабанен премествач

Барабанен премествач (barrel shifter) – комбинационна логическа схема, която може да премести (shift) и ротира (rotate) логически битове наляво или дясно с произволен брои позиции за един такт. В съвременните μРU се свързва към поне един вход на АЛУ и специален вид адресация на инструкциите го активира.

Така вместо µРU да изпълнява отделна инструкция по преместване и след това инструкция, която да ползва резултата, може директно да се използва инструкция с адресация с преместване. Последното ще отнеме помалко тактове от стандартния подход.

Барабанен премествач



Барабанен премествач

Пример — всички ARM Cortex v7 микропроцесори имат барабанен премествач.

Премести 2 позиции наляво числото в r10, събери го с r9, запиши резултата в r9:

add r9, r9, r10, LSL2

Барабанен премествач има и на адресния генератор. Премести битовете на отместването (offset) в r10 с 4 позиции надясно (scaled offset), събери полученото число с числото в r9, иди на получения адрес и каквото има там го зареди в r11:

mov r11, [r9, r10, LSR4]

Модул за числа с плаваща запетая (Floating Point Unit, FPU) — функционален блок от μPU, извършващ аритметиката и някои специални операции върху числа с плаваща запетая.

В зависимост от връзката на FPU с µPU, има няколко възможни реализации:

- *FPU модулът е отделен, външен чип (копроцесор);
- *FPU модулът е интегриран в скаларен µPU;
- *FPU модулът е интегриран в суперскаларен µPU.

Ако няма FPU, може да се използват софтуерни библиотеки.

Модули за числа с плаваща запетая (FPU) *FPU модулът е отделен, външен чип (копроцесор) –

*FPU модулът е отделен, външен чип (копроцесор) — исторически работата с числа с плаваща запетая се е прехвърляла на чип извън микропроцесора. Този чип е получил названието "копроцесор". Двоичният код на инструкциите за копроцесорът трябва да е различен от останалите инструкции за целочислена обработка. Затова и мнемониката на инструкцията за FPU се различава от тази на µPU:


add r1, r2 fadd s1, s2 sub r4, r5 fsub s4, s5

FPU копроцесорът си има **отделен регистров файл**, затова регистрите от операндите се представят с различни символи от от тези обикновените инструкции $(r1 \leftrightarrow s1, r2 \leftrightarrow s2, u \text{ т.н.})^{44/71}$

FPU копроцесорите си имат собствен стек (dedicated stack) и могат да генерират прекъсвания.

FPU се свързват в паралел на магистралата за данни/инструкции на μPU и когато разпознаят КОП на FP инструкция започват да я изпълняват. През това време μPU може да изпълнява други /целочислени/инструкции.


Пример – микропроцесор 8086 и копроцесор 8087.



Модули за числа с плаваща

*FPU модулът е интегриран в скаларен μ PU – представлява

*FPU модулът е интегриран в скаларен μPU – представлява блок от микропроцесора, който е свързан към модула за извличане на инструкцията. Има си отделен декодер на инструкцията. Когато се разпознае КОП за FP, конвейерът се превключва към FPU. През това време μPU е в неактивен режим (изпълнява празни цикли).




47/71

Пример – ARM Cortex-M4F е скаларен процесор с FPU [5]. Докато се изпълняват FPU инструкции, Cortex-


M4F чака.

Операция	Тактове
+/-	1
Делене	14
Умножение	1
MAC	3
MAC със закръгляне (fused MAC)	3
Корен квадратен	14

*FPU модулът е интегриран в суперскаларен µPU – тогава диспечерът на инструкцията може да пусне и микропроцесора, и FPU модула да работят в паралел.



Пример – ARM Cortex-А15 е суперскаларен процесор [4] с out-oforder изпълнение инструкцията. модулът му се казва NEON (векторен FPU). Диспечерът на инструкцията позволява истинския паралелизъм.



По подразбиране програмите за µPU се компилират със софтуерни библиотеки за FPU аритметиката.

Затова, ако трябва да се използва хардуерния модул FPU, трябва да се направят две неща:

*да се укаже на **компилатора чрез аргумент**, че µPU има FPU (може една и съща архитектура да е имплементирана с или без FPU, например ARM Cortex-M4 и ARM Cortex-M4F);

*във фърмуера трябва да се включи FPU модула преди да се използват float и double променливи.

Пример – ARM Cortex-M7 имат FPU с двойна прецизност (64-bit double).

На компилатора се указва FPU:

```
arm-none-eabi-gcc -mcpu=cortex-m7 -mthumb -nostartfiles
--specs=nosys.specs -mfloat-abi=hard -mfpu=fpv5-d16 -Tscript.ld
./debug/main.o -o ./debug/main.axf
```

След това във фърмуера (в start-up кода):

```
*scb_cpacr |= SCB_CPACR_CP10_CP11_EN; //Enable ARM's FPU
```

След като се пусне FPU, може да се декларират променливи от вида float и double, и да се извършват операции с тях.

Оператори, които не съществуват в С (напр. корен квадратен) трябва да се заменят с извикване на функция от math или друга подобна библиотека.

Пример – добавяне на стандартната math библиотека в С става чрез указване на линкера със специален аргумент:

```
arm-none-eabi-gcc -mcpu=cortex-m7 -nostartfiles --specs=nosys.specs -
mfloat-abi=hard -mfpu=fpv5-d16 -Tscript.ld main.o -o main.axf -lm
```

и след това във фърмуера:

#include <math.h>

Алтернатива на стандартните библиотеки са вътрешните функции (intrinsic functions) и внедрен Асемблер (inline Assembler), които обаче изискват добро познаване на FPU инструкциите.

Пример — използване на внедрен Асемблер е показано на следващия слайд.

```
double my fpu array 1[10] =
{4.00, 16.00, 3.504, 350.768, 1.14, 1256.13, 4096.00, 56.1212, 98.111,
311.256};
double my sqrt[10];
volatile int i;
*scb cpacr |= SCB CPACR CP10 CP11 EN; //Enable ARM's FPU
for(i = 0; i < 10; i++)
   asm volatile("vsqrt.f64 %P0,%P1"
          : "=w" (my sqrt[i])
           : "w" (my fpu array 1[i]));
```

Умножителен модул (MupltiPlY, MPY) — модул, реализиращ умножението на целочислени стойности в един микропроцесор.

- В зависимост от връзката на MPY с µPU, има две възможни реализации:
- *MPY е модул, видим в адресното поле на µPU (memory mapped multiplier);
- *МРҮ е част от микропроцесорното ядро.

Ако няма MPY, може да се използват софтуерни библиотеки [7].


*МРҮ е модул, видим в адресното поле на µРU – използва се в случаите, когато µРU не поддържа инструкции за умножение.

Тогава МРҮ модула се добавя **като периферен модул** (както е таймера, GPIO, АЦП, компаратора и т.н.) и може да се оприличи на хардуерен ускорител за съответните операции.

Той има регистри за входни данни и регистри за изходни данни.

µРU записва в него числата, които трябва да_{58/71}се умножават, изчаква няколко такта и прочита резултата.

Пример — MSP430FR6989 има умножител, извън микропроцесорното ядро.



Поддържаните операции са:

- *умножение на 8/16/24/32-битови числа с и без знак
- *умножение с натрупване на 8/16/24/32-битови числа с и без знак
- *умножение с насищане
- *числа с фиксирана запетая
- Входните числа може да са до 32-бита (записват се в 2 отделни 16-битови регистъра).
- Резултатът е 64-битов (записва се в 4 отделни 16-битови регистъра).
- Умножението започва, веднага щом се запише второто число в съответния входен регистър.

Table 5-1. Result Availability (MPYFRAC = 0, MPYSAT = 0)

Operation	Result Ready in MCLK Cycles				After	
(OP1 × OP2)	RES0	RES1	RES2	RES3	MPYC Bit	Aitei
8/16 × 8/16	3	3	4	4	3	OP2 written
24/32 × 8/16	3	5	6	7	7	OP2 written
8/16 × 24/32	3	5	6	7	7	OP2L written
	N/A	3	4	4	4	OP2H written
24/32 × 24/32	3	8	10	11	11	OP2L written
	N/A	3	5	6	6	OP2H written




Figure 5-1. MPY32 Block Diagram

Когато МРУ модулът е външен за μРU, трябва да се внимава с прекъсванията и работата с този модул [6]. Ако се запише първото число и, преди да се запише второто число, настъпи прекъсване, и ако в прекъсването се използва умножителя, то конфигурацията на МРУ ще се загуби и резултата ще е непредвидим.

Пример — МРҮ се приготвя за умножение на числа с фиксирана запетая (има един бит в контролния регистър МРҮЗ2СТL0), а в прекъсването се преконфигурира (отново с МРҮЗ2СТL0) за целочислени стойности. При връщането от IRQ, МРҮ ще вижда входните си числа като цели, а не с фиксирана запетая и операцията ще е грешна.

Пример - контролен регистър MPY32CTL0 на MSP430FR6989. Ако дори един от битовете $0 \div 7$ се промени в IRQ, умножението в основната програма ще е грешно.

Table 5-9. MPY32CTL0 Register Description

Bit	Field	Туре	Reset	Description			
15-10	Reserved	R	0h	Reserved. Always reads as 0.			
9	MPYDLY32	RW	Oh	Delayed write mode 0b = Writes are delayed until 64-bit result (RES0 to RES3) is available. 1b = Writes are delayed until 32-bit result (RES0 to RES1) is available.			
8	MPYDLYWRTEN	RW	Oh	Delayed write enable All writes to any MPY32 register are delayed until the 64-bit (MPYDLY32 = 0) or 32-bit (MPYDLY32 = 1) result is ready. 0b = Writes are not delayed. 1b = Writes are delayed.			
7	MPYOP2_32	RW	Oh	Multiplier bit width of operand 2 0b = 16 bits 1b = 32 bits			
6	MPYOP1_32	RW	Oh	Multiplier bit width of operand 1 0b = 16 bits 1b = 32 bits			
5-4	MPYMx	RW	Oh	Multiplier mode 00b = MPY - Multiply 01b = MPYS - Signed multiply 10b = MAC - Multiply accumulate 11b = MACS - Signed multiply accumulate			
3	MPYSAT	RW	Oh	Saturation mode 0b = Saturation mode disabled 1b = Saturation mode enabled			
2	MPYFRAC	RW	Oh	Fractional mode 0b = Fractional mode disabled 1b = Fractional mode enabled			
1	Reserved	RW	0h	Reserved. Always reads as 0.			
0	MPYC	RW	Oh	Carry of the multiplier. It can be considered as 33rd or 65th bit of the result if fractional or saturation mode is not selected, because the MPYC bit does not change when switching to saturation or fractional mode. It is used to restore the SUMEXT content in MAC mode. 0b = No carry for result 1b = Result has a carry			

64/71

Затова този проблем се решава като временно се забраняват всички прекъсвания с псевдоинструкцията DINT. След завършване на операцията, инструкцията EINT ги разрешава отново.

Изчакването на резултата може да стане:


- *c NOP инструкция, ако се използват инструкции с @R5 или
- @R5+ адресации за четене на резултата
- *директно да се прочете, ако се използват инструкции с X(R5) или &MEM за четене на резултата

От таблицата с тактовете — 32-битови резултати с цели числа отнемат 3 такта. За закъснение се използва 1 NOP инструкция и първите две фази на инструкцията за достъп, когато тя използва индиректна автоинкрементираща адресация за операндизточник и абсолютна адресация за операнд-приемник.

```
#RESLO, r5
mov
dint
                       ;Изчакай 1 такт, заради изходния буфер
nop
       r6, &MPY
mov
       r7, &0P2
mov
                       ;Стартира се умножението
                       :Изчакай 1 такт
nop
                       ;Отнема 4 такта - 1 такт — извличане
       @r5+, &MEM0
mov
                       ;1 такт — декодиране (МРҮ е готово)
                       ;1 такт — изпълнение (чете се регистър RESLO)
                       ;1 такт — записва се резултата
       ar5, &MEM1
mov
eint
```

По същата логика, ако резултатът се запише с x(R5), &MEM0 операнди, NOP е излишна, защото тази комбинация от адресации отнема 5 такта.


```
#RESLO, r5
mov
dint
                           ;Изчакай 1 такт, заради изходния буфер
nop
      r5, &MPY
mov
    r6, &OP2
mov
                           ;Стартира се умножението
       0 \times 00 (r5), &MEM0
                           ;0тнема 5 такта - 1 такт — извличане инстр.
mov
                           ;1 такт — извличане офсет
                           ;1 такт — декодиране (МРУ е готово)
                           ;1 такт — изпълнение (чете се регистър RESLO)
                           ;1 такт — записва се резултат
mov 0x02(r5), &MEM1
eint
```



*МРҮ е част от микропроцесорното ядро — използва се, когато µРU има инструкции за умножение. Тогава той е функционален модул също като АЛУ и FPU.

Използва регистрите от ядрото на µPU за входни данни и изходни данни.

В суперскаларните μРU може да работи в паралел с други функционални модули, благодарение на диспечера.



Микропроцесор

Литература

- [1] Jason Albanus, "Coding Schemes Used with Data Converters", SBAA042A, Texas Instruments, 2015.
- [2] https://www.h-schmidt.net/FloatConverter/IEEE754.html
- [3] "MSP430 IQmathLib Users Guide", v1.10.00.05, 2015.
- [4] "ARM Cortex-A15 Technical Reference Manual", r4p0, ARM Ltd, 2013.
- [5]M. Trevor, "The Designer's Guide to the Cortex-M Processor Family A Tutorial Approach", Elsevier, 2013.
- [6] "MSP430FR6xx Family User's Guide", SLAU367N, Texas Instruments, 2017.
- [7] "Efficient Multiplication and Division Using MSP430 MCUs", SLAA329A, Texas Instruments, 2018.
- [8] http://mspgcc.sourceforge.net/manual/x613.html