### Дешифрация на адресното поле



#### Автор: гл. ас. д-р инж. Любомир Богданов



#### ПРОЕКТ ВG051PO001--4.3.04-0042

"Организационна и технологична инфраструктура за учене през целия живот и развитие на компетенции"

Проектът се осъществява с финансовата подкрепа на Оперативна програма "Развитие на човешките ресурси", съфинансирана от Европейския социален фонд на Европейския съюз Инвестира във вашето бъдеще!



### Съдържание

- 1. Обща дешифрация
- 2. Местна дешифрация
- 3. Смесена дешифрация
- 4. Пълна и непълна дешифрация
- 5. Симетрична и несиметрична дешифрация
- 6. Преместване на региони от паметта
- 7. Контрол на отделни битове (bit banding)

В презентация №1 беше посочено, че в една микропроцесорна система се използват най-малко три вида магистрали за комуникация между µРU и периферията.

Това са: даннова, адресна и управляваща магистрала.

По адресната магистрала се задава адреса на периферията или паметта, с която искаме да комуникираме.

В презентация №2 беше посочено, че от разредността на адресната магистрала на µРU се формира т.нар. адресно поле. То може да бъде изобразено графично чрез карта на паметта.

Картата на паметта представлява правоъгълник, разделен на области, отбелязани с начален и краен адрес.

Примерна карта на паметта на една микропроцесорна система е дадена на следващия слайд.

· · · · <b>A A</b>	OxFFFF FFFF				
Вектори на прекъсване					
Програмна памет (ROM)	0xFFFF FF00				
Неизползван регион	0xFFFB FF01 0x0010 002E				
АЦП модул	0x0010 001F 0x0010 0019				
I2C модул	0x0010 0019 0x0010 0010 0x0010 000F				
UART модул	0x0010 000A 0x0010 0009				
SPI модул					
Неизползван регион	0x0010 0000				
EEPROM					
Неизползван регион	0x0004 0000				
Даннова памет (RAM)	0x0000 3FFF				

6/47


В този пример адресното поле се простира от начален адрес 0x0000.0000 до краен адрес 0xFFFF.FFF. Това означава, че могат да се адресират 4 294 967 296 регистъра на периферни модули и памет. В практиката толкова много регистри не са нужни и затова съществуват неизползвани области от картата на паметта.

За да може да се осъществи правилна комуникация между µPU и всеки един периферен модул, **трябва отделните модули да са разположени на различни адреси**. Когато µPU зададе адрес трябва само един единствен модул да отговори на заявката за комуникация. В противен случай, ще се получи объркване на сигналите. На следващия слайд е показано директно свързване на адресните магистрали на µPU и периферните модули/паметта.

На схемата на следващия слайд е показано 16-битово адресиране. Всеки един от модулите притежава 16 адресни входа. Това означава, че всеки дешифратор ще има 65536 изхода.


Такъв вид свързване е излишно, защото всеки модул има група от няколко регистъра, заемащи няколко адреса.

Очевидно сложността на този вид адресиране се увеличава с увеличаване разредността на адресите. Например още посложна схема би се получила при 64-битово адресиране (т.е. адресната магистрала щеше да има 64 отделни адресни сигнала, а всеки дешифратор от периферията - 2<sup>64</sup> изхода).



От курса "Цифрова схемотехника" знаем, че дешифратор (или още — декодер) е комбинационна логическа схема, която активира само един от изходите си в съответствие с двоичното число, подадено на входа си [1].


На следващия слайд е демонстрирана работата на дешифратора.




In <sub>(10)</sub>	In2	In1	In0	Out7	Out6	Out5	Out4	Out3	Out2	Out1	Out0
0	0	0	0	0	0	0	0	0	0	0	1
1	0	0	1	0	0	0	0	0	0	1	0
2	0	1	0	0	0	0	0	0	1	0	0
3	0	1	1	0	0	0	0	1	0	0	0
4	1	0	0	0	0	0	1	0	0	0	0
5	1	0	1	0	0	1	0	0	0	0	0
6	1	1	0	0	1	0	0	0	0	0	0
7	1	1	1	1	0	0	0	0	0	0	0

11/47

В презентация №2 беше посочено, че Фон Ноймановата архитектура притежава едно адресно поле, а Харвард – две. Те са показани на фигурата по-долу. В практиката обаче се използват и Харвард архитектури с повече от две адресни полета. Този пример е демонстриран на следващия слайд.




Харвард архитектура с 3 адресни полета. Едното се използва за адресиране на външна RAM памет.



Обща дешифрация - разделяне на адресното поле на области чрез дешифратор, свързан към няколко бита от старшата част на адресната магистрала в микропроцесорната система.

Този метод е показан на следващия слайд.



Пример - на схемата се използва 4-изходен дешифратор, с помощта на който паметта е разделена на 4 области от по 256 адреса. Една от областите не се използва, защото има само 3 периферни модула. Ако µPU иска да адресира регистър 127 от модул 2, той трябва да формира адреса: 0х407F, защото младшата част указва адреса на регистъра  $7F_{(16)} = 127_{(10)}$ , а бит 14 и 15 от старшата част контролират дешифратора.


Ако искаме дешифратора да активира първия си изход (свързан към модул 2), трябва на входа му да се подаде In0 = 1, In1 = 0, което отговаря на A14 = 1, A15 = 0. Битове A8 - A13 са без значение. Приемаме, че са нули. Тогава старшата част на адреса става  $0100.0000_{(2)} = 40_{(16)}$ . След обединение на старшата и младшата част се получава числото 0х407F.

### Местна дешифрация

Местна дешифрация - представлява разделяне на адресното поле на области чрез дешифратори, свързани към адресната магистрала на микропроцесорната система и вградени в самите периферни модули. Този метод е показан на следващия слайд.

Да се обърне внимание на изходите на дешифраторите – CS сигналът се взима от различни изходи, за да не се получи конфликт (дублиране) между модулите.

### Местна дешифрация




### Смесена дешифрация

Смесена дешифрация - представлява комбинация от обща и местна дешифрация - разделя се адресното поле на области чрез дешифратори, глобално в микропроцесорната система и локално при периферните модули.

Този метод е показан на фигурата на следващия слайд.

### Смесена дешифрация





**Пълно** дешифриране – това е дешифриране, при което част от адресните сигнали отиват към периферен модул/памет, а останалите към дешифратор.


Методът е показан на следващия слайд.

**Непълно** дешифриране – това е дешифриране, при което част от адресните сигнали отиват към периферен модул/памет, друга част към дешифратор, а известен брой от тях са несвързани.

Методът е показан на по-следващия слайд.








Важно е да се обърне внимание, че при непълното дешифриране, поради несвързаните сигнали, в адресното поле на някой от периферните модули ще се получи дублиране, т.е. един и същ регистър ще е достъпен на повече от един адрес.

Пример - 8-битово адресиране и неизползвани адресни изходи е илюстрирано на следващия слайд.

Вижда се, че регистър на Периферен модул 1 ще бъде видим както от адрес 0x05, така и от адреси 0x15, 0x25, 0x35. Адресните битове A4 и A5 не са значещи и каквато и стойност да приемат, винаги ще се адресира регистърът от адрес 0x05.

Микропроцесорна система (непълно дешифриране)




Симетрично дешифриране — дешифриране, при което старшите няколко бита на адресното поле са свързани към входовете на един дешифратор. Към изходите му са свързани входовете за разрешаване (Enable) на отделните периферни модули и адресното поле е разделено да равни области.

### Симетрична и несиметрична деш.

Пример - на следващия слайд е показано симетрично дешифриране, при което старшите три сигнала от адресната шина са свързани към входовете на тривходов дешифратор. Останалите 13 линии се свързват към периферните модули и адресират регистри от тях (до  $2^{13} = 8192$  регистъра). Изходите на дешифратора служат като сигнал за избор на модул (CS – Chip Select).

По този начин може да се каже, че адресното поле е разделено на 8 равни области от по 8 kB всяка. След последния адрес следва първия адрес на следващата област. Например след последния адрес на RAM паметта 0x1FFF следва начален адрес на незаета объаст 0x1FFF + 1 = 0x2000.


Симетрично дешифриране



Несиметрично дешифриране - дешифриране, при което старшите няколко бита на адресната магистрала са свързани към входовете на два или повече дешифратора. Дешифраторите трябва да са с вход за разрешаване E (Enable). Когато изходът на един дешифратор се свърже към входа за разрешаване на друг дешифратор се получава така, че дадени региони от адресното поле се разделят на подрегиони. Затова дешифрирането се казва несиметрично, защото адресното поле съдържа различни по големина области.


Пример - на следващия слайд е показано 16-битово несиметрично дешифриране. Използват се два двувходови дешифратора, като вторият е разрешаван от първия с извода си Е. Адресното поле е разделено на 16- и 4-килобайтови области, защото свободните адресни линии са съответно 14 и 12 на брой.

Несиметрично дешифриране



A0 ·

В практиката за дешифриране на адресното поле може да се използват интегралните схеми 74хх138 и 74хх139. Схемата '138 е един тривходов, а '139 са два двувходови дешифратора.




От показаните схеми е видно, че конфигурацията на дешифраторите и адресната шина е фиксирана, а оттам следва, че и адресното поле не може да се променя. В практиката обаче понякога се налага адресът на даден модул да бъде променен [2]. Например, ако се свърже външен модул, който е с фиксиран адрес, съвпадащ с адреса на някой от вътрешните модули. Затова е добре дешифрацията да се имплементира по начин, позволяващ промени в адресното поле.

Това най-често става със:

- \*специален дешифратор
- \*памет
- \*цифров компаратор
- \*програмируема логика (PAL, GAL, CPLD)

Пример - на следващия слайд е показана блоковата схема на μР система, в която е използван специален дешифратор, който може да преконфигурира изходите си, като за целта се управлява с един регистър. μРU извършва записите в него.



Пример - микроконтролерът на Motorola M68HC11 има конфигурационни регистри в областта 0х1000 ÷ 0х103F при стартиране на системата [3], [4]. Те могат да се преместват динамично в картата на паметта, с помощта на регистъра INIT (0х103D).

Битове REG0 ÷ REG3 представляват старшите 4 бита от 16-битовия адрес на първия регистър от конфигурационния блок.

Ако REG0  $\div$  REG3 са 1-1-1-1, то регистрите ще се намират на адреси  $0xF000 \div 0xF03F$ , и т.н.

	7	6	5	4	3	2	1	0	
0x103D	RAM3	RAM2	RAM1	RAM0	REG3	REG2	REG1	REG0	36/47

Пример - микроконтролерът на Motorola M68HC11 има SRAM в областта 0x0000 ÷ 0x00FF при стартиране на системата [3], [4]. Те могат да се преместват динамично в картата на паметта, с помощта на регистъра INIT (0x103D).

Битове RAM0 ÷ RAM3 представляват старшите 4 бита от 16-битовия адрес на първия регистър от SRAM паметта.

Ако RAM0  $\div$  RAM3 са 1-0-0-0, то регистрите ще се намират на адреси  $0x8000 \div 0x80FF$ , и т.н.

ARM Cortex VTOR

Дешифрация със CPLD/EEPROM

Пример за CPLD дешифрация в машина за катодно разпрашване


Мар-ване на С структура към адресите на регистри на периферен модул

В програмирането на микроконтролерите много често се използват операции за промяна състоянието на отделен битов в даден регистър. За да се промени само желания бит, а останалите да са незасегнати, в регистър-към-регистър архитектура (load-store) трябва да се извършат три операции в тази последователност:

- \*четене на регистъра (read)
- \*промяна на желания бит (modify)
- \*запис в регистъра (write)

или т.нар. read-modify-write операция. За да се избегнат всичките тези стъпки, проектантите на микроконтролери са измислили начин за контрол на отделните битове (bit-banding), който става само с една операция запис в регистър (set/clear) [4]. На следващия слайд е илюстриран този метод

### Контрол на отделни битове (bit-banding) Битово-контролиран



**Битово-контролиран регион** (bit-band region) — част от адресното поле, която съдържа регистри с възможност за контрол на отделните им битове. Тези регистри може да са части от RAM паметта или регистри със специални функции от периферните модули.

**Псевдонимен регистър** (bit-band alias) — част от адресното поле, в което се намират регистри със само един значещ бит. Този бит отговаря на един единствен бит от друг регистър, разположен в битово-контролирания регион (bit-band region).

Обикновено адреса на псевдонимния регистър (bit-band alias) е **свързан чрез формула** с адреса и позицията на бита от регистъра в битово-контролирания регион (bit-band region), <sub>1/27</sub>

При четене състоянието на отделен бит трябва да се извършат следните три операции:

- \*четене на регистъра (read)
- \*маскиране на останалите битове чрез лог. операция AND
- \*логическо преместване надясно на желания бит (logic shift right)

С помощта на псевдонимните регистри може да се извърши и обратния процес на четене на отделен бит от битовоконтролирания регион, което ще сведе операцията само до едно четене на регистър.

Пример за bit-banding с LPC845 със set/clear/toggle регистър.

### Литература

[1]Г. Михов, "Цифрова схемотехника", ТУ-София, 1999 [2]ARM, Application note 88, DAI0088A, 2001 [3]Freescale Semiconductor, M68HC11 Reference Manual, 2007 [4]S. Rizvi, "Microcontroller Programming: An Introduction", pp.117-118, CRC Press, 2021.

[5] ARM, Application note 179, DAI0179B, 2007

47/47