SX55/LX100			↑ LVCMOS ↑	FX60/FX100					VTTL ↑	PM(		P14	
				1123_111_0				11123_001_0		<u>_</u> VTT! ↑	F14		L.
	Ttl_Out_3(1)	TTL3_OUT_1 TTL3_OUT_0	AB25 M26 AB26 M25	TTL3_IN_1 TTL3_IN_0		-		P14_TTL3_OUT_1 P14_TTL3_OUT_0	AL18 AL19	3	+	C-02 C-01	+
	Tt1_Out_3(3)	TTL3_OUT_2	AB23 L25	TTL3_IN_2				P14_TTL3_0UT_2	AM20	5		C-03	Ļ
	Ttl_Out_3(4) Ttl_Out_3(3)	TTL3_0UT_3	AB22 L26	TTL3_IN_3				P14_TTL3_0UT_3	AL20	7	•	C-04	Ľ
WEWN / MUTIE	Tt1_Out_3(5)	TTL3_OUT_5 TTL3_OUT_4	AG25 K26 AG26 J26	TTL3_IN_5 TTL3_IN_4		-		P14_TTL3_OUT_5 P14_TTL3_OUT_4	AM21 AM22	11 9		C-06 C-05	+
Bar2+0x8218 READ/WRITE	Tt1_Out_3(6)	TTL3_OUT_6	AM33 F26	TTL3_IN_6				P14_TTL3_OUT_6	AE22	13		C-07	+
addrx = 67	Tt1_Out_3(8)  Tt1_Out_3(7)	TTL3_OUT_7	AM32 G26	TTL3_IN_7		-		P14_TTL3_OUT_7	AD22	15		C-08	Ľ
TTL_Out_21_ Register -	Tt1_Out_3(9)	TTL3_00T_8	AL34 D26	TTL3_IN_8				P14_TTL3_0UT_8	AF23	17		C-09	Ţ.
TTI 0+ 21	Ttl_Out_3(10)	TTL3_OUT_10 TTL3_OUT_9	AK34 J27 AL33 E26	TTL3_IN_10 TT13 IN 9				P14_TTL3_OUT_10 P14_TTL3_OUT_9	AH23 AE23	21 19		C-11 C-10	+
	Ttl_Out_3(11)	TTL3_0UT_11	AK33 K28	TTL3_IN_11				P14_TTL3_OUT_11		23		C-12	+
	Tt1_Out_3(13) Tt1_Out_3(12)	TTL3_OUT_12	AL29 H27	TTL3_IN_12				P14_TTL3_0UT_12	AJ26	25		C-13	Ľ
	Ttl_Out_3(14) Ttl_Out_3(13)	TTL3_0UT_13	AL28 H28	TTL3_IN_13		]		P14_TTL3_0UT_13		27		C-14	T.
	Tt1_Out_3(15)	TTL3_001_15	AD27 G28 AC27 G27	TTL3_IN_15		-		P14_TTL3_00T_15 P14_TTL3_0UT_14	AK22 AK23	31 29		C-16 C-15	<u> </u>
	<u>Tt</u> 1_Out_2(0)	TTL2_OUT_0 TTL3 OUT 15	AH30 D27	TTL2_IN_0 TTL3 IN 15				P14_TTL2_OUT_0 P14_TTL3_OUT_15	AM23	33		C-17	
	Ttl_Out_2(2)	TTL2_OUT_1	AJ30 E27	TTL2_IN_1				P14_TTL2_OUT_7	AL23	35		C-18	Ļ
	Tt1_Out_2(3) Tt1_Out_2(2)	TTL2_OUT_2	AL31 C27	TTL2_IN_2				P14_TTL2_0UT_2	AD24	37		C-19	Ľ
	Tt1_Out_2(4)	TTL2_001_4	AA24 H29 AM31 C28	TTL2_IN_4		-		P14_TTL2_OUT_4 P14_TTL2_OUT_3	AL24 AE24	41 39		C-21 C-20	+
READ/WRITE	Ttl_Out_2(5)	TTL2_OUT_5 TTL2_OUT_4	AA23 H30	TTL2_IN_5 TTL2_IN_4		D		P14_TTL2_OUT_5	AK24	43		C-22	+
Bar2+0x8210	Tt1_Out_2(7) Tt1_Out_2(6)	TTL2_OUT_6	AH24 C29	TTL2_IN_6		AH .		P14_TTL2_OUT_6	AF25	45		C-23	Ľ
Register - addrx = 66 —	Tt1_Out_2(8) Tt1_Out_2(7)	TTL2_00T_7	AH23 D29	TTL2_IN_7		P .		P14_TTL2_0UT_7	AF24	49	T.	C-24	Ţ.
TTL_Out_2h_	Tt1_Out_2(9)	TTL2_OUT_9 TTL2_OUT_8	AJ25 G30 AH25 F30	TTL2_IN_9 TTL2_IN_8		TOP_		P14_TTL2_OUT_9 P14_TTL2_OUT_8	AH25 AG25	51 49		C-26 C-25	+
S	Ttl_Out_2(11)	TTL2_OUT_10	AJ24 C30	TTL2_IN_10				P14_TTL2_OUT_10	AL25	53		C-27	<b> </b>
	Ttl_Out_2(12) Ttl Out 2(11)	TTL2_OUT_11	AK24 D30	TTL2_IN_11				P14_TTL2_0UT_11	AM25	55		C-28	Ţ.
CN CTRL	Ttl_Out_2(13)	TTL2_00T_13	AL26 E31 AK26 D31	TTL2_IN_12		PCIM		P14_TTL2_00T_13	AM26 AL26	59		C-30	+
Z Z	Tt1_Out_2(14)	TTL2_OUT_14  TTL2_OUT_13	AM25 C32 AL26 E31	TTL2_IN_14  TTL2_IN_13		1		P14_TTL2_OUT_14 P14_TTL2_OUT_13	AC23 AM26	61 59		C-31 C-30	+
p/o CNTRLREG: RL_REG_PT.VHD	Tt1_Out_2(15)	TTL2_0UT_15	AN25 D32	TTL2_IN_15		p/o		P14_TTL2_OUT_15		63		C-32	+
	Ttl_Out_1(1)	TTL1_OUT_0	AA29 R27	TTL1_IN_0		'		P14_TTL1_OUT_0	AL21	2	·	A-01	$\Box$
	Ttl_Out_1(2)	TTL1_OUT_1	AA28 R28	TTL1_IN_1				P14_TTL1_OUT_1	AK21	4		A-02	3
	Ttl_Out_1(3)	TTL1_00T_3	AC28 N27 AB28 M28	TTL1_IN_3		LVTTL		P14_TTL1_00T_3	AG26 AF26	6		A-04 A-03	
	Tt1_Out_1(4)	TTL1_OUT_4 TTL1_OUT_3	AC30 T28 AC28 N27	TTL1_IN_4 TTL1_IN_3		\ \\ \\ \\ \\ \		P14_TTL1_OUT_4 P14_TTL1_OUT_3	AE27	10		A-05	
READ/WRITE	Ttl_Out_1(5)	TTL1_OUT_5	AC29 T29	TTL1_IN_5		. ₩		P14_TTL1_OUT_5	AE26	12		A-06	<b>├</b> •
Bar2+0x8208	Ttl_Out_1(7) Ttl_Out_1(6)	TTL1_OUT_6	AD31 P29	TTL1_IN_6				P14_TTL1_OUT_6	AK27	14		A-07	$\Gamma$
addrx = 65—	$ \begin{array}{c}                                     $	TTL1_OUT_7	AD30 R29	TTL1_IN_7		LVCMOS		P14_TTL1_OUT_7	AK26	16		A-08	
TTL_Out_1_ Register -	Ttl_Out_1(9)	TTL1_001_9	AE32 N29 AD32 N28	TTL1_IN_9		\ \ \ \		P14_TTL1_00T_9	AJ27 AH27	20 18		A-10 A-09	$\vdash$
	Ttl_Out_1(10)	TTL1_OUT_10 TTL1_OUT_9	AE31 L28	TTL1_IN_10 TTL1_IN_9				P14_TTL1_OUT_10 P14_TTL1_OUT_9	AG28	22		A-11	1
	Ttl_Out_1(12)	TTL1_OUT_11	AF31 L29	TTL1_IN_11			<u> </u>	P14_TTL1_OUT_11	AG27	24		A-12	
	Ttl_Out_1(13) Ttl_Out_1(12)	TTL1_OUT_12	AG31 T30	TTL1_IN_12				P14_TTL1_0UT_12	AM28	26		A-13	
	Ttl_Out_1(14)	TTL1_00T_14	AJ32 P30 AG30 T31	TTL1_IN_14				P14_TTL1_00T_14	AK28 AM27	30 28	•	A-15 A-14	
	Tt1_Out_1(15)	TTL1_OUT_15 TTL1_OUT_14	AJ31 P31	TTL1_IN_15 TTL1_IN_14				P14_TTL1_OUT_15 P14_TTL1_OUT_14	AL28	32	1.	A-16	+
	TtlIn(1)	TTL_IN_0	Y24 M30	TTL_OUT_0				P14_TTL_IN_0	AE28	34		A-17	
	TtlIn(2) TtlIn(1)	TTL_IN_1	W24 N30	TTL_OUT_1				P14_TTL_IN_1	AF28	36		A-18	
	TtlIn(3)	TTL IN 2	AE29 L31 AD29 L30	TTL OUT 2				P14 TTL IN 2	AH28 AH29	40 38		A-20 A-19	╁.
	TtlIn(4)	TTL_IN_4 TTL IN 3	AF34 J30	TTL_OUT_4 TTL OUT 3	_	-		P14_TTL_IN_4 P14_TTL_IN_3	AJ29	42		A-21	┾
READ ONLY	TtlIn(5)	TTL_IN_5	AF33 J31	TTL_OUT_5				P14_TTL_IN_5	AK29	44		A-22	₽.
Bar2+0x8200	TtlIn(7) TtlIn(6)	TTL_IN_6	AG33 R31	TTL_OUT_6				P14_TTL_IN_6	AM30	46		A-23	
Register - addrx = 64-	TtlIn(8)	TTL IN 7	AH32 M32 AH33 M31 AG32 R32	TTL OUT 7		1		P14_TTL_IN_8 A	AL31 AL29	50 48		A-25 A-24	
TTL_In_	TtlIn(9)	TTL_IN_9 TTL IN 8		TTL_OUT_9 TTL OUT 8					AL30			A-26	+
	TtlIn(11)	TTL_IN_10	AE34 K31	TTL_OUT_10				P14_TTL_IN_10	AM32	54		A-27	<b> </b>
	TtlIn(12) TtlIn(11)	TTL_IN_11	AE33 K32	TTL_OUT_11		]		P14_TTL_IN_11	AM31	56		A-28	
	TtlIn(13)	TTL IN 12	AB30 J32 AA30 H32	TTL OUT 12		1		P14_TTL_IN_13	AK31 AK32			A-30 A-29	+
	TtlIn(14)	TTL_IN_14 TTL IN 13	AC33 G31	TTL_OUT_14  TTL OUT 13		-		P14_TTL_IN_14 P14 TTL IN 13	AJ32	62		A-31	+
	TtlIn(15)												

## Block Diagram:

Pentek Model 7142
Option 223 - TTL I/O
Signal FPGA <=> P14
via PCI FPGA
3/6/2008