

TTL_In_ Register - addrx = 64 Bar2+0x8200 READ ONLY	TtlIn(15)	TTL_IN_15	AC32	G32	TTL_OUT_15	P14_TTL_IN_15	AJ31	64	A-32
	TtlIn(14)	TTL_IN_14	AC33	G31	TTL_OUT_14	P14_TTL_IN_14	AJ32	62	A-31
	TtlIn(13)	TTL_IN_13	AB30	J32	TTL_OUT_13	P14_TTL_IN_13	AK31	60	A-30
	TtlIn(12)	TTL_IN_12	AA30	H32	TTL_OUT_12	P14_TTL_IN_12	AK32	58	A-29
TTL_Out_1_ Register - addrx = 65 Bar2+0x8208 READ/WRITE	TtlIn(11)	TTL_IN_11	AE33	K32	TTL_OUT_11	P14_TTL_IN_11	AM31	56	A-28
	TtlIn(10)	TTL_IN_10	AE34	K31	TTL_OUT_10	P14_TTL_IN_10	AM32	54	A-27
	TtlIn(9)	TTL_IN_9	AH32	M32	TTL_OUT_9	P14_TTL_IN_9	AL30	52	A-26
	TtlIn(8)	TTL_IN_8	AH33	M31	TTL_OUT_8	P14_TTL_IN_8	AL31	50	A-25
TTL_Out_2h_ Register - addrx = 66 Bar2+0x8210 READ/WRITE	TtlIn(7)	TTL_IN_7	AG32	R32	TTL_OUT_7	P14_TTL_IN_7	AL29	48	A-24
	TtlIn(6)	TTL_IN_6	AG33	R31	TTL_OUT_6	P14_TTL_IN_6	AM30	46	A-23
	TtlIn(5)	TTL_IN_5	AF33	J31	TTL_OUT_5	P14_TTL_IN_5	AK29	44	A-22
	TtlIn(4)	TTL_IN_4	AF34	J30	TTL_OUT_4	P14_TTL_IN_4	AJ29	42	A-21
TTL_Out_2l_ Register - addrx = 67 Bar2+0x8218 READ/WRITE	TtlIn(3)	TTL_IN_3	AE29	L31	TTL_OUT_3	P14_TTL_IN_3	AH28	40	A-20
	TtlIn(2)	TTL_IN_2	AD29	L30	TTL_OUT_2	P14_TTL_IN_2	AH29	38	A-19
	TtlIn(1)	TTL_IN_1	W24	N30	TTL_OUT_1	P14_TTL_IN_1	AF28	36	A-18
	TtlIn(0)	TTL_IN_0	Y24	M30	TTL_OUT_0	P14_TTL_IN_0	AE28	34	A-17
TTL_Out_3_ Register - addrx = 68 Bar2+0x8220 READ/WRITE	TtlOut_1(15)	TTL1_OUT_15	AJ31	P31	TTL1_IN_15	P14_TTL1_OUT_15	AL28	32	A-16
	TtlOut_1(14)	TTL1_OUT_14	AJ32	P30	TTL1_IN_14	P14_TTL1_OUT_14	AK28	30	A-15
	TtlOut_1(13)	TTL1_OUT_13	AG30	T31	TTL1_IN_13	P14_TTL1_OUT_13	AM27	28	A-14
	TtlOut_1(12)	TTL1_OUT_12	AG31	T30	TTL1_IN_12	P14_TTL1_OUT_12	AM28	26	A-13
TTL_Out_4_ Register - addrx = 69 Bar2+0x8228 READ/WRITE	TtlOut_1(11)	TTL1_OUT_11	AF31	L29	TTL1_IN_11	P14_TTL1_OUT_11	AG27	24	A-12
	TtlOut_1(10)	TTL1_OUT_10	AE31	L28	TTL1_IN_10	P14_TTL1_OUT_10	AG28	22	A-11
	TtlOut_1(9)	TTL1_OUT_9	AE32	N29	TTL1_IN_9	P14_TTL1_OUT_9	AJ27	20	A-10
	TtlOut_1(8)	TTL1_OUT_8	AD32	N28	TTL1_IN_8	P14_TTL1_OUT_8	AH27	18	A-09
TTL_Out_5_ Register - addrx = 70 Bar2+0x8230 READ/WRITE	TtlOut_1(7)	TTL1_OUT_7	AD30	R29	TTL1_IN_7	P14_TTL1_OUT_7	AK26	16	A-08
	TtlOut_1(6)	TTL1_OUT_6	AD31	P29	TTL1_IN_6	P14_TTL1_OUT_6	AK27	14	A-07
	TtlOut_1(5)	TTL1_OUT_5	AC29	T29	TTL1_IN_5	P14_TTL1_OUT_5	AE26	12	A-06
	TtlOut_1(4)	TTL1_OUT_4	AC30	T28	TTL1_IN_4	P14_TTL1_OUT_4	AE27	10	A-05
TTL_Out_6_ Register - addrx = 71 Bar2+0x8238 READ/WRITE	TtlOut_1(3)	TTL1_OUT_3	AC28	N27	TTL1_IN_3	P14_TTL1_OUT_3	AG26	8	A-04
	TtlOut_1(2)	TTL1_OUT_2	AB28	M28	TTL1_IN_2	P14_TTL1_OUT_2	AF26	6	A-03
	TtlOut_1(1)	TTL1_OUT_1	AA28	R28	TTL1_IN_1	P14_TTL1_OUT_1	AK21	4	A-02
	TtlOut_1(0)	TTL1_OUT_0	AA29	R27	TTL1_IN_0	P14_TTL1_OUT_0	AL21	2	A-01
TTL_Out_7_ Register - addrx = 72 Bar2+0x8240 READ/WRITE	TtlOut_2(15)	TTL2_OUT_15	AN25	D32	TTL2_IN_15	P14_TTL2_OUT_15	AC22	63	C-32
	TtlOut_2(14)	TTL2_OUT_14	AM25	C32	TTL2_IN_14	P14_TTL2_OUT_14	AC23	61	C-31
	TtlOut_2(13)	TTL2_OUT_13	AL26	E31	TTL2_IN_13	P14_TTL2_OUT_13	AM26	59	C-30
	TtlOut_2(12)	TTL2_OUT_12	AK26	D31	TTL2_IN_12	P14_TTL2_OUT_12	AL26	57	C-29
TTL_Out_8_ Register - addrx = 73 Bar2+0x8248 READ/WRITE	TtlOut_2(11)	TTL2_OUT_11	AK24	D30	TTL2_IN_11	P14_TTL2_OUT_11	AM25	55	C-28
	TtlOut_2(10)	TTL2_OUT_10	AJ24	C30	TTL2_IN_10	P14_TTL2_OUT_10	AL25	53	C-27
	TtlOut_2(9)	TTL2_OUT_9	AJ25	G30	TTL2_IN_9	P14_TTL2_OUT_9	AH25	51	C-26
	TtlOut_2(8)	TTL2_OUT_8	AH25	F30	TTL2_IN_8	P14_TTL2_OUT_8	AG25	49	C-25
TTL_Out_9_ Register - addrx = 74 Bar2+0x8250 READ/WRITE	TtlOut_2(7)	TTL2_OUT_7	AH23	D29	TTL2_IN_7	P14_TTL2_OUT_7	AF24	47	C-24
	TtlOut_2(6)	TTL2_OUT_6	AH24	C29	TTL2_IN_6	P14_TTL2_OUT_6	AF25	45	C-23
	TtlOut_2(5)	TTL2_OUT_5	AA23	H30	TTL2_IN_5	P14_TTL2_OUT_5	AK24	43	C-22
	TtlOut_2(4)	TTL2_OUT_4	AA24	H29	TTL2_IN_4	P14_TTL2_OUT_4	AL24	41	C-21
TTL_Out_10_ Register - addrx = 75 Bar2+0x8258 READ/WRITE	TtlOut_2(3)	TTL2_OUT_3	AM31	C28	TTL2_IN_3	P14_TTL2_OUT_3	AE24	39	C-20
	TtlOut_2(2)	TTL2_OUT_2	AL31	C27	TTL2_IN_2	P14_TTL2_OUT_2	AD24	37	C-19
	TtlOut_2(1)	TTL2_OUT_1	AJ30	E27	TTL2_IN_1	P14_TTL2_OUT_1	AL23	35	C-18
	TtlOut_2(0)	TTL2_OUT_0	AH30	D27	TTL2_IN_0	P14_TTL2_OUT_0	AM23	33	C-17
TTL_Out_11_ Register - addrx = 76 Bar2+0x8260 READ/WRITE	TtlOut_3(15)	TTL3_OUT_15	AD27	G28	TTL3_IN_15	P14_TTL3_OUT_15	AK22	31	C-16
	TtlOut_3(14)	TTL3_OUT_14	AC27	G27	TTL3_IN_14	P14_TTL3_OUT_14	AK23	29	C-15
	TtlOut_3(13)	TTL3_OUT_13	AL28	H28	TTL3_IN_13	P14_TTL3_OUT_13	AJ26	27	C-14
	TtlOut_3(12)	TTL3_OUT_12	AL29	H27	TTL3_IN_12	P14_TTL3_OUT_12	AJ26	25	C-13
TTL_Out_12_ Register - addrx = 77 Bar2+0x8268 READ/WRITE	TtlOut_3(11)	TTL3_OUT_11	AK33	K28	TTL3_IN_11	P14_TTL3_OUT_11	AG23	23	C-12
	TtlOut_3(10)	TTL3_OUT_10	AK34	J27	TTL3_IN_10	P14_TTL3_OUT_10	AH23	21	C-11
	TtlOut_3(9)	TTL3_OUT_9	AL33	E26	TTL3_IN_9	P14_TTL3_OUT_9	AE23	19	C-10
	TtlOut_3(8)	TTL3_OUT_8	AL34	D26	TTL3_IN_8	P14_TTL3_OUT_8	AF23	17	C-09
TTL_Out_13_ Register - addrx = 78 Bar2+0x8270 READ/WRITE	TtlOut_3(7)	TTL3_OUT_7	AM32	G26	TTL3_IN_7	P14_TTL3_OUT_7	AD22	15	C-08
	TtlOut_3(6)	TTL3_OUT_6	AM33	F26	TTL3_IN_6	P14_TTL3_OUT_6	AE22	13	C-07
	TtlOut_3(5)	TTL3_OUT_5	AG25	K26	TTL3_IN_5	P14_TTL3_OUT_5	AM21	11	C-06
	TtlOut_3(4)	TTL3_OUT_4	AG26	J26	TTL3_IN_4	P14_TTL3_OUT_4	AM22	9	C-05
TTL_Out_14_ Register - addrx = 79 Bar2+0x8278 READ/WRITE	TtlOut_3(3)	TTL3_OUT_3	AB22	L26	TTL3_IN_3	P14_TTL3_OUT_3	AL20	7	C-04
	TtlOut_3(2)	TTL3_OUT_2	AB23	L25	TTL3_IN_2	P14_TTL3_OUT_2	AM20	5	C-03
	TtlOut_3(1)	TTL3_OUT_1	AB25	M26	TTL3_IN_1	P14_TTL3_OUT_1	AL18	3	C-02
	TtlOut_3(0)	TTL3_OUT_0	AB26	M25	TTL3_IN_0	P14_TTL3_OUT_0	AL19	1	C-01

Block Diagram:
Pentek Model 7142
Option 223 - TTL I/O
Signal FPGA <=> P14
via PCI FPGA
3/6/2008