# 北京工业大学计算机学院


# 2009~2010学年第一学期《数字逻辑》闭卷试题(A卷)

考试时间: 2009年月日 时分至时分


学与	<u>።</u>		姓名:		成绩:		
		题号:		11	111	四	
		得分:					
<u> </u>	、填空	题 (每空	2分,共26	分)			
1.	完成下	列数制转换					
	( 129.5	$(5)_{10} = ($		) <sub>2</sub> (	1FFF) <sub>16</sub> = (		)8
2.	完成下	列代码转换					
	(270) <sub>10</sub> → ( ) <sub>8421</sub> $_{\Theta}$ →( ) <sub><math>\pm</math>3</sub> $_{\Theta}$				) <sub>余3码</sub>		
3.	已知[X	[] <sub>原</sub> = 10001	101,则[X] <sub>反</sub>	=		;	
	已知真	值Y= - 010	0110,则8位	字长时, <b>[Y]</b>	<sub>sh</sub> =	o	
4.	Ⅰ. 已知某数为( <b>0010 1100</b> ) <sub>2421</sub> ,则对应的( ) <sub>16</sub> 。						
5.	5. 已知 $F = A + \overline{BC} \bullet (\overline{A} + D)$ ,按规则求得 $F' = \underline{}$ 。						
6.	6. 已知奇偶校验码中的信息码为( 1010110 ) <sub>2</sub> 、校验位为1,则约定的校验方式为。						
7.	. 已知 F =Σm³( 4,6,7 ) ,则 F =□M³( )。						
8.	8. 在Verilog HDL中,已知 A=4'b1011,B=4'b0101,则 A&B=。						
9.	在Ver	ilog HDL中	,持续赋值语	f句assign只f	能对	变量	赋值。
10.	时序 是		3路有着本质		时序电路的基	基本特征	

### 二、简答题(每题5分,共30分)

1. 某函数 F(A,B,C,D) 的卡诺图如下,按要求求出最简表达式。




2. 画出图示同步时序电路初态 $Q_1Q_0=00$ 后的时序波形。



3. 将描述  $F = \overline{AB} + (B \oplus C)$  的 Verilog HDL 模块补充完整。


4. (a) 建立图示逻辑门的功能表。



(b) 已知  $F_{\text{最简与或式}} = A\overline{D} + BCD$ 

若克服险象,需增加的冗余项为\_\_\_\_\_。

5. 由74LS138译码器及逻辑门构成的组合逻辑电路如下,其中输入信号  $A_7 \sim A_0$ 为地址变量。试填写表格。




	$A_{7}A_{6}A_{5}A_{4}A_{3}A_{2}A_{1}A_{0}$
/ <b>Y</b> <sub>0</sub> 有效时	
/Y₁有效时	
/Y <sub>4</sub> 有效时	
/ <b>Y</b> <sub>6</sub> 有效时	
/ <b>Y</b> <sub>7</sub> 有效时	

6. 根据给定的Moore型状态表画出状态图。


X S(t)	0	1	Z
Α	С	В	0
В	С	D	0
С	D	В	0
D	В	A	1
S(t+1)			

#### 三、综合分析应用题 (每题6分,共24分)

1. 分析由译码器74LS138和逻辑门构成的电路,写出函数表达式 F(A,B,C);列真值表;说明电路功能。




2. 分析图示电路,写出F(A,B,C)逻辑表达式,填写卡诺图, 求最简无险象与或式。




/CLR	$S_{I}$	$S_{\theta}$	CLK	功能
0	×	×	×	清零
1	0	0	<b>↑</b>	保持
1	0	1	<b>→</b>	右移
1	1	0	<b>↑</b>	 左移

置数

74LS194功能表



**4.** 分析输入变量顺序为 $X_3$ 、 $X_2$ 、 $X_1$ 的组合电路。要求写出输出表达式、列 真值表、说明电路的综合功能( $S_2$ 、 $S_1$ )。



$$S_2 =$$

$X_3 X_2 X_1$	S <sub>2</sub> S <sub>1</sub>

### 四、设计题(共20分)

1. 某组合电路的逻辑功能如下表所示,其中en为使能信号; sel[1:0]为选择信号; d[15:0]为数据输入; f[3:0]为电路输出。请用Verilog HDL建立该电路的模型。(5分)

en	sel[1:0]	f[3:0]
1	х х	ZZZZ
0	0 0	d[ 3:0 ]
0	0 1	d[ 7:4 ]
0	1 0	d[11:8]
0	1 1	d[15:12]

- 2. 用Verilog HDL描述一个满足下列要求的计数器。(10分)
- (1) 下降沿"三位格雷码" 加1计数;
- (2) 电路具有一个低有效的异步清零端;
- (3) 电路具有一个高有效的计数使能端;
- (4) 电路具有一个高有效的循环进位(RCO)输出端。

3. 图为"101"(不可重)序列检测器的状态图,请用Verilog HDL建模。(5分) 提示: 时钟有效沿为上升沿;异步复位信号 /reset 低有效。

可用 parameter A=2'b00, B=2'b01, C=2'b10; 进行状态编码。

