教材:《数字逻辑基础与Verilog硬件描述语言》 贾熹滨 等 编著 2012.8. 清华大学出版社

# 《数字逻辑》2015—2016(1)总复习

# 复习宗旨:

基本理论、基本知识、基本分析方法、基本设计方法

## 复习方法:

- 1. 按照教材,逐章整理知识点,形成知识点网络;
- 2. 以典型例题,带动复习,拾遗补缺。

#### 避免:


盲目做以往的试卷,不总结概念、方法。

只看以往试卷,阅读"答案",不动手做题。

# 第一章 数制和码制

#### 知识点1:

十进制、二进制、八进制、十六进制数之间的转换。




#### 例1: 完成下列数制转换。

(1101)2小数点左移6位

知识点2:

真值、原码、反码、补码



例2: 已知真值 x = -1010,求字长8位时, $[x]_{\mathbb{R}}$ 、 $[x]_{\mathbb{R}}$ 、 $[x]_{\mathbb{A}}$ 。

$$x = -0001010$$

$$x = -0001010$$
  $[x]_{\bar{R}} = 10001010$   $[x]_{\bar{L}} = 11110101$   $[x]_{\bar{A}} = 11110110$   $[x]_{\bar{A}} = 11110110$   $[x]_{\bar{A}} = 11110110$ 

引申:

$$[-x]_{\text{ff}} = [-x]_{\text{ff}} = [-x]_{\text{h}} = 00001010$$

$$[x]_{35}=10000000$$
,  $x=-10000000$ 

## 知识点3:

### BCD码——8421码、余3码、2421码

前5减3,后5加3

十进制数字符号	8421码	余3码	2421码
0	0000	0011	0000
1	0001	0100	0001
2	0010	0101	0010
3	0011	0110	0011
4	0100	0111	0100
5	0101	1000	1011
6	0110	1001	1100
7	0111	1010	1101
8	1000	1011	1110
9	1001	1100	1111
	1 (	<b>4</b>	<b>*</b>

加 3

前5个不变,后5个加6

四位二进制	8421码	余3码	2421码
0000	0		0
0001	1		1
0010	2		2
0011	3	0	3
0100	4	1	4
0101	5	2	
0110	6	3	
0111	7	4	
1000	8	5	
1001	9	6	
1010		7	
1011		8	5
1100		9	6
1101			7
1110			8
1111			9

对应的十进制数字符号

例3: 完成下列代码转换。

$$\left\{ \begin{array}{c} ( \ 0010\ 0011\ 0111\ .\ 0110\ 1001 \ )_{8421} \\ \\ ( \ 0010\ 0011\ 1101\ .\ 1100\ 1111 \ )_{2421} \\ \\ ( \ 0101\ 0110\ 1010\ .\ 1001\ 1100 \ )_{\hat{\mathbb{R}}3} \end{array} \right.$$

注意: 首尾的0不能省略!!!

## 知识点4:

# 4位格雷码(循环码)和格雷BCD码

十进制	四位二进制B <sub>3</sub> B <sub>2</sub> B <sub>1</sub> B <sub>0</sub>	循环码G <sub>3</sub> G <sub>2</sub> G <sub>1</sub> G <sub>0</sub>	$G_3=B_3$
0	0000	0000	
1	0001	0001	$G_2=B_3\oplus B_2$
2	0010	0011	$G_1=B_2\oplus B_1$
3	0011	0010	$\square$
4	0100	0110	$G_0=B_1\oplus B_0$
5	0101	0111	
6	0110	0101	
7	0111	0100	
8	1000	1100	
9	1001	1101	
10	1010	1111	
11	1011	1110	
12	1100	1010	
13	1101	1011	
14	1110	1001	
15	1111	1000	

#### 知识点5:

n + 1 位

n位

1位

奇校验约定: 奇校验码中有奇数个"1"。

奇校验位= $D_0 \oplus D_1 \oplus ... \oplus D_n \oplus 1$ 

偶校验约定: 偶校验码中有偶数个"1"。

偶校验位= $D_0 \oplus D_1 \oplus ... \oplus D_n \oplus 0$ 

例5: 已知某奇校验码01110011,校验位的状态是"1"。则信息码为 0111001 ,信息码中"1"的个数是偶数 个,

# 数字逻辑

第二章 小结

北京工业大学计算机学院系统结构系 彭建朝

# 第二章 逻辑代数基础

本章内容庞杂,应在通读的基础上,进 行归纳总结。并由典型逻辑命题入手,整理 知识点。

#### 知识点

## 反演规则和对偶规则

应用要点:原函数不要变形;

"大"非号不变,非号下按规则;

适当添加括号。


例: 已知  $F = \overline{AB} + D \oplus C + BD$  按规则求  $\overline{F}$ , F'

$$\overline{F} = (\overline{(\overline{A} + B)\overline{D}} \odot \overline{C})(\overline{B} + D)$$

$$F' = (\overline{(A + \overline{B})D} \odot C)(B + \overline{D})$$

### 知识点

逻辑问题的描述可用真值表、逻辑表达式、逻辑图、卡诺图和时序图,它们各具特点又相互关联。



#### 知识点

#### 逻辑函数的化简

代数化简法:

卡诺图化简法: 重点

常用编码的卡诺图表示 及化简(格雷码、格雷 BCD码、8421码、2421 码、余3码)

逻辑函数 表达形式 填图

卡诺图

化简

逻辑函数最简 表达形式

真值表 标准式

- 一般与或式
- 一般或与式 其它形式

利用无关项进行化简单原则:尽量利用与尽量不用

最简与或式 最简与非式 最简或非式 最简与或非式 最简与或非式

# 由下列表达式,你能想到什么? $F = \sum m^4(0,2,7,8,10,12,14,15)$

- (1) 四变量(设变量顺序ABCD)最小项表达式
- (2) 显性给出使F=1的变量取值组合; 隐性给出使F=0的 变量取值组合。
- (3) 可列函数的真值表
- (4) 标准与或式  $F(A,B,C,D) = \overline{ABCD} + \overline{ABCD} + \cdots + ABCD$
- (5) 代数法化简逻辑函数(运用公理、定理、规则)

# 由下列表达式,你能想到什么? $F = \sum m^4(0,2,7,8,10,12,14,15)$

(6) 填卡诺图(很重要) 设变量顺序ABCD

(7) 卡诺图化简逻辑函数

AB CD	00	01	11	10
00	1		1	1
01				
11		1	1	
10	1		1	1

圈"1", 求F的最简与或式

圈 "0", 求  $\overline{F}$  的最简与或式

还原律、摩根定理
 取反
 下最简与或非式
 反演规则
 F最简或与式

F最简或非式

还原律、摩根定理

由下列表达式,你能想到什么?(续) 
$$F = \sum m^4(0,2,7,8,10,12,14,15)$$

- (8) 根据五种最简表达式画出对应的逻辑图
- (9) 根据最简与或式,判断有无逻辑险象。


$$F = \overline{BD} + A\overline{D} + BCD$$

代数法判断

卡诺图法判断

消除险象:增加冗余项

$$F = \overline{BD} + A\overline{D} + BCD + ABC$$



#### 由下列表达式,你能想到什么?

$$F = \sum m^4(0,2,7,8,10,12,14,15)$$

#### (10) 最大项表达式

$$F = \prod M^4(1,3,4,5,6,9,11,13)$$

- ●显性给出使F=0的变量取值组合; 隐性给出使F=1的变量取值组合。
- ●标准或与式

$$F(A,B,C,D) = (A+B+C+\overline{D})(A+B+\overline{C}+\overline{D})\cdots(\overline{A}+\overline{B}+C+\overline{D})$$

填卡诺图

# 由下列表达式,你能想到什么?(续) $F = \sum m^4(0,2,7,8,10,12,14,15)$

### (11) 反函数的最小项表达式

$$\overline{F} = \sum m^4(1,3,4,5,6,9,11,13)$$

(12) 反函数的最大项表达式

$$\overline{F} = \prod M^4(0,2,7,8,10,12,14,15)$$

#### 知识点:

#### 含有无关项的逻辑函数化简。

无关项使用原则:尽量使用;尽量不用。

例题: 已知逻辑函数

$$F(A,B,C,D)=\sum m(3,5,6,7,13)+\sum d(2,4,12,15)$$

求最简与或式和最简或与式。

AB CD	00	01	11	10
00		d	d	
01		1	1	
11	1	1	d	
10	d	1		

圈 "1" 
$$F = \overline{AC} + BD$$

圈 "0" 
$$\overline{F} = \overline{BC} + AC$$

$$F = (B + C)(\overline{A} + \overline{C})$$

# 谢 谢 收 看

# 第三章 Verilog HDL基础

知识点1:

模块的概念

模块声明

端口定义

变量类型

功能描述

module 模块名(端口列表);

input 输入端口;

不同位宽?

output 输出端口;

parameter 标志符常量;

wire 变量;

reg 变量;

integer 变量;

门级建模

数据流描述

行为描述

endmodule

不同位宽?

#### 知识点2:

#### 门级描述方式

module 模块名(端口列表); input 输入端口;

output 输出端口;

wire 变量;

门级元件实例语句1;

门级元件实例语句2;

-----

门级元件实例语句n:

endmodule

#### 多输入门元件模型

<元件名>(输出,输入1,……,输入n)

and nand or nor xor xnor

多输出门元件模型


<元件名>(输出1, .....,输出n,输入)

not

#### 门级元件实例语句的格式

<元件名> <实例名> (端口连接表);

例:用Verilog HDL建立下列电路的门级模型。



分析: 电路输入?

电路输出?

增加内部连线变量!


```
module example (a,b,c,f);
 input a,b,c;
 output f;
 wire w1,w2,w3;
   not u1 (w1,a);
  and u2 (w2,w1,b);
  or u3 (w3,b,c);
  nand u4 (f,w2,w3);
endmodule
```

#### 知识点3:

#### 数据流描述方式

```
module 模块名(端口列表):
                                 运算符:
  input 输入端口;
                            需要认真整理一下。
 output 输出端口;
  wire 变量;
  assign <表达式1>;
                     要点:
  assign <表达式2>;
                     求得逻辑表达式,
                     运用Verilog HDL运算符,
       <表达式n>;
  assign
                     用持续赋值语句assign描述。
endmodule
```

例:用Verilog HDL建立下列电路的数据流模型。



```
module example (a,b,c,f);
input a,b,c;
output f;
assign f = ~ ( ~ a & b & ( b | c ));
endmodule
```

#### 知识点4:

#### 行为描述方式

```
module 模块名(端口列表):
  input 输入端口;
  output 输出端口;
  reg 变量;
  integer 变量;
  parameter 标志符常量;
   always @ (敏感信号列表)
    begin
     过程赋值语句(=、<=)
     高级程序语句(if_else、case、for)
    end
endmodule
```

要点:

所有always中被赋值 变量都要定义为reg型 或integer型。

integer只定义32位

多句,应使用begin end

组合电路?

时序电路?

#### 知识点4—1:


#### 组合电路的行为描述方式

```
module 模块名(端口列表):
  input 输入端口;
  output 输出端口;
                         所有影响输出的输入信号,
  reg 变量;
                        多个时,用or。
  integer 变量;
  parameter 标志符常量;
   always @ (电平型敏感信号列表)
    begin
                             为什么?
    阻塞赋值语句(=)
    高级程序语句(if_else、case、for)
                               组合电路的特点。
    end
endmodule
```

#### 例:用Verilog HDL描述满足下列要求的代码转换电路:

- (1) 输入余3码,输出8421码;
- (2) 电路有一个低有效的使能端;
- (3) 电路有一个高有效的输出有效标志。

分析命题, 画框图, 再描述。



```
module y_8421 (y,n_en,ok,out);
 input n_en; input [4:1]y;
 output ok; output [4:1]out;
 reg ok; reg [4:1]out;
  always @ ( y or n_en )
    if (n_en==1) ok=0;
    else begin
          ok=1; out = y - 4'b0011;
        end
endmodule
```

#### 知识点4—2:

endmodule

#### 时序电路的行为描述方式

```
module 模块名(端口列表):
 input 输入端口;
                      时钟信号、异步置位信号、
 output 输出端口;
                       异步清零信号的有效沿
 reg 变量;
                       (posedge negedge)
 integer 变量;
 parameter 标志符常量;
  always @ (边沿型敏感信号列表)
   begin
                            为什么?
    非阻塞赋值语句(<=)
    高级程序语句(if_else、case、for)
                                 同时采样,
   end
                                  ·起赋值。
```

#### 例:用Verilog HDL描述一个具有下列功能的计数器:

- (1) 3位二进制减1计数;
- (2) 有一个低有效异步清零端;
- (3) 有一个高有效的计数使能端;
- (4) 具有循环借位输出。

```
module counter (clk, n_reset, en, rco, q);
 input clk, n_reset, en;
 output rco;
 output [2:0] q; reg [2:0] q;
  assign rco = (en \& q==0)?1:0;
  always @ (posedge clk or negedge n_reset)
    if (! n_reset) q <= 0;
                                                 同步清零?
   else if (en) q \le q - 1;
        else q \le q;
endmodule
```

clk -

en

n\_reset

rco

q[2:0]

#### 知识点5:

#### Verilog HDL运算符

要点提示:逻辑运算符和位运算符的区别;

归约运算的特点;

拼接运算符 { };

条件运算符 ?:

知识点6:

if\_else语句和case语句

要点:

- (1) 语法格式
- (2) 如何避免隐含触发器

# 第四章 组合电路的分析与设计


#### 组合电路的分析

1. 基于逻辑门的组合电路分析

#### 分析步骤:

- ●列表达式
- ●作真值表
- ●分析功能
- ●转化为Verilog HDL模型

## 例:分析电路功能,建Verilog HDL模型。



$s_3 = x_3$
$s_2 = x_3 \oplus x_2$
$S_1 = X_2 \oplus X_1$

## 功能:

3位二进制码转换成3位格雷码。


$X_3 X_2 X_1$	$s_3 s_2 s_1$
000	000
0 0 1	0 0 1
010	011
010	010
100	110
101	111
110	101
111	100

```
module B_G(x,s);
input [3:1] x ;
output [3:1] s ;
assign s[3]=x[3];
assign s[2]=x[3]^x[2];
assign s[1]=x[2]^x[1];
endmodule
```


## 组合电路的分析

#### 2. 基于译码器74LS138的电路分析

要点:熟悉74LS138的逻辑符号、逻辑功能、输出表达式。



## 例:分析电路的逻辑功能(综合考虑F2和F1)。



$$F_2(X_3, X_2, X_1) = \overline{m}_1 \bullet \overline{m}_2 \bullet \overline{m}_4 \bullet \overline{m}_7$$

$$= m_1 + m_2 + m_4 + m_7$$

$$F_1(X_3, X_2, X_1) = m_1 \bullet m_2 \bullet m_3 \bullet m_7$$
  
=  $m_1 + m_2 + m_3 + m_7$ 


#### 标注译码器输出

#### 写函数表达式

$X_3 X_2 X_1$	F <sub>2</sub> F <sub>1</sub>
000	0 0
001	1 1
010	1 1
011	0 1
100	1 0
101	0 0
110	0 0
111	1 1

全加器? 全减器?

例: 由74LS138译码器及逻辑门构成的组合逻辑电路如下,其中输入信号A7~A0为地址变量。试填写表格。




		$\mathbf{A}_2\mathbf{A}_1\mathbf{A}_0$	16进制
/ <b>Y</b> <sub>0</sub> 有效时	01110	000	7 0
/ <b>Y</b> ₁有效时	01110	0 0 1	7 1
/ <b>Y</b> <sub>4</sub> 有效时	01110	100	7 4
/ <b>Y</b> <sub>6</sub> 有效时	01110	110	7 6
/ <b>Y</b> <sub>7</sub> 有效时	01110	111	7 7

## 组合电路的分析


#### 3. 基于数据选择器74LS151的电路分析

要点:熟悉74LS151的逻辑符号、逻辑功能、输出表达式。

#### 当使能有效




例:分析电路,写出表达式,作卡诺图,求无险象与或式。




## 组合电路的分析

#### 4. 基于加法器74LS283的电路分析

要点:熟悉74LS283的逻辑符号、逻辑功能。



## 例:分析下列电路的逻辑功能。( $F_3F_2F_1F_0$ 为2421码输入)



$F_3F_2F_1F_0$	В	3B <sub>2</sub> B <sub>1</sub> E	30	$Y_3Y_2Y_1Y_0$		<b>1</b> 0
0000						
0001						
0010						
0011						
0100						
1011						
1100						
1101						
1110						
1111						

功能: 2421码转换为余3码。

#### 组合电路的设计

教学要求:分析逻辑命题,建立Verilog HDL模型。

供参考的设计方法:

- (1) 建立真值表,在always中用case语句描述;
- (2) 得到函数表达式,用assign描述;
- (3) 归纳行为特性,在always中用if\_else、case语句描述;

例1:设计一个3变量非一致电路。

ABC	F
000	0
111	0
其他	1

```
module exam_1(A,F);
input [3:1] A;
output F;
assign F=(A==0 | A==7) ? 0 : 1;
endmodule
```

```
module exam_1 (a, b, c, f);
 input a, b, c;
 output f;
 reg f;
   always @ ( a or b or c )
    case ( {a,b,c} )
     3'b000 : f = 0;
     3'b111: f = 0;
     default: f = 1;
    endcase
endmodule
```

例2:按照下列要求,设计一个代码转换电路:

- (1)输入8421码,输出余3码,作卡诺图;
- (2) 写出函数表达式;
- (3) 建立数据流描述模型。

AB				
CD	00	01	11	10
00	0011	0111	d	1011
01	0100	1000	d	1100
11	0110	1010	d	d
10	0101	1001	d	d


$$Y_3Y_2Y_1Y_0$$

$$Y_3 = A + BD + BC$$
  
 $Y_2 = \overline{B}D + \overline{B}C + B\overline{C}\overline{D}$   
 $Y_1 = CD + \overline{C}\overline{D}$   
 $Y_0 = \overline{D}$ 

```
egin{aligned} Y_3 &= A + BD + BC \ Y_2 &= \overline{B}D + \overline{B}C + B\overline{C}\overline{D} \ Y_1 &= CD + \overline{C}\overline{D} \ Y_0 &= \overline{D} \end{aligned}
```


```
module exam_2 (a,b,c,d,y);
 input a,b,c,d;
 output [3:0] y;
   assign y[3]=a|(b\&d)|(b\&c);
   assign y[2]=~b&d|~b&c|b&~c&~d;
   assign y[1]=c&d|~c&~d;
   assign y[0]=^d;
endmodule
```

例3:设计一个高有效使能、低有效输出的2—4译码器。




```
module exam_3(en,x,n_y);
 input en; input [2:1]x;
 output [3:0] n_y;
 reg [3:0] n_y;
   always @(en or x)
    if (!en) n_y=4'b1111;
    else case (x)
         2'b00 : n_y=4'b1110;
         2'b01 : n_y=4'b1101;
         2'b10 : n_y=4'b1011;
         2'b11 : n_y=4'b0111;
         endcase
endmodule
```

例4:设计一个低有效使能的8位四选一数据选择器。




```
module exam_4(n_en,x,a,b,c,d,f);
 input n_en; input [2:1] x;
 input [7:0] a,b,c,d;
 output [7:0] f; reg [7:0] f;
  always @(n_en or x or a or b or c or d)
    if (n_en) f = 0;
    else case (x)
           0: f = a;
           1: f = b;
           2: f = c;
           3: f = d;
         endcase
endmodule
```

例5:设计一个高有效使能、 具有编码输出有效标志 的4—2优先权编码器。



```
module exam_5 ( en, in, n_err, y );
 input en; input [3:0] in;
 output n_err; output [2:1] y;
 reg n_err; reg [2:1] y;
  always @(en or in)
   if (!en ) n_err=0;
   else if (in[3]) {n_err,y}=3'b1_11;
       else if (in[2]) {n_err,y}=3'b1_10;
           else if (in[1]) {n_err,y}=3'b1_01;
                else if (in[0]) {n_err,y}=3'b1_00;
                    else n err=0;
endmodule
```

例6:设计一个8为数据并行传输时,满足奇校验要求的奇校验位发生器。



```
module exam_6(data, o_bit);
input [7:0] data;
output o_bit;
assign o_bit = ! (^data);
endmodule
```


# 第五~八章 同步时序电路

应对5~8章的内容进行整理、归纳,形成知识网络,掌握基本概念、分析方法和设计要点。

#### 知识点1:

#### 同步时序电路的两种模型

## Mealy型



状态 { 时钟作用前,现态; 时钟作用后,次态;


输出 = f (现态,输入)

激励 = f (现态,输入)

次态 = f (激励)

= f (现态,输入)

Mealy型状态图




Mealy型状态表

输入X 现态Q(t)	0	1
A	B / 0	D / 1
В	<b>C</b> / <b>0</b>	<b>A</b> / <b>0</b>
C	<b>D</b> / <b>0</b>	B / 0
D	<b>A</b> / <b>1</b>	<b>C</b> / <b>0</b>

次态Q(t+1)/输出Z

#### Moore型




输出 = f (现态)

激励 = f (现态,输入)

次态 = f (激励)

= f (现态,输入)

Moore型状态图



Moore型状态表

输入X 现态Q(t)	0	1	输出Z
A	В	D	0
В	C	A	0
C	D	В	0
D	A	C	1

次态Q(t+1)


## 共用表格——次态真值表

输入 现态	次态	输出
所有组合		

## 共用表格——激励/状态转换表

输入 现态	激励	次态	输出
所有组合			

## 共用表格——状态转换表





知识点2:


锁存器和触发器


锁存器——在使能信号有效期间,输入影响输出。

触发器——在时钟信号的有效沿,完成状态的改变,其它时刻,输入不影响输出。









RS锁存器

下降沿D 触发器

上升沿JK 触发器

上升沿T 触发器

$$Q_{t+1} = S + \overline{R} \bullet Q_t$$

$$R \bullet S = 0$$

$$Q_{t+1} = D$$

$$Q_{t+1} = J\overline{Q}_t + \overline{K}Q_t \qquad Q_{t+1} = T \oplus Q_t$$

$$Q_{t+1} = T \oplus Q_t$$

知识点3:

时序波形图

#### 画波形图要点:

- (1) 画时钟,标定有效沿;
- (2) 画输入,有效沿保持稳定;
- (3) 分段画出状态波形;
- (4) 最后画输出波形。

以Q<sub>1+1</sub>=D、Z=D⊕Q<sub>1</sub>为例。(上升沿有效,初态为0)

#### 知识点4:

#### 基于D、JK触发器的同步时序电路分析


#### 分析方法:


- (1) 写出触发器输入端的激励函数表达式和电路的输出函数表达式;
- (2) 代入触发器的特性方程,得到电路的状态方程(组);
- (3) 填写卡诺图形式的状态 / 输出表; (Mealy? Moore?)
- (4) 画状态图; (Mealy? Moore?)
- (5) 分析电路的功能:
- (6) 根据给定输入序列和电路初态,画时序图;
- (7) 根据电路功能建立Verilog HDL模型。

#### 应根据题目的要求, 灵活运用!

## 基于D、JK触发器的同步时序电路分析举例

例1:根据给定状态/输出表,画出状态图和初态为0且输入为10110的时序图。






在黑板上画出波形图

## 基于D、JK触发器的同步时序电路分析举例

例2: 填写下列同步时序电路的初态为0000时的状态转换表。



$Q_3 \sim Q_0(t)$	$Q_3 \sim Q_0(t+1)$
0000	•

#### 引申:

电路的功能?

自启动特性?


波形图?

现态1100,经3个脉冲,电路状态?

#### 例3:分析图示同步时序电路。

#### 基于D、JK触发器的同步时序电路分析举例

- (1) 写出激励方程和输出方程;
- (2) 作激励 / 状态转换表;
- (3) 画初态 $Q_1Q_0$ =00时,输入x为00001111时, $Q_1$ 、 $Q_0$ 、Z的波形图。
- (4) 说明电路功能。



$J_0=K_0=X$	$J_1 = K_1 = XQ_0 \qquad Z = Q_1Q_0$			
X Q <sub>1</sub> Q <sub>0</sub>	J <sub>1</sub> K <sub>1</sub>	$J_0 K_0$	$Q_{1(t+1)} Q_{0(t+1)}$	Z
000	00	00	00	0
001	00	00	01	0
010	00	00	10	0
011	00	00	11	1
100	00	11	01	0
101	11	11	10	0
110	00	11	11	0
111	11	11	00	1


功能: X=0,停止计数;

X=1,模4加1计数,Z为循环进位。

#### 知识点5

## 基于74LS163和74LS194的同步时序电路分析

要点: 熟悉逻辑符号、逻辑功能, 掌握分析方法。



#### 74LS194



## 基于74LS163和74LS194的同步时序电路分析

设定电路初态(现态);

计算反馈;

查功能表;


获得次态;


次态作为现态

直到出现状态循环


#### 基于74LS163和74LS194的同步时序电路分析举例

例1. 分析74LS163构成的电路功能。





例3: 分析图示电路,写出启动清零后电路的状态转换序列,说明功能。




# 序列检测器的原始状态图和原始状态表的建立

### 方法:

- (1) Moore型? Mealy型?
- (2) 设定一个初态;
- (3) 先画出主序列; 可重? 不可重!
- (4) 再画出辅助序列;
- (5) 建立原始状态表。

例: 画出 "010" (不可重) 序列检测器的Moore型原始状态图和原始状态表。



### 知识点7

### 原始状态表的化简(隐含表法)

涉及的概念: 等效对、等效类、最大等效类

隐含表的构成:梯形表,"缺头少尾"

化简过程: 顺序比较、关联比较;

确定等效对;

根据等效的传递性,确定等效类;

确定最大等效类;

将每个最大等效类命名一个新状态,形成最小状态表。


#### 状态等效的判定原则:


- (1)输入相同时的输出相同;
- (2) 次态满足下列条件之一:次态相同;次态交错或维持;

后继状态等效; 次态循环。

例: 化简给定原始状态表。

$\backslash X$		
Y	<u> </u>	<u> </u>
$\bar{A}$	C/1	B/O
B	C/1	E/0
C	<b>B</b> /1	E/0
D	<b>D</b> /1	B/1
E	D/1	<b>B</b> /1
$\overline{Y_{(t+1)}/Z}$		





$$S_{(t+1)} / Z$$

等效对: (B, C), (D, E)

最大等效类: {A}, {B, C}, {D, E}

 $\$S_1=\{A\}, S_2=\{B, C\}, S_3=\{D, E\}$ 

### 知识点8

## 同步时序电路的设计

考核基于Verilog HDL的建模方法。

## 重点内容:

触发器、计数器、寄存器、移位寄存器和序列检测器。

#### 关键步骤:

- (1)分析逻辑命题的要求,确定逻辑功能;
- (2) 画出逻辑框图(或状态转换图);
- (3) 用Verilog HDL建模。

# 例1:建立一个具有异步清零、异步置位功能的上升沿 JK触发器的Verilog HDL模型。


endcase

```
module m_JK (clk, rst, set, j, k,q);
 input clk, rst, set, j, k;
 output q;
 reg q;
   always @ ( posedge clk or negedge rst or negedge set )
    if (~rst) q<=0;
    else if ( set==0 ) q<=1;
         else case ({j,k})
               0:q \leq q;
               1:q<=0;
               2:q<=1;
                                   若同步清零、置位?
               3:q<=^q;
```

endmodule


#### 例2: 用Verilog HDL描述一个满足下列要求的计数器:

- (1) 下降沿(0~99) 10 加1计数;
- (2) 电路具有一个低有效的异步清零端;
- (3) 电路具有一个高有效的计数使能端;
- (4) 电路具有一个高有效的循环进位(RCO)输出端。




```
思考:减1计数?
module M_100 (clk, n_rst, en, d, rco);
                                            双向可逆计数?
 input clk, n_rst, en;
                                            5~99加1计数?
 output [7:1] d;
 output rco;
 reg [7:1] d;
   assign rco = (d==99 & en==1)?1:0; // 进位
   always @ (posedge clk or negedge n_rst)
                                       // 异步清零
    if (n rst==0) d <= 0;
                                       // 计数保持
    else if ( en==0 ) d<=d;
                                      // 模控制
        else if (d==99) d<=0;
                                      // 加1计数
             else d<d+1;
endmodule
```

例3: 用Verilog HDL描述一个左移循环一个"0"的4位环形计数器。 要求先画出能自启动的状态图,再进行描述。



always @ ( posedge clk ) if (rst) q<=4'b1110; 4'b1110: q<=4'b1101; 4'b1101: q<=4'b1011; 4'b1011: q<=4'b0111; 4'b0111: q<=4'b1110; default : q<=4'b1110; endcase endmodule

例4: 画出"011"序列检测器的Moore型原始状态图,再用Verilog HDL建模。



```
X
                             0
                                                                       Z
S
    SA
                           S<sub>0</sub>
                                                SA
                                                                       0
    S<sub>0</sub>
                           S<sub>0</sub>
                                               S<sub>01</sub>
                                                                       0
   S<sub>01</sub>
                           S<sub>0</sub>
                                              S<sub>011</sub>
                                                                       0
  S<sub>011</sub>
                                                SA
                            S<sub>0</sub>
```

```
module M_011 (clk, rst, x, z);
 parameter
   SA=2'b00, S0=2'b01,
   S01=2'b10, S011=2'b11;
 input clk, rst, x;
 output z;
 regz;
 reg [2:1] now, next;
  always @ (posedge clk)
   if ( rst ) now<=SA;</pre>
   else now<=next;
```

```
always @ (now or x)
 case (now)
  SA: if (x==0) next = S0; else next = SA;
  S0: if (x==0) next =S0; else next=S01;
  S01: if (x==0) next =S0; else next=S011;
  S011: if (x==0) next =S0; else next=SA;
  default : next=SA ;
 endcase
always @ ( now )
 if (now==S011) z=1;
 else z=0:
endmodule
```

答疑时间:

? 月? 日,每天9:00至17:00

答疑地点: 信西303

信南308(西)

祝同学们取得好成绩!!!