北京工业大学计算机学院


2008~2009学年第一学期《数字逻辑》闭卷试题(A卷)

考试时间: 2009年1月8日 13时30分至15时05分


题号: 一 三 □	<u> </u>
得分:	
· · · · · · · · · · · · · · · · · · ·	
一、填空题 (每空2分,共26分)	
1. 完成下列数制转换	
$(44.5)_{10} = (101100.1)_2$ $(10000111)_2 = (207)_1$)8
2. 完成下列代码转换	
$(409)_{10}$ \rightarrow $(010000001001)_{8421码}$ \rightarrow $(011100111100$) _{余3码}
3. 已知[X] _补 = 10001101,求	
$[X]_{\mathcal{K}} = 10001100$, $[X]_{\mathbb{K}} = 11110011$	o
4. 已知某数为(1A) ₁₆ ,则对应的2421码表示为(0010 1100) ₂₄₂₁ °
	- - - D)
5. 已知 $F = A + B\overline{C} \bullet (\overline{A} + D)$,按规则求得 $F' = \underline{A} \bullet (\underline{B} + \underline{C} + \underline{C})$	$+A \bullet D)$
6. 已知信息码为(0010110)2, 按奇校验约定发送时,校验位的值	宜是 <u> 0 </u> 。
7. 已知 F =Σm³(0,1,3,5) ,则其反函数 F =Σm³(<u>2, 4, 6, 7</u>)。
8. 在Verilog HDL中,已知 A=4'b1001,B=4'b1000,则 A&&B=	= <u>1'B1</u> 。
9. 在Verilog HDL的always过程中被赋值的变量一定要定义成 _ 🖥	<u>客存器</u> 类型。
10. 同步时序电路的基本特征	
是 电路具有统一时钟,输出不仅与当前输入有关,而且与原	来的状态有关

二、简答题(每题5分,共30分)


(1) 某函数F的卡诺图如下,按要求求出最简表达式。



(2) 写出下列同步时序电路 Q_1Q_0 的状态方程并填写状态表。



(3) 分析下列电路,按要求简答。



根据逻辑符号,简述四位二进制加法器的工作原理是:

$$A_3A_2A_1A_0 \ B_3B_2B_1B_0 \ + \ CI \ . \ CO S_3S_2S_1S_0$$


根据电路连接,当输入 $X_3X_2X_1X_0$ 为8421码时,输出 $Y_3Y_2Y_1Y_0$ 的代码为:

会2 和	
	o

(4) 证明逻辑函数 $F = \overline{AC} + A\overline{B}$ 与 $G = AB + \overline{AC}$ 的关系为互反。


$$\overline{F} = (A+C)(\overline{A}+B)$$
 $= A\overline{A} + \overline{A}C + AB + BC$
 $= \overline{A}C + AB + BC$
 $= \overline{A}C + AB$
 $= G$
证毕
注:可有多种
证明方法

(5) 用卡诺图法判断下列电路是否存在逻辑险象。




有逻辑险象? $_{\underline{}}$ 。消除险象,应添加的冗余项为 $_{\underline{}}$ 。。

(6) 画出 "011" (不可重) 序列检测器的Mealy型原始状态图。




三、综合分析应用题 (每题6分,共24分)

(1) 用隐含表法化简给定的同步时序电路原始状态表,生成最小状态表。




(2) 分析数据选择器74LS151构成的逻辑电路。列出F(A,B,C)的真值表;写出F的逻辑表达式;说明电路功能。



注: 有多种解题方法

(3) 图示电路采用74LS194构成一个三位扭环型移位计数器,写出启动清零 后 $Q_AQ_BQ_C$ 的状态转移序列并画出它们的波形图。



 Q_B


 Q_C

 S_{I} CLK 功能 S_{o} 清零 × 保持 0

74LS194功能表

右移 0 左移 1 置数

(4) 分析输入变量顺序为 X_3 、 X_2 、 X_1 的组合电路。要求写出输出表达式、列 真值表、说明电路的综合功能(S_2 、 S_1)是全减器还是全加器。



1 1 1

0 1 1

0 0 1

电路的功能是全加器, 其中S₂为<u>本地和</u>; S₁为 <u>向上进位</u>。

$$S_2 = X_3 \oplus X_2 \oplus X_1$$

$$S_1 = (X_3 \oplus X_2) X_1 + X_2 X_1$$

X_3	X ₂ X ₁	S ₂	S ₁
0	0 0	0	0
0	0 1	1	0
0	1 0	1	0
0	1 1	0	1
1	0 0	1	0
1	0 1	0	1
1	1 0	0	1
1	1 1	' 1	1

四、设计题(共20分)

1. 已知 $F(A,B,C) = \sum m(0,1,3,5,7)$,请用 $Verilog\ HDL$ 建模。(5分)

```
module my_1 ( a, b, c, f );
input a, b, c;
output f;
reg f;
always @ ( a or b or c )
case ( {a,b,c} )
3'b010: f=0;
3'b100: f=0;
default : f=1;
endcase
endmodule
```

有其他方法

- 2. 用Verilog HDL描述一个满足下列要求的计数器。(10分)
- (1) 下降沿(0~47) 10 加1计数;
- (2) 电路具有一个低有效的异步清零端;
- (3) 电路具有一个高有效的计数使能端;
- (4) 电路具有一个高有效的循环进位(RCO)输出端。

```
module my 2 (clk, en, reset, data, rco);
 input clk, en, reset;
 output rco;
 output [6:1] data;
 reg [6:1]data;
   always @ ( negedge clk or negedge reset )
      if (!reset ) data<=0;
                                         // 异步清零
      else if (en==1)
            if (data==47) data<=0; // 模控制
            else data<=data+1;
                                        // 计数
                                        // 使能无效,保持
          else data<=data:
    assign rco=((data==47) && (en==1)) ? 1:0; // 循环进位
endmodule
```

有其他方法

3. 某数字系统中需要四个低有效且互斥的使能信号/C0、/C1、/C2、/C3, 它们产生的条件是:在时钟CLK的控制下,当进行读操作(R=1)且A[7:0] = (30)₁₆时,仅/C0有效;当进行读操作(R=1)且A[7:0] = (34)₁₆时,仅/C1有效;当进行写操作(W=1)且A[7:0] = (38)₁₆时,仅/C2有效;当进行写操作(W=1)且A[7:0] = (3C)₁₆时,仅/C3有效。请根据题意将功能表补充完整并采用Verilog HDL建模。(5分)

输入								输出						
CLK	R	W	A	7 A 6	A5	A 4	А3	A2	A 1	A 0	/C0	/C1	/C2	/C3
↑	1	0	0	0	1	1	0	0	0	0	0	1	1	1
1	1	0	0	0	1	1	0	1	0	0	1	0	1	1
1	0	1	0	0	1	1	1	0	0	0	1	1	0	1
1	0	1	0	0	1	1	1	1	0	0	1	1	1	0
↑							1	1	1	1				

```
module my 3 (clk, r, w, a, cs);
 input clk, r, w;
 input [7:0] a;
 output [3:0] cs;
 reg [3:0] cs;
   always @ (posedge clk)
     if ( r==1 && w==0 )
       case (a)
        8'h30 : cs <= 4'b1110 ;
        8'h34 : cs <= 4'b1101;
        default : cs <= 4'b1111;
       endcase
     else if ( r==0 && w==1 )
            case (a)
              8'h38 : cs <= 4'b1011 ;
              8'h3c : cs <= 4'b0111;
              default : cs <= 4'b1111;
            endcase
         else cs <=4'b1111;
endmodule
```

草稿页