



## 《数电》模拟试题

### 一、填空题（每空 1 分，共 20 分）：

1. 寻址容量为  $2K \times 8$  的 RAM 需要\_\_\_\_\_根地址线。
2.  $(-42)_{10}$  的反码为\_\_\_\_\_； $(+42)_{10}$  的补码为\_\_\_\_\_。（用 8 位二进制表示）
3. 图（1）为 8 线-3 线优先编码器，优先权最高的是\_\_\_\_\_，当同时输入  $I_3'$ 、 $I_1'$  时，输出  $Y_2'Y_1'Y_0'$  =\_\_\_\_\_。
4. 一个 8 位 D/A 转换器的最小输出电压增量为  $0.02V$ ，当输入代码为 10000111 时，输出电压为\_\_\_\_\_。
5.  $Y = AB + A'C$ ：在\_\_\_\_\_条件下，可能存在\_\_\_\_\_型冒险。
6.  $(84)_{10} = (\rule{1.5cm}{0.4pt})_2 = (\rule{1.5cm}{0.4pt})_{16} = (\rule{1.5cm}{0.4pt})_{8421BCD}$  码
7.  $A \oplus 1 = \rule{1.5cm}{0.4pt}$ ； $A \oplus 0 = \rule{1.5cm}{0.4pt}$ 。
8. 对  $n$  个变量来说，最小项共有\_\_\_\_\_个；所有的最小项之和恒为\_\_\_\_\_。
9. 用 TTL 门电路驱动 CMOS 门电路必须考虑\_\_\_\_\_问题。
10. 已知施密特触发器的电压传输特性曲线如图（2）所示：



图（1）



图（2）

则该施密特触发器的  $U_{T+}$  = \_\_\_\_\_、 $U_{T-}$  = \_\_\_\_\_、 $\Delta U_T$  = \_\_\_\_\_；

是\_\_\_\_\_（同相还是反相）施密特触发器。

二、判断题（对的打√，错的打×；每小题1分，共10分）：

- （ ）1、对于或门、或非门电路不用的输入端都可以通过一个电阻接地。
- （ ）2、转换精度和转换速度是衡量 ADC 和 DAC 性能优劣的主要标志。
- （ ）3、把一个 5 进制计数器与一个 10 进制计数器级联可得到 15 进制计数器。
- （ ）4、优先编码器只对同时输入的信号中的优先级别最高的一个信号编码。
- （ ）5、若逐次逼近型 ADC 的输出为 8 位，设时钟脉冲频率为 1MHz，则完成一次转换操作需要 8us。
- （ ）6、施密特触发器的回差越大，电路的抗干扰能力超强，但电路的触发灵敏度将越低。
- （ ）7、数值比较器、寄存器都是组合逻辑电路。
- （ ）8、若 TTL 门电路和 CMOS 门电路的电源电压都为 5V，则它们的输出电压幅度也相等。
- （ ）9、双积分 ADC 具有抗干扰能力强、稳定性好，但转换速度慢的特点。
- （ ）10、单稳态触发器的分辨时间  $T_d$ ，由外加触发脉冲决定。

三、单项选择题：（每小题1分，共10分；请将正确答案的编号填入表格中）

1	2	3	4	5	6	7	8	9	10

- 1. 若将一个 JK 触发器变成一位二进制计数器，则（ ）。  
(1) J=K=0      (2) J=0、K=1      (3) J=1、K=0      (4) J=K=1
- 2. 有一组合逻辑电路，包含 7 个输入变量，7 个输出函数，用一个 PROM 实现时应采用的规格是（ ）。  
(1) 64×8      (2) 256×4      (3) 256×8      (4) 1024×8
- 3. 在异步六进制加法计数器中，若输入 CP 脉冲的频率为 36kHz，则进位输出 CO 的频率为（ ）。  
(1) 18kHz      (2) 9kHz      (3) 6kHz      (4) 4kHz
- 4. 要构成容量为 1K×8 的 RAM，需要（ ）片容量为 256×4 的 RAM。

(1) 4            (2) 8            (3) 16            (4) 32

5. 若某模拟输入信号含有 200Hz、600Hz、1KHz、3KHz 等频率的信号, 则该 ADC 电路的采样频率应大于等于 ( )。

(1) 400Hz            (2) 1.2KHz            (3) 2KHz            (4) **6KHz**

6. N 个触发器可以构成能寄存 ( ) 位二进制数码的寄存器。

(1) N-1            (2) N            (3) N+1            (4)  $2^N$

7. 时钟为 1MHz 的移位寄存器, 串行输入数据经 8us 后到达串行输出端, 则该寄存器的位数为 ( )。

(1) 3            (2) 4            (3) 5            (4) 6

8. 若接通电源后能自动产生周期性的矩形脉冲信号, 则可选择 ( )。

(1) 施密特触发器    (2) 单稳态触发器    (3) 多谐振荡器    (4) T'触发器

9. 一个四位二进制加法计数器的起始值为 0110, 经过 30 个时钟脉冲作用之后的值为 ( )。

(1) 0100            (2) 0101            (3) 0110            (4) 0111

10. 正逻辑的“0”表示 ( )。



(1) 0 V            (2) +5 V            (3) 高电平            (4) 低电平

四、化简下列函数 (每小题 3 分, 共 6 分):

(1)  $F_1(A, B, C) = AB'C' + A'C' + B'C$


(2)  $F_2(A, B, C, D) = \sum m(0, 2, 6, 7, 8) + \sum d(10, 11, 12, 13, 14, 15)$

五、写出图 (3) 所示电路的输出表达式 (每小题 3 分, 共 6 分):



## 六、分析题 (12 分)

- (6 分) 试分析图 (4) 所示电路为几进制计数器，且画出状态转换图。  
(74LS161 的功能表见附录)



- (6 分) 试写出图 (5) 电路 L 的逻辑函数式，且说明电路的功能。  
(74LS153: 4 选 1 数据选择器)

L

A

B




图 (5)

七、电路如图 (6) 所示。设各触发器的初态为 0，试写出电路的驱动方程、状态方程和 Z 的输出方程；画出 CP 脉冲作用下  $Q_1$ 、 $Q_2$  和 Z 端的输出波形。(12 分)






图 (6)




八、设计题 (24 分):

1. (12 分) 设计一个三人表决电路, 规定必须有两人以上同意时提案方可通过。试用 3 线-8 线译码器 (74LS138) 和门电路实现。




2. (6 分) 试利用复位端  $\overline{C_r}$  将同步十进制计数器 74LS160 接成六进制计数器。且画出状态转换图。



3. (6 分) 试用 555 定时器设计一个单稳态触发器, 要求输出脉冲宽度为 11ms。

(设电阻为 10KΩ)



附录:

74LS161、74LS160 功能表（161 为十六进制、160 为十进制）:

输					入				输 出			
$\overline{C_r}$	$\overline{LD}$	ET	EP	CP	D <sub>3</sub>	D <sub>2</sub>	D <sub>1</sub>	D <sub>0</sub>	Q <sub>3</sub>	Q <sub>2</sub>	Q <sub>1</sub>	Q <sub>0</sub>
0	×	×	×	×	×	×	×	×	0	0	0	0
1	0	×	×	↑	d	c	b	a	d	c	b	a
1	1	0	×	×	×	×	×	×	保 持			
1	1	×	0	×	×	×	×	×	保 持			
1	1	1	1	↑	×	×	×	×	计 数			