北京工业大学计算机学院


2008~2009学年第一学期《数字逻辑》闭卷试题(A卷)

考试时间: 2009年1月8日13时30分至15时05分


学与	글:		姓名:	成绩:							
							_				
		题号:	1	1	111	四					
		得分:									
	•						_				
<u> </u>	、填空	ア	2分,共26	分)							
1.	完成下	列数制转换									
	(44.5)) ₁₀ = ();	2 (1	0000111) ₂ =	()8				
2	完成下	`列代码转换									
) ₁₀ → () _{8421码}) _{余3码}					
2	⊐ Ænrv	71 - 10001:	101 - 13		·		- 2001				
		[] _补 = 10001 ⁻		F\./7							
	[X] _反 =			,[X] _原 =	<u> </u>						
4.	已知某数为(1A) ₁₆ ,则对应的2421码表示为() ₂₄₂₁ 。										
5	⊒ 4m /	$F = A + \overline{BC}$	$\bullet(\overline{A}+D)$,	按扣削求得	F'=						
J.	L /H -	11 20	(11,2),	1X \\ \(\(\(\(\) \\ \(\) \\ \(\) \\ \(\) \\ \(\) \\ \(\) \\ \(\) \\ \(\) \\ \(\) \\ \(\) \\ \(\) \\ \(\) \\ \(\) \\ \(\) \\ \(\) \\ \(\) \\ \(\) \\ \(\) \\ \(\) \\ \(\) \\ \(\) \\ \(\) \\ \(\) \\ \(\) \\ \(\) \\ \(\) \\ \(\) \\ \(\) \\ \(\) \\ \(\) \\ \(\) \\ \(\) \\ \(\) \\ \(\) \\ \(\) \\ \(\) \\ \(\) \\ \(\) \\ \(\) \\ \(\) \\ \(\) \\ \(\) \\ \(\) \\ \(\) \\ \(\) \\ \(\) \\ \(\) \\ \(\) \\ \(\) \\ \(\) \\ \(\) \\ \(\) \\ \(\) \\ \(\) \\ \(\) \\ \(\) \\ \(\) \\ \(\) \\ \(\) \\ \(\) \\ \(\) \\ \(\) \\ \(\) \\ \(\) \\ \(\) \\ \(\) \\ \\ \(\) \\ \\ \\ \\ \\ \\ \(\) \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\	•		°				
6.	已知信	信息码为(00	10110) ₂ ,按	奇校验约定数	发送时,校验	位的值是					
7.	已知 F =Σm³(0,1,3,5) ,则其反函数 F =Σm³()。										
8.	8. 在Verilog HDL中,已知 A=4'b1001,B=4'b1000,则 A&&B=。										
۵	左Vor	ilog HDI 始	always过程中	1.独赋估的态	是一 会两会 \\	7 ⊑1)	米刑				
Э.	11. VEI	ilog HDEpp	aiwayS过作工	P1双规值印文	里 <i>化安化人</i>	J-JX4	天空。				
10.	同步	付序电路的基	基本特征								
	是										

二、简答题(每题5分,共30分)


(1) 某函数F的卡诺图如下,按要求求出最简表达式。



(2) 写出下列同步时序电路 Q_1Q_0 的状态方程并填写状态表。



(3)分析下列电路,按要求简答。




根据逻辑符号,简述四位二进制加法器的工作原理:

根据电路连接,当输入 $X_3X_2X_1X_0$ 为8421码时,输出 $Y_3Y_2Y_1Y_0$ 的代码为:

2

(4) 证明逻辑函数 $F = \overline{AC} + A\overline{B}$ 与 $G = AB + \overline{AC}$ 的关系为互反。

(5) 用卡诺图法判断下列电路是否存在逻辑险象。




CD	00	01	11	10
00				
01				
11				
10				

有逻辑险象?_____。 消除险象,应添加的冗余项为____。


(6) 画出 "011" (不可重) 序列检测器的Mealy型原始状态图。

三、综合分析应用题 (每题6分,共24分)


(1) 用隐含表法化简给定的同步时序电路原始状态表,生成最小状态表。




S(t+1)/z(t)




(2) 分析数据选择器74LS151构成的逻辑电路。列出F(A,B,C)的真值表;写出F的逻辑表达式;说明电路功能。



(3)图示电路采用74LS194构成一个三位扭环型移位计数器,写出启动清零后 $Q_AQ_BQ_C$ 的状态转移序列并画出它们的波形图。



(4)分析输入变量顺序为 X_3 、 X_2 、 X_1 的组合电路。要求写出输出表达式、列 真值表、说明电路的综合功能(S_2 、 S_1)是全减器还是全加器。



四、设计题(共20分)

1. 已知 $F(A,B,C) = \sum m(0,1,3,5,7)$,请用Verilog HDL建模。(5分)

- 2. 用Verilog HDL描述一个满足下列要求的计数器。(10分)
 - (1) 下降沿(0~47) 10 加1计数;
 - (2) 电路具有一个低有效的异步清零端;
 - (3) 电路具有一个高有效的计数使能端;
 - (4) 电路具有一个高有效的循环进位(RCO)输出端。

3. 某数字系统中需要四个低有效且互斥的使能信号/C0、/C1、/C2、/C3,它们产生的条件是:在时钟CLK的控制下,当进行读操作(R=1)且A[7:0] = (30)₁₆时,仅/C0有效;当进行读操作(R=1)且A[7:0] = (34)₁₆时,仅/C1有效;当进行写操作(W=1)且A[7:0] = (38)₁₆时,仅/C2有效;当进行写操作(W=1)且A[7:0] = (3C)₁₆时,仅/C3有效。请根据题意将功能表补充完整并采用Verilog HDL建模。(5分)

输入									输出					
CLK	R	W	A	7 A 6	A5	A 4	A 3	A2	A 1 <i>A</i>	A 0	/C0	/C1	/C2	/C3
↑	1	0	0	0	1	1	0	0	0	0				
↑	1	0												
↑	0	1	0	0	1	1	1	0	0	0				
↑	0	1												
\uparrow	其它									1	1	1	1	

草稿页