Combinational Logic Analysis 组合逻辑分析(20.6-20.11)

序号	教学内容	教学要求!	学时
2	1.基本组合逻辑电路分析 与设计; 2.加法器、编码器、译码器、数据选择及分配器的设计; 3.复杂组合逻辑电路分析 与设计方法	1.掌握分立元件逻辑门电路的分析与设计方法; 2.掌握加法器、译码器、数据选择器等常用中规模集成器件的使用方法; 3.掌握中规模集成器件设计组合逻辑电路的方法;	9

Content

1 基本组合逻辑电路的分析与设计

Analysis and Design

- 2 掌握中规模集成器件的使用方法 Usage
 - 2.1 加法器 Adder
 - 2.2 编码器 Encoder
 - 2.3 译码器Decoder
 - 2.4 数据分配器和数据选择器

Data distributor and Data Selector

3 利用中规模集成芯片设计组合逻辑电路

Design

Combinational Logic Analysis 组合逻辑分析(20.6-20.11)

序号	教学内容	教学要求!	学时
2	1.基本组合逻辑电路分析 与设计; 2.加法器、编码器、译码器、数据选择及分配器的设计; 3.复杂组合逻辑电路分析 与设计方法	1.掌握分立元件逻辑门电路的分析与设计方法; 2.掌握加法器、译码器、数据选择器等常用中规模集成器件的使用方法; 3.掌握中规模集成器件设计组合逻辑电路的方法;	9

1组合逻辑电路的分析与设计

★组合逻辑电路: 任何时刻电路的输出状态只取决于该时刻的输入状态,而与该时刻以前的电路状态无关。



组合逻辑电路框图


1.1 组合逻辑电路的分析(Analysis)



分析步骤:

- (1) 由逻辑图写出输出端的逻辑表达式(Expression)
- (2) 运用逻辑代数化简(Simplification)
- (3) 列(list)逻辑状态表(state table)
- (4) 分析(Analyze)逻辑功能(Function)

例 1: 分析下图的逻辑功能



(1) 写出逻辑表达式

$$Y = \overline{Y_2 Y_3} = \overline{A \cdot AB} \cdot \overline{B} \cdot \overline{AB}$$

(2) 应用逻辑代数化简

$$Y = \overline{A} \cdot \overline{AB} \cdot \overline{B} \cdot \overline{AB}$$

$$= \overline{A} \cdot \overline{AB} + \overline{B} \cdot \overline{AB}$$


$$= A \cdot A\overline{B} + B \cdot A\overline{B}$$

$$= A \cdot (\overline{A} + \overline{B}) + B \cdot (\overline{A} + \overline{B})$$

$$= A\overline{B} + \overline{AB}$$

(3) 列逻辑状态表

$oldsymbol{A}$	В	Y
0	0	0
0	1	1
1	0	1
1	1	0




(4) 分析逻辑功能

输入相同输出为"0",输入相异输出为"1", 称为"异或"逻辑关系。这种电路称"异或"门。

Exculsive-or (XOR)


例 2: 分析下图的逻辑功能



(1) 写出逻辑式 $Y = AB \cdot AB = AB + \overline{AB}$

(2) 列逻辑状态表

A	В	Y
0	0	1
0	1	0
1	0	0
1	1	1



(3) 分析逻辑功能

输入相同输出为"1",输入相异输出为"0",称为"判一致电路"("同或门"),可用于判断各输入端的状态是否相同。

[书例20.6.2]P260 为三变量判一致电路,大家自行分析