



Министерство науки и высшего образования Российской Федерации
Федеральное государственное бюджетное образовательное учреждение
высшего образования
«Московский государственный технический университет имени Н.Э. Баумана
(национальный исследовательский университет)»
(МГТУ им. Н.Э. Баумана)
пр

ФАКУЛЬТЕТ ИНФОРМАТИКА И СИСТЕМЫ УПРАВЛЕНИЯ
КАФЕДРА КОМПЬЮТЕРНЫЕ СИСТЕМЫ И СЕТИ (ИУ6)
НАПРАВЛЕНИЕ ПОДГОТОВКИ 09.03.01 Информатика и вычислительная техника

Отчет
по лабораторной работе № 3

Название: **Исследование синхронных счётчиков**

Дисциплина: **АрхЭВМ**

Студент гр. ИУ7-43Б

(Подпись, дата)

А.А. Дьяченко

(И.О. Фамилия)

Преподаватель

(Подпись, дата)

А.Ю. Попов

(И.О. Фамилия)

2023 год

Цель работы – изучение принципов построения счетчиков, овладение методом синтеза синхронных счетчиков, экспериментальная оценка динамических параметров счетчиков, изучение способов наращивания разрядности синхронных счетчиков.

1. Исследование четырехразрядного синхронного суммирующего счётчика с параллельным переносом на Т триггерах. Проверить работу счётчика

- от одиночных импульсов, подключив к прямым выходам разрядов световые индикаторы

Схема (см. рис. 1):




Рис. 1 схема от одиночных импульсов.

Очередное замыкание ключа счетчик увеличивается на единицу, лампочки - двоичное представление числа счётчика. Счетчик четырехразрядный, поэтому на выходе можно получить числа от 0 до 15.

- от импульсов генератора.

Схема (см. рис. 2):




Рис. 2 схема от импульсов генератора.

Просмотреть на экране логического анализатора (осциллографа) временную диаграмму сигналов на входе и выходах счетчика, провести анализ временной диаграммы сигналов счетчика.

Временная диаграмма сигналов на входе и выходах счетчика (см. рис. 3):
(рассчитать время задержки)




Рис. 3 временная диаграмма

Задержка: 3.150 ns

Время, через которое закончатся все переходные процессы в триггере, и он будет готов к очередному импульсу, составляет удвоенное время задержки, т.е. ~ 6 ns. Максимальная частота счета, таким образом, составляет $1/(6 \text{ ns}) = 166 \text{ МГц}$.

2. Синтезировать двоично-десятичный счётчик с заданной последовательностью состояний. Последовательность состояний счётчика для каждого варианта работы; десятичными числами обозначены номера двоичных наборов, изображающие десятичные цифры и определяющие состояние счётчика. Начертить схему счётчика на элементах интегрального базиса (И-НЕ; И, ИЛИ, НЕ), синхронных JK-триггерах.

Вариант 6: (0,1,2,3,6,9,12,13,14,15).

Таблица состояний (см. таб. 1):

Таблица 1

	Q3	Q2	Q1	Q0	Q3*	Q2*	Q1*	Q0*	J3	K3	J2	K2	J1	K1	J0	K0
0	0	0	0	0	0	0	0	1	0	*	0	*	0	*	1	*
1	0	0	0	1	0	0	1	0	0	*	0	*	1	*	*	1
2	0	0	1	0	0	0	1	1	0	*	0	*	*	0	1	*
3	0	0	1	1	0	1	1	0	0	*	1	*	*	0	*	1
4	0	1	0	0	-	-	-	-	-	-	-	-	-	-	-	-
5	0	1	0	1	-	-	-	-	-	-	-	-	-	-	-	-
6	0	1	1	0	1	0	0	1	1	*	*	1	*	1	1	*
7	0	1	1	1	-	-	-	-	-	-	-	-	-	-	-	-
8	1	0	0	0	-	-	-	-	-	-	-	-	-	-	-	-
9	1	0	0	1	1	1	0	0	*	0	1	*	0	*	*	1
10	1	0	1	0	-	-	-	-	-	-	-	-	-	-	-	-
11	1	0	1	1	-	-	-	-	-	-	-	-	-	-	-	-
12	1	1	0	0	1	1	0	1	*	0	*	0	0	*	1	*
13	1	1	0	1	1	1	1	0	*	0	*	0	1	*	*	1
14	1	1	1	0	1	1	1	1	*	0	*	0	*	0	1	*
15	1	1	1	1	0	0	0	0	*	1	*	1	*	1	*	1

Минимизация:

Карта Карно для $J_3=Q_2$ (см. таб. 2):

Таблица 2

Q ₃ Q ₂ /Q ₁ Q ₀	00	01	11	10
00	0	0	0	0
01	-	-	-	1
11	*	*	*	*
10	-	*	-	-

Карта Карно для $K_3=Q_1Q_0$ (см. таб. 3):

Таблица 3

Q ₃ Q ₂ /Q ₁ Q ₀	00	01	11	10
00	*	*	*	*
01	-	-	-	*
11	0	0	1	0
10	-	0	-	-

Карта Карно для $J_2=(Q_3 \mid Q_1Q_0)$ (см. таб. 4):

Таблица 4

Q ₃ Q ₂ /Q ₁ Q ₀	00	01	11	10
00	0	0	1	0
01	-	-	-	*
11	*	*	*	*
10	-	1	-	-

Карта Карно для $K_2=(\neg Q_3 \mid Q_1Q_0)$ (см. таб. 5):

Таблица 5

Q ₃ Q ₂ /Q ₁ Q ₀	00	01	11	10
--	----	----	----	----

00	*	*	*	*
01	-	-	-	1
11	0	0	1	0
10	-	*	-	-

Карта Карно для $J1 = (!Q3Q0 \mid Q2Q0)$ (см. таб. 6):

Таблица 6

Q3Q2/Q1Q0	00	01	11	10
00	0	1	*	*
01	-	-	-	*
11	0	1	*	*
10	-	0	-	-

Карта Карно для $K1 = (!Q3Q2 \mid Q3Q0)$ (см. таб. 7):

Таблица 7

Q3Q2/Q1Q0	00	01	11	10
00	*	*	0	0
01	-	-	-	1
11	*	*	1	0
10	-	*	-	-

Карта Карно для $J0 = (1)$ (см. таб. 8):

Таблица 8

Q3Q2/Q1Q0	00	01	11	10
00	1	*	*	1
01	-	-	-	1
11	1	*	*	1
10	-	*	-	-

Карта Карно для $K_0=(1)$ (см. таб. 9):

Таблица 9

Q_3Q_2/Q_1Q_0	00	01	11	10
00	*	1	1	*
01	-	-	-	*
11	*	1	1	*
10	-	1	-	-

Схема (см. рис. 8)




Рис. 8 схема по расчётам.

3. Собрать десятичный счётчик, используя элементную базу приложения Multisim или учебного макета. Установить счётчик в начальное состояние, подав на установочные входы R соответствующий сигнал.

Таблица состояний (см. таб. 10):

Таблица 10

	Q3	Q2	Q1	Q0	Q3*	Q2*	Q1*	Q0*	J3	K3	J2	K2	J1	K1	J0	K0
0	0	0	0	0	0	0	0	1	0	*	0	*	0	*	1	*
1	0	0	0	1	0	0	1	0	0	*	0	*	1	*	*	1
2	0	0	1	0	0	0	1	1	0	*	0	*	*	0	1	*
3	0	0	1	1	0	1	0	0	0	*	1	*	*	1	*	1
4	0	1	0	0	0	1	0	1	0	*	*	0	0	*	1	*
5	0	1	0	1	0	1	1	0	0	*	*	0	1	*	*	1
6	0	1	1	0	0	1	1	1	0	*	*	0	*	0	1	*
7	0	1	1	1	1	0	0	0	1	*	*	1	*	1	*	1
8	1	0	0	0	1	0	0	1	*	0	0	*	0	*	1	*
9	1	0	0	1	0	0	0	0	*	1	0	*	0	*	*	1
10	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
11	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
12	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
13	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
14	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
15	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-

Минимизация:

Карта Карно для $J3=Q2Q1Q0$ (см. таб. 11):

Таблица 11

Q3Q2/Q1Q0	00	01	11	10
-----------	----	----	----	----

00	0	0	0	0
01	0	0	1	0
11	-	-	-	-
10	*	*	-	-

Карта Карно для $K_3=Q_0$ (см. таб. 12):

Таблица 12

Q_3Q_2/Q_1Q_0	00	01	11	10
00	*	*	*	*
01	*	*	*	*
11	-	-	-	-
10	0	1	-	-

Карта Карно для $J_2=Q_1Q_0$ (см. таб. 13):

Таблица 13

Q_3Q_2/Q_1Q_0	00	01	11	10
00	0	0	1	0
01	*	*	*	*
11	-	-	-	-
10	0	0	-	-

Карта Карно для $K_2=Q_1Q_0$ (см. таб. 14):

Таблица 14

Q_3Q_2/Q_1Q_0	00	01	11	10
00	*	*	*	*
01	0	0	1	0
11	-	-	-	-
10	*	*	-	-

Карта Карно для $J_1=\neg Q_3Q_0$ (см. таб. 15):

Таблица 15

Q3Q2/Q1Q0	00	01	11	10
00	0	1	*	*
01	0	1	*	*
11	-	-	-	-
10	0	0	-	-

Карта Карно для $K1=Q0$ (см. таб. 16):

Таблица 16

Q3Q2/Q1Q0	00	01	11	10
00	*	*	1	0
01	*	*	1	0
11	-	-	-	-
10	*	*	-	-

Карта Карно для $J0=(1)$ (см. таб. 17):

Таблица 17

Q3Q2/Q1Q0	00	01	11	10
00	1	*	*	1
01	1	*	*	1
11	-	-	-	-
10	1	*	-	-

Карта Карно для $K0=(1)$ (см. таб. 18):

Таблица 18

Q3Q2/Q1Q0	00	01	11	10
00	*	1	1	*
01	*	1	1	*
11	-	-	-	-
10	*	1	-	-

Схема (см. рис. 9)




Рис. 9 схема по расчётам.

4. Исследование четырёхразрядного синхронного суммирующего счётчика с параллельным переносом. Проверить работу счётчика
 - от одиночных импульсов, подключив к прямым выходам разрядов световые индикаторы

Схема (см. рис. 10):




Рис. 10 схема от одиночных импульсов

- от импульсов генератора.

Схема (см. рис. 11):




Рис. 11 схема от импульсов генератора.

Просмотреть на экране логического анализатора (осциллографа) временную диаграмму сигналов на входе и выходах счетчика, провести анализ временной диаграммы сигналов счетчика. Измерить время задержки распространения счетчика и максимальную частоту счета.

Диаграмма (см. рис. 12)




Рис. 12 временная диаграмма.

Задержка: 975 мкс

Время, через которое закончатся все переходные процессы в триггере, и он будет готов к очередному импульсу, составляет удвоенное время задержки, т.е. ~2мс. Максимальная частота счета, таким образом, составляет 500 Гц.

5. Исследование четырёхразрядного синхронного суммирующего счётчика с параллельным переносом ИС K555IE9, аналог ИС 74LS160 (рис. 13).




Рисунок 13

Проверить работу счётчика

- от одиночных импульсов, подключив к прямым выходам разрядов световые индикаторы

Схема (см. рис. 14):




Рис. 14 схема от одиночных импульсов.

- от импульсов генератора.

Схема (см. рис. 15):




Рис. 15 схема от импульсов генератора.

Просмотреть на экране логического анализатора (осциллографа) временную диаграмму сигналов на входе и выходах счетчика, провести анализ временной диаграммы сигналов счетчика. Измерить время задержки распространения счетчика и максимальную частоту счета.

Диаграмма (см. рис. 16)




Рис. 16 временная диаграмма.

6. Исследование схем наращивания разрядности счетчиков ИЕ9 до четырех секций с последовательным переносом между секциями (рис. 17) и по структуре «быстрого» счета (рис. 18).
(временные диаграммы)




Рис. 17 Последовательный перенос между секциями.




Рис. 18 схема наращивания разрядности счетчиков по структуре «быстрого» переноса.

Вывод: В ходе лабораторной работы были изучены различные виды счетчиков, принципы и способы их построения, способы наращивания разрядности счётчиков, использован метод синтеза синхронных счетчиков.

Контрольные вопросы:

1. Что называется счётчиком?

Счётчик – это операционный узел ЭВМ, предназначенный для выполнения счёта, кодирования в определённой системе счисления и хранения числа сигналов импульсного типа, поступающих на счетный вход.

2. Что называется коэффициентом пересчета?

Коэффициент пересчёта – число входных сигналов, которое возвращает схему в начальное состояние, в качестве которого может быть взято любое ее состояние.

3. Перечислить основные классификационные признаки счётчиков.

По значению модуля счета:

- Двоичные счетчики ($M = 2^n$, n - кол-во двоичных разрядов)
- Двоичное кодированные счетчики
- Счетчики с одинарным кодированием (состояние представлено местом расположения единственной единицы)

Помимо этих, существуют счётчики классификации

- по направлению счёта
- по способу организации межразрядных связей
- по порядку изменения состояний
- по способу управления переключением триггеров во время счёта

4. Указать основные параметры счетчиков.

- Модуль счёта M
- Емкость счетчика N 24
- Статические и динамические параметры счётчика (максимальная частота счёта, минимальные длительности различных импульсов)

5. Что такое время установки кода счетчика?

Время установки кода счетчика – один из параметров, влияющих на его быстродействие. Время установки кода равно времени между моментом поступления входного сигнала и моментом установки счетчика в новое устойчивое состояние

6. Объяснить работу синхронного счетчика с параллельным переносом, оценить его быстродействие.

Синхронные счетчики строятся на синхронных триггерах, синхронизирующие входы объединены. Счётные сигналы подают на входы. Поэтому триггеры переключаются одновременно. Отсюда сделаем вывод, что время задержки распространения сигнала от счетного входа до выходов его триггеров равно времени задержки распространения сигнала любого триггера счетчика от C -входа до его выхода. Максимальная частота – при параллельном образовании сигналов. Сигналы переноса формируются в каждом разряде, с помощью логических схем. В качестве триггеров - синхронные триггеры с динамическим управлением. В синхронном двоичном суммирующем счетчике с параллельным переносом, построенном на JK -триггерах, функции возбуждения формируются параллельно.

7. Объяснить методику синтеза синхронных счётчиков на двухступенчатых JK - и D -триггерах.

Синтез синхронного счётчика как цифрового автомата содержит 6 этапов:

1. Определение числа триггеров счетчика, исходя из модуля счёта M и максимального состояния L счётчика: $n_1 = \lceil \log_2 M \rceil$, $n_2 = \lceil \log_2 L \rceil$, где $\lceil \dots \rceil$ – округление до ближайшего большего целого числа.
2. Составление обобщенной таблицы переходов счетчика и функций возбуждения триггеров.
3. Минимизация функции возбуждения триггеров счётчика. 25
4. Перевод минимизированных функций возбуждения в заданный базис логических функций.
5. Построение функциональной схемы счётчика
6. Проверка полученной схемы счётчика на самовосстановление после сбоев.