***2021***



**计算机组成原理 课程设计报告**

|  |  |
| --- | --- |
| 题 目： | 5段流水CPU设计 |
| 专 业： | 计算机科学与技术 |
| 班 级： | CS1804 |
| 学 号： | U201814755 |
| 姓 名： | 彭子晨 |
| 电 话： | 15258242073 |
| 邮 件： | [1289513580@qq.com](mailto:1289513580@qq.com) |

目 录

[1 课程设计概述 3](#_Toc70000505)

[1.1 课设目的 3](#_Toc70000506)

[1.2 设计任务 3](#_Toc70000507)

[1.3 设计要求 3](#_Toc70000508)

[1.4 技术指标 4](#_Toc70000509)

[2 总体方案设计 6](#_Toc70000510)

[2.1 单周期CPU设计 6](#_Toc70000511)

[2.2 中断机制设计 11](#_Toc70000512)

[2.3 流水CPU设计 13](#_Toc70000513)

[2.4 气泡式流水线设计 14](#_Toc70000514)

[2.5 重定向流水线设计 14](#_Toc70000515)

[3 详细设计与实现 15](#_Toc70000516)

[3.1 单周期CPU 实现 15](#_Toc70000517)

[3.2 中断机制实现 21](#_Toc70000518)

[3.3 流水CPU实现 24](#_Toc70000519)

[3.4 气泡式流水线实现 26](#_Toc70000520)

[3.5 重定向流水线实现 28](#_Toc70000521)

[4 实验过程与调试 29](#_Toc70000522)

[4.1 测试用例和功能测试 29](#_Toc70000523)

[4.2 性能分析 30](#_Toc70000524)

[4.3 主要故障与调试 30](#_Toc70000525)

[4.4 实验进度 32](#_Toc70000526)

[5 团队任务 34](#_Toc70000527)

[5.1 团队成员及分工 34](#_Toc70000528)

[5.2 项目概述 34](#_Toc70000529)

[5.3 项目介绍 34](#_Toc70000530)

[5.4 项目实施 34](#_Toc70000531)

[5.5 项目分析 35](#_Toc70000532)

[5.6 成果展示 36](#_Toc70000533)

[6 设计总结与心得 37](#_Toc70000534)

[6.1 课设总结 37](#_Toc70000535)

[6.2 课设心得 37](#_Toc70000536)

[参考文献 38](#_Toc70000537)

# 课程设计概述

## 课设目的

计算机组成原理是计算机专业的核心基础课。该课程力图以“培养学生现代计算机系统设计能力”为目标，贯彻“强调软/硬件关联与协同、以CPU设计为核心/层次化系统设计的组织思路，有效地增强对学生的计算机系统设计与实现能力的培养”。课程设计是完成该课程并进行了多个单元实验后，综合利用所学的理论知识，并结合在单元实验中所积累的计算机部件设计和调试方法，设计出一台具有一定规模的指令系统的简单计算机系统。所设计的系统能在LOGISIM仿真平台和FPGA实验平台上正确运行，通过检查程序结果的正确性来判断所设计计算机系统正确性。

课程设计属于设计型实验，不仅锻炼学生简单计算机系统的设计能力，而且通过进行中央处理器底层电路的实现、故障分析与定位、系统调试等环节的综合锻炼，进一步提高学生分析和解决问题的能力。

## 设计任务

本课程设计的总体目标是利用FPGA以及相关外围器件，设计五段流水CPU，要求所设计的流水CPU系统能支持自动和单步运行方式，能正确地执行存放在主存中的程序的功能，对主要的数据流和控制流通过LED、数码管等适时的进行显示，方便监控和调试。尽可能利用EDA软件或仿真软件对模型机系统中各部件进行仿真分析和功能验证。在学有余力的前提下，可进一步扩展相关功能。

## 设计要求

1. 根据课程设计指导书的要求，制定出设计方案；
2. 分析指令系统格式，指令系统功能。
3. 根据指令系统构建基本功能部件，主要数据通路。
4. 根据功能部件及数据通路连接，分析所需要的控制信号以及这些控制信号的有效形式；
5. 设计出实现指令功能的硬布线控制器；
6. 调试、数据分析、验收检查；
7. 课程设计报告和总结。

## 技术指标

1. 支持表 1‑1前27条基本32位MIPS指令；
2. 支持教师指定的4条扩展指令；
3. 支持多级嵌套中断，利用中断触发扩展指令集测试程序；
4. 支持5段流水机制，可处理数据冒险，结构冒险，分支冒险；
5. 能运行由自己所设计的指令系统构成的一段测试程序，测试程序应能涵盖所有指令，程序执行功能正确。
6. 能运行教师提供的标准测试程序，并自动统计执行周期数
7. 能自动统计各类分支指令数目，如不同种类指令的条数、冒险冲突次数、插入气泡数目、load-use冲突次数、动态分支预测流水线能自动统计预测成功与失败次数。

表 1‑1 指令集

| **#** | **指令助记符** | **简单功能描述** | **备注** |
| --- | --- | --- | --- |
| 1 | ADD | 加法 | 指令格式参考MIPS32指令集，最终功能以MARS模拟器为准。 |
| 2 | ADDI | 立即数加 |
| 3 | ADDIU | 无符号立即数加 |
| 4 | ADDU | 无符号数加 |
| 5 | AND | 与 |
| 6 | ANDI | 立即数与 |
| 7 | SLL | 逻辑左移 |
| 8 | SRA | 算数右移 |
| 9 | SRL | 逻辑右移 |
| 10 | SUb | 减 |
| 11 | OR | 或 |
| 12 | ORI | 立即数或 |
| 13 | NOR | 或非 |
| 14 | LW | 加载字 |
| 15 | SW | 存字 |
| 16 | BEQ | 相等跳转 |
| 17 | BNE | 不相等跳转 |
| 18 | SLT | 小于置数 |
| 19 | STI | 小于立即数置数 |
| 20 | SLTU | 小于无符号数置数 |
| 21 | J | 无条件转移 |
| 22 | JAL | 转移并链接 |
| 23 | JR | 转移到指定寄存器 | If $v0==10 halt(停机指令)  else 数码管显示$a0值 |
| 24 | SYSCALL | 系统调用 |
| 25 | MFC0 | 访问CP0 | 中断相关，可简化，选做 |
| 26 | MTC0 | 访问CP0 | 中断相关，可简化，选做 |
| 27 | ERET | 中断返回 | 异常返回，选做 |
| 28 | SRAV | 算术可变右移 |  |
| 29 | LUI | 立即数加载至高位 |  |
| 30 | LHU | 加载半字（无符号） |  |
| 31 | BGEZ | 大于等于0转移 |  |

# 总体方案设计

## 单周期CPU设计

单周期CPU本次我们采用的方案是硬布线控制，且实现指令和数据分开存储的方式完成方案的设计。在一个周期内，控制器根据读入的指令给出相应控制信号，同时其余各功能部件根据得到的控制信号完成相应功能的实现，如对存储器的存储、对寄存器组的访问等。在实施过程中，全部采用Logisim仿真实现。

总体结构图如图 2‑1所示。



图 2‑1 总体结构图

### 主要功能部件

主要用到的功能部件有：程序计数器PC、指令存储器IM、运算器、寄存器堆RF、数据存储器DM以及符号扩展模块及数据选择器等。具体设计思路如下：

#### 程序计数器PC

程序计数器PC用于存储下一条指令在指令存储器中的地址。输入端口有：下一条指令在 IM中地址、控制 PC 是否跳转到输入的使能信号、时钟信号和复位信号；输出为取值阶段的指令地址，在 logsim中使用时钟上升沿触发的寄存器。

#### 指令存储器IM

用于存储二进制形式的MIPS指令。输入端口有：指令的存储地址；输出端口 有：二进制MIPS指令。在logisim的具体实现中，使用ROM器件即可，注意要进行指令的装载，即右键将对应的指令集加载到改ROM 中。指令的加载直接手动实现即可。在取指令时根据PC寄存器输出端口的值来进行指令的读取，一条指令占4个字节，所以需要将读取的PC的值去掉末两位再取第2-11位作为地址进行读取。

#### 运算器ALU

运算器的引脚与功能描述如表2.1所示。相应的ALUOP和对应具体的功能如表2.2所示。

表 2‑1 算术逻辑运算单元引脚与功能描述

| 引脚 | 输入/输出 | 位宽 | 功能描述 |
| --- | --- | --- | --- |
| X | 输入 | 32 | 操作数X |
| Y | 输入 | 32 | 操作数Y |
| ALU\_OP | 输入 | 4 | 运算器功能码，具体功能见下表 |
| Result | 输出 | 32 | ALU运算结果 |
| Result2 | 输出 | 32 | ALU结果第二部分，用于乘法指令结果高位或除法指令的余数位，其他操作为零 |
| OF | 输出 | 1 | 有符号加减溢出标记，其他操作为零 |
| UOF | 输出 | 1 | 无符号加减溢出标记，其他操作为零 |
| Equal | 输出 | 1 | Equal=(x==y)?1:0, 对所有操作有效 |

表 2‑2 操作码与运算功能的对应关系表

|  |  |
| --- | --- |
| ALUOP | 运算功能 |
| 0 | Result = X << Y 逻辑左移 （Y取低五位）Result2=0 |
| 1 | Result = X >>>Y 算术右移 （Y取低五位）Result2=0 |
| 2 | Result = X >> Y 逻辑右移 （Y取低五位）Result2=0 |
| 3 | Result = (X \* Y)[31:0]; Result2 = (X \* Y)[63:32] 无符号乘法 |
| 4 | Result = X/Y; Result2 = X%Y 无符号除法 |
| 5 | Result = X + Y (Set OF/UOF) |
| 6 | Result = X - Y (Set OF/UOF) |
| 7 | Result = X & Y 按位与 |
| 8 | Result = X | Y 按位或 |
| 9 | Result = X⊕Y 按位异或 |
| 10 | Result = ~(X |Y) 按位或非 |
| 11 | Result = (X < Y) ? 1 : 0 符号比较 |
| 12 | Result = (X < Y) ? 1 : 0 无符号比较 |

#### 寄存器堆RF

寄存器堆采用MIPS自带的寄存器实现，包含32个通用寄存器，该寄存器堆的输入输出引脚以及相应功能的描述如表2.3所示。

表 2‑3 寄存器堆引脚与功能描述

|  |  |
| --- | --- |
| 引脚 | 功能描述 |
| R1# | 读寄存器1的编号 |
| R2# | 读寄存器2的编号 |
| W# | 写寄存器的编号 |
| Din | 写入的数据 |
| WE | 写使能 |
| CLK | 时钟信号 |
| R1 | [R1]号寄存器中的数据 |
| R2 | [R2]号寄存器中的数据 |

#### 控制器

采用硬布线控制，通过解析出的指令给出不同的控制信号，根据输入的指令通过组合逻辑生成相应的控制信号即可。

### 数据通路的设计

根据MIPS文档逐个分析28条指令，得到如下表2.4所示的28条指令数据通路分析表：

表 2‑4 28条指令对应数据通路分析表

| 指令 | PC | IM | RF | | | | ALU | | | DM | |
| --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- |
| R1# | R2# | W# | Din | A | B | OP | Addr | Din |
| SLL | PC+4 | PC | rs | rt | rd | ALU |  | R2 | 0 |  |  |
| SRA | PC+4 | PC | rs | rt | rd | ALU |  | R2 | 1 |  |  |
| SRL | PC+4 | PC | rs | rt | rd | ALU |  | R2 | 2 |  |  |
| ADD | PC+4 | PC | rs | rt | rd | ALU | R1 | R2 | 5 |  |  |
| ADDU | PC+4 | PC | rs | rt | rd | ALU | R1 | R2 | 5 |  |  |
| SUB | PC+4 | PC | rs | rt | rd | ALU | R1 | R2 | 6 |  |  |
| AND | PC+4 | PC | rs | rt | rd | ALU | R1 | R2 | 7 |  |  |
| OR | PC+4 | PC | rs | rt | rd | ALU | R1 | R2 | 8 |  |  |
| NOR | PC+4 | PC | rs | rt | rd | ALU | R1 | R2 | 10 |  |  |
| SLT | PC+4 | PC | rs | rt | rd | ALU | R1 | R2 | 11 |  |  |
| SLTU | PC+4 | PC | rs | rt | rd | ALU | R1 | R2 | 12 |  |  |
| JR | R1 | PC | rs |  |  |  |  |  |  |  |  |
| SYSCALL | PC+4 | PC | 2 | 4 |  |  |  |  |  |  |  |
| J | (PC+4)[31:28]||IMM26||00 | PC |  |  |  |  |  |  |  |  |  |
| JAL | (PC+4)[31:28]|IMM26||0 | PC |  |  | 31 | PC+4 |  |  |  |  |  |
| BEQ | PC+4/PC+4+IMM<<2 | PC | rs | rt |  |  | R1 | R2 |  |  |  |
| BNE | PC+4/PC+4+IMM<<2 | PC | rs | rt |  |  | R1 | R2 |  |  |  |
| ADDI | PC+4 | PC | rs |  | rt | ALU | R1 | IMM | 5 |  |  |
| ANDI | PC+4 | PC | rs |  | rt | ALU | R1 | IMM | 7 |  |  |
| ADDIU | PC+4 | PC | rs |  | rt | ALU | R1 | IMM | 5 |  |  |
| SLTI | PC+4 | PC | rs |  | rt | ALU | R1 | IMM | 11 |  |  |
| ORI | PC+4 | PC | rs |  | rt | ALU | R1 | IMM | 8 |  |  |
| LW | PC+4 | PC | rs |  | rt | Dout | R1 | IMM | 5 | ALU |  |
| SW | PC+4 | PC | rs | rt |  |  | R1 | IMM | 5 | ALU | R2 |
| SRAV | PC+4 | PC | rs | rt | rd | ALU | R1 | R2 | 1 |  |  |
| LUI | PC+4 | PC |  |  | rt | ALU | R1 | IMM | 15 |  |  |
| LHU | PC+4 | PC | rs |  | rt | Dout | R1 | IMM | 5 | ALU |  |
| BGEZ | PC+4/PC+4+IMM<<2 | PC | rs |  |  |  |  |  |  |  |  |

### 控制器的设计

首先对于控制信号进行统计，包括各个主要部件所需要输入的控制信号，以及数据通路合并表中所示的具有多输入的主要部件需要进行输入选择的控制信号，并且对各个统计信号的各种取值情况进行定义，统计得到的控制信号以及说明如表2.5所示。

表 2‑5 主控制器控制信号的作用说明

|  |  |  |
| --- | --- | --- |
| 控制信号 | 说明 | 取值(何时为1) |
| RegWrite | 寄存器写使能 | 寄存器写回信号 |
| MemWrite | 写内存控制信号 | sw指令，未单独设置MemRead信号 |
| AluOP | 运算器操作控制符（4位） | R型指令根据Func选择 |
| MemToReg | 寄存器写入数据来自存储器 | lw指令 |
| RegDst | 写入寄存器编号rt/rd选择 | R型指令 |
| AluSrcB | 运算器B输入选择 | lw指令，sw指令，立即数运算类指令 |
| SignedExt | 立即数符号扩展 | ADDI、ADDIU、SLTI指令 |
| JR | 寄存器跳转指令译码信号 | JR指令 |
| JAL | JAL指令译码信号 | JAL指令 ，选择寄存器写回编号，写回值 |
| JMP | 无条件分支控制信号 | J、JAL、JR指令，选择无条件分支地址 |
| Beq | Beq指令译码信号 | Beq指令，用于有条件分支控制 |
| Bne | Bne指令译码信号 | Bne指令，用于有条件分支控制 |
| Syscall | Syscall指令译码信号 | 根据$V0寄存器的值，决定是停机还是输出 |
| LB | LB指令译码信号 | LB指令 |
| BGEZ | BGEZ指令译码信号 | BGEZ指令，用于有条件分支控制 |

对照所有控制信号，依次分析各条指令，分析该指令执行过程中需要哪些控制信号，对于与本条指令无关的控制信号，控制信号的取值一律为0，以简化控制器电路的设计。该控制信号表的框架如图 2‑2所示。




图 2‑2控制信号表

## 中断机制设计

### 总体设计

为单周期MIPS增加单级中断机制，可支持1、2、3共3个按键中断事件，中断优先级1 < 2 < 3,CPU执行中断服务程序时不能被其他中断请求中断。

按照事件发生的顺序，单级中断过程包括：

①中断源发出中断请求;

②判断当前处理机是否允许中断和该中断源是否被屏蔽;

③优先权排队;

④处理机执行完当前指令或当前指令无法执行完，则立即停止当前程序，保护断点地址和处理机当前状态，转入相应的中断服务程序;

⑤执行中断服务程序;

⑥恢复被保护的状态，执行“中断返回”指令回到被中断的程序或转入其他程序。

其中前四项操作由硬件完成，后两项由软件完成。

### 硬件设计

要为单周期MIPS增加单级中断机制，需要增加以下功能部件/中断信号：

1. 中断按键电路：接收中断请求。通过三个中断按键电路，按下3个按键分别表示接收3个中断事件；

2. 中断使能寄存器IE和关中断信号ERET：判断当前是否处于中断过程中，以及是否接收中断信号；

3. 优先级判断电路：按照优先级依次处理中断信号；

4. 保护中断现场：处理机执行完当前指令或当前指令无法执行完，则立即停止当前程序，保护断点地址和处理机当前状态，转入相应的中断服务程序;

5. 中断信号清零；在处理完对应中断指令后应该对其进行清零操作。

### 软件设计

#### **中断按键电路**

中断按键电路通过IR按键输入，使用D触发器保存输入状态，输出INT1、INT2、INT3信号表示当前处于的中断程序。直到中断程序处理完成后会通过Clear信号进行清零操作。

#### **中断使能寄存器IE和关中断信号ERET**

ERET信号可以通过对输入指令IR进行比较得到，IE信号可以通过判断当前处于中断状态且未关中断的逻辑通过一个D触发器得到。

优先级判断的电路主要是通过一个优先编码器实现，从而跳转到对应的中断程序位置，处理完毕后清零当前中断请求。

#### **4. 中断地址保存**

通过寄存器保存中断前的PC地址到EPC，并通过ERET信号判断当前是否为关中断，如果不是则向PC寄存器读入对应中断程序地址INTADDR；如果是则恢复断点，向PC寄存器读入之前保存的EPC。

## 流水CPU设计

### 总体设计

将单周期CPU修改为流水线CPU。MIPS32指令系统其指令的执行过程 细分为五个阶段，每个阶段由对应的功能部件完成，分别是：

* 取指令(IF)：负责从指令存储器取出指令；
* 指令译码(ID)：操作控制器对指令字进行译码，同时从寄存器堆取操作数；
* 指令执行(EX)：执行运算操作或计算地址；
* 访存(MEM)：对存储器进行读写操作；
* 写回(WB)：将指令执行结果写回寄存器堆。

MIPS指令流水线在每个执行阶段的后面都需要增加一个流水寄存器，用于锁存本段处理完成的所有数据或结果，以保证本段的执行结果能在下一个时钟周期给下一个阶段使用，整体逻辑架构如图 2‑3所示。




图 2‑3 MIPS指令流水线逻辑架构

### 流水接口部件设计

流水接口部件的设计基本上由输入信号、寄存器、输出信号构成，整体部件内的寄存器统一由时钟信号CLK和清零信号CLR以及使能信号en控制。

### 理想流水线设计

在单周期硬布线CPU的实现基础上，根据视频中的实验原理图将电路图分成五段, 并在段间插入流水接口部件，每个部件内实现需要寄存信号的寄存器。数据通路的结构大致相似，只需要正确进行分段即可。

## 气泡式流水线设计

在流水线设计中会存在各种结构冲突，如计算 PC+4、计算分支目标地址、运 算器运算都需要使用运算器，访问指令和访问数据都需要使用存储器。气泡流水线设计的解决方案是通过插入气泡延缓取指令的方式解决访存冲突。

当发生数据相关时给ID/EX流水寄存器一个同步清空信号Flush；而要暂停IF、ID段指令执行，只需要控制寄存器使能端保证程序计数器PC的和IF/ID流水寄存器的值不变，因此只要将数据相关检测逻辑生成的数据相关信号DataHazzard作为暂停信号Stall取反后送对应的使能端即可。

## 重定向流水线设计

重定向流水线的设计思路是先不考虑ID段所取的寄存器操作数是否正确，而是等到指令实际使用这些寄存器操作数时再考虑正确性问题。

采用重定向机制后，需要相关处理逻辑检测出Load-Use相关；其他数据相关都以无阻塞的方式解决，相关处理逻辑只需要在 ID 段生成两个重定向选择信号RsFoward、RtFoward传输给 ID/EX 流水寄存器即可。当发生Load-Used相关时，需要得到相关处理逻辑阻塞信号Stall、清空信号Flush暂停执行。

# 详细设计与实现

## 单周期CPU 实现

### 主要功能部件实现

1. 程序计数器（PC）

使用一个32位寄存器实现程序计数器PC，触发方式为上升沿触发，输入为下一条将要执行的指令的地址，输出为当前执行指令的地址。Halt为停机信号，将此控制信号通过非门取反之后和时钟相与，当需要进行停机时，Halt控制信号为1，经过非门之后为0，与时钟信号相与，屏蔽时钟信号，使整个电路停机。如图 3‑1所示。




图 3‑1程序计数器（PC）

1. 指令存储器（IM）

使用一个只读存储器ROM实现指令存储器（IM）。设置该只读存储器的地址位宽为10位，数据位宽为32位。因为PC中存储的指令地址有32位，而ROM地址线宽度有限，仅为10位，故将32位指令地址高位部分和字节偏移部分直接屏蔽，使用分线器只取32位指令地址的2-11位作为指令存储器的输入地址。如图 3‑2所示。




图 3‑2指令存储器（IM）

1. 运算器（ALU）

在24条指令的电路中使用老师提供的ALU即可。在28条指令中，为了实现LUI指令新增了一个ALU\_OP为15时的计算，所以使用自建的ALU\_28条指令。具体电路如图 3‑3，图 3‑4所示。




图 3‑3 数据通路中的ALU（28条指令）




图 3‑4 增加LUI指令的ALU实现

1. 寄存器堆（RF）

使用老师提供的RF即可，如图 3‑5所示。




图 3‑5 寄存器RegFile

1. 数据存储器

使用logisim库中的RAM即可，如图 3‑6所示。




图 3‑6 数据存储器

### 数据通路的实现

本次课程设计采用的工程化的设计模式，一次性构建所有的数据通路。主要实现方法为，对于每一条指令，将其改写成RTL（Register Transfer Level），忽略控制类信号，仅保留数据类信号，根据RTL功能填写对应指令的数据通路表，描述五大部件之间的连接关系，记录各部件输入端数据来源。

根据总体方案设计中数据通路设计那一小节的详细内容，具体分析每一条指令在执行过程中各个主要部件的输入和输出端口的连接，完成指令系统数据通路表的填写，如表 3‑1所示。

表 3‑1指令系统数据通路表

| 指令 | PC | IM | RF | | | | ALU | | | DM | | Tube |
| --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- |
| R1# | R2# | W# | Din | A | B | OP | Addr | Din |
| ADD | PC+4 | PC | rs | rt | rd | alu | r1 | r2 | 5 |  |  |  |
| ADDI | PC+4 | PC | rs |  | rt | alu | r1 | 立即数 | 5 |  |  |  |
| ADDIU | PC+4 | PC | rs |  | rt | alu | r1 | 立即数 | 5 |  |  |  |
| ADDU | PC+4 | PC | rs | rt | rd | alu | r1 | r2 | 5 |  |  |  |
| AND | PC+4 | PC | rs | rt | rd | alu | r1 | r2 | 7 |  |  |  |
| ANDI | PC+4 | PC | rs |  | rt | alu | r1 | 立即数 | 7 |  |  |  |
| SLL | PC+4 | PC |  | rt | rd | alu | r2 | 立即数 | 0 |  |  |  |
| SRA | PC+4 | PC |  | rt | rd | alu | r2 | 立即数 | 1 |  |  |  |
| SRL | PC+4 | PC |  | rt | rd | alu | r2 | 立即数 | 2 |  |  |  |
| SUB | PC+4 | PC | rs | rt | rd | alu | r1 | r2 | 6 |  |  |  |
| OR | PC+4 | PC | rs | rt | rd | alu | r1 | r2 | 8 |  |  |  |
| ORI | PC+4 | PC | rs |  | rt | alu | r1 | 立即数 | 8 |  |  |  |
| NOR | PC+4 | PC | rs | rt | rd | alu | r1 | r2 | 10 |  |  |  |

在完成指令系统数据通路表的填写之后，根据列出的数据通路表，进行多指令数据通路的合并输入数，表，将各个主要功能部件进行连接，根据数据通路合并表的最终结果，对于所有的多输入部件使用多路选择器进行输入选择。最终便可以完成数据通路的搭建。




图 3‑7 单周期CPU数据通路（Logism）

在Vivado中使用Verilog语言搭建的数据通路的原理图如图 3‑8所示。




图 3‑8单周期CPU数据通路（FPGA）

### 控制器的实现

根据总体方案设计中控制器的设计那一小节的相关内容，分别在Logism和Vivado上进行主控制器、Branch控制器、SYSCALL控制器的具体实现。

主控制器对照表 3‑2所示控制信号表进行生成。

表 3‑2主控制器控制信号

| 指令 | R | RW | WE | X | EXT | Y | ALUop | MemWrite | MemRead | Din | Branch | SYSCALL |
| --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- |
|
| ADD | 00 | 00 | 1 | 0 | 0 | 00 | 0101 | 0 | 0 | 00 | 00 | 0 |
| ADDI | 00 | 10 | 1 | 0 | 0 | 10 | 0101 | 0 | 0 | 00 | 00 | 0 |
| ADDIU | 00 | 10 | 1 | 0 | 0 | 10 | 0101 | 0 | 0 | 00 | 00 | 0 |
| ADDU | 00 | 00 | 1 | 0 | 0 | 00 | 0101 | 0 | 0 | 00 | 00 | 0 |
| AND | 00 | 00 | 1 | 0 | 0 | 00 | 0111 | 0 | 0 | 00 | 00 | 0 |
| ANDI | 00 | 10 | 1 | 0 | 1 | 10 | 0111 | 0 | 0 | 00 | 00 | 0 |
| SLL | 00 | 00 | 1 | 1 | 0 | 01 | 0000 | 0 | 0 | 00 | 00 | 0 |
| SRA | 00 | 00 | 1 | 1 | 0 | 01 | 0001 | 0 | 0 | 00 | 00 | 0 |
| SRL | 00 | 00 | 1 | 1 | 0 | 01 | 0010 | 0 | 0 | 00 | 00 | 0 |
| SUB | 00 | 00 | 1 | 0 | 0 | 00 | 0110 | 0 | 0 | 00 | 00 | 0 |
| OR | 00 | 00 | 1 | 0 | 0 | 00 | 1000 | 0 | 0 | 00 | 00 | 0 |
| ORI | 00 | 10 | 1 | 0 | 1 | 10 | 1000 | 0 | 0 | 00 | 00 | 0 |
| NOR | 00 | 00 | 1 | 0 | 0 | 00 | 1010 | 0 | 0 | 00 | 00 | 0 |
| LW | 00 | 10 | 1 | 0 | 0 | 10 | 0000 | 0 | 1 | 10 | 00 | 0 |
| SW | 00 | 00 | 0 | 0 | 0 | 10 | 0000 | 1 | 0 | 00 | 00 | 0 |
| BEQ | 00 | 00 | 0 | 0 | 0 | 00 | 0000 | 0 | 0 | 00 | 01 | 0 |
| BNE | 00 | 00 | 0 | 0 | 0 | 00 | 0000 | 0 | 0 | 00 | 01 | 0 |
| SLT | 00 | 00 | 1 | 0 | 0 | 00 | 1011 | 0 | 0 | 00 | 00 | 0 |
| SLTI | 00 | 10 | 1 | 0 | 0 | 10 | 1011 | 0 | 0 | 00 | 00 | 0 |
| SLTU | 00 | 00 | 1 | 0 | 0 | 00 | 1100 | 0 | 0 | 00 | 00 | 0 |
| J | 00 | 00 | 0 | 0 | 0 | 00 | 0000 | 0 | 0 | 00 | 10 | 0 |
| JL | 00 | 01 | 1 | 0 | 0 | 00 | 0000 | 0 | 0 | 01 | 10 | 0 |
| JR | 00 | 00 | 0 | 0 | 0 | 00 | 0000 | 0 | 0 | 00 | 11 | 0 |
| SYSCALL | 11 | 00 | 0 | 0 | 0 | 11 | 0000 | 0 | 0 | 00 | 00 | 1 |

1. FPGA实现

根据在Logism实现中得到的各个一位控制信号的表达式，直接使用数据流建模，使用assign分的Verilog代码过于冗长，故只取对于控制信号X的生成代码举例如下：

assign X=(~OP[5]&~OP[4]&~OP[3]&~OP[2]&~OP[1]&~OP[0]&~F[5]&~F[4]&~F[3]&~F[2]&~F[1]&~F[0])|(~OP[5]&~OP[4]&~OP[3]&~OP[2]&~OP[1]&~OP[0]&~F[5]&~F[4]&~F[3]&~F[2]&F[1]&F[0])|(~OP[5]&~OP[4]&~OP[3]&~OP[2]&~OP[1]&~OP[0]&~F[5]&~F[4]&~F[3]&~F[2]&F[1]&~F[0]);

以此类推，最终便可以实现整个主控制器中所有控制信号的生成。在Vivado中使用Verilog语言构成的主控制器原理图如图 3‑9所示。




图 3‑9主控制器原理图

## 中断机制实现

### 主要部件的实现

#### **中断按键电路**

中断按键电路通过IR按键输入，使用D触发器保存输入状态，输出INT1、INT2、INT3信号表示当前处于的中断程序。直到中断程序处理完成后会通过Clear信号进行清零操作。

具体电路设计如图 3‑10所示。




图 3‑10 中断按键电路

#### **中断使能寄存器IE和关中断信号ERET**

ERET信号可以通过对输入指令IR进行比较得到，IE信号可以通过判断当前处于中断状态且未关中断的逻辑通过一个D触发器得到。电路如图 3‑11，图 3‑12所示。




图 3‑11 ERET信号判断




图 3‑12 IE信号

#### **优先级判断电路和中断信号清零**

优先级判断的电路主要是通过一个优先编码器实现，从而跳转到对应的中断程序位置，处理完毕后清零当前中断请求。该电路如图 3‑13所示。




图 3‑13 优先级判断和中断信号清零

#### **4. 中断地址保存**

通过寄存器保存中断前的PC地址到EPC，并通过ERET信号判断当前是否为关中断，如果不是则向PC寄存器读入对应中断程序地址INTADDR；如果是则恢复断点，向PC寄存器读入之前保存的EPC。如图 3‑14，图 3‑15所示。




图 3‑14 断点地址保存




图 3‑15 进入中断程序和断点恢复

### 整体数据通路

MIPS CPU单级中断实现后完整的数据通路电路图如图 3‑16所示。




图 3‑16 MIPS CPU单级中断数据通路

## 流水CPU实现

### 流水接口部件实现

从理想流水线，到气泡流水线再到重定向流水线，流水接口部件中的寄存器都是不断增加、不断更新的。四个流水线接口部件都是相同的形式，包括输入信号、寄存器、输出信号，以及控制整个接口部件的使能信号和同步清零信号。为节省篇幅，以下只展示ID/EX流水接口部件的实现截图。

ID/EX段的接口部件如图 3‑17所示。




图 3‑17 ID/EX

### 理想流水线实现

在单周期硬布线CPU的实现基础上，根据视频中的实验原理图将电路图分成五段, 并在段间插入流水接口部件，每个部件内实现需要寄存信号的寄存器。数据通路的结构大致相似，只需要正确进行分段即可。理想流水线数据通路如下图 3‑18所示。




图 3‑18 理想流水线数据通路

## 气泡式流水线实现

首先流水线中必须增加硬件逻辑实现 ID 段与 EX、MEM 段指令的数据相关性检测，MIPS 指令包括0~2个源操作数，分别是rs、rt字段对应的寄存器，其中0号寄存器恒零，不需要考虑相关性。要想确认 ID 段指令使用的源寄存器是否在前两条指令中写入，只需要检查 EX、MEM段的寄存器堆写入控制信号RegWrite是否为1，且写寄存器编号WriteReg#是否和源寄存器编号相同即可。

有了数据相关检测逻辑，只需考虑如何暂停 IF、ID 段指令的执行以及如何插入气泡的问题，可以在发生数据相关时给ID/EX流水寄存器一个同步清空信号Flush；而要暂停IF、ID段指令执行，只须保证程序计数器PC的和IF/ID流水寄存器的值不变即可，要做到这一点，需要控制寄存器使能端，当使能端为1时，寄存器正常工作，为0时则忽略时钟输入，寄存器值保持不变。只要将数据相关检测逻辑生成的数据相关信号DataHazzard作为暂停信号Stall取反后送对应的使能端即可。

具体操作步骤主要是下面两步：

1. 在excel表格中增加RsUsed/RtUsed列，填写各指令对Rs,Rt的使用情况并生成电路，输入和控制信号生成一样，输出为RtUsed/RsUsed信号，如图 3‑19所示。




图 3‑19 Rs和Rt使用情况

2. 在实现了数据相关检测电路后，在理想流水线电路的基础上，利用产生的数据冲突信号控制气泡的插入和流水线的暂停，即可成功实现所需的功能。具体连线和逻辑参照书中的内容，最终气泡流水线的数据通路如下图 3‑20所示：




图 3‑20 气泡流水线数据通路

## 重定向流水线实现

采用重定向机制后，由于重定向中Load-Use数据相关仍然需要通过插入气泡方式进行消除，所以相关处理逻辑应该能检测出Load-Use相关；其他数据相关都可以采用重定向方式以无阻塞的方式解决，相关处理逻辑只需要在 ID 段生成两个重定向选择信号RsFoward、RtFoward传输给 ID/EX 流水寄存器即可。

当发生Load-Used相关时，需要暂停IF、ID段指令执行、并在EX段插入气泡，需要控制PC使能端EN、IF/ID使能端EN、ID/EX清零端CLR，而EX段执行分支指令时会清空ID段、EX段中的误取指令，会使用IF/ID清零端CLR、ID/EX清零端 CLR。综合两部分逻辑，可以得到相关处理逻辑阻塞信号Stall、清空信号Flush。

利用已经实现的重定向相关检测电路，基于之前实现的气泡流水线，参照总体设计中的思路，为逻辑电路图增加重定向相关功能，即可完成重定向流水线的总体数据通路。具体连线和逻辑参照书中的内容。总体数据通路的实现如下图 3‑21所示：




图 3‑21 重定向流水线数据通路

# 实验过程与调试

## 测试用例和功能测试

由于单周期和流水线CPU测试已在educoder上验证通过，ccmb也在老师的检查下通过了为节省篇幅，这里只放了两个测试用例。

### 单周期MIPS CPU测试

此测试中使用benchmark.hex进行测试, 观察LED的变化情况, 与程序预期现象一致. 也通过了educoder的测试。结果如下图 4‑1所示:




图 4‑1 单周期MIPS CPU测试结果

打开数据存储器，观察数据的排列方式，发现已经成功按降序排序，正确实现功能。测试截图如下图 4‑2所示：




图 4‑2 单周期MIPS CPU测试排序结果

### 单级中断测试

在同时有多个中断信号时，会优先处理优先级最高的一个，且处理过程中不会被打断。如下图 4‑3所示，是中断处理程序3正在运行的时候的截图。




图 4‑3 单级中断测试

## 性能分析

对于不同实现方式的CPU的实现benchmark得到的总周期数有差异。可以观察到，单周期CPU总周期数1545,气泡流水线总周期数为3623, 重定向流水线总周期数为2297。把CPU的频率提升到更高. 单周期CPU虽然周期数少, 但由于它非常长的数据通路, 门延迟导致单个周期的耗时很长, 所以最终性能上, 气泡流水线和重定向流水线都要比单周期CPU强很多。

而重定向流水线与气泡流水线相比，因为采用重定向计数，导致插入的气泡数大大减少，因此大大降低CPU流水线运行的停顿，在气泡流水线的基础上额外获得了一定的性能提升。

## 主要故障与调试

### 连线位置故障

理想流水线： 接口处数据传输问题。

**故障现象：**MemW、RegW、Mdin输出错误。

**原因分析：**这三个信号连接的位置都不对，应该连在MEM访存段，而不是前面。

**解决方案：**将三个信号重新连到对应的位置。Mdin的正确连法如图 4‑4所示。




图 4‑4 MDin的正确位置

### Syscall问题

气泡流水线：RtUsed/RtUsed生成错误。

**故障现象：** IF/ID/EX和PC都显示错误。如图 4‑5所示。

INFO: 
CLKs 
eela 
Created user 
IFPC 
e32f4 
preferences 
IDPC 
32fe 
directory 
32ec 
32e8 
PcErr 
11 lae 
eeea 

图 4‑5 程序故障图

**原因分析：**使用ctrl+T在logisim中单步执行直到出错的CLK位置，发现是遇到syscall指令没有插入气泡，如图 4‑6所示。 仔细检查后发现是excel内的 SYSCALL这一行填表错误。




图 4‑6 故障时间点

**解决方案：**重新填写excel表格，生成新的RtUsed/RtUsed电路。正确如图 4‑7所示。



图 4‑7 excel填写

### SRAV指令

重定向流水线：SRAV指令。

**故障现象：**使用流水线单独测试SRAV指令，LedData只会显示8,7,6,5,4,…

**原因分析：**通过MARS单步执行对比发现寄存器的值没有问题，是ledout的位置有误，导致在数据出现的时候没有及时储存到寄存器进行LED显示。调试过程中和寄存器内数据对比如图 4‑8所示。

Edit Execute 
Text Segment 
"8760 
00000000 
00000000 
00000000 
Coproc I Coproc O 
•MIPS Reg 
Address 
oxooooaooo 
ox00003004 
ox00003008 
ox0000300c 
ox00003010 
ox00003014 
ox00003018 
ox0000301c 
ox00003020 
ox00003024 
ox00003028 
ox0000302c 
ox00003030 
Data Segment 
Address 
oxoooooooo 
ox00000020 
ox00000040 
Code 
aasic 
ox20080001 addi so. oxoooooom 
ox200g0003 addi S9. so. 0.00000003 
ox20110876 addi $17, So. ox00000876 
Ox0011SdOO sll SIT, ox00000014 
ox00112020 add $4, SO, $17 
ox20020022 addi S2, SO, ox00000022 
OXOOOOOOOC syscall 
Ox200bOOOS addi Sli, SO, OXOOOOOOOS 
ox01118.807 srav $17, S17, $8 
OX0131SS07 srav SIT, $17, 
ox00112020 add $4, SO, $17 
ox20020022 addi S2, SO, 0.00000022 
OXOOOOOOOC syscall 
31 
oooorxoo 
Din 
0000000 
$17 
01000 
0000000 
0000000 
0000000 
0000000 
1000011 
0110000 
22: 
addi StO, Szero, I 
addi SCI, Szero,3 
addi SSI, Szero, 
Oxt 
sll SSI, SSI. 20 
add Sao, SO. SSI 
addi SvO, Szero, 34 
syscall 
addi Sts, Szero, S 
srav SSI, SSI, Sto 
srav SSI, SSI, Stl 
add Sao, SO, SSI 
addi SvO, Szero, 34 
syscall 
Name 
$zero 
Sao 
SSI 
Registers 
Number 
20 
Value 
oxoooooooo 
oxoooooooo 
oxoooooooo 
007600000 
oxoooooooo 
oxoooooooo 
oxoooooooo 
oxoooooool 
oxooooooog 
oxoooooooo 
oxoooooooo 
oxoooooooo 
oxoooooooo 
oxoooooooo 
oxoooooooo 
oxoooooooo 
oxS7600000 
oxoooooooo 
oxoooooooo 
oxoooooooo 
Y+BJfäggs,tr 
MIPS ALU(28 
O/EX 
EX/MEM 
MEM,'WB 
R s/RtlJsed 
Value (+0) 
oxoooooooo 
oxoooooooo 
Oxoooooooo 
Value 94) 
oxoooooooo 
oxoooooooo 
Oxoooooooo 
Value (+8) 
oxoooooooo 
0100000000 
Oxoooooooo 
00000 
R2# 
10001 

图 4‑8 MARS单步调试

**解决方案：**重新连接LedData的位置到写回段，同时把LedOut信号移到EX段。正确的图如图 4‑9所示。




图 4‑9 LedData更改

## 实验进度

表 4‑1 课程设计进度表

| 时间 | 进度 |
| --- | --- |
| 第一天 | 复习组成原理CPU相关理论知识，阅读课设任务书，阅读MIPS指令手册，并列出CPU各部件的数据通路表，并完成数据通路的基本构建。 |
| 第二天 | 完成单周期CPU的控制信号表，使用Logisim搭建控制器，实现了单周期CPU并且通过了测试。完成部分Logism单周期CPU故障报告。 |
| 第三天 | 完成Logism单周期CPU的故障报告，并且通过了Logism单周期CPU的检查。使用Verilog实现了部分单周期CPU的重要部件，并通过仿真检查。 |
| 第四天 | 完成Logism单周期CPU + 单级中断。 |
| 第五天 | 根据MOOC视频学习流水线相关，并完成理想流水线的大致数据通路, 开始进行总体调试。 |
| 第六天 | 理想流水线的logisim已经调试通过, 通过了educoder的在线检查。开始进行后面气泡流水线的工作。 |
| 第七天 | 根据老师发下来的流水线课件，参考书中的电路图和逻辑完成了气泡流水线的数据通路，并通过了logisim测试。 |
| 第八天 | 基于气泡流水线，参考书中的电路图和逻辑完成了重定流水线的数据通路，并通过了logisim测试。 |
| 第九天 | 为单周期MIPS CPU加入四条个人指令，很快成功。并尝试给流水线增加四条个人指令。 |
| 第十天 | 选择直接给重定向加入四条个人指令，成功给重定向流水线加入了四条个人指令，ccmb调试通过。成功进行了检查。 |

# 团队任务

## 团队成员及分工

表 5‑1 团队成员及分工

|  |  |  |
| --- | --- | --- |
| **团队成员** | **职能** | **分工** |
| 彭子晨 | 组长 | 电路连线、代码撰写、讲解视频录制 |
| 闻佳佳 | 组员 | 视频取模、讲解视频制作 |
| 任海娇 | 组员 | 电路连线、演示视频制作 |
| 刘虹 | 组员 | 视频取模、演示PPT制作 |

## 项目概述

使用28条指令的单周期CPU设计实现了一个32\*32大小、支持两色的视频演示系统。演示的视频选择的是BadApple。

## 项目介绍

小组任务总共花费了4天左右完成。具体工作时间分配如表 5‑2所示。

表 5‑2 团队任务工作进度

|  |  |
| --- | --- |
| 第1天 | 小组讨论团队任务内容，确定制作视频播放器。 |
| 第2天 | 完成视频的取模和16进制文件的转换。 |
| 第3天 | 完成logisim连线和汇编代码编写。 |
| 第4天 | 完成了成果视频、演示视频的录制，放到了b站上。 |

项目亮点：1. 使用32\*32的LED点阵实现了图片的显示；

2. 使用自己编写的汇编代码实现了视频的逐帧显示；

## 项目实施

1.视频取模：使用PotPlayer对视频取帧，设置每秒截图时间进行截图，保存到统一的文件夹下，共计取到2189帧；用PS对截图进行裁剪压缩，并设置宽：高=1:1。由于是32\*32点阵，故设置32\*32像素，然后对图片使用批量处理；最后用图片取模工具将处理后的图片按顺序转换成能被单片机读取的十六进制数。

2.数据处理：在nodepad++中使用正则表达式去除0x/,/注释等文本，只留下16进制数；撰写一个C++程序读取文件并重新输出成新文件，使其每8个字符一换行；用任意文本编辑器在新文件首行加入“v2.0 raw”，使其可以被logisim载入；

3.连线和代码编写：使用32\*32的LED点阵显示视频，由于要逐行渲染，所以设计使用了32个寄存器存储每行的数据；使用MemToReg作为显示的时钟信号，这表示每次循环中使用lw取32位的模值；使用计数器，每次MemToReg信号触发就会使计数值加1，通过译码器后作为当前要渲染的行的时钟信号，同时通过计数器可知道当前为第x行，数据存储器的输出端Show是获得的图片x行模值，触发对应的第x个寄存器，实现图片的渲染和显示；

4.调试及反馈：调试电路查看输出图像是否有误，进行反复调试；

5.PPT和视频制作：制作PPT、录制讲解视频、项目展示视频并上传到b站。

## 项目分析

### 问题及解决

1. 代码问题：在MARS中撰写汇编代码，使用addi增加大于32768的数时，会被自动分解为lui,ori,add三条指令，如图 5‑1所示。所以需要实现了LUI指令的CPU才能成功运行该代码。




图 5‑1 代码转换

2. 显示延迟问题：最开始连完线后成功显示了视频图像，但是图像首行是从第2行开始的，第0行和第1行是底部两行的显示。最后发现是由于从数据存储器读取图片的时候有1个寄存器导致的延迟；在写入S0~S31时又有1个寄存器导致的延迟，两个时钟延迟导致图像从第2行开始正常显示。最后把显示器的数据输入改成了S2~S31,S0,S1后，视频正常显示。显示器的输入端电路如图 5‑2所示。




图 5‑2 显示器输入端

### 优化及拓展：

1. 可以导出有颜色的视频，通过分析每个像素点的RGB值，实现彩色视频展示；

2. 使用32个寄存器和计数器的设计会导致图片是逐行渲染的，由于电脑性能的不足，logisim最高运行频率在200hz左右，所以其实渲染速度很慢，最后的演示视频进行了后期加速。可以通过增加数据存储器的方式进行并行渲染，增加渲染速度。

## 成果展示

最终显示部分电路图如图 5‑3所示。




图 5‑3 视频显示器数据通路

# 设计总结与心得

## 课设总结

在这次为期两周的课设中。我总共做了如下几点工作：

1. 实现了单周期MIPS CPU，可以成功运行24条基础指令和4条个人指令；
2. 实现了单周期CPU加入单级中断功能；
3. 实现了理想流水线、气泡流水线、重定向流水线的逻辑电路；
4. 实现了重定向流水线中加入4条个人指令的功能；
5. 设计了团队任务内容；
6. 完成了团队任务中logisim连线和代码编写的部分；
7. 实现了使用CPU进行自定义的成果演示；

## 课设心得

本次课程设计长达两周，加上一些额外的时间以及团队任务的实施，总共耗时三周左右。我从这次课程设计中学到了很多，首先是CPU的整体设计和实现，让我重新理解了CPU的构造和实现原理。然后是流水线的理解和实现，遇到数据冲突的解决方法——气泡和重定向两种方式的实现，让我对CPU的指令系统的优化有了更深的了解。老师还为每个人分配了4条个人指令，保证了我们彻底理解指令的运行和实施过程，在反复调试和观察显示问题的时候对整个实验有更深入的了解。

然而对于本次课程设计，我还有一些小小的建议和改进。本次课程设计按照分组的机制，我认为团队任务过于自由化会导致组内同学的分歧变大。希望加权更高的同学倾向于花更多时间做一个更难的项目，决定考研/工作的同学却更希望做一个简单的、不花太多时间的展示，从而导致任务的确定和职能的分配会有一些争端。所以我建议老师们可以规定展示的课题，提供几个难度差不多的课题供队伍选择。

最后在这里也感谢三位老师对于我在本次课程设计中遇到问题的耐心解答，也感谢本组所有成员在课程设计中对于我的帮助和建议。我相信组成原理课程设计必将成为我整个大学生涯中一段无比难忘的回忆。

# 参考文献

1. DAVID A.PATTERSON(美).计算机组成与设计硬件/软件接口(原书第4版).北京：机械工业出版社.
2. David Money Harris(美).数字设计和计算机体系结构（第二版）. 机械工业出版社
3. 谭志虎，秦磊华，吴非，肖亮.计算机组成原理. 北京：人民邮电出版社，2021年.
4. 秦磊华，吴非，莫正坤.计算机组成原理. 北京：清华大学出版社，2011年.
5. 谭志虎，秦磊华，胡迪青.计算机组成原理实践教程.北京：清华大学出版社，2018.
6. 袁春风编著. 计算机组成与系统结构. 北京：清华大学出版社，2011年.
7. 张晨曦，王志英. 计算机系统结构. 高等教育出版社，2008年.

|  |
| --- |
| 一、原创性声明 |
| 本人郑重声明本报告内容，是由作者本人独立完成的。有关观点、方法、数据和文献等的引用已在文中指出。除文中已注明引用的内容外，本报告不包含任何其他个人或集体已经公开发表的作品成果，不存在剽窃、抄袭行为。  C:\Users\Ray\Documents\Tencent Files\1289513580\Image\C2C\9F1728BE231402F4518B2A0C370F561A.png特此声明！  **作者签字: 彭子晨** |